JP2022147411A - Manufacturing method of package device - Google Patents

Manufacturing method of package device Download PDF

Info

Publication number
JP2022147411A
JP2022147411A JP2021048640A JP2021048640A JP2022147411A JP 2022147411 A JP2022147411 A JP 2022147411A JP 2021048640 A JP2021048640 A JP 2021048640A JP 2021048640 A JP2021048640 A JP 2021048640A JP 2022147411 A JP2022147411 A JP 2022147411A
Authority
JP
Japan
Prior art keywords
substrate
wafer
groove
manufacturing
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021048640A
Other languages
Japanese (ja)
Inventor
恭祐 小日向
Kyosuke Kohinata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2021048640A priority Critical patent/JP2022147411A/en
Priority to TW111109988A priority patent/TW202238861A/en
Priority to CN202210275373.4A priority patent/CN115116856A/en
Priority to KR1020220035137A priority patent/KR20220132452A/en
Publication of JP2022147411A publication Critical patent/JP2022147411A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

To provide a manufacturing method of a package device capable of suppressing variations in depth of a chip mounting area within a substrate plane.SOLUTION: A manufacturing method of a package device includes a groove forming step 101 of forming a groove capable of accommodating a device chip in a region sandwiched between adjacent planned division lines in a substrate having a plurality of intersecting planned division lines, a device chip disposing step 102 of bonding and disposing the device chip in the groove formed in the groove forming step 101, and a dividing step 104 of dividing the substrate having the device chips arranged in the grooves along the planned division lines into individual pieces.SELECTED DRAWING: Figure 2

Description

本発明は、パッケージデバイスの製造方法に関する。 The present invention relates to a method of manufacturing a packaged device.

半導体チップの小型化、高集積化に伴い、デバイスチップのパッケージ技術の開発が進んでいる。中でも、複数の半導体チップをウェーハ上に載置して半導体用の封止材（モールド樹脂）で封止し、再配線層（Redistribution Layer：ＲＤＬ）を形成した後に個片化する実装方式は、通常のパッケージに必要なパッケージ基板が不要となることから、モジュールの薄型化や低コスト化、配線の短距離化等が可能となり、次世代技術として注目を浴びている。 With the miniaturization and high integration of semiconductor chips, the development of device chip packaging technology is progressing. Among them, a mounting method in which a plurality of semiconductor chips are placed on a wafer, sealed with a semiconductor sealing material (mold resin), and separated into individual pieces after forming a redistribution layer (RDL), Since it does not require a package substrate, which is required for ordinary packages, it is possible to make the module thinner, lower the cost, and shorten the wiring distance.

しかしながら、デバイスチップをモールド樹脂で被覆して封止する際に、モールド樹脂の収縮によって基板全体が沿ってしまい、その後の膜形成や電極形成、薄化等が困難になるという課題があった。これに対し、モールド樹脂の量を削減して反りを抑制するために、チップを搭載する領域以外の領域に隙間を埋めるための部材を配置する技術（特許文献１参照）や、基板に窪みを設けてその窪みにチップを配置する技術（特許文献２参照）等が提案されている。 However, when the device chip is covered and sealed with the mold resin, the shrinkage of the mold resin causes the entire substrate to conform, making subsequent film formation, electrode formation, thinning, etc. difficult. On the other hand, in order to reduce the amount of mold resin and suppress warping, there are techniques for placing a member to fill the gap in an area other than the area where the chip is mounted (see Patent Document 1), and techniques for forming a recess in the substrate. A technique has been proposed in which a recess is provided and a chip is placed in the recess (see Patent Document 2).

特開２０２０－９２１４７号公報JP 2020-92147 A 特表２０１９－５１２１６８号公報Japanese Patent Application Publication No. 2019-512168

ところで、上記のプロセスで使用される隙間埋め部材や基板の窪みはドライエッチングを用いて形成されるのが一般的であるが、エッチングを実施するためにはマスクの形成が必須である他、除外設備の導入等も必要となるため、コストがかかるという問題が存在する。 By the way, the gap-filling member and the depression of the substrate used in the above process are generally formed using dry etching. Since it is necessary to introduce equipment, etc., there is a problem that the cost is high.

また、エッチングによって形成された窪みの底面におけるＴＴＶ（Total Thickness Variation）が大きく、窪みの内部にチップを複数搭載する場合のチップの高さばらつきが懸念されていた。 In addition, the TTV (Total Thickness Variation) is large at the bottom surface of the recess formed by etching, and there is concern about variations in chip height when a plurality of chips are mounted inside the recess.

更に、エッチング時の加工パターン等によって面内でエッチングレートが変化してしまうローディング現象が起こる場合があり、中央部と外周部で深さの差異が生じることにより、後工程のシリコン貫通電極（Through-Silicon Via：ＴＳＶ）形成や再配線層形成で不具合が生じる可能性があった。 Furthermore, a loading phenomenon may occur in which the etching rate changes within the surface depending on the processing pattern during etching, etc., and the difference in depth between the central portion and the outer peripheral portion may cause a through silicon electrode (Through Silicon Via) in the post-process. -Silicon Via (TSV) formation and rewiring layer formation may cause problems.

本発明は、かかる問題点に鑑みてなされたものであり、その目的は、基板面内におけるチップ実装領域の深さばらつきを抑制することができるパッケージデバイスの製造方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a package device manufacturing method capable of suppressing variations in the depth of chip mounting regions within a substrate surface.

上述した課題を解決し、目的を達成するために、本発明のパッケージデバイスの製造方法は、パッケージデバイスの製造方法であって、複数の交差する分割予定ラインを有する基板に対して、隣接する分割予定ラインに挟まれた領域にデバイスチップを収容可能な溝を形成する溝形成ステップと、該溝形成ステップで形成された溝にデバイスチップを接着して配設するデバイスチップ配設ステップと、該溝に該デバイスチップが配設された基板を該分割予定ラインに沿って分割して個片化する分割ステップと、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, a method of manufacturing a packaged device according to the present invention is a method of manufacturing a packaged device, in which a substrate having a plurality of crossing planned dividing lines is divided into adjacent dividing lines. a groove forming step of forming a groove capable of accommodating the device chip in a region sandwiched between the planned lines; a device chip disposing step of adhering and disposing the device chip in the groove formed in the groove forming step; and a dividing step of dividing the substrate having the device chips arranged in the grooves along the planned dividing lines into individual pieces.

また、本発明のパッケージデバイスの製造方法において、該分割予定ラインは、第一の方向と平行な方向に延びる第一の分割予定ラインと、該第一の方向と交差する第二の方向に延びる第二の分割予定ラインと、を含み、該溝形成ステップは、切削ブレードを回転させながら該基板に当接させ、該切削ブレードと該基板とを該第一の分割予定ラインと平行な方向に相対的に移動させることで、隣接する該第一の分割予定ラインに挟まれた領域に溝を形成してもよい。 Further, in the method of manufacturing a packaged device of the present invention, the planned division line includes a first planned division line extending in a direction parallel to the first direction and a second planned division line extending in a second direction crossing the first direction. and a second planned division line, wherein the groove forming step includes rotating a cutting blade to abut against the substrate, and moving the cutting blade and the substrate in a direction parallel to the first planned division line. Grooves may be formed in the regions sandwiched between the adjacent first planned division lines by relatively moving them.

また、本発明のパッケージデバイスの製造方法において、該溝形成ステップは、該切削ブレードを回転させながら該基板に当接させ、該切削ブレードと該基板とを該第二の分割予定ラインと平行な方向に相対的に移動させることで、隣接する該第二の分割予定ラインに挟まれた領域に更に溝を形成してもよい。 Further, in the method of manufacturing a packaged device of the present invention, the step of forming the groove includes rotating the cutting blade to make contact with the substrate, and aligning the cutting blade and the substrate in parallel with the second dividing line. Further grooves may be formed in the regions sandwiched between the adjacent second planned division lines by relatively moving in the direction.

また、本発明のパッケージデバイスの製造方法は、該デバイスチップ配設ステップの後、該基板に対してモールド樹脂を供給して該デバイスチップをモールド樹脂で被覆する樹脂モールドステップを備えてもよい。 Further, the method of manufacturing a packaged device of the present invention may include, after the device chip disposing step, a resin molding step of supplying mold resin to the substrate to cover the device chip with the mold resin.

また、本発明のパッケージデバイスの製造方法は、該樹脂モールドステップの後、該デバイスチップを被覆する該モールド樹脂を研削して薄化するモールド樹脂研削ステップを備えてもよい。 Further, the method for manufacturing a packaged device of the present invention may include, after the resin molding step, a mold resin grinding step of grinding and thinning the mold resin covering the device chip.

また、本発明のパッケージデバイスの製造方法は、該モールド樹脂研削ステップの後、該溝に該デバイスチップを接着して該モールド樹脂で被覆し該モールド樹脂を薄化した状態の該基板と、他の基板とを積層する積層ステップを備えてもよい。 Further, the method for manufacturing a packaged device of the present invention includes, after the mold resin grinding step, the substrate in which the device chip is adhered to the groove, covered with the mold resin, and the mold resin is thinned; and a lamination step of laminating the substrates.

また、本発明のパッケージデバイスの製造方法において、該分割ステップは、切削ブレードと該基板とを相対的に移動させることで該分割予定ラインに沿って該基板を切削する切削ステップを含んでもよい。 Moreover, in the method of manufacturing a packaged device of the present invention, the dividing step may include a cutting step of cutting the substrate along the dividing line by relatively moving a cutting blade and the substrate.

本願発明は、基板面内におけるチップ実装領域の深さばらつきを抑制することができる。 The present invention can suppress variations in the depth of the chip mounting area within the substrate surface.

図１は、実施形態のパッケージデバイスの構成例を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a configuration example of a package device according to an embodiment. 図２は、実施形態に係るパッケージデバイスの製造方法の流れを示すフローチャートである。FIG. 2 is a flow chart showing the flow of the manufacturing method of the packaged device according to the embodiment. 図３は、図２に示す溝形成ステップの加工対象であるウェーハの一例を示す斜視図である。FIG. 3 is a perspective view showing an example of a wafer to be processed in the groove forming step shown in FIG. 図４は、図２に示す溝形成ステップの一例を示す斜視図である。4 is a perspective view showing an example of the groove forming step shown in FIG. 2. FIG. 図５は、図２に示す溝形成ステップの一状態を示すウェーハの平面図である。FIG. 5 is a plan view of the wafer showing one state of the groove forming step shown in FIG. 図６は、図２に示す溝形成ステップの図５の後の一状態を示すウェーハの平面図である。FIG. 6 is a plan view of the wafer showing one state after FIG. 5 of the groove forming step shown in FIG. 図７は、図２に示す溝形成ステップの別の一例を示す斜視図である。7 is a perspective view showing another example of the groove forming step shown in FIG. 2. FIG. 図８は、図２に示すデバイスチップ配設ステップの一状態を一部断面で示すウェーハの要部の側面図である。FIG. 8 is a side view of the main part of the wafer showing one state of the device chip disposing step shown in FIG. 2 in a partial cross section. 図９は、図２に示す樹脂モールドステップの一状態を一部断面で示す側面図である。FIG. 9 is a side view showing a partial cross section of one state of the resin molding step shown in FIG. 図１０は、図２に示す樹脂モールドステップの図９の後の一状態を一部断面で示すウェーハの要部の側面図である。FIG. 10 is a side view of the main part of the wafer showing a state after FIG. 9 of the resin molding step shown in FIG. 2 with a partial cross section. 図１１は、図２に示す分割ステップの一状態を一部断面で示すウェーハの要部の側面図である。FIG. 11 is a side view of the main part of the wafer showing one state of the dividing step shown in FIG. 2 in a partial cross section. 図１２は、変形例に係るパッケージデバイスの製造方法の流れを示すフローチャートである。FIG. 12 is a flow chart showing the flow of the manufacturing method of the packaged device according to the modification. 図１３は、図１２に示すモールド樹脂研削ステップの一例を示す側面図である。13 is a side view showing an example of the mold resin grinding step shown in FIG. 12. FIG.

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。更に、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換または変更を行うことができる。 A form (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be combined as appropriate. In addition, various omissions, substitutions, or changes in configuration can be made without departing from the gist of the present invention.

〔実施形態〕
本発明の実施形態に係るパッケージデバイス１の製造方法について、図面に基づいて説明する。まず、実施形態のパッケージデバイス１の構成について説明する。図１は、実施形態のパッケージデバイス１の構成例を模式的に示す断面図である。図１に示すように、パッケージデバイス１は、基板２と、デバイスチップ３と、モールド樹脂４と、を備える。 [Embodiment]
A manufacturing method of the package device 1 according to the embodiment of the present invention will be described with reference to the drawings. First, the configuration of the package device 1 of the embodiment will be described. FIG. 1 is a cross-sectional view schematically showing a configuration example of a package device 1 according to an embodiment. As shown in FIG. 1, the package device 1 includes a substrate 2, a device chip 3, and a mold resin 4.

図１に示す基板２は、例えば、シリコン、サファイア（Ａｌ２Ｏ３）、ガリウムヒ素（ＧａＡｓ）または炭化ケイ素（ＳｉＣ）等から構成される。基板２は、表面５から凹状に形成される溝６を含む。 The substrate 2 shown in FIG. 1 is made of, for example, silicon, sapphire (Al 2 O 3 ), gallium arsenide (GaAs), silicon carbide (SiC), or the like. Substrate 2 includes a groove 6 recessed from surface 5 .

デバイスチップ３は、基板２に形成された溝６の内部に配設される。デバイスチップ３は、例えば、デバイスチップ３に貼着または塗布された接着剤、あるいは溝６の底面７に塗布された接着剤等によって、溝６の底面７に接着される。デバイスチップ３は、電極を備える。デバイスチップ３は、例えば、ＩＣ、またはＬＳＩ等の集積回路、ＣＣＤ（Charge Coupled Device）、またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサ、あるいはコンデンサ、抵抗等の受動部品である。 The device chip 3 is arranged inside a groove 6 formed in the substrate 2 . The device chip 3 is adhered to the bottom surface 7 of the groove 6 by, for example, an adhesive attached or applied to the device chip 3 or an adhesive applied to the bottom surface 7 of the groove 6 . The device chip 3 has electrodes. The device chip 3 is, for example, an integrated circuit such as an IC or LSI, an image sensor such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor), or a passive component such as a capacitor or resistor.

モールド樹脂４は、エポキシ樹脂、シリコン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、またはポリイミド樹脂等の絶縁性を有する合成樹脂により構成される。モールド樹脂４は、デバイスチップ３を被覆する。モールド樹脂４は、実施形態において、溝６内のデバイスチップ３の側面と基板２との間に充填され、基板２の表面５および溝６ごと、デバイスチップ３の表面８および側面を覆っている。モールド樹脂４は、実施形態において、熱硬化性樹脂により構成される。モールド樹脂４は、加熱され軟化した状態で基板２に供給され、硬化してデバイスチップ３を被覆する。 The mold resin 4 is made of an insulating synthetic resin such as epoxy resin, silicon resin, urethane resin, unsaturated polyester resin, acrylic urethane resin, or polyimide resin. Mold resin 4 covers device chip 3 . In the embodiment, the molding resin 4 is filled between the side surface of the device chip 3 in the groove 6 and the substrate 2, and covers the surface 8 and the side surface of the device chip 3 together with the surface 5 and the groove 6 of the substrate 2. . The mold resin 4 is made of a thermosetting resin in the embodiment. The mold resin 4 is supplied to the substrate 2 in a heated and softened state, and hardened to cover the device chip 3 .

次に、実施形態に係るパッケージデバイス１の製造方法を説明する。図２は、実施形態に係るパッケージデバイス１の製造方法の流れを示すフローチャートである。実施形態のパッケージデバイス１の製造方法は、図２に示すように、溝形成ステップ１０１と、デバイスチップ配設ステップ１０２と、樹脂モールドステップ１０３と、分割ステップ１０４と、を備える。 Next, a method for manufacturing the packaged device 1 according to the embodiment will be described. FIG. 2 is a flow chart showing the flow of the manufacturing method of the packaged device 1 according to the embodiment. The manufacturing method of the packaged device 1 of the embodiment includes, as shown in FIG.

（溝形成ステップ１０１）
図３は、図２に示す溝形成ステップ１０１の加工対象であるウェーハ１０の一例を示す斜視図である。図３に示すように、ウェーハ１０は、基板２を含む円板状の半導体ウェーハ、光デバイスウェーハ等のウェーハである。ウェーハ１０は、実施形態において、直径が３００ｍｍである。ウェーハ１０（基板２）は、表面５に、複数の交差する分割予定ライン２０と、隣接する分割予定ライン２０に挟まれた複数の領域２３と、を有する。 (Groove formation step 101)
FIG. 3 is a perspective view showing an example of the wafer 10 to be processed in the groove forming step 101 shown in FIG. As shown in FIG. 3, the wafer 10 is a disk-shaped semiconductor wafer including the substrate 2, an optical device wafer, or the like. The wafer 10 is 300 mm in diameter in the embodiment. The wafer 10 (substrate 2 ) has, on its front surface 5 , a plurality of intersecting dividing lines 20 and a plurality of regions 23 sandwiched between adjacent dividing lines 20 .

分割予定ライン２０は、実施形態において、第一の分割予定ライン２１と、第二の分割予定ライン２２と、を含む。第一の分割予定ライン２１は、第一の方向１１と平行な方向に延びる分割予定ライン２０である。第一の方向１１は、ウェーハ１０の水平な表面５内の一方向である。 The planned division line 20 includes a first planned division line 21 and a second planned division line 22 in the embodiment. The first planned division line 21 is the planned division line 20 extending in a direction parallel to the first direction 11 . A first direction 11 is a direction within the horizontal surface 5 of the wafer 10 .

第二の分割予定ライン２２は、第二の方向１２と平行な方向に延びる分割予定ライン２０である。第二の方向１２は、ウェーハ１０の水平な表面５内において、第一の方向１１と交差する方向である。第二の方向１２は、実施形態において、第一の方向１１と直交する方向である。すなわち、分割予定ライン２０は、ウェーハ１０の表面５において、第一の分割予定ライン２１と第二の分割予定ライン２２とによって格子状に設定される。 The second planned division line 22 is the planned division line 20 extending in a direction parallel to the second direction 12 . A second direction 12 is a direction that intersects the first direction 11 within the horizontal surface 5 of the wafer 10 . The second direction 12 is a direction perpendicular to the first direction 11 in the embodiment. That is, the planned division lines 20 are set in a grid pattern by the first planned division lines 21 and the second planned division lines 22 on the front surface 5 of the wafer 10 .

領域２３は、格子状に設定された分割予定ライン２０によって区画される。それぞれの領域２３には、後述のデバイスチップ配設ステップ１０２において、デバイスチップ３（図１参照）が配設される。ウェーハ１０は、後述の分割ステップ１０４において、分割予定ライン２０に沿って分割され、個々のデバイスチップ３を有する領域２３毎に個片化されて、パッケージデバイス１（図１参照）に製造される。個片化されたパッケージデバイス１は、実施形態において、一辺が７ｍｍの正方形状である。なお、パッケージデバイス１は、実施形態において、正方形状であるが、長方形状であってもよい。 The area 23 is partitioned by division lines 20 set in a grid pattern. Device chips 3 (see FIG. 1) are arranged in the respective regions 23 in a device chip arrangement step 102, which will be described later. In the dividing step 104 described later, the wafer 10 is divided along the dividing lines 20 and separated into individual regions 23 having individual device chips 3 to manufacture the package devices 1 (see FIG. 1). . In the embodiment, the singulated package device 1 has a square shape with a side of 7 mm. Although the package device 1 has a square shape in the embodiment, it may have a rectangular shape.

図４は、図２に示す溝形成ステップ１０１の一例を示す斜視図である。図５は、図２に示す溝形成ステップ１０１の一状態を示すウェーハ１０の平面図である。図６は、図２に示す溝形成ステップ１０１の図５の後の一状態を示すウェーハ１０の平面図である。溝形成ステップ１０１は、隣接する分割予定ライン２０に挟まれた領域２３にデバイスチップ３を収容可能な溝６を形成するステップである。なお、実施形態では、ウェーハ１０に１００μｍ深さかつ３ｍｍ幅の溝６１を形成する。溝６は、第一の方向１１に平行な方向に延びる溝６１と、第二の方向１２に平行な方向に延びる溝６２と、を含む。以下では、図５および図６に示す溝６１を形成した後、図６に示す溝６２を形成するものとして説明するが、溝６１のみを形成してもよい。 FIG. 4 is a perspective view showing an example of the groove forming step 101 shown in FIG. FIG. 5 is a plan view of wafer 10 showing one state of groove forming step 101 shown in FIG. FIG. 6 is a plan view of wafer 10 showing one state after FIG. 5 of groove forming step 101 shown in FIG. The groove forming step 101 is a step of forming a groove 6 capable of accommodating the device chip 3 in the region 23 sandwiched between the adjacent dividing lines 20 . In this embodiment, grooves 61 having a depth of 100 μm and a width of 3 mm are formed in the wafer 10 . The grooves 6 include grooves 61 extending parallel to the first direction 11 and grooves 62 extending parallel to the second direction 12 . In the following description, it is assumed that the grooves 62 shown in FIG. 6 are formed after the grooves 61 shown in FIGS. 5 and 6 are formed, but only the grooves 61 may be formed.

図４に示す溝形成ステップ１０１では、切削装置３０による切削加工によって、ウェーハ１０の表面５に溝６を形成する。以下の説明において、Ｘ軸方向は、水平面における一方向である。Ｙ軸方向は、水平面において、Ｘ軸方向に直交する方向である。実施形態の切削装置３０は、加工送り方向がＸ軸方向であり、割り出し送り方向がＹ軸方向である。切削装置３０は、保持面３２を有するチャックテーブル３１と、切削ユニット３３と、チャックテーブル３１と切削ユニット３３とを相対的に移動させる不図示の移動ユニットと、不図示の撮像ユニットと、を備える。 In the groove forming step 101 shown in FIG. 4, grooves 6 are formed in the surface 5 of the wafer 10 by cutting using the cutting device 30 . In the following description, the X-axis direction is one direction in the horizontal plane. The Y-axis direction is a direction perpendicular to the X-axis direction on the horizontal plane. In the cutting device 30 of the embodiment, the processing feed direction is the X-axis direction, and the indexing feed direction is the Y-axis direction. The cutting device 30 includes a chuck table 31 having a holding surface 32, a cutting unit 33, a moving unit (not shown) that relatively moves the chuck table 31 and the cutting unit 33, and an imaging unit (not shown). .

切削ユニット３３は、円板形状の切削ブレード３４と、切削ブレード３４の回転軸となるスピンドル３５と、スピンドル３５に装着され切削ブレード３４が固定されるマウントフランジ３６（図１１参照）と、を備える。切削ブレード３４およびスピンドル３５は、切削対象のウェーハ１０を保持するチャックテーブル３１の保持面３２に対して平行な回転軸を備える。切削ブレード３４は、スピンドル３５の先端に装着される。 The cutting unit 33 includes a disk-shaped cutting blade 34, a spindle 35 that serves as a rotating shaft of the cutting blade 34, and a mount flange 36 (see FIG. 11) that is attached to the spindle 35 and to which the cutting blade 34 is fixed. . The cutting blade 34 and the spindle 35 have a rotating shaft parallel to the holding surface 32 of the chuck table 31 holding the wafer 10 to be cut. A cutting blade 34 is attached to the tip of the spindle 35 .

図４に示す溝形成ステップ１０１では、まず、チャックテーブル３１の保持面３２にウェーハ１０の裏面９側を吸引保持する。なお、ウェーハ１０は、環状のフレームに貼着された貼着テープ９０（図８等参照）によって裏面９側から支持され、貼着テープ９０越しにチャックテーブル３１の保持面３２に保持されてもよい。 In the groove forming step 101 shown in FIG. 4, first, the back surface 9 side of the wafer 10 is held on the holding surface 32 of the chuck table 31 by suction. The wafer 10 is supported from the rear surface 9 side by an adhesive tape 90 (see FIG. 8, etc.) attached to the annular frame, and may be held on the holding surface 32 of the chuck table 31 through the adhesive tape 90. good.

図４に示す溝形成ステップ１０１では、次に、切削ユニット３３とウェーハ１０との位置合わせを行う。具体的には、不図示の移動ユニットが、チャックテーブル３１を切削ユニット３３の下方の加工領域まで移動させ、不図示の撮像ユニットでウェーハ１０を撮影しアライメントする。これにより、ウェーハ１０の第一の方向１１を、加工送り方向であるＸ軸方向に平行な方向に一致させるとともに、切削ブレード３４の加工点を、隣接する第一の分割予定ライン２１に挟まれた領域２３に位置合わせする。 In the groove forming step 101 shown in FIG. 4, next, the cutting unit 33 and the wafer 10 are aligned. Specifically, a moving unit (not shown) moves the chuck table 31 to a processing area below the cutting unit 33, and an imaging unit (not shown) images the wafer 10 for alignment. As a result, the first direction 11 of the wafer 10 is aligned with the direction parallel to the X-axis direction, which is the processing feed direction, and the processing point of the cutting blade 34 is sandwiched between the adjacent first dividing lines 21. aligned with the region 23.

図４に示す溝形成ステップ１０１では、次に、ウェーハ１０の表面５側に向けて切削水の供給を開始させ、切削ブレード３４を回転させながらウェーハ１０に当接させる。次に、不図示の移動ユニットによって、チャックテーブル３１と切削ユニット３３の切削ブレード３４とを隣接する第一の分割予定ライン２１に挟まれた領域２３に沿って相対的に移動させながら、ウェーハ１０に所定切込み量（実施形態では、１００μｍ深さ）の溝６１を形成するまで切り込ませる。これにより、図５に示すように、第一の分割予定ライン２１に挟まれた領域２３に、第一の方向１１に平行な方向に延びる溝６１が形成される。 In the groove forming step 101 shown in FIG. 4, next, cutting water is started to be supplied toward the front surface 5 of the wafer 10, and the cutting blade 34 is brought into contact with the wafer 10 while being rotated. Next, a moving unit (not shown) relatively moves the chuck table 31 and the cutting blade 34 of the cutting unit 33 along the region 23 sandwiched between the adjacent first dividing lines 21, while the wafer 10 is moved. is cut until a groove 61 having a predetermined cutting depth (100 μm depth in the embodiment) is formed. As a result, as shown in FIG. 5, a groove 61 extending in a direction parallel to the first direction 11 is formed in the region 23 sandwiched between the first planned division lines 21 .

溝形成ステップ１０１では、次に、ウェーハ１０の第二の方向１２を、加工送り方向であるＸ軸方向に平行な方向に一致させるとともに、切削ブレード３４の加工点を、隣接する第二の分割予定ライン２２に挟まれた領域２３に位置合わせする。次に、ウェーハ１０の表面５側に向けて切削水の供給を開始させ、切削ブレード３４を回転させながらウェーハ１０に当接させる。次に、不図示の移動ユニットによって、チャックテーブル３１と切削ユニット３３の切削ブレード３４とを隣接する第二の分割予定ライン２２に挟まれた領域２３に沿って相対的に移動させながら、ウェーハ１０に所定切込み量（実施形態では、１００μｍ深さ）の溝６２を形成するまで切り込ませる。これにより、図６に示すように、第二の分割予定ライン２２に挟まれた領域２３に、第二の方向１２に平行な方向に延びる溝６２が形成される。 In the groove forming step 101, next, the second direction 12 of the wafer 10 is aligned with the direction parallel to the X-axis direction, which is the processing feed direction, and the processing points of the cutting blade 34 are divided into adjacent second divisions. The area 23 sandwiched between the planned lines 22 is aligned. Next, cutting water is started to be supplied toward the front surface 5 of the wafer 10 , and the cutting blade 34 is brought into contact with the wafer 10 while being rotated. Next, a moving unit (not shown) relatively moves the chuck table 31 and the cutting blade 34 of the cutting unit 33 along the region 23 sandwiched between the adjacent second dividing lines 22 to move the wafer 10 . is cut until a groove 62 having a predetermined cutting depth (100 μm depth in the embodiment) is formed. As a result, as shown in FIG. 6 , grooves 62 extending in a direction parallel to the second direction 12 are formed in the regions 23 sandwiched between the second planned division lines 22 .

図４に示す溝形成ステップ１０１において切削装置３０によって溝６を形成する場合、溝６の幅より細い幅の切削ブレード３４で、複数パスで切り込んでもよいし、溝６の幅と同じ太い幅の切削ブレード３４で、１パスで切り込んでもよい。 When the groove 6 is formed by the cutting device 30 in the groove forming step 101 shown in FIG. The cutting blade 34 may cut in one pass.

溝形成ステップ１０１は、レーザー加工装置４０によるアブレーション加工によって、ウェーハ１０の表面５に溝６を形成してもよい。図７は、図２に示す溝形成ステップ１０１の別の一例を示す斜視図である。実施形態のレーザー加工装置４０は、加工送り方向がＸ軸方向であり、割り出し送り方向がＹ軸方向である。レーザー加工装置４０は、保持面４２を有するチャックテーブル４１と、レーザービーム照射ユニット４３と、チャックテーブル４１とレーザービーム照射ユニット４３とを相対的に移動させる不図示の移動ユニットと、撮像ユニット４４と、を備える。 In the groove forming step 101 , grooves 6 may be formed in the surface 5 of the wafer 10 by abrasion processing using the laser processing device 40 . FIG. 7 is a perspective view showing another example of the groove forming step 101 shown in FIG. In the laser processing apparatus 40 of the embodiment, the processing feed direction is the X-axis direction, and the indexing feed direction is the Y-axis direction. The laser processing apparatus 40 includes a chuck table 41 having a holding surface 42 , a laser beam irradiation unit 43 , a moving unit (not shown) that relatively moves the chuck table 41 and the laser beam irradiation unit 43 , and an imaging unit 44 . , provided.

図７に示す溝形成ステップ１０１では、まず、チャックテーブル４１の保持面４２にウェーハ１０の裏面９側を吸引保持する。次に、レーザービーム照射ユニット４３とウェーハ１０との位置合わせを行う。具体的には、不図示の移動ユニットがチャックテーブル４１を加工位置まで移動させ、不図示の撮像ユニットでウェーハ１０を撮像しアライメントする。これにより、ウェーハ１０の第一の方向１１を、加工送り方向であるＸ軸方向に平行な方向に一致させるとともに、レーザービーム照射ユニット４３の照射部を、隣接する第一の分割予定ライン２１に挟まれた領域２３に位置合わせする。 In the groove forming step 101 shown in FIG. 7, first, the rear surface 9 side of the wafer 10 is suction-held on the holding surface 42 of the chuck table 41 . Next, the laser beam irradiation unit 43 and the wafer 10 are aligned. Specifically, a moving unit (not shown) moves the chuck table 41 to a processing position, and an imaging unit (not shown) images the wafer 10 to align it. As a result, the first direction 11 of the wafer 10 is aligned with the direction parallel to the X-axis direction, which is the processing feed direction, and the irradiation section of the laser beam irradiation unit 43 is aligned with the adjacent first dividing line 21. The sandwiched region 23 is aligned.

図７に示す溝形成ステップ１０１では、次に、不図示の移動ユニットによって、レーザービーム照射ユニット４３に対してチャックテーブル４１を相対的に移動させながら、レーザービーム４５を、ウェーハ１０の表面５または表面５近傍に集光点を位置付けて照射する。レーザービーム４５は、基板２に対して吸収性を有する波長のレーザービームである。溝形成ステップ１０１では、ウェーハ１０の表面５または表面５近傍に集光点を位置付けたレーザービーム４５を、隣接する第一の分割予定ライン２１に挟まれた領域２３に沿って照射することによって、第一の分割予定ライン２１に挟まれた領域２３に、第一の方向１１に平行な方向に延びる溝６１が形成される。 In the groove forming step 101 shown in FIG. 7, the moving unit (not shown) moves the chuck table 41 relative to the laser beam irradiation unit 43 while the laser beam 45 is directed to the surface 5 of the wafer 10 or A condensing point is positioned near the surface 5 and irradiated. The laser beam 45 is a laser beam with a wavelength that is absorptive to the substrate 2 . In the groove forming step 101, a laser beam 45 whose focal point is positioned at or near the surface 5 of the wafer 10 is irradiated along the region 23 sandwiched between the adjacent first dividing lines 21, A groove 61 extending in a direction parallel to the first direction 11 is formed in the region 23 sandwiched between the first planned division lines 21 .

図７に示す溝形成ステップ１０１においても、溝６１を形成した後、第二の方向１２に平行な方向に延びる溝６２を形成してもよい。すなわち、ウェーハ１０の第二の方向１２を、加工送り方向であるＸ軸方向に平行な方向に一致させるとともに、レーザービーム照射ユニット４３の照射部を、隣接する第二の分割予定ライン２２に挟まれた領域２３に位置合わせする。不図示の移動ユニットによって、レーザービーム照射ユニット４３に対してチャックテーブル４１を相対的に移動させながら、レーザービーム４５を、ウェーハ１０の表面５または表面５近傍に集光点を位置付けて照射する。図７に示す溝形成ステップ１０１では、ウェーハ１０の表面５または表面５近傍に集光点を位置付けたレーザービーム４５を、隣接する第二の分割予定ライン２２に挟まれた領域２３に沿って照射することによって、第二の分割予定ライン２２に挟まれた領域２３に、第二の方向１２に平行な方向に延びる溝６２が形成される。 Also in the groove forming step 101 shown in FIG. 7, after forming the groove 61, the groove 62 extending in the direction parallel to the second direction 12 may be formed. That is, the second direction 12 of the wafer 10 is aligned with the direction parallel to the X-axis direction, which is the processing feed direction, and the irradiation section of the laser beam irradiation unit 43 is sandwiched between the adjacent second dividing lines 22. Align to the area 23 which is drawn. A moving unit (not shown) moves the chuck table 41 relative to the laser beam irradiation unit 43 while irradiating the wafer 10 with the laser beam 45 with a focal point positioned at or near the surface 5 . In the groove forming step 101 shown in FIG. 7, a laser beam 45 whose focal point is positioned at or near the surface 5 of the wafer 10 is irradiated along the region 23 sandwiched between the adjacent second planned dividing lines 22. Thus, a groove 62 extending in a direction parallel to the second direction 12 is formed in the region 23 sandwiched between the second planned division lines 22 .

（デバイスチップ配設ステップ１０２）
図８は、図２に示すデバイスチップ配設ステップ１０２の一状態を一部断面で示すウェーハ１０の要部の側面図である。デバイスチップ配設ステップ１０２は、溝形成ステップ１０１で形成された溝６にデバイスチップ３を接着して配設する。デバイスチップ配設ステップ１０２では、例えば、まず、デバイスチップ３の裏面に接着剤を塗布する。次に、デバイスチップ３の接着剤を塗布した裏面側を溝６の底面７に合わせて接着する。 (Device chip arrangement step 102)
FIG. 8 is a side view of the main part of the wafer 10 showing one state of the device chip disposing step 102 shown in FIG. 2 in a partial cross section. The device chip disposing step 102 adheres and disposes the device chip 3 in the groove 6 formed in the groove forming step 101 . In the device chip disposing step 102 , for example, first, an adhesive is applied to the back surface of the device chip 3 . Next, the adhesive-applied back surface of the device chip 3 is aligned with the bottom surface 7 of the groove 6 and bonded.

デバイスチップ配設ステップ１０２では、デバイスチップ３の裏面に接着剤を塗布する代わりに、接着シートを貼着してもよい。また、デバイスチップ配設ステップ１０２では、例えば、デバイスチップ３の裏面ではなく、溝６の底面７に接着剤を塗布してもよい。 In the device chip disposing step 102, instead of applying adhesive to the back surface of the device chip 3, an adhesive sheet may be attached. Also, in the device chip disposing step 102 , for example, the adhesive may be applied to the bottom surface 7 of the groove 6 instead of the back surface of the device chip 3 .

（樹脂モールドステップ１０３）
図９は、図２に示す樹脂モールドステップ１０３の一状態を一部断面で示す側面図である。図１０は、図２に示す樹脂モールドステップ１０３の図９の後の一状態を一部断面で示すウェーハ１０の要部の側面図である。樹脂モールドステップ１０３は、デバイスチップ配設ステップ１０２の後、ウェーハ１０（基板２）に対してモールド樹脂４を供給してデバイスチップ３をモールド樹脂４で被覆するステップである。 (resin molding step 103)
FIG. 9 is a side view showing one state of the resin molding step 103 shown in FIG. 2 in a partial cross section. FIG. 10 is a side view of the main part of the wafer 10 showing a state after the resin molding step 103 shown in FIG. The resin molding step 103 is a step of supplying the molding resin 4 to the wafer 10 (substrate 2 ) after the device chip disposing step 102 to cover the device chips 3 with the molding resin 4 .

図９および図１０に示す樹脂モールドステップ１０３では、圧縮成形機５０によって、デバイスチップ３をモールド樹脂４で被覆する。圧縮成形機５０は、保持面５２を有する上型５１と、保持面５２と対向するキャビティ５４を有する下型５３と、を備える。 In the resin molding step 103 shown in FIGS. 9 and 10, the compression molding machine 50 coats the device chip 3 with the molding resin 4 . A compression molding machine 50 includes an upper mold 51 having a holding surface 52 and a lower mold 53 having a cavity 54 facing the holding surface 52 .

図９に示すように、樹脂モールドステップ１０３では、まず、上型５１の保持面５２にウェーハ１０の裏面９側を固定する。ウェーハ１０は、実施形態において、ウェーハ１０を支持する貼着テープ９０越しに、上型５１の保持面５２に固定される。次に、下型５３のキャビティ５４に所定量の液状のモールド樹脂４を充填する。次に、上型５１を下型５３の方向に移動させて、ウェーハ１０の表面５側をキャビティ５４内のモールド樹脂４に押し付ける。 As shown in FIG. 9 , in the resin molding step 103 , first, the back surface 9 side of the wafer 10 is fixed to the holding surface 52 of the upper mold 51 . In the embodiment, the wafer 10 is fixed to the holding surface 52 of the upper die 51 through the adhesive tape 90 that supports the wafer 10 . Next, the cavity 54 of the lower mold 53 is filled with a predetermined amount of liquid molding resin 4 . Next, the upper mold 51 is moved toward the lower mold 53 to press the front surface 5 side of the wafer 10 against the mold resin 4 in the cavity 54 .

図１０に示すように、ウェーハ１０の表面５側をキャビティ５４内のモールド樹脂４に押し付けることによって、液状のモールド樹脂４は、ウェーハ１０の表面５からデバイスチップ３が収容された溝６のデバイスチップ３との間に入り込み、デバイスチップ３の側面側の空間に充填される。更に、液状のモールド樹脂４は、上型５１から圧力がかかることによって、キャビティ５４とウェーハ１０の表面５との間で圧縮されて硬化し、デバイスチップ３を被覆した状態に固定される。 As shown in FIG. 10, by pressing the surface 5 side of the wafer 10 against the mold resin 4 in the cavity 54, the liquid mold resin 4 flows from the surface 5 of the wafer 10 to the device in the groove 6 in which the device chip 3 is accommodated. It enters between the chip 3 and fills the space on the side of the device chip 3 . Further, the liquid mold resin 4 is compressed and hardened between the cavity 54 and the surface 5 of the wafer 10 by applying pressure from the upper mold 51 , and is fixed in a state of covering the device chip 3 .

（分割ステップ１０４）
図１１は、図２に示す分割ステップ１０４の一状態を一部断面で示すウェーハ１０の要部の側面図である。分割ステップ１０４は、溝６にデバイスチップ３が配設されたウェーハ１０（基板２）を分割予定ライン２０に沿って分割して個片化するステップである。 (Division step 104)
FIG. 11 is a side view of a main part of the wafer 10 showing one state of the dividing step 104 shown in FIG. 2 in a partial cross section. The dividing step 104 is a step of dividing the wafer 10 (substrate 2) having the device chips 3 arranged in the grooves 6 along the dividing lines 20 into individual pieces.

図１１に示す分割ステップ１０４では、切削装置３０による切削加工によって、ウェーハ１０を分割する。すなわち、分割ステップ１０４は、切削ブレード３４と基板２とを相対的に移動させることで分割予定ライン２０に沿ってウェーハ１０を切削する切削ステップを含む。切削装置３０は、図４に示す溝形成ステップ１０１で使用した装置と同一または同様の装置でもよい。分割ステップ１０４では、溝６よりも細い幅の切削ブレード３４を用いる。 In the dividing step 104 shown in FIG. 11, the wafer 10 is divided by cutting using the cutting device 30 . That is, the dividing step 104 includes a cutting step of cutting the wafer 10 along the dividing lines 20 by relatively moving the cutting blade 34 and the substrate 2 . The cutting device 30 may be the same or similar device used in the groove forming step 101 shown in FIG. In the dividing step 104, a cutting blade 34 having a width narrower than that of the groove 6 is used.

分割ステップ１０４では、まず、チャックテーブル３１の保持面３２にウェーハ１０の裏面９側を吸引保持する。なお、ウェーハ１０は、環状のフレームに貼着された貼着テープ９０によって裏面９側から支持され、貼着テープ９０越しにチャックテーブル３１の保持面３２に保持されることが好ましい。 In the dividing step 104 , first, the rear surface 9 side of the wafer 10 is suction-held on the holding surface 32 of the chuck table 31 . The wafer 10 is preferably supported from the rear surface 9 side by an adhesive tape 90 attached to the annular frame and held on the holding surface 32 of the chuck table 31 through the adhesive tape 90 .

分割ステップ１０４では、次に、切削ユニット３３とウェーハ１０との位置合わせを行う。具体的には、不図示の移動ユニットが、チャックテーブル３１を切削ユニット３３の下方の加工領域まで移動させ、不図示の撮像ユニットでウェーハ１０を撮影しアライメントすることで、切削ブレード３４の加工点を、ウェーハ１０の分割予定ライン２０に位置合わせする。 In the dividing step 104, the cutting unit 33 and the wafer 10 are aligned. Specifically, a moving unit (not shown) moves the chuck table 31 to a processing area below the cutting unit 33, and an imaging unit (not shown) photographs the wafer 10 and aligns it, so that the processing point of the cutting blade 34 is detected. are aligned with the division line 20 of the wafer 10 .

分割ステップ１０４では、次に、ウェーハ１０（基板２）の表面５側に向けて切削水の供給を開始させ、切削ブレード３４を回転させながらウェーハ１０に当接させる。次に、不図示の移動ユニットによって、チャックテーブル３１と切削ユニット３３の切削ブレード３４とを分割予定ライン２０に沿って相対的に移動させながら、ウェーハ１０の裏面９側に達するまで切り込ませて、ウェーハ１０を分割予定ライン２０に沿って分割する。 In the dividing step 104, next, cutting water is started to be supplied toward the front surface 5 side of the wafer 10 (substrate 2), and the cutting blade 34 is brought into contact with the wafer 10 while being rotated. Next, while relatively moving the chuck table 31 and the cutting blade 34 of the cutting unit 33 along the dividing line 20 by a moving unit (not shown), the wafer 10 is cut until it reaches the back surface 9 side. , divides the wafer 10 along the planned division lines 20 .

すべての分割予定ライン２０に沿ってウェーハ１０（基板２）を分割することにより、ウェーハ１０は、デバイスチップ３毎に個片化され、パッケージデバイス１に製造される。ウェーハ１０がパッケージデバイス１に分割された後は、例えば、ピックアップ工程において、周知のピッカーで貼着テープ９０からパッケージデバイス１がピックアップされる。 By dividing the wafer 10 (substrate 2 ) along all the planned dividing lines 20 , the wafer 10 is singulated for each device chip 3 to manufacture the package device 1 . After the wafer 10 is divided into the package devices 1, the package devices 1 are picked up from the adhesive tape 90 by a well-known picker in, for example, a pick-up process.

以上説明したように、実施形態のパッケージデバイス１の製造方法では、ウェーハ１０（基板２）に形成した溝６にデバイスチップ３を実装する。溝６を形成する方法として、切削装置３０による切削や、レーザー加工装置４０によるアブレーションを実施することによって、エッチングと比較してＴＴＶを改善でき、更に、基板２面内におけるデバイスチップ３実装領域の深さばらつきを低減することができる。また、エッチング用のマスクを形成する必要がないためプロセスを減らすことで加工時間の短縮ができ、コストや工数の削減が可能となる。 As described above, in the method for manufacturing the packaged device 1 of the embodiment, the device chip 3 is mounted in the groove 6 formed in the wafer 10 (substrate 2). As a method of forming the groove 6, cutting by the cutting device 30 or ablation by the laser processing device 40 can improve the TTV compared to etching, and furthermore, the device chip 3 mounting area in the substrate 2 surface can be improved. Depth variation can be reduced. In addition, since there is no need to form an etching mask, the processing time can be shortened by reducing the number of processes, and the cost and man-hours can be reduced.

上記の実施形態における図４に示す切削装置３０による溝形成ステップ１０１では、例えば、３０ｍｍ／ｓｅｃで４４ライン加工すると、所用時間が１０ｍｉｎ程度である。これに対し、エッチングで１００μｍ深さの溝６を形成する場合、例えば、エッチングレートが７μｍ／ｍｉｎであり、所要時間が１５ｍｉｎ程度である。エッチングでは除去領域が広く深い程、加工時間が増加するが、切削による溝加工では深さが変動しても加工時間は変化しない。したがって、実施形態の溝形成ステップ１０１は、エッチングと比較して加工時間を更に短縮することができる。 In the groove forming step 101 by the cutting device 30 shown in FIG. 4 in the above embodiment, for example, when 44 lines are processed at 30 mm/sec, the required time is about 10 minutes. On the other hand, when forming the grooves 6 with a depth of 100 μm by etching, for example, the etching rate is 7 μm/min and the required time is about 15 minutes. In etching, the wider and deeper the removed region, the longer the processing time. In grooving by cutting, however, the processing time does not change even if the depth varies. Therefore, the groove forming step 101 of the embodiment can further shorten the processing time compared to etching.

なお、本発明は、上記実施形態に限定されるものではない。すなわち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 It should be noted that the present invention is not limited to the above embodiments. That is, various modifications can be made without departing from the gist of the present invention.

例えば、溝形成ステップ１０１において、レーザービーム４５によって溝６を形成する場合、レーザー加工装置４０は、ポリゴンミラーでレーザービーム４５をスキャンする光学系を備えてもよい。これにより、溝６の底面７におけるＴＴＶを向上させることができる。 For example, when forming the grooves 6 with the laser beam 45 in the groove forming step 101, the laser processing apparatus 40 may include an optical system for scanning the laser beam 45 with a polygon mirror. Thereby, the TTV at the bottom surface 7 of the groove 6 can be improved.

また、溝形成ステップ１０１において、実施形態では、隣接する分割予定ライン２０に挟まれた領域２３に１本の溝６を形成したが、本開示では、隣接する分割予定ライン２０に挟まれた領域２３に複数本の溝６を形成してもよい。この場合、分割ステップ１０４において分割され個片化された後のパッケージデバイス１は、それぞれが複数の溝６を有する。この場合、例えば、各溝６には、デバイスチップ３が少なくとも一つ配設されるのが望ましい。 In addition, in the groove forming step 101, in the embodiment, one groove 6 is formed in the region 23 sandwiched between the adjacent dividing lines 20, but in the present disclosure, the region sandwiched between the adjacent dividing lines 20 is formed. A plurality of grooves 6 may be formed in 23 . In this case, the packaged device 1 after being divided and singulated in the dividing step 104 each has a plurality of grooves 6 . In this case, for example, at least one device chip 3 is preferably arranged in each groove 6 .

また、デバイスチップ配設ステップ１０２は、図８に示す実施形態ではウェーハ１０（基板２）の表面５側を上面としてデバイスチップ３を上方から溝６内に接着するが、本発明ではデバイスチップ３に対して上からウェーハ１０を被せるように接着してもよい。 In addition, in the embodiment shown in FIG. 8, the device chip placement step 102 adheres the device chip 3 from above into the groove 6 with the front surface 5 side of the wafer 10 (substrate 2) as the upper surface. may be adhered so as to cover the wafer 10 from above.

また、樹脂モールドステップ１０３において、実施形態では、下型５３のキャビティ５４に所定量の液状のモールド樹脂４を充填し、上型５１を下型５３の方向に移動させて、ウェーハ１０の表面５側をキャビティ５４内のモールド樹脂４に押し付けたが、本発明では、これに限定されない。例えば、下型５３のキャビティ５４に所定量の顆粒状のモールド樹脂４を入れ、キャビティ５４内のモールド樹脂４を溶融させた後、上型５１を下型５３の方向に移動させて、ウェーハ１０の表面５側をキャビティ５４内のモールド樹脂４に押し付けてもよい。また、上記のような所謂フェイスダウン方式に限定されず、平坦な下型上にウェーハ１０を載置した状態で、ウェーハ１０の表面５上にモールド樹脂４を供給し、ウェーハ１０の表面５と対向するキャビティを有する上型を上方から移動させて下型側に押し付ける、所謂フェイスアップ方式によって、モールド樹脂４を圧縮し、硬化させてもよい。 Further, in the resin molding step 103, in the embodiment, the cavity 54 of the lower mold 53 is filled with a predetermined amount of the liquid mold resin 4, the upper mold 51 is moved toward the lower mold 53, and the surface 5 of the wafer 10 is molded. Although the side is pressed against the mold resin 4 in the cavity 54, the present invention is not limited to this. For example, after a predetermined amount of granular mold resin 4 is put into the cavity 54 of the lower mold 53 and the mold resin 4 in the cavity 54 is melted, the upper mold 51 is moved toward the lower mold 53 to melt the wafer 10 . may be pressed against the mold resin 4 in the cavity 54 . Further, the method is not limited to the so-called face-down method as described above, and the mold resin 4 is supplied onto the surface 5 of the wafer 10 while the wafer 10 is placed on a flat lower mold. The mold resin 4 may be compressed and cured by a so-called face-up method in which an upper mold having opposing cavities is moved from above and pressed against the lower mold.

また、分割ステップ１０４は、図１１に示す実施形態では切削ブレード３４によるフルカットによって基板２を分割するが、本発明ではハーフカットした後にウェーハ１０の裏面９を研削することによって基板２を分割してもよい。また、切削ブレード３４によるハーフカットで切り込みを形成する代わりに、ウェーハ１０に対して透過性を有するレーザービームによって分割起点となる改質層を形成してもよい。 Further, in the dividing step 104, in the embodiment shown in FIG. 11, the substrate 2 is divided by full cutting with the cutting blade 34, but in the present invention, the substrate 2 is divided by grinding the back surface 9 of the wafer 10 after half cutting. may Further, instead of forming the notch by half-cutting with the cutting blade 34 , a laser beam having transparency to the wafer 10 may be used to form a modified layer that serves as a splitting starting point.

すなわち、分割ステップ１０４は、ウェーハ１０（基板２）の裏面９側を研削して薄化する研削ステップを含んでもよい。また、分割ステップ１０４を実施する前にウェーハ１０（基板２）の裏面９側を研削して薄化する研削ステップを含んでもよい。研削ステップは、溝形成ステップ１０１を実施する前または後に実施されてよい。 That is, the dividing step 104 may include a grinding step of grinding and thinning the back surface 9 side of the wafer 10 (substrate 2). Moreover, a grinding step of grinding and thinning the back surface 9 side of the wafer 10 (substrate 2 ) may be included before performing the dividing step 104 . The grinding step may be performed before or after performing the grooving step 101 .

〔変形例〕
次に、変形例に係るパッケージデバイス１の製造方法を説明する。図１２は、変形例に係るパッケージデバイス１の製造方法の流れを示すフローチャートである。変形例のパッケージデバイス１の製造方法は、図１２に示すように、溝形成ステップ２０１と、デバイスチップ配設ステップ２０２と、樹脂モールドステップ２０３と、モールド樹脂研削ステップ２０４と、積層ステップ２０５と、分割ステップ２０６と、を備える。なお、変形例の溝形成ステップ２０１、デバイスチップ配設ステップ２０２、樹脂モールドステップ２０３、および分割ステップ２０６は、実施形態の溝形成ステップ１０１、デバイスチップ配設ステップ１０２、樹脂モールドステップ１０３、および分割ステップ１０４と同様であるため、説明を省略する。 [Modification]
Next, a manufacturing method of the package device 1 according to the modified example will be described. FIG. 12 is a flow chart showing the flow of the manufacturing method of the packaged device 1 according to the modification. As shown in FIG. 12, the manufacturing method of the package device 1 of the modified example includes a groove forming step 201, a device chip arranging step 202, a resin molding step 203, a mold resin grinding step 204, a stacking step 205, and a splitting step 206 . Note that the groove forming step 201, the device chip arranging step 202, the resin molding step 203, and the dividing step 206 of the modified example are the groove forming step 101, the device chip arranging step 102, the resin molding step 103, and the dividing step 206 of the embodiment. Since it is the same as step 104, the explanation is omitted.

（モールド樹脂研削ステップ２０４）
図１３は、図１２に示すモールド樹脂研削ステップ２０４の一例を示す側面図である。モールド樹脂研削ステップ２０４は、樹脂モールドステップ２０３の後、デバイスチップ３を被覆するモールド樹脂４を研削して薄化するステップである。 (Mold resin grinding step 204)
13 is a side view showing an example of the mold resin grinding step 204 shown in FIG. 12. FIG. The mold resin grinding step 204 is a step of grinding and thinning the mold resin 4 covering the device chip 3 after the resin molding step 203 .

図１３に示すモールド樹脂研削ステップ２０４では、研削装置７０による研削加工によって、ウェーハ１０（基板２）の表面５を被覆するモールド樹脂４を研削する。研削装置７０は、保持面７２を有するチャックテーブル７１と、研削ユニット７３と、を備える。研削ユニット７３は、回転軸部材であるスピンドル７４と、スピンドル７４の下端に取り付けられたホイール基台７５と、ホイール基台７５の下面に装着される研削砥石７６と、を備える。ホイール基台７５は、チャックテーブル７１の軸心と平行な回転軸で回転する。 In the mold resin grinding step 204 shown in FIG. 13 , the mold resin 4 covering the surface 5 of the wafer 10 (substrate 2 ) is ground by grinding using the grinding device 70 . The grinding device 70 includes a chuck table 71 having a holding surface 72 and a grinding unit 73 . The grinding unit 73 includes a spindle 74 as a rotating shaft member, a wheel base 75 attached to the lower end of the spindle 74, and a grinding stone 76 attached to the lower surface of the wheel base 75. The wheel base 75 rotates on a rotating shaft parallel to the axial center of the chuck table 71 .

モールド樹脂研削ステップ２０４では、まず、チャックテーブル７１の保持面７２にウェーハ１０の裏面９側を吸引保持する。次に、チャックテーブル７１を軸心回りに回転させた状態で、ホイール基台７５を軸心回りに回転させる。加工位置に研削水を供給するとともに、ホイール基台７５の下面に装着された研削砥石７６をチャックテーブル７１に所定の送り速度で近付けることによって、研削砥石７６でウェーハ１０の表面５を被覆するモールド樹脂４を、表面側から研削する。これにより、モールド樹脂４を薄化する。 In the mold resin grinding step 204 , first, the rear surface 9 side of the wafer 10 is held by suction on the holding surface 72 of the chuck table 71 . Next, while rotating the chuck table 71 about its axis, the wheel base 75 is rotated about its axis. Grinding water is supplied to the processing position, and the grinding wheel 76 mounted on the lower surface of the wheel base 75 is moved toward the chuck table 71 at a predetermined feed rate, thereby coating the surface 5 of the wafer 10 with the grinding wheel 76. The resin 4 is ground from the surface side. Thereby, the mold resin 4 is thinned.

なお、モールド樹脂研削ステップ２０４の後、後述の積層ステップ２０５の前に、ウェーハ１０（基板２）の裏面９側を研削して基板２を薄化してもよい。この場合、チャックテーブル７１の保持面７２に研削したモールド樹脂４の表面側を吸引保持した状態で、ウェーハ１０の裏面９側を研削する。 After the molding resin grinding step 204, the substrate 2 may be thinned by grinding the rear surface 9 side of the wafer 10 (substrate 2) before the later-described lamination step 205. FIG. In this case, the rear surface 9 side of the wafer 10 is ground while the front surface side of the ground mold resin 4 is held by suction on the holding surface 72 of the chuck table 71 .

（積層ステップ２０５）
積層ステップ２０５は、モールド樹脂研削ステップ２０４の後、溝６にデバイスチップ３を接着してモールド樹脂４で被覆しモールド樹脂４を薄化した状態の基板２である前述したウェーハ１０と、他の基板とを積層するステップである。本発明では、他の基板として、ウェーハ１０と同様に構成された他のウェーハをウェーハ１０に積層してもよいし、キャリアウェーハ等を積層してもよい。ウェーハ１０に他の基板であるキャリアウェーハを積層する（貼り付ける）場合、積層した（貼り付けた）後に、ウェーハ１０およびキャリアウェーハにシリコン貫通電極、再配線層等を周知の方法で形成するのが望ましい。 (Lamination step 205)
In the stacking step 205, after the mold resin grinding step 204, the device chip 3 is adhered to the groove 6, the mold resin 4 is coated with the mold resin 4, and the mold resin 4 is thinned. It is a step of laminating the substrate. In the present invention, as another substrate, another wafer having the same structure as the wafer 10 may be stacked on the wafer 10, or a carrier wafer or the like may be stacked. When stacking (bonding) a carrier wafer, which is another substrate, on the wafer 10, after stacking (bonding), through-silicon electrodes, rewiring layers, etc. are formed on the wafer 10 and the carrier wafer by a known method. is desirable.

このように、本発明のパッケージデバイスの製造方法は、基板およびデバイスチップが積層されるパッケージデバイスにも適用可能である。 Thus, the method of manufacturing a packaged device according to the present invention can also be applied to a packaged device in which a substrate and device chips are stacked.

１ パッケージデバイス
２ 基板
３ デバイスチップ
４ モールド樹脂
６、６１、６２ 溝
１０ ウェーハ
１１ 第一の方向
１２ 第二の方向
２０ 分割予定ライン
２１ 第一の分割予定ライン
２２ 第二の分割予定ライン
２３ 領域
３４ 切削ブレード
１０１、２０１ 溝形成ステップ
１０２、２０２ デバイスチップ配設ステップ
１０３、２０３ 樹脂モールドステップ
１０４、２０６ 分割ステップ
２０４ モールド樹脂研削ステップ
２０５ 積層ステップ Reference Signs List 1 package device 2 substrate 3 device chip 4 mold resin 6, 61, 62 groove 10 wafer 11 first direction 12 second direction 20 planned division line 21 first planned division line 22 second planned division line 23 area 34 Cutting Blades 101, 201 Groove Forming Step 102, 202 Device Chip Arranging Step 103, 203 Resin Molding Step 104, 206 Dividing Step 204 Mold Resin Grinding Step 205 Stacking Step

Claims (7)

パッケージデバイスの製造方法であって、
複数の交差する分割予定ラインを有する基板に対して、隣接する分割予定ラインに挟まれた領域にデバイスチップを収容可能な溝を形成する溝形成ステップと、
該溝形成ステップで形成された溝にデバイスチップを接着して配設するデバイスチップ配設ステップと、
該溝に該デバイスチップが配設された基板を該分割予定ラインに沿って分割して個片化する分割ステップと、
を備えることを特徴とする、
パッケージデバイスの製造方法。 A method of manufacturing a packaged device, comprising:
a groove forming step of forming a groove capable of accommodating a device chip in a region sandwiched between adjacent dividing lines in a substrate having a plurality of intersecting dividing lines;
a device chip disposing step of bonding and disposing the device chip in the groove formed in the groove forming step;
a dividing step of dividing the substrate having the device chips arranged in the grooves along the dividing line into individual pieces;
characterized by comprising
A method of manufacturing a packaged device. 該分割予定ラインは、第一の方向と平行な方向に延びる第一の分割予定ラインと、該第一の方向と交差する第二の方向に延びる第二の分割予定ラインと、を含み、
該溝形成ステップは、切削ブレードを回転させながら該基板に当接させ、該切削ブレードと該基板とを該第一の分割予定ラインと平行な方向に相対的に移動させることで、隣接する該第一の分割予定ラインに挟まれた領域に溝を形成することを特徴とする、
請求項１に記載のパッケージデバイスの製造方法。 The planned division lines include a first planned division line extending in a direction parallel to the first direction and a second planned division line extending in a second direction intersecting the first direction,
In the groove forming step, a cutting blade is rotated and brought into contact with the substrate, and the cutting blade and the substrate are relatively moved in a direction parallel to the first planned division line, thereby forming adjacent grooves. characterized by forming a groove in a region sandwiched between the first planned division lines,
A method of manufacturing the packaged device according to claim 1 . 該溝形成ステップは、該切削ブレードを回転させながら該基板に当接させ、該切削ブレードと該基板とを該第二の分割予定ラインと平行な方向に相対的に移動させることで、隣接する該第二の分割予定ラインに挟まれた領域に更に溝を形成することを特徴とする、
請求項２に記載のパッケージデバイスの製造方法。 In the groove forming step, the cutting blade is rotated and brought into contact with the substrate, and the cutting blade and the substrate are relatively moved in a direction parallel to the second dividing line so that the cutting blade and the substrate are adjacent to each other. characterized by further forming a groove in the region sandwiched by the second planned division line,
3. A method of manufacturing a packaged device according to claim 2. 該デバイスチップ配設ステップの後、該基板に対してモールド樹脂を供給して該デバイスチップをモールド樹脂で被覆する樹脂モールドステップを備えることを特徴とする、
請求項１乃至３のいずれか１項に記載のパッケージデバイスの製造方法。 After the device chip disposing step, a resin molding step of supplying a mold resin to the substrate and covering the device chip with the mold resin is provided,
4. The method of manufacturing a packaged device according to claim 1. 該樹脂モールドステップの後、該デバイスチップを被覆する該モールド樹脂を研削して薄化するモールド樹脂研削ステップを備えることを特徴とする、
請求項４に記載のパッケージデバイスの製造方法。 After the resin molding step, it comprises a mold resin grinding step of grinding and thinning the mold resin covering the device chip,
5. A method of manufacturing a packaged device according to claim 4. 該モールド樹脂研削ステップの後、該溝に該デバイスチップを接着して該モールド樹脂で被覆し該モールド樹脂を薄化した状態の該基板と、他の基板とを積層する積層ステップを備えることを特徴とする、
請求項５に記載のパッケージデバイスの製造方法。 After the mold resin grinding step, a lamination step of laminating the substrate with the device chip adhered to the groove, coated with the mold resin, and thinned with the mold resin, and another substrate. characterized by
6. A method of manufacturing a packaged device according to claim 5. 該分割ステップは、切削ブレードと該基板とを相対的に移動させることで該分割予定ラインに沿って該基板を切削する切削ステップを含むことを特徴とする、
請求項１乃至６のいずれか１項に記載のパッケージデバイスの製造方法。 The dividing step includes a cutting step of cutting the substrate along the line to be divided by relatively moving the cutting blade and the substrate,
7. The method of manufacturing a packaged device according to any one of claims 1 to 6.
JP2021048640A 2021-03-23 2021-03-23 Manufacturing method of package device Pending JP2022147411A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021048640A JP2022147411A (en) 2021-03-23 2021-03-23 Manufacturing method of package device
TW111109988A TW202238861A (en) 2021-03-23 2022-03-18 Manufacturing method of package device especially dividing and individualizing the substrate on which device chips are placed
CN202210275373.4A CN115116856A (en) 2021-03-23 2022-03-21 Method for manufacturing packaged device
KR1020220035137A KR20220132452A (en) 2021-03-23 2022-03-22 Manufacturing method of package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021048640A JP2022147411A (en) 2021-03-23 2021-03-23 Manufacturing method of package device

Publications (1)

Publication Number Publication Date
JP2022147411A true JP2022147411A (en) 2022-10-06

Family

ID=83324741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021048640A Pending JP2022147411A (en) 2021-03-23 2021-03-23 Manufacturing method of package device

Country Status (4)

Country Link
JP (1) JP2022147411A (en)
KR (1) KR20220132452A (en)
CN (1) CN115116856A (en)
TW (1) TW202238861A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575913B (en) 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 It is embedded to silicon substrate fan-out-type 3D encapsulating structure
JP7241518B2 (en) 2018-12-04 2023-03-17 株式会社ディスコ Package device manufacturing method

Also Published As

Publication number Publication date
TW202238861A (en) 2022-10-01
CN115116856A (en) 2022-09-27
KR20220132452A (en) 2022-09-30

Similar Documents

Publication Publication Date Title
US7129110B1 (en) Semiconductor device and method for manufacturing the same
KR100665777B1 (en) Semiconductor device and method of making the same
KR100517075B1 (en) Method for manufacturing semiconductor device
KR102181666B1 (en) Wafer bonding method to dies of different thickness
TWI445104B (en) Semiconductor package structure and process thereof
JP2008028325A (en) Method of manufacturing semiconductor device
JP6529321B2 (en) Device package manufacturing method
KR102334782B1 (en) Method of manufacturing semiconductor package
TW202133355A (en) Semiconductor device and method for manufacturing the same
US10933618B2 (en) Carrier plate removing method
US8652939B2 (en) Method and apparatus for die assembly
US20180374717A1 (en) Semiconductor package and method of forming the same
JP6482454B2 (en) Electronic component manufacturing method and electronic component manufacturing apparatus
JP2022147411A (en) Manufacturing method of package device
JP2014053351A (en) Wafer processing method
KR20190002313A (en) Method of manufacturing semiconductor package
JP4778667B2 (en) Sheet material for underfill, semiconductor chip underfill method, and semiconductor chip mounting method
US11823975B2 (en) Semiconductor packages including different type semiconductor chips having exposed top surfaces and methods of manufacturing the semiconductor packages
JP7262903B2 (en) Carrier plate removal method
US20220336233A1 (en) Semiconductor package and method of fabricating the same
JP2022164271A (en) Method for manufacturing laminated device chip
KR20210019964A (en) Manufacturing method of packages
JP2024035878A (en) Manufacturing method for laminated device chips
JP2020181882A (en) Manufacturing method of packaged device chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240219