JP7239527B2 - Semiconductor device inspection device and semiconductor device inspection method - Google Patents

Semiconductor device inspection device and semiconductor device inspection method Download PDF

Info

Publication number
JP7239527B2
JP7239527B2 JP2020110411A JP2020110411A JP7239527B2 JP 7239527 B2 JP7239527 B2 JP 7239527B2 JP 2020110411 A JP2020110411 A JP 2020110411A JP 2020110411 A JP2020110411 A JP 2020110411A JP 7239527 B2 JP7239527 B2 JP 7239527B2
Authority
JP
Japan
Prior art keywords
probe card
wafer
chuck
semiconductor device
electromagnetic force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110411A
Other languages
Japanese (ja)
Other versions
JP2021007149A (en
Inventor
勇九 金
時龍 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of JP2021007149A publication Critical patent/JP2021007149A/en
Application granted granted Critical
Publication of JP7239527B2 publication Critical patent/JP7239527B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/14—Braking arrangements; Damping arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体素子の検査装置及び半導体素子の検査方法に関する。より詳しくは、プローブカードを用いて半導体素子に電気的信号を印加して半導体素子の検査を行うための半導体素子の検査装置及び半導体素子の検査方法に関する。 The present invention relates to a semiconductor device inspection apparatus and a semiconductor device inspection method. More particularly, the present invention relates to a semiconductor device inspection apparatus and a semiconductor device inspection method for inspecting a semiconductor device by applying an electrical signal to the semiconductor device using a probe card.

通常、集積回路素子のような半導体素子は、半導体ウェハー上に一連の半導体工程を反復的に行うことで形成され得る。例えば、ウェハー上に薄膜を形成する蒸着工程、薄膜を電気的特性を有するパターンに形成するためのエッチング工程、パターンに不純物を注入または拡散させるためのイオン注入工程または拡散工程、パターンが形成されたウェハーから不純物を除去するための洗浄及びリンス工程などを繰り返して行うことで半導体回路素子がウェハー上に形成され得る。 Generally, semiconductor devices, such as integrated circuit devices, can be formed by repeatedly performing a series of semiconductor processes on a semiconductor wafer. For example, a deposition process for forming a thin film on a wafer, an etching process for forming a pattern having electrical characteristics on the thin film, an ion implantation process or a diffusion process for implanting or diffusing impurities into the pattern, and a process in which the pattern is formed. Semiconductor circuit devices can be formed on the wafer by repeatedly performing cleaning and rinsing processes to remove impurities from the wafer.

そして、このような一連の工程によって半導体素子を形成した後、半導体素子の電気的な特性を検査するための検査工程が行われ得る。検査工程は、複数のニドルを有するプローブカードを含むプローブステーションと電気的な信号を提供するためにプローブカードと連結されたテスターによって行われ得る。特許文献１には、被検査体の電気的特性を検査するためのプローブカードが開示されている。 After the semiconductor device is formed through such a series of processes, an inspection process for inspecting electrical characteristics of the semiconductor device may be performed. The testing process may be performed by a probe station including a probe card having a plurality of nidles and a tester coupled with the probe card to provide electrical signals. Patent Literature 1 discloses a probe card for inspecting electrical characteristics of a device under test.

検査工程のために、検査チャンバの上部にはプローブカードが配置され得、プローブカードの下にはウェハーが配置され得る。前記ウェハーを支持するチャックを駆動するチャック駆動部が前記チャックを駆動し、前記プローブカードと整列される。これによって、ウェハーに形成された半導体素子とプローブカードに形成されたニドルとが相互に接続し、テスターが電気的な信号を前記プローブカードを介して半導体素子に電気的な信号を提供することで半導体素子の電気的特性を検査することができる。 For the inspection process, a probe card can be placed on top of the inspection chamber and a wafer can be placed below the probe card. A chuck driver for driving a chuck that supports the wafer drives the chuck to be aligned with the probe card. As a result, the semiconductor elements formed on the wafer and the niddles formed on the probe card are connected to each other, and the tester provides electrical signals to the semiconductor elements through the probe card. Electrical characteristics of semiconductor devices can be inspected.

一方、プローブカードに形成されたニドルの個数が増加することによって、前記チャック駆動部の剛性及び容量を増加させる必要がある。このために、前記チャック駆動部に含まれたモーター、ＬＭガイド、ボールねじなどの大きさを増加させる趨勢にある。 Meanwhile, as the number of nidles formed in the probe card increases, it is necessary to increase the rigidity and capacity of the chuck driving unit. For this reason, there is a tendency to increase the size of the motor, LM guide, ball screw, etc. included in the chuck driving part.

特に、１，０００ｋｇ以上にニドルに印加される全体必要荷重が増大することによってチャック駆動部の大きさが増加することで、全体のプローブステーションが大型化する趨勢にある。 In particular, as the overall required load applied to the niddle increases to 1,000 kg or more, the size of the chuck driving unit increases, leading to an increase in the size of the entire probe station.

韓国登録特許第１０－１４３４０６７号公報Korean Patent No. 10-1434067

本発明は、ウェハーとプローブカードとを堅固に接触させるために要求される必要荷重の増加に対応することができる半導体素子の検査装置を提供することを目的とする。
また、本発明は、ウェハーとプローブカードとを堅固に接触させるために要求される必要荷重の増加に対応することができる半導体素子の検査方法を提供することを他の目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device inspection apparatus capable of coping with an increase in the load required to firmly contact a wafer and a probe card.
Another object of the present invention is to provide a semiconductor device inspection method capable of coping with an increase in the load required to firmly contact a wafer and a probe card.

上記の課題を達成するための本発明の一実施例による半導体素子の検査装置は、検査チャンバと、前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含む。 A semiconductor device inspection apparatus according to an embodiment of the present invention for achieving the above object includes an inspection chamber and a probe card provided in the upper portion of the inspection chamber for transmitting electrical signals to semiconductor devices on a wafer. a card holder provided to hold a card holder; a chuck provided inside the inspection chamber to face the card holder and supporting the wafer; A chuck driving part for contacting an element, and an electromagnetic force generating part for generating an electromagnetic force between the card holder and the chuck to increase a load between the probe card and the wafer.

本発明の一実施例において、前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材を含む。
ここで、前記電磁気力発生部は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材をさらに含み得る。 In one embodiment of the present invention, the electromagnetic force generator includes an electromagnet member surrounding an outer circumference of the chuck and generating a magnetic field using a power source.
Here, the electromagnetic force generator may further include a magnetic member disposed adjacent to the card holder to face the electromagnet member and configured to increase the electromagnetic field.

また、前記電磁気力発生部は、前記電磁石に電源を供給する電源ソースと、前記電源の大きさを調節する電源コントローラと、をさらに含み得る。
本発明の一実施例において、前記電磁気力発生部と前記カードホルダーとの間に配置され、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する荷重を緩衝する緩衝部材をさらに備え得る。 Also, the electromagnetic force generator may further include a power source that supplies power to the electromagnet, and a power controller that controls the magnitude of the power.
In one embodiment of the present invention, a buffering member is disposed between the electromagnetic force generator and the card holder and buffers a load generated between a niddle of the probe card and a pad connected to the semiconductor device. can be further provided.

ここで、前記緩衝部材は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含み得る。
また、前記緩衝部材は、前記電磁気力発生部の上に配置され得る。 Here, the buffer member may include at least one of a damper, a spring and an elastic plate.
Also, the buffer member may be arranged on the electromagnetic force generator.

本発明の一実施例において、前記検査チャンバの上部壁には、前記プローブカードを収容する収容溝が備えられ、前記収容溝に隣接して配置された電磁波遮断部材がさらに備えられ得る。 In one embodiment of the present invention, an upper wall of the inspection chamber may include a receiving groove for receiving the probe card, and may further include an electromagnetic shielding member disposed adjacent to the receiving groove.

本発明の一実施例において、前記電磁波遮断部材は、前記収容溝の内側壁に沿って配置され得る。ここで、前記電磁波遮断部材は金属薄膜を含み得る。
上記の課題を達成するための本発明の一実施例による半導体素子の検査方法であって、カードホルダーにウェハー上の半導体素子に電気的信号を伝達するプローブカードを装着し、前記カードホルダーと対向するように備られたチャックにウェハーを装着する。前記チャックを駆動し、前記プローブカードに対して前記半導体素子を一次に接触させた後、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる。 In one embodiment of the present invention, the electromagnetic shielding member may be arranged along inner walls of the receiving groove. Here, the electromagnetic wave shielding member may include a metal thin film.
A method for inspecting a semiconductor device according to an embodiment of the present invention for achieving the above-mentioned object, wherein a probe card for transmitting electrical signals to a semiconductor device on a wafer is mounted on a card holder and faces the card holder. A wafer is mounted on a chuck equipped to do so. After driving the chuck and bringing the semiconductor device into primary contact with the probe card, the load between the probe card and the wafer is increased by electromagnetic force.

本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるとき、前記チャックに隣接して配置された電磁石部材に印加される電源値が調節され得る。 In one embodiment of the present invention, when increasing the load between the probe card and the wafer with an electromagnetic force, the power value applied to an electromagnet member positioned adjacent to the chuck can be adjusted.

本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるために、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材を用い得る。 In one embodiment of the present invention, a magnetic field is positioned adjacent to the card holder to face the electromagnet member to increase the electromagnetic field load between the probe card and the wafer. A magnetic member may be used which is provided to allow the force to be applied.

本発明の一実施例において、前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させるために、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する衝撃を緩和することができる。 In one embodiment of the present invention, in order to increase the load between the probe card and the wafer by electromagnetic force, an impact generated between the nidle of the probe card and the pad connected to the semiconductor device is reduced. can be mitigated.

本発明の一実施例において、前記カードホルダーに前記プローブカードを装着するために、検査チャンバの上部壁に形成された収容溝にプローブカードを位置させ得る。
本発明の一実施例において、前記プローブカードを経由してテスターから前記半導体素子に電気的信号を印加し得る。 In one embodiment of the present invention, a probe card may be positioned in a receiving groove formed in an upper wall of an inspection chamber to mount the probe card on the card holder.
In one embodiment of the present invention, an electrical signal may be applied from a tester to the semiconductor device via the probe card.

ここで、前記半導体素子に電気的信号を印加するとき、前記テスターを電磁波から遮断し得る。
本発明の一実施例による半導体素子の検査装置は、検査チャンバーと、前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含み、
前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材と、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁場を増大させるように備えられたマグネチック部材と、を含み得る。 Here, when an electrical signal is applied to the semiconductor device, the tester can be shielded from electromagnetic waves.
An apparatus for inspecting semiconductor devices according to an embodiment of the present invention comprises an inspection chamber and a card provided in the upper portion of the inspection chamber and configured to hold a probe card for transmitting electrical signals to semiconductor devices on a wafer. a holder, a chuck that is provided inside the inspection chamber to face the card holder and supports the wafer, and a chuck driving unit that drives the chuck and brings the semiconductor device into contact with the probe card. , an electromagnetic force generator for generating an electromagnetic force between the card holder and the chuck to increase the load between the probe card and the wafer;
The electromagnetic force generation unit is provided so as to surround the outer periphery of the chuck, and is arranged adjacent to the card holder so as to face the electromagnet member that generates a magnetic field using a power supply, and the a magnetic member arranged to increase the electromagnetic field.

上述したような本発明の実施例によれば、半導体素子の検査装置がカードホルダーと前記チャックとの間に電磁気力を発生させる電磁気力発生部を含む。これによって、プローブカードに形成されたニドルの個数が増加することで、プローブカードとウェハーとの間に必要荷重が増加する場合、前記電磁気力発生部は、前記必要荷重の増加に対応できる。さらに、前記電磁気力発生部は、垂直駆動モジュールの容量を部分的に分担することで、前記垂直駆動モジュールを小型化することができる。 According to the embodiments of the present invention as described above, the semiconductor device inspection apparatus includes an electromagnetic force generator for generating an electromagnetic force between the card holder and the chuck. Accordingly, when the required load between the probe card and the wafer increases due to the increase in the number of nidles formed in the probe card, the electromagnetic force generator can cope with the increase in the required load. Further, the electromagnetic force generating section partially shares the capacity of the vertical drive module, thereby making it possible to reduce the size of the vertical drive module.

本発明の一実施例による半導体素子の検査装置を説明するための断面図である。1 is a cross-sectional view illustrating a semiconductor device inspection apparatus according to an embodiment of the present invention; FIG. 図１に示したチャック及びチャック駆動部を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining a chuck and a chuck driving unit shown in FIG. 1; 図１に示したカードホルダーを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the card holder shown in FIG. 1; 本発明の一実施例による半導体素子の検査方法を説明するためのフローチャートである。4 is a flowchart for explaining a semiconductor device inspection method according to an embodiment of the present invention;

以下、本発明の実施例を添付された図面を参照して詳しく説明する。しかし、本発明は、下記に説明する実施例に限定して構成されることではなく、これとは異なる多様な形態で具体化することができる。下記の実施例は、本発明が完全に完成されるようにするために提供されるよりは、本発明の技術分野における熟練した当業者に本発明の範囲を充分に伝達するために提供される。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention may be embodied in various different forms and should not be construed as limited to the embodiments set forth herein. The following examples are provided not so as to provide a complete completeness of the invention, but rather to fully convey the scope of the invention to those skilled in the art of the invention. .

本発明の実施例一つの要素が他の一つの要素の上に配置または連結されると説明される場合、前記要素は前記他の一つの要素上に直接配置または連結され得、他の要素がこれらの間に介在されることもある。これとは異なり、一つの要素が他の一つの要素上に直接配置または連結されると説明される場合、それらの間にはさらに他の要素があり得ない。多様な要素、組成、領域、層及び／または部分のような多様な項目を説明するために、第１、第２、第３などの用語が使用され得るが、前記項目はこれらの用語によって限定されない。 Embodiments of the Invention When an element is described as being positioned or connected to another element, said element may be positioned or connected directly to said other element and the other element may be It may be interposed between them. In contrast, when an element is described as being directly positioned on or connected to another element, there can be no other elements between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or sections, but such items are not limited by these terms. not.

本発明の実施例で使用された専門用語は、ただ特定の実施例を説明するための目的で使用されるだけであり、本発明を限定するためのことではない。また、異なるように限定されない以上、技術及び科学用語を含む全ての用語は、本発明の技術分野における通常の知識を持つ当業者が理解できる同一の意味を有する。通常の辞書で限定されるような前記用語は、関連技術と本発明の説明の文脈でそれらの意味と一致する意味として解釈され、明確に限定されない限り、理想的にまたは過度に外形的な直感で解釈されない。 The terminology used in the embodiments of the invention is only used for the purpose of describing particular embodiments and is not intended to limit the invention. Also, unless otherwise qualified, all terms, including technical and scientific terms, have the same meaning as understood by one of ordinary skill in the art in the technical field of this invention. Said terms, as defined in ordinary dictionaries, are to be construed in the context of the relevant art and the description of the invention as meanings consistent with those meanings, unless explicitly defined, without ideally or overly formal intuition. not interpreted by

本発明の実施例は、本発明の理想的な実施例の概略的な図解を参照して説明される。これによって、前記図解の形状からの変化、例えば、製造方法及び／または許容誤差の変化は充分予想され得る。したがって、本発明の実施例は、図解として説明された領域の特定の形状に限定されたどおり説明されず、形状における偏差を含み、図面に説明された要素は全的に概略的なことであり、これらの形状は要素の正確な形状を説明するためことではなく、さらに、本発明の範囲を限定することでもない。 Embodiments of the present invention are described with reference to schematic illustrations of idealized embodiments of the present invention. Variations from the illustrated geometry, eg, variations in manufacturing methods and/or tolerances, are thereby fully foreseeable. Accordingly, embodiments of the present invention are not described as being limited to the specific shapes of the areas illustrated and illustrated, but may include deviations in shape and the elements illustrated in the drawings are wholly schematic. , these shapes are not intended to describe the exact shape of the elements, nor are they intended to limit the scope of the invention.

図１は、本発明の一実施例による半導体素子の検査装置を説明するための断面図である。図２は、図１に示したチャック及びチャック駆動部を説明するための断面図である。図３は、図１に示したカードホルダーを説明するための断面図である。 FIG. 1 is a cross-sectional view for explaining a semiconductor device inspection apparatus according to an embodiment of the present invention. FIG. 2 is a cross-sectional view for explaining the chuck and the chuck drive unit shown in FIG. 3 is a cross-sectional view for explaining the card holder shown in FIG. 1. FIG.

図１～図３を参照すれば、本発明の一実施例による半導体素子の検査装置１００は、プローブカード２０を用いてウェハー１０に形成された半導体素子の電気的な特性の検査を行うことができる。 1 to 3, a semiconductor device inspection apparatus 100 according to an embodiment of the present invention can inspect electrical characteristics of semiconductor devices formed on a wafer 10 using a probe card 20. FIG. can.

前記半導体素子の検査装置１００は、検査チャンバ１０５、チャック１３０、チャック駆動部１２０及びカードホルダー１１０を含む。
前記検査チャンバ１０５は、前記ウェハー１０に形成された半導体素子の電気的な特性の検査を行うための空間を提供する。 The semiconductor device inspection apparatus 100 includes an inspection chamber 105 , a chuck 130 , a chuck driving unit 120 and a card holder 110 .
The test chamber 105 provides a space for testing electrical characteristics of semiconductor devices formed on the wafer 10 .

前記チャック１３０は、前記空間内に配置される。前記チャック１３０は、前記ウェハー１０を支持できる。前記チャック１３０は、静電気力または真空力を用いてウェハー１０を該上面に固定し得る。 The chuck 130 is positioned within the space. The chuck 130 can support the wafer 10 . The chuck 130 may use electrostatic or vacuum forces to secure the wafer 10 to the top surface.

前記チャック駆動部１２０は、チャック１３０の下部に配置される。チャック駆動部１２０は、前記チャック１３０を駆動することで、ウェハー１０を移動させて前記プローブカード２０に形成されたニドル２２に対して前記半導体素子を接触させる。 The chuck driving part 120 is disposed under the chuck 130 . The chuck driving unit 120 drives the chuck 130 to move the wafer 10 and bring the semiconductor device into contact with the nidle 22 formed on the probe card 20 .

より詳しくは、前記チャック駆動部１２０は、回転モジュール１２１、垂直駆動モジュール１２３、第１水平駆動モジュール１２４及び第２水平駆動モジュール１２５を含む。
回転モジュール１２１は、前記チャック１３０を回転させる。これによって、ウェハー１０が回転してプローブカード２０とｒ方向へ整列される。 More specifically, the chuck driving part 120 includes a rotating module 121 , a vertical driving module 123 , a first horizontal driving module 124 and a second horizontal driving module 125 .
A rotation module 121 rotates the chuck 130 . Accordingly, the wafer 10 is rotated and aligned with the probe card 20 in the r direction.

垂直駆動モジュール１２３は、前記チャック１３０の垂直位置を調節する。これによって、チャック１３０に載置されたウェハーがプローブカードと接触できる。
一方、第１及び第２水平駆動モジュール１２４、１２５は、前記チャック１３０を第１水平方向及び第１水平方向に垂直な第２水平方向へ移動させ得る。これによって、第１及び第２水平駆動モジュール１２４、１２５は、チャック１３０の水平位置を調節する。 A vertical drive module 123 adjusts the vertical position of the chuck 130 . Thereby, the wafer placed on the chuck 130 can come into contact with the probe card.
Meanwhile, the first and second horizontal driving modules 124 and 125 may move the chuck 130 in a first horizontal direction and a second horizontal direction perpendicular to the first horizontal direction. Accordingly, the first and second horizontal driving modules 124 and 125 adjust the horizontal position of the chuck 130 .

前記カードホルダー１１０は、前記検査チャンバ１０５の上部に備えられる。前記カードホルダー１１０は、前記プローブカード２０を把持できる。前記カードホルダー１１０は、クランピング方式またはラッチ方式で前記プローブカードを把持し得る。 The card holder 110 is provided above the inspection chamber 105 . The card holder 110 can hold the probe card 20 . The card holder 110 may hold the probe card in a clamping or latching manner.

前記電磁気力発生部１５０は、前記カードホルダー１１０と前記チャック１３０との間に電磁気力を発生させる。これによって、前記カードホルダー１１０の上に把持されたプローブカード２０と前記チャック１３０の上に載置された前記ウェハー１０との間に印加される荷重が増大する。 The electromagnetic force generator 150 generates an electromagnetic force between the card holder 110 and the chuck 130 . Accordingly, the load applied between the probe card 20 held on the card holder 110 and the wafer 10 placed on the chuck 130 is increased.

これによって、プローブカード２０に形成されたニドル２２の個数が増加することによって、プローブカード２０とウェハー１０との間に必要荷重が増大する場合、前記電磁気力発生部１５０は、前記必要荷重の増加に対応できる。 Accordingly, when the required load between the probe card 20 and the wafer 10 increases due to the increase in the number of the nidles 22 formed in the probe card 20, the electromagnetic force generator 150 may increase the required load. can handle.

一方、前記電磁気力発生部１５０は、増加した必要荷重に対して要求される垂直駆動モジュール１２３の容量を部分的に分担することで、前記垂直駆動モジュール１２３を小型化できる。 Meanwhile, the electromagnetic force generating unit 150 partially shares the capacity of the vertical driving module 123 required for the increased required load, thereby reducing the size of the vertical driving module 123 .

本発明の一実施例において、前記電磁気力発生部１５０は、前記チャック１３０の外周部を囲むように備えられる。前記電磁気力発生部１５０の電源を用いて磁場を発生させる電磁石部材１５１を含み得る。 In one embodiment of the present invention, the electromagnetic force generator 150 is provided to surround the outer circumference of the chuck 130 . It may include an electromagnet member 151 that generates a magnetic field using power of the electromagnetic force generator 150 .

前記電磁石部材１５１は、磁性体及び前記磁性体を囲んで電流が流れるコイルを含む。この場合、前記電磁石部材１５１は、前記コイルへ流れる電流の大きさを調節して前記電磁気力の大きさを制御できる。これによって、ウェハー１０とプローブカード２０との接触時に要求されるオーバードライバー値が調節される。ここで、オーバードライバー値とは、ウェハー１０を載置するチャック１３０を基準値よりも大きく上昇させることで、プローブカード２０及びウェハー１０がより堅固に接続して半導体素子の電気的接続を堅固にする値である。 The electromagnet member 151 includes a magnetic body and a coil surrounding the magnetic body through which current flows. In this case, the electromagnet member 151 can control the magnitude of the electromagnetic force by adjusting the magnitude of the current flowing through the coil. Accordingly, the overdriver value required when the wafer 10 and the probe card 20 are in contact is adjusted. Here, the overdriver value means that the chuck 130 on which the wafer 10 is placed is raised more than the reference value, so that the probe card 20 and the wafer 10 are more strongly connected to each other, and the electrical connection of the semiconductor device is firmly established. is the value to

結果的に、半導体素子別に多様に要求されるオーバードライバー値を容易に制御することができる。
さらに、前記電流のオン／オフ制御によって、前記ウェハー１０とプローブカード２０との間における電磁気力の発生がオン／オフされ得る。 As a result, it is possible to easily control the overdriver value that is required to be various for each semiconductor device.
Furthermore, the generation of electromagnetic force between the wafer 10 and the probe card 20 can be turned on/off by the on/off control of the current.

一方、前記電磁石部材１５１がテスター３０とは相対的に離隔した位置であるチャック１３０の外周部に備えられる。したがって、前記電磁石部材１５１から発生する電磁波が前記テスター３０の検査工程を妨害することを抑制することができる。 Meanwhile, the electromagnet member 151 is provided on the outer circumference of the chuck 130 at a position relatively separated from the tester 30 . Therefore, it is possible to prevent the electromagnetic wave generated from the electromagnet member 151 from interfering with the inspection process of the tester 30 .

本発明の一実施例において、前記電磁気力発生部１５０は、マグネチック部材１５５をさらに含み得る。前記マグネチック部材１５５は、前記電磁石部材１５１と対向するように前記カードホルダー１１０に隣接して配置される。前記マグネチック部材１５５は、前記電磁場を増大させるように備えられる。結果的に、前記電磁石部材１５１及びマグネチック部材１５５は、電磁気力を向上させることができる。 In one embodiment of the present invention, the electromagnetic force generator 150 may further include a magnetic member 155 . The magnetic member 155 is arranged adjacent to the card holder 110 so as to face the electromagnet member 151 . The magnetic member 155 is provided to increase the electromagnetic field. As a result, the electromagnet member 151 and the magnetic member 155 can improve the electromagnetic force.

本発明の一実施例において、前記電磁気力発生部１５０は、電源ソース１５３及び電源コントローラ１５４をさらに含み得る。前記電源ソース１５３は、前記電磁石部材１５１に含まれたコイルに電源を供給する。前記電源コントローラ１５４は、電源ソース１５３が供給する電源の大きさを調節する。これによって、電磁石部材１５１に流れる電流の大きさが制御されることで、前記電磁石部材１５１で発生する電磁気力の大きさが調節される。 In one embodiment of the present invention, the electromagnetic force generator 150 may further include a power source 153 and a power controller 154 . The power source 153 supplies power to the coils included in the electromagnet member 151 . The power controller 154 controls the amount of power supplied by the power source 153 . Accordingly, the magnitude of the electric current flowing through the electromagnet member 151 is controlled, thereby adjusting the magnitude of the electromagnetic force generated by the electromagnet member 151 .

本発明の一実施例において、前記半導体素子の検査装置１００は、緩衝部材１７０をさらに含む。
前記緩衝部材１７０は、前記電磁気力発生部１５０と前記カードホルダー１１０との間に配置される。例えば、前記緩衝部材１７０は、電磁石部材１５１とマグネチック部材１５５との間に介在され得る。これによって、前記電磁気力によって高い荷重で前記プローブカード２０とウェハー１０とが接触する場合、前記プローブカード２０に含まれたニドル２２に対する衝撃が緩和し、結果的にプローブカード２０の損傷が抑制される。 In one embodiment of the present invention, the semiconductor device inspection apparatus 100 further includes a buffer member 170 .
The buffer member 170 is disposed between the electromagnetic force generator 150 and the card holder 110 . For example, the buffer member 170 may be interposed between the electromagnet member 151 and the magnetic member 155 . Accordingly, when the probe card 20 contacts the wafer 10 with a high load due to the electromagnetic force, the shock to the niddle 22 included in the probe card 20 is reduced, and as a result, damage to the probe card 20 is suppressed. be.

前記緩衝部材１７０は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含む。即ち、前記緩衝部材１７０は、プローブカード２０とウェハー１０とが接触する場合、前記プローブカード２０に含まれたニドル２２に対する衝撃が緩和できる部材であればよい。 The buffer member 170 includes at least one of a damper, a spring and an elastic plate. In other words, the buffer member 170 may be a member capable of absorbing the impact on the niddle 22 included in the probe card 20 when the probe card 20 and the wafer 10 come into contact with each other.

本発明の一実施例において、前記検査チャンバ１０５の上部壁には、前記プローブカード２０を収容する収容溝１０５ａが備えられる。この際、前記収容溝１０５ａに隣接して電磁波遮断部材１８０がさらに備えられ得る。 In one embodiment of the present invention, the upper wall of the inspection chamber 105 is provided with a receiving groove 105a for receiving the probe card 20 therein. At this time, an electromagnetic shielding member 180 may be further provided adjacent to the accommodation groove 105a.

ここで、前記電磁波遮断部材１８０は、前記収容溝１０５ａの内側壁に沿って配置され得る。即ち、前記電磁波遮断部材１８０は、電磁気力発生部１５０が駆動するときに発生する電磁波が前記収容溝１０５ａを通してテスター３０に電波されることを抑制できる。結果的に、半導体素子の検査工程の進行中に、前記電磁波遮断部材１８０は、電磁気力発生部１５０から発生する電磁波を遮断することで前記検査工程中における誤謬が抑制される。 Here, the electromagnetic wave shielding member 180 may be arranged along the inner wall of the receiving groove 105a. That is, the electromagnetic wave shielding member 180 can prevent electromagnetic waves generated when the electromagnetic force generator 150 is driven from being transmitted to the tester 30 through the receiving groove 105a. As a result, the electromagnetic wave blocking member 180 blocks the electromagnetic waves generated from the electromagnetic force generator 150 during the inspection process of the semiconductor device, thereby suppressing errors during the inspection process.

ここで、前記電磁波遮断部材１８０は、金属薄膜を含み得る。前記電磁波遮断部材１８０は、スパッタリング工程、スプレー工程によって形成され得る。
図４は、本発明の一実施例による半導体素子の検査方法を説明するためのフローチャートである。 Here, the electromagnetic wave shielding member 180 may include a metal thin film. The electromagnetic wave shielding member 180 may be formed by a sputtering process or a spraying process.
FIG. 4 is a flow chart illustrating a semiconductor device inspection method according to an embodiment of the present invention.

図１及び図４を参照すれば、本発明の一実施例による半導体素子の検査方法が開示される。先ず、カードホルダー１１０にウェハー上の半導体素子に電気的信号を伝達するプローブカード２０を装着する（Ｓ１１０）。一方、前記カードホルダーと対向するように備えられたチャックにウェハーを装着する（Ｓ１３０）。 1 and 4, a semiconductor device inspection method according to an embodiment of the present invention is disclosed. First, the probe card 20 for transmitting electrical signals to the semiconductor devices on the wafer is mounted on the card holder 110 (S110). Meanwhile, a wafer is mounted on a chuck facing the card holder (S130).

前記ウェハー１０及び前記プローブカード２０の整列が完了した後、チャック１２０を駆動して前記プローブカード２０に前記半導体素子１０を接触させる（Ｓ１５０）。
その後、電磁気力を用いてプローブカード２０と半導体素子との間の荷重を増大させる（Ｓ１７０）。これによって、プローブカード２０に形成されたニドル２２がより確実に半導体素子と電気的に接続できる。 After the alignment of the wafer 10 and the probe card 20 is completed, the chuck 120 is driven to bring the semiconductor device 10 into contact with the probe card 20 (S150).
Thereafter, an electromagnetic force is used to increase the load between the probe card 20 and the semiconductor device (S170). As a result, the niddles 22 formed on the probe card 20 can be electrically connected to the semiconductor element more reliably.

ここで、前記プローブカード２０と前記ウェハー１０との間の荷重を電磁気力で増大させるとき、前記チャック１３０に隣接して配置された電磁石部材１５１に印加される電源値を調節できる。これによって、電磁石部材１５１に流れる電流の大きさが制御されることによって、前記電磁石部材１５１で発生する電磁気力の大きさが調節される。 Here, when the load between the probe card 20 and the wafer 10 is increased by the electromagnetic force, the power applied to the electromagnet member 151 arranged adjacent to the chuck 130 can be adjusted. As a result, the magnitude of the current flowing through the electromagnet member 151 is controlled, thereby adjusting the magnitude of the electromagnetic force generated by the electromagnet member 151 .

その後、検査信号をプローブカード２０を介してウェハー１０に形成された半導体素子に印加する。ここで、前記半導体素子の検査装置１００は、前記ウェハー１０の電気的な特性を検査するためのテスター３０と連結され得る。前記テスター３０は、前記プローブカード２０を介して前記検査信号を前記ウェハー１０に形成された前記半導体素子に印加し、前記半導体素子から出力される信号から前記ウェハー１０の電気的な特性を検査する。 After that, a test signal is applied to the semiconductor devices formed on the wafer 10 through the probe card 20 . Here, the semiconductor device testing apparatus 100 may be connected to a tester 30 for testing electrical characteristics of the wafer 10 . The tester 30 applies the test signal to the semiconductor devices formed on the wafer 10 through the probe card 20, and tests electrical characteristics of the wafer 10 from signals output from the semiconductor devices. .

以上、本発明の望ましい実施例を参照して説明したが、本技術分野における熟練した当業者は、下記の請求範囲に記載した本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更することができる。 Although the invention has been described with reference to preferred embodiments thereof, those skilled in the art will appreciate that the invention may be modified in many other ways without departing from the spirit and scope of the invention as defined in the following claims. Can be modified and changed.

Claims (15)

検査チャンバと、
前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、
前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、
前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、
前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含み、
前記電磁気力発生部と前記カードホルダーとの間に配置され、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する荷重を緩衝する緩衝部材をさらに含むことを特徴とする、半導体素子の検査装置。 an inspection chamber;
a card holder provided on the upper part of the inspection chamber and provided to hold a probe card for transmitting electrical signals to the semiconductor devices on the wafer;
a chuck that is provided inside the inspection chamber to face the card holder and supports the wafer;
a chuck driving unit that drives the chuck and brings the semiconductor element into contact with the probe card;
an electromagnetic force generator for generating an electromagnetic force between the card holder and the chuck to increase the load between the probe card and the wafer ;
The probe may further include a buffer member disposed between the electromagnetic force generator and the card holder to buffer a load generated between the niddle of the probe card and the pad connected to the semiconductor device. , inspection equipment for semiconductor devices. 前記電磁気力発生部は、前記チャックの外周部を囲むように備えられ、電源を用いて磁場を発生させる電磁石部材を含むことを特徴とする、請求項１に記載の半導体素子の検査装置。 2. The apparatus of claim 1, wherein the electromagnetic force generator includes an electromagnet member surrounding an outer periphery of the chuck and generating a magnetic field using a power source. 前記電磁気力発生部は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁気力を増大させるように備えられたマグネチック部材をさらに含むことを特徴とする、請求項２に記載の半導体素子の検査装置。 The electromagnetic force generator further comprises a magnetic member disposed adjacent to the card holder to face the electromagnet member and configured to increase the electromagnetic force . 3. The semiconductor device inspection apparatus according to 2 above. 前記電磁気力発生部は、
前記電磁石部材に電源を供給する電源ソースと、
前記電源の大きさを調節する電源コントローラと、をさらに含むことを特徴とする、請求項２に記載の半導体素子の検査装置。 The electromagnetic force generation unit is
a power source that supplies power to the electromagnet member ;
3. The semiconductor device inspection apparatus of claim 2, further comprising a power controller for adjusting the magnitude of the power. 前記緩衝部材は、ダンパー、スプリング及び弾性プレートの少なくとも一つを含むことを特徴とする、請求項１に記載の半導体素子の検査装置。 2. The semiconductor device inspection apparatus of claim 1 , wherein the buffer member includes at least one of a damper, a spring, and an elastic plate. 前記緩衝部材は、前記電磁気力発生部の上に配置されることを特徴とする、請求項１に記載の半導体素子の検査装置。 2. The apparatus of claim 1 , wherein the buffer member is arranged on the electromagnetic force generator. 検査チャンバと、
前記検査チャンバの上部に備えられ、ウェハー上の半導体素子に電気的信号を伝達するプローブカードを把持するように備えられたカードホルダーと、
前記検査チャンバの内部に前記カードホルダーと対向するように備えられ、前記ウェハーを支持するチャックと、
前記チャックを駆動し、前記プローブカードに対して前記半導体素子を接触させるチャック駆動部と、
前記カードホルダーと前記チャックとの間に電磁気力を発生させ、前記プローブカードと前記ウェハーとの間の荷重を増大させる電磁気力発生部と、を含み、
前記検査チャンバの上部壁には、前記プローブカードを収容する収容溝が備えられ、
前記収容溝に隣接して配置された電磁波遮断部材をさらに含むことを特徴とする、半導体素子の検査装置。 an inspection chamber;
a card holder provided on the upper part of the inspection chamber and provided to hold a probe card for transmitting electrical signals to the semiconductor devices on the wafer;
a chuck that is provided inside the inspection chamber to face the card holder and supports the wafer;
a chuck driving unit that drives the chuck and brings the semiconductor element into contact with the probe card;
an electromagnetic force generator for generating an electromagnetic force between the card holder and the chuck to increase the load between the probe card and the wafer;
An upper wall of the inspection chamber is provided with a receiving groove for receiving the probe card,
The semiconductor device inspection apparatus further comprises an electromagnetic shielding member disposed adjacent to the receiving groove. 前記電磁波遮断部材は、前記収容溝の内側壁に沿って配置されることを特徴とする、請求項７に記載の半導体素子の検査装置。 8. The apparatus of claim 7 , wherein the electromagnetic shielding member is arranged along the inner wall of the receiving groove. 前記電磁波遮断部材が金属薄膜を含むことを特徴とする、請求項７に記載の半導体素子の検査装置。 8. The apparatus of claim 7 , wherein the electromagnetic shielding member comprises a metal thin film. カードホルダーにウェハー上の半導体素子に電気的信号を伝達するプローブカードを装着する段階と、
前記カードホルダーと対向するように備られたチャックにウェハーを装着する段階と、
前記チャックを駆動し、前記プローブカードに対して前記半導体素子を一次に接触させる段階と、
前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階と、を含み、
前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記プローブカードのニドルと前記半導体素子に連結されたパッドとの間に発生する衝撃を緩和することを特徴とする、半導体素子の検査方法。 mounting a probe card for transmitting electrical signals to the semiconductor devices on the wafer on the card holder;
mounting a wafer on a chuck provided to face the card holder;
driving the chuck to primarily contact the semiconductor device with the probe card;
increasing the load between the probe card and the wafer with electromagnetic force ;
The step of increasing the load between the probe card and the wafer by electromagnetic force is characterized in that the impact generated between the nidle of the probe card and the pad connected to the semiconductor device is reduced. A semiconductor device inspection method. 前記チャックを駆動し、前記プローブカードに対して前記半導体素子を整列する段階をさらに含むことを特徴とする、請求項１０に記載の半導体素子の検査方法。 11. The method of claim 10 , further comprising aligning the semiconductor device with respect to the probe card by driving the chuck. 前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記チャックに隣接して配置された電磁石部材に印加される電源値を調節する段階を含むことを特徴とする、請求項１０に記載の半導体素子の検査方法。 The step of increasing the load between the probe card and the wafer with an electromagnetic force includes adjusting a power value applied to an electromagnet member disposed adjacent to the chuck. Item 11. A method for inspecting a semiconductor device according to Item 10 . 前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階は、前記電磁石部材と対向するように前記カードホルダーに隣接して配置され、前記電磁気力を増大させるように備えられたマグネチック部材を用いることを特徴とする、請求項１２に記載の半導体素子の検査方法。 The step of increasing the load between the probe card and the wafer with an electromagnetic force includes a magnet positioned adjacent to the card holder to face the electromagnet member and configured to increase the electromagnetic force. 13. The method of inspecting a semiconductor device according to claim 12 , wherein a tick member is used. 前記カードホルダーに前記プローブカードを装着する段階は、検査チャンバの上部壁に形成された収容溝にプローブカードを位置させることを特徴とする、請求項１０に記載の半導体素子の検査方法。 11. The method of claim 10 , wherein the step of mounting the probe card on the card holder comprises positioning the probe card in a receiving groove formed in an upper wall of an inspection chamber. カードホルダーにウェハー上の半導体素子に電気的信号を伝達するプローブカードを装着する段階と、
前記カードホルダーと対向するように備られたチャックにウェハーを装着する段階と、
前記チャックを駆動し、前記プローブカードに対して前記半導体素子を一次に接触させる段階と、
前記プローブカードと前記ウェハーとの間の荷重を電磁気力で増大させる段階と、
前記プローブカードを経由してテスターから前記半導体素子に電気的信号を印加する段階と、を含み、
前記半導体素子に電気的信号を印加する段階は、前記テスターを電磁波から遮断する段階を含むことを特徴とする、半導体素子の検査方法。 mounting a probe card for transmitting electrical signals to the semiconductor devices on the wafer on the card holder;
mounting a wafer on a chuck provided to face the card holder;
driving the chuck to primarily contact the semiconductor device with the probe card;
increasing the load between the probe card and the wafer with an electromagnetic force;
applying an electrical signal from a tester to the semiconductor device via the probe card;
A method of testing a semiconductor device, wherein applying an electrical signal to the semiconductor device includes shielding the tester from electromagnetic waves.
JP2020110411A 2019-06-27 2020-06-26 Semiconductor device inspection device and semiconductor device inspection method Active JP7239527B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190076869A KR102294884B1 (en) 2019-06-27 2019-06-27 Apparatus of testing a semiconductor device and method of testing a semiconductor device
KR10-2019-0076869 2019-06-27

Publications (2)

Publication Number Publication Date
JP2021007149A JP2021007149A (en) 2021-01-21
JP7239527B2 true JP7239527B2 (en) 2023-03-14

Family

ID=74110986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110411A Active JP7239527B2 (en) 2019-06-27 2020-06-26 Semiconductor device inspection device and semiconductor device inspection method

Country Status (4)

Country Link
JP (1) JP7239527B2 (en)
KR (1) KR102294884B1 (en)
CN (1) CN112230114A (en)
TW (1) TWI805930B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782438A (en) * 2021-01-05 2021-05-11 苏州雨竹机电有限公司 Magnetic suction type probe card device
CN115213858A (en) * 2022-06-29 2022-10-21 李理 Testing arrangement is used in computer software development

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524616A (en) 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム Equipment for testing wafers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03146801A (en) * 1989-11-01 1991-06-21 Matsushita Electric Ind Co Ltd Coarse adjustment mechanism for piezodriven probe unit
JPH0774219A (en) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk Probe substrate, its manufacture and probe device
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR100253836B1 (en) * 1996-12-24 2000-04-15 이준세 Manufacturing method of film for shielding electromagnetic wave
JP2006032593A (en) * 2004-07-15 2006-02-02 Renesas Technology Corp Probe cassette, semiconductor tester and method for manufacturing semiconductor device
KR100558494B1 (en) * 2004-07-29 2006-03-07 삼성전자주식회사 Semiconductor Manufacturing Apparatus with Wafer Lifting Equipment
JP2006216502A (en) * 2005-02-07 2006-08-17 Jsr Corp Anisotropic conductive connector, probe card, wafer inspection device and wafer inspection method
JP2009150746A (en) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method
JP2010133787A (en) * 2008-12-03 2010-06-17 Tokyo Electron Ltd Probe card
JP2010164406A (en) * 2009-01-15 2010-07-29 Micro System:Kk Probe unit and wiring check system
JP5500421B2 (en) * 2009-12-14 2014-05-21 住友電気工業株式会社 Wafer holder and wafer prober equipped with the same
US10451672B2 (en) * 2015-04-24 2019-10-22 Telefonaktiebolaget Lm Ericsson (Publ) Probing apparatus for tapping electric signals generated by a device-under-test
JP6501726B2 (en) * 2016-04-19 2019-04-17 三菱電機株式会社 Probe position inspection apparatus, semiconductor evaluation apparatus and probe position inspection method
KR20190051240A (en) * 2017-11-06 2019-05-15 삼성전자주식회사 Test apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524616A (en) 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム Equipment for testing wafers

Also Published As

Publication number Publication date
CN112230114A (en) 2021-01-15
TW202101008A (en) 2021-01-01
KR20210001187A (en) 2021-01-06
JP2021007149A (en) 2021-01-21
KR102294884B1 (en) 2021-08-27
TWI805930B (en) 2023-06-21

Similar Documents

Publication Publication Date Title
US10438918B2 (en) Bonding apparatus and bonding system
JP7239527B2 (en) Semiconductor device inspection device and semiconductor device inspection method
KR101321467B1 (en) Semiconductor wafer testing apparatus
US6933736B2 (en) Prober
CN113711126B (en) Stage comprising an electrostatic chuck
US20200365442A1 (en) Substrate processing apparatus and substrate processing method
US9194906B2 (en) Probe apparatus
JP2024096822A (en) Prober and probe inspection method
CN108140602B (en) Mounting table device and probe device
KR100825691B1 (en) Apparatus for supporting substrate and apparatus of processing substrate
CN112599469A (en) Substrate processing apparatus and substrate processing method
KR102220342B1 (en) Probe station
KR102023154B1 (en) Chuck assembly and cartridge for inspecting a substrates including the chuck assembly
US20220254599A1 (en) Multiple landing energy scanning electron microscopy systems and methods
KR20180059092A (en) Substrate supporting member and probe station having the same
JP2020061590A (en) Wafer inspection device and wafer inspection method
KR20090048202A (en) Apparatus for chucking a substrate and method of chucking the substrate
KR20220094583A (en) Electromagnet docking apparatus
KR20210157053A (en) Brake device and substrate inspection apparatus including brake device
KR20220039420A (en) Probe station
KR20210112735A (en) Probe station
CN115206866A (en) Wafer chuck for handling wafers
KR20080048805A (en) Jig for adjusting a height of a lift pin and method for adjusting a height of a lift pin using the same
KR20070093262A (en) Ion implanter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230302

R150 Certificate of patent or registration of utility model

Ref document number: 7239527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150