JP2009150746A - Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method - Google Patents
Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method Download PDFInfo
- Publication number
- JP2009150746A JP2009150746A JP2007328218A JP2007328218A JP2009150746A JP 2009150746 A JP2009150746 A JP 2009150746A JP 2007328218 A JP2007328218 A JP 2007328218A JP 2007328218 A JP2007328218 A JP 2007328218A JP 2009150746 A JP2009150746 A JP 2009150746A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- contact state
- semiconductor integrated
- probe
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明はプローブカード、半導体集積回路試験装置、及び、半導体集積回路試験方法に関するものであり、特に、多数個並列テストを行う際の測定プローブ針の損傷防止のための構成に特徴のあるプローブカード、半導体集積回路試験装置、及び、半導体集積回路試験方法に関するものである。 The present invention relates to a probe card, a semiconductor integrated circuit test apparatus, and a semiconductor integrated circuit test method, and in particular, a probe card characterized by a structure for preventing damage to measurement probe needles when performing a parallel test of a large number of probes. The present invention relates to a semiconductor integrated circuit test apparatus and a semiconductor integrated circuit test method.
一般に、半導体集積回路装置の製造工程においては、シリコンウェーハに多数の集積回路装置を形成したのち、まず、ウェーハ状態で各半導体集積回路装置について基本的な電気特性試験を行って良品/不良品の選別を行い、次いで、ウェーハを半導体チップにダイシングし、良品チップのみを取り出してパッケージ化している。 In general, in the manufacturing process of a semiconductor integrated circuit device, after a large number of integrated circuit devices are formed on a silicon wafer, first, basic electrical characteristic tests are performed on each semiconductor integrated circuit device in the wafer state to determine whether the product is good or defective. Then, the wafer is diced into semiconductor chips, and only good chips are taken out and packaged.
近年の半導体集積回路装置の集積度の向上に伴って、ウエハ状態での電気的試験(以下、一次試験)における試験時間も増大傾向にある。
この対策として、一次試験時に、複数の半導体集積回路チップを同時に測定する多数個並列テスト手法が取られている(例えば、特許文献1及び特許文献2参照)。
With the recent improvement in the degree of integration of semiconductor integrated circuit devices, the test time in an electrical test in a wafer state (hereinafter referred to as a primary test) is also increasing.
As a countermeasure against this, a large number of parallel test methods for simultaneously measuring a plurality of semiconductor integrated circuit chips at the time of the primary test have been taken (see, for example,
このような多数個並列テスト手法において、複数の半導体集積回路チップを同時に測定するとき、複数のチップに同時に測定プローブ針を接触させるためにインターフェース(以下、プローブカード)を使用している。 In such a large number of parallel test methods, when a plurality of semiconductor integrated circuit chips are measured simultaneously, an interface (hereinafter referred to as a probe card) is used to simultaneously contact the measurement probe needles with the plurality of chips.
しかし、複数のチップに、同時に測定プローブ針を接触させるため、ウェーハの周辺端のチップを測定する場合など、他方のチップ測定用の針セットが、ウェーハの端に接触する場合があり、針先が損傷してしまう問題がある。 However, since the measurement probe needles are simultaneously brought into contact with multiple chips, the other tip measurement needle set may come into contact with the edge of the wafer, such as when measuring the chip at the peripheral edge of the wafer. There is a problem that will be damaged.
この問題を解決するために、測定プローブ針がウェーハの端に接触しないように、測定する場所を工夫して移動させることを実施している。
しかし、測定する場所を工夫して移動させる場合には、移動レイアウトが複雑になり、プログラミング工数の増大や入力ミスが発生するという問題がある。 However, when the measurement location is devised and moved, there is a problem that the movement layout becomes complicated, increasing the number of programming steps and causing an input error.
また、測定場所によっては、例えば、ウェーハの周辺部近傍においては、試験対象となる半導体集積回路チップの数がチップ測定用の針セットの数より少なくなり、用意した複数のチップ測定用の針セットの一部しか試験できない場合もあり、十分な試験時間短縮を実現できていない場合もある。 Depending on the measurement location, for example, in the vicinity of the periphery of the wafer, the number of semiconductor integrated circuit chips to be tested is smaller than the number of chip measurement needle sets, and a plurality of prepared needle measurement needle sets is provided. In some cases, only a part of the test can be tested, and the test time cannot be sufficiently shortened.
したがって、本発明は、多数個並列テストを行う際の測定プローブ針の損傷を防止するとともに、検査効率を高めることを目的とする。 Accordingly, an object of the present invention is to prevent the measurement probe needles from being damaged when performing a parallel test, and to increase the inspection efficiency.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、プローブカード1において、複数の半導体集積回路チップ7に対応する複数のプローブ針セット3を備えたプローブカード1であって、各プローブ針セット3毎に半導体集積回路チップ7への接触状態/非接触状態を切り替える機構5を有していることを特徴とする。
FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
In order to solve the above-described problem, the present invention provides a
このように、各プローブ針セット3毎の半導体集積回路チップ7への接触状態/非接触状態を切り替える機構5を備えることによって、複数のチップ用プローブ針セット3が半導体ウェーハ6の端部近傍に来たときに、半導体ウェーハ6の端部にかかるチップ用プローブ針セット3のみを非接触(OFF)状態にすることができ、それによって、半導体ウェーハ6の端部との接触を避けることができるので、プローブ針4の損傷を回避できる。
Thus, by providing the
この場合の接触状態/非接触状態を切り替える機構5としては、電磁石を用いた圧縮/伸長機構を用いても良いし、空気圧を用いた圧縮/伸長機構を用いても良く、それによって、試験測定の所要時間に影響を与えない程度の高速で接触状態/非接触状態を切り替えることができる。
As the
また、上述のプローブカード1を具備することによって、半導体ウェーハ6の端部領域近傍のチップの試験において、プローブ針4の損傷が発生することのない半導体集積回路試験装置を実現することができる。
Also, by providing the
また、上述のプローブカード1を具備した半導体集積回路試験装置を用いて試験を行った場合、半導体ウェーハ6の端部領域の非製品チップ領域8にかかるプローブ針セット3のみを非接触状態にして、半導体集積回路チップ7の試験を行うことができ、それによって、半導体ウェーハ6の端部との接触を避けることができるので、プローブ針4の損傷を回避できる。
Further, when the test is performed using the semiconductor integrated circuit test apparatus having the
本発明によれば、プローブ針セット毎の前記半導体集積回路チップへの接触状態/非接触状態を切り替える機構を有することにより、複数のチップ用プローブ針セットが半導体ウェーハ端近傍に来たときに、試験測定の所要時間に影響を与えない程度の高速で接触状態/非接触状態を切り替えることができ、それによって、大掛りなプログラミングを必要とすることなく、半導体ウェーハ端にかかるチップ用プローブ針セットのみを非接触(OFF)状態にして半導体ウェーハ端との接触を避けることができる。 According to the present invention, by having a mechanism for switching the contact state / non-contact state to the semiconductor integrated circuit chip for each probe needle set, when a plurality of probe needle sets for chips come near the semiconductor wafer edge, It is possible to switch between contact state and non-contact state at a high speed that does not affect the time required for test measurement, so that the probe needle set for the chip on the edge of the semiconductor wafer can be switched without requiring extensive programming. It is possible to avoid contact with the edge of the semiconductor wafer by making only the contactless (OFF) state.
本発明は、複数の半導体集積回路チップに対応する複数のプローブ針セットに、各プローブ針セット毎の半導体集積回路チップへの接触状態/非接触状態を切り替える機構、典型的には、電磁石を用いた圧縮/伸長機構或いは空気圧を用いた圧縮/伸長機構を備えたプローブカードを具備した半導体集積回路試験装置を用いて試験を行う際に、複数のチップ用プローブ針セットが半導体ウェーハ端近傍に来たときに、半導体ウェーハ端の非製品チップにかかるチップ用プローブ針セットのみを非接触(OFF)状態にして、他の製品チップの測定を行うものである。 The present invention uses a mechanism, typically an electromagnet, for switching a contact state / non-contact state to a semiconductor integrated circuit chip for each probe needle set to a plurality of probe needle sets corresponding to a plurality of semiconductor integrated circuit chips. When performing a test using a semiconductor integrated circuit test apparatus equipped with a probe card equipped with a compression / extension mechanism using air pressure or a compression / extension mechanism using air pressure, a plurality of probe needle sets for chips come near the edge of the semiconductor wafer. In this case, only the probe needle set for the chip applied to the non-product chip at the end of the semiconductor wafer is brought into a non-contact (OFF) state, and other product chips are measured.
次に、図2乃至図5を参照して、本発明の実施例1のプローブカードを説明するが、ここでは、4個同時測定プローブカードとして説明する。
図2参照
図2は、本発明の実施例1のプローブカードの概念的構成図であり、プローブカード基板11に4つのプローブ針セット12が設けられている。
各、プローブ針セット12は、例えば、100本のプローブ針15を備えており、このプローブ針15は裏面に強磁性体からなる吸着部14を備えた支持基板13に取り付けられており、また、この支持基板13には、非接触状態/接触状態制御機構16が設けられている。
Next, the probe card according to the first embodiment of the present invention will be described with reference to FIGS. 2 to 5. Here, the probe card will be described as four simultaneous measurement probe cards.
See Figure 2
FIG. 2 is a conceptual configuration diagram of the probe card according to the first embodiment of the present invention, in which four
Each
図3参照
図3は、本発明の実施例1のプローブ針セットの概念的構成図であり、非接触状態/接触状態制御機構16は、互いにストッパーとなる突起部19,20を有するとともに、突起部19,20により摺動自在に係合するステンレス等の金属製のスライド外壁部材17,18を備え、その内部には測定時にプローブ針15を半導体チップに所定の圧力で押し付けるバネ部材21を備えており、バネ部材21は圧縮状態になっており、測定時にプローブ針15は弾性変形して100〜200μm程度沈み込む。
See Figure 3
FIG. 3 is a conceptual configuration diagram of the probe needle set according to the first embodiment of the present invention. The non-contact state / contact
また、非接触状態/接触状態制御機構16には、電磁石ソレノイド22が設けられており、電磁石ソレノイド22に通電して強磁性体からなる吸着部14を電磁吸着して引き上げることによって、非接触状態、即ち、OFF状態を実現する。
また、電磁石ソレノイド22への通電を停止すると、バネ部材21の復元力によって元の初期状態(測定時には、ON状態)に戻る。
Further, the non-contact state / contact
Further, when the energization to the
なお、初期状態における非接触状態/接触状態制御機構16の高さは、バネ部材の復元力によりスライド外壁部材17,18に設けた突起部19,20が互いに係合した状態となって、例えば、1〜2cm程度であり、非接触状態においては、電磁石ソレノイド22に通電して例えば、500μm程度引き上げる。
The height of the non-contact state / contact
なお、プローブ針15による検出信号は、支持基板13、非接触状態/接触状態制御機構16、及び、プローブカード基板11に設けられた配線を介して半導体集積回路試験装置に送られる。
The detection signal from the
図4参照
図4は、本発明の実施例1のプローブカードを用いた測定状態の説明図であり、半導体ウェーハ30に設けた半導体チップ31を4個単位毎にプローブカード10で測定を行う。
なお、半導体ウェーハ30の端部に掛かる非製品チップ32に対してはプローブ針セット12が非接触状態となるように、プログラム化しておく。
See Figure 4
FIG. 4 is an explanatory diagram of a measurement state using the probe card according to the first embodiment of the present invention. Measurement is performed with the
Note that the
図5参照
図5は、本発明の実施例1のプローブカードを用いた測定時のプローブ針セットの接触状況の説明図であり、製品となる半導体チップ31に対しては電磁石ソレノイド22に通電せずに伸長状態のままでプローブ針セット12を所定の押圧力で半導体チップ31に当接させて電気的特性の試験を行う。
See Figure 5
FIG. 5 is an explanatory diagram of the contact state of the probe needle set at the time of measurement using the probe card according to the first embodiment of the present invention, and the
一方、半導体ウェーハ30の端部に掛かる非製品チップ32に対しては電磁石ソレノイド22に通電して、例えば、500μm程度収縮した状態として、非製品チップ32に当接しない非接触状態とする。
On the other hand, the
この様に、本発明の実施例1においては、電磁石による吸引機構を設けてバネ部材をさらに圧縮して非接触状態/接触状態制御機構を圧縮しているので、半導体ウェーハ端の非製品チップにかかるチップ用プローブ針セットのみを非接触状態にしているので、プローブ針が半導体ウェーハの端部に引っ掛かって損傷することがない。 As described above, in the first embodiment of the present invention, the suction mechanism using the electromagnet is provided, and the spring member is further compressed to compress the non-contact state / contact state control mechanism. Since only the probe needle set for chips is in a non-contact state, the probe needle is not caught by the end portion of the semiconductor wafer and damaged.
また、従来のように、プローブ針がウェーハの端に接触しないように、測定する場所を工夫して移動させる必要はないので、プログラミング工数の増大や入力ミスが発生することがない。 Further, unlike the prior art, it is not necessary to devise and move the measurement location so that the probe needle does not contact the edge of the wafer, so that the programming man-hours and input errors do not occur.
次に、図6を参照して本発明の実施例2のプローブカードを説明するが、この実施例2は、非接触状態/接触状態制御機構を空気圧を利用した機構に置き換えただけで、基本的構成は上記の実施例1と全く同様であるので、プローブ針セットの構成のみを説明する。
図6参照
図6は、本発明の実施例2のプローブ針セットの概念的構成図であり、プローブカード基板41に備えられた各プローブ針セット42は、例えば、100本のプローブ針44を備えており、このプローブ針44は支持基板43に取り付けられており、また、この支持基板43には、空気圧を利用した非接触状態/接触状態制御機構45が設けられている。
Next, a probe card according to a second embodiment of the present invention will be described with reference to FIG. 6. In the second embodiment, the non-contact state / contact state control mechanism is replaced with a mechanism using air pressure. Since the general configuration is exactly the same as in the first embodiment, only the configuration of the probe needle set will be described.
See FIG.
FIG. 6 is a conceptual configuration diagram of the probe needle set according to the second embodiment of the present invention. Each probe needle set 42 provided on the
この非接触状態/接触状態制御機構45は、互いにストッパーとなる突起部48,49を有するとともに、摺動自在に係合するステンレス等の金属製のスライド外壁部材46,47を備え、その内部には測定時にプローブ針44を半導体チップに所定の圧力で押し付けるバネ部材50を備えており、バネ部材50は圧縮状態になっており、測定時にプローブ針44は弾性変形して100〜200μm程度沈み込む。
The non-contact state / contact
また、スライド外壁部材46,47を備えた非接触状態/接触状態制御機構45は、真空吸引に耐える気密性を有しており、プローブカード基板41に設けた吸気口51を介して真空吸引し、支持基板43を引き上げることによって、非接触状態、即ち、OFF状態を実現する。
なお、真空装置のような厳密な気密性は必要ではない。
Further, the non-contact state / contact
In addition, strict airtightness like a vacuum apparatus is not necessary.
なお、この場合も、初期状態における非接触状態/接触状態制御機構45の高さは、バネ部材の復元力によりスライド外壁部材46,47に設けた突起部48,49が互いに係合した状態となって、例えば、1〜2cm程度であり、非接触状態においては、真空吸引によって例えば、500μm程度引き上げる。
また、真空吸引を停止すると、バネ部材50の復元力によって元の初期状態(測定時には、ON状態)に戻る。
Also in this case, the height of the non-contact state / contact
When the vacuum suction is stopped, the original initial state (ON state at the time of measurement) is restored by the restoring force of the
このように、本発明の実施例2においては、空気圧を利用したを非接触状態/接触状態制御機構を設けているので、上記の実施例1と同様に、プローブ針が半導体ウェーハの端部に引っ掛かって損傷することがない。 As described above, in the second embodiment of the present invention, since the non-contact state / contact state control mechanism using the air pressure is provided, the probe needle is attached to the end portion of the semiconductor wafer as in the first embodiment. It won't be damaged by being caught.
また、実施例2においては、電磁ソレノイドを使用していないので、磁場が発生することがなく、したがって、電気的試験測定において、磁場の影響を排除することができる。 Further, in Example 2, since no electromagnetic solenoid is used, no magnetic field is generated. Therefore, the influence of the magnetic field can be eliminated in the electrical test measurement.
次に、図7を参照して本発明の実施例3のプローブカードを説明するが、この実施例2は、非接触状態/接触状態制御機構を空気圧による伸長を利用した機構に置き換えただけで、基本的構成は上記の実施例2と全く同様であるので、プローブ針セットの構成のみを説明する。
図7参照
図7は、本発明の実施例3のプローブ針セットの概念的構成図であり、プローブカード基板41に備えられた各プローブ針セット42は、例えば、100本のプローブ針44を備えており、このプローブ針44は支持基板43に取り付けられており、また、この支持基板43には、空気圧による伸長を利用した非接触状態/接触状態制御機構52が設けられている。
Next, a probe card according to a third embodiment of the present invention will be described with reference to FIG. 7. In the second embodiment, the non-contact state / contact state control mechanism is simply replaced with a mechanism using extension by air pressure. Since the basic configuration is exactly the same as that of the second embodiment, only the configuration of the probe needle set will be described.
See FIG.
FIG. 7 is a conceptual configuration diagram of the probe needle set according to the third embodiment of the present invention. Each probe needle set 42 provided on the
この非接触状態/接触状態制御機構52は、互いにストッパーとなる突起部55,56を有するとともに、摺動自在に係合するステンレス等の金属製のスライド外壁部材53,54を備え、その内部にはプローブカード基板41と支持基板43との間に固定されるとともに、無負荷状態よりも伸長しているバネ部材57を備えている。
The non-contact state / contact state control mechanism 52 includes
また、スライド外壁部材53,54を備えた非接触状態/接触状態制御機構52は、真空吸引に耐える気密性を有しており、プローブカード基板41に設けた送気口58を介して真空吸引し、支持基板43を引き上げることによって、非接触状態、即ち、OFF状態を実現する。
なお、この場合も、真空装置のような厳密な気密性は必要ではない。
Further, the non-contact state / contact state control mechanism 52 including the slide
In this case as well, strict airtightness like a vacuum apparatus is not necessary.
なお、この場合は、初期状態における非接触状態/接触状態制御機構52の高さは、バネ部材の復元力により収縮状態となって、例えば、1〜2cm程度の非接触状態となり、接触状態、即ち、ON状態においては、空気を送り込むことによって、例えば、500μm程度引き下げる。
また、送風を停止すると、バネ部材57の復元力によって元の初期状態の非接触状態に戻る。
In this case, the height of the non-contact state / contact state control mechanism 52 in the initial state is in a contracted state due to the restoring force of the spring member, for example, a non-contact state of about 1 to 2 cm. That is, in the ON state, for example, the air is lowered by about 500 μm by sending in air.
When the air blowing is stopped, the original non-contact state returns to the original initial state by the restoring force of the
このように、本発明の実施例3においては、空気圧による伸長を利用したを非接触状態/接触状態制御機構を設けているので、上記の実施例2と同様に、プローブ針が半導体ウェーハの端部に引っ掛かって損傷することがない。
また、実施例3の場合も、電磁ソレノイドを使用していないので、磁場が発生することがなく、したがって、電気的試験測定において、磁場の影響を排除することができる。
As described above, in the third embodiment of the present invention, since the non-contact state / contact state control mechanism using the extension by the air pressure is provided, the probe needle is connected to the end of the semiconductor wafer as in the second embodiment. It will not be damaged by being caught in the part.
Also, in the case of Example 3, since no electromagnetic solenoid is used, no magnetic field is generated, and therefore, the influence of the magnetic field can be eliminated in the electrical test measurement.
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の各実施例においては、4個同時測定を行うプローブカードとしているが、4個に限られるものではなく、2個同時測定、8個同時測定、或いは、16個同時測定等の他の多数個同時測定プローブカードとして良いものである。 The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in the above embodiments, Is a probe card that performs four simultaneous measurements, but is not limited to four, as other multiple simultaneous measurement probe cards such as two simultaneous measurements, eight simultaneous measurements, or sixteen simultaneous measurements It ’s good.
本発明の活用例としては、半導体集積回路装置の多数個並列テストに用いるプローブカードが典型的なものであるが、試験対象は半導体集積回路装置に限られるものではなく、超電導回路等の他の電子回路装置にも適用されるものである。 As a practical example of the present invention, a probe card used for a parallel test of a large number of semiconductor integrated circuit devices is typical, but the test target is not limited to the semiconductor integrated circuit device, and other superconducting circuits and the like. The present invention is also applied to an electronic circuit device.
1 プローブカード
2 プローブカード基板
3 プローブ針セット
4 プローブ針
5 切り替える機構
6 半導体ウェーハ
7 半導体集積回路チップ
8 非製品チップ領域
10 プローブカード
11,41 プローブカード基板
12,42 プローブ針セット
13,43 支持基板
14 吸着部
15,44 プローブ針
16,45,52 非接触状態/接触状態制御機構
17,18,46,47,53,54 スライド外壁部材
19,20,48,49,55,56 突起部
21,50,57 バネ部材
22 電磁石ソレノイド
30 半導体ウェーハ
31 半導体チップ
32 非製品チップ
51 吸気口
58 送気口
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328218A JP2009150746A (en) | 2007-12-20 | 2007-12-20 | Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328218A JP2009150746A (en) | 2007-12-20 | 2007-12-20 | Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009150746A true JP2009150746A (en) | 2009-07-09 |
Family
ID=40920029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328218A Pending JP2009150746A (en) | 2007-12-20 | 2007-12-20 | Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009150746A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014181937A (en) * | 2013-03-18 | 2014-09-29 | Fujitsu Semiconductor Ltd | Test device, cleaning method, and manufacturing method of semiconductor device |
JP2019132718A (en) * | 2018-01-31 | 2019-08-08 | トヨタ自動車株式会社 | Semiconductor inspection device |
KR20210001187A (en) * | 2019-06-27 | 2021-01-06 | 세메스 주식회사 | Apparatus of testing a semiconductor device and method of testing a semiconductor device |
CN114878877A (en) * | 2022-06-02 | 2022-08-09 | 中国农业大学 | Probe card and wafer testing method |
CN116705653A (en) * | 2023-05-17 | 2023-09-05 | 中山市博测达电子科技有限公司 | Semiconductor chip sorting test system |
-
2007
- 2007-12-20 JP JP2007328218A patent/JP2009150746A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014181937A (en) * | 2013-03-18 | 2014-09-29 | Fujitsu Semiconductor Ltd | Test device, cleaning method, and manufacturing method of semiconductor device |
JP2019132718A (en) * | 2018-01-31 | 2019-08-08 | トヨタ自動車株式会社 | Semiconductor inspection device |
KR20210001187A (en) * | 2019-06-27 | 2021-01-06 | 세메스 주식회사 | Apparatus of testing a semiconductor device and method of testing a semiconductor device |
KR102294884B1 (en) * | 2019-06-27 | 2021-08-27 | 세메스 주식회사 | Apparatus of testing a semiconductor device and method of testing a semiconductor device |
CN114878877A (en) * | 2022-06-02 | 2022-08-09 | 中国农业大学 | Probe card and wafer testing method |
CN116705653A (en) * | 2023-05-17 | 2023-09-05 | 中山市博测达电子科技有限公司 | Semiconductor chip sorting test system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279920B2 (en) | Expeditious and low cost testing of RFID ICs | |
US8336188B2 (en) | Thin wafer chuck | |
KR20070007101A (en) | Probing a device | |
US11346861B2 (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus | |
JP2009510396A (en) | Device and method for inspecting individualized dies | |
JP4068127B2 (en) | Static elimination device, static elimination method, and program recording medium | |
JP2009150746A (en) | Probe card, semiconductor integrated circuit testing device, and semiconductor integrated circuit test method | |
CN109037090B (en) | Multi-test type probe card and corresponding test system | |
US11133214B2 (en) | Substrate transportation method | |
JP4950779B2 (en) | Probe card registration method and program recording medium recording this program | |
WO2012128760A1 (en) | System and method for electronic testing of partially processed devices | |
JP2007227840A (en) | Cleaning device for probe needle | |
US7365551B2 (en) | Excess overdrive detector for probe cards | |
US6317647B1 (en) | Aligner | |
WO2019064876A1 (en) | Testing system and testing method | |
JPH04330753A (en) | Semiconductor inspection device | |
KR20080099495A (en) | Pipeline test apparatus and method | |
JP2016152334A (en) | Probe device | |
US20090024324A1 (en) | Method and System for GRR Testing | |
US9726719B2 (en) | Semiconductor automatic test equipment | |
JP2017204532A (en) | Probe card, wafer inspection device, and measuring method | |
JP5137965B2 (en) | Conveying device and electronic component handling device | |
TW201212139A (en) | High speed probing apparatus for semiconductor devices and probe stage for the same | |
US8283940B2 (en) | Probe device, processing device, and probe testing method | |
KR20090075515A (en) | Probe card and test apparatus comprising the same |