JP7239367B2 - 基準電圧回路、半導体装置、および故障検出方法 - Google Patents

基準電圧回路、半導体装置、および故障検出方法 Download PDF

Info

Publication number
JP7239367B2
JP7239367B2 JP2019059396A JP2019059396A JP7239367B2 JP 7239367 B2 JP7239367 B2 JP 7239367B2 JP 2019059396 A JP2019059396 A JP 2019059396A JP 2019059396 A JP2019059396 A JP 2019059396A JP 7239367 B2 JP7239367 B2 JP 7239367B2
Authority
JP
Japan
Prior art keywords
reference voltage
circuit
switches
switch
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019059396A
Other languages
English (en)
Other versions
JP2020159856A (ja
Inventor
佑一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019059396A priority Critical patent/JP7239367B2/ja
Publication of JP2020159856A publication Critical patent/JP2020159856A/ja
Priority to JP2023032180A priority patent/JP7469535B2/ja
Application granted granted Critical
Publication of JP7239367B2 publication Critical patent/JP7239367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Keying Circuit Devices (AREA)

Description

本発明は、基準電圧回路、半導体装置、および故障検出方法に関し、特に故障検出機能を備えた基準電圧回路、該基準電圧回路を含む半導体装置、およびを該基準電圧回路における故障検出方法に関する。
故障検出機能を備えた半導体装置の分野として、例えば電池の分野が挙げられる。同分野の従来技術としては、例えば特許文献1に開示されたパック電池が知られている。特許文献1に開示されたパック電池は、直列に接続された複数の電池の電圧を検出するアナログフロントエンドと、該アナログフロントエンドに接続されてアナログフロントエンドからアナログの電圧信号が入力されるマイコンとを備えるパック電池であって、マイコンがアナログフロントエンドから入力される電圧信号を切り換えてアナログフロントエンド、またはマイコンの故障判定を行う。また、アナログフロントエンドはマイコンで制御される入力スイッチと、該入力スイッチを介して複数の電池に接続された電池の電圧検出回路を備えており、マイコンが入力スイッチを切り換えて、各々の電池電圧と直列に接続されている電池のトータル電圧とを検出して、電圧検出回路の故障を判定している。さらに、マイコンが、入力されるアナログの電圧信号をデジタル信号に変換するA/Dコンバータと、該A/Dコンバータに第1の基準電圧を入力する第1の基準電圧回路を備え、アナログフロントエンドは、マイコンに第1の基準電圧と異なる電圧である第2の基準電圧を出力する第2の基準電圧回路を備え、マイコンが第1の基準電圧と第2の基準電圧を切り換えて、第1の基準電圧、第2の基準電圧またはA/Dコンバータの故障を判定する。
一方、故障検出機能を備えた基準電圧回路を含む半導体装置の一例として、電池監視IC(Integrated Circuit)が挙げられる。図6は、該電池監視ICを備えた従来技術に係る電池監視システムを示している。図6に示すように、従来技術に係る電池監視システムは、n個の電池セル、および電池監視ICを含んで構成されている。
該電池監視ICは、各々の電池セルに対応して設けられた2系統のセル電圧測定回路(経路A、経路B)を備えている。
各々のセル電圧測定回路は対応する電池セルに端子Vn、Vn-1を介して接続されたセル選択SW(スイッチ)、該セル選択SWに接続されたアナログレベルシフタ、該アナログレベルシフタに接続されたプリアンプ、該プリアンプに接続されたA/D(アナログ/デジタル変換回路)、および基準電圧回路であるVREF1回路、またはVREF2回路(以下、総称する場合は「VREF回路」)を含んで構成されている。
また、電池監視ICは電源端子VCCに接続された電源の電圧を安定化し、安定化された電圧を電源端子VDDから出力するREG回路(安定化回路)を備え、該REG回路で安定化された電圧がVREF1回路およびVREF2回路に供給されている。図6に示すように、VREF1回路、VREF2回路の出力電圧はA/Dの電源として使用されるとともに、VREF1回路の出力電圧はTSD回路 (サーマルシャットダウン回路)に接続されている。つまり、TSD回路はVREF1回路の出力電圧を参照する構成となっている。
図7は、基準電圧回路202(図7では、「VREF1回路」と表記)、および基準電圧回路202の接続先であるTSD回路201、A/D206の詳細を示した回路図(以下、「従来技術に係る構成」)である。図7に示すように、基準電圧回路202で生成された基準電圧VREF1は、抵抗R1、R2で構成された抵抗ラダー203によって分圧され、分圧VREF_RがTSD本体回路204に供給されている。TSD回路本体204では分圧VREF_Rを閾値電圧と比較することによって、TSD機能(サーマルシャットダウン機能)を実現している。なお、サーマルシャットダウン機能とは、異常温度を検出した際に、当該ICを安全なモードに移行する機能をいう。
また、分圧VREF_Rは、プリアンプ205を介してA/D206にも接続されている。分圧VREF_RはA/D206でアナログデジタル変換され、分圧VREF_R(つまり、基準電圧VREF1)が正常か異常かを判定する自己診断経路の参照信号とされる。
特開2009-145139号公報
しかしながら、上記従来技術に係る構成では、基準電圧回路202の出力電圧である基準電圧VREF1が異常電圧となった場合に、TSD回路201の動作が異常となるという問題があった。機能安全規格ISO2626に準じてこの問題に対応する場合、基準電圧回路を含めた測定経路を冗長化し、一方の基準電圧回路が故障した場合にもう一方の基準電圧回路に切り替えられる構成が要求される。しかしながら、このような構成を基準電圧を要する機能の全てに適用すると、全ての回路を2系統搭載する必要があり、回路の大きさの増大に起因して半導体装置の大きさ(いわゆるチップサイズ)が大きくなるという問題があった。この点、特許文献1に係るパック電池もこのような問題を検討したものではない。
本発明は、上記の事情を踏まえ、回路の大きさの増大を抑制しつつ、回路異常の検出の冗長性が確保される基準電圧回路、半導体装置、および故障検出方法を提供することを目的とする。
上記課題を解決するため、本発明に係る基準電圧回路は、予め定められた基準電圧を出力する複数の基準電圧発生回路と、前記複数の基準電圧発生回路から出力された複数の基準電圧のうちのいずれかを選択して、被供給回路に供給する基準電圧選択部と、を含み、前記基準電圧選択部は、複数のスイッチが直列に接続された直列回路であって一端が前記複数の基準電圧発生回路のいずれかに接続され他端が前記基準電圧選択部の出力とされた直列回路を複数並列に接続した並列回路を備えるものである。
上記課題を解決するため、本発明に係る半導体装置は、上記の基準電圧回路と、前記基準電圧選択部で選択された基準電圧が供給されるとともに、供給された前記基準電圧の測定部を備える被供給回路と、前記測定部の測定結果を用いて前記基準電圧選択部の故障の有無を検出する検出回路と、を含むものである。
上記課題を解決するため、本発明に係る故障検出方法は、複数のスイッチが直列に接続された直列回路であって一端が複数の電源のいずれかに接続され他端が共通の出力とされた直列回路を複数並列に接続した並列回路を備えるスイッチ回路において、前記スイッチを導通状態に設定したにもかかわらず遮断状態となっている遮断故障、または前記スイッチを遮断状態に設定したにもかかわらず導通状態となっている導通故障、の何れかを検出する故障検出方法であって、検出の対象となる検出対象直列回路に含まれるスイッチをすべて導通状態とし、他の前記直列回路に含まれるスイッチをすべて遮断状態とした場合に、前記出力が予め定められた第1の条件を充足する場合に前記検出対象直列回路に含まれるスイッチの何れかに前記遮断故障が発生していることを検出し、複数の前記直列回路の各々について、該直列回路に含まれるスイッチのうちいずれかを検出対象スイッチとするとともに該検出対象スイッチを遮断状態とし、他のスイッチをすべて導通状態とした場合に、前記出力が予め定められた第2の条件を充足する場合に前記検出対象スイッチのいずれかに前記導通故障が発生していることを検出するものである。
本発明によれば、回路の大きさの増大を抑制しつつ、回路異常の検出の冗長性が確保される基準電圧回路、半導体装置、および故障検出方法を提供することが可能となる、という効果を奏する。
実施の形態に係る基準電圧回路、および基準電圧の供給先回路の構成を示す回路図である。 実施の形態に係る基準電圧切替スイッチの動作を説明する回路図の一部である。 実施の形態に係る基準電圧切替スイッチの動作を説明する回路図の一部である。 実施の形態に係る基準電圧切替スイッチの動作を説明する回路図の一部である。 実施の形態に係る基準電圧切替スイッチの動作を説明する回路図の一部である。 従来技術に係る電池監視システムの構成を示すブロック図である。 従来技術に係る基準電圧回路、および基準電圧の供給先回路の構成を示す回路図である。
以下、図面を参照し、本発明の実施の形態について詳細に説明する。以下の実施の形態では、本発明に係る半導体装置として本発明に係る基準電圧回路を含む半導体装置を例示し、故障検出方法として該基準電圧回路に用いられるスイッチの故障検出方法を例示して説明する。
図1は、本実施の形態に係る基準電圧回路11、および基準電圧回路11で生成された基準電圧が供給される回路である被供給回路12を含む半導体装置10の回路図を示している。
図1に示すように、基準電圧回路11は、基準電圧発生回路301(図1では、「VREF1回路」と表記)、基準電圧発生回路302(図1では、「VREF2回路」と表記)、および基準電圧切替スイッチ311(図1では、「基準電圧切替SW」と表記)を含んで構成されている。また、被供給回路12は、TSD回路312、プリアンプ309、およびA/D310を含んで構成されている。すなわち、本実施の形態は、TSD回路を2系統で冗長化するのではなく、基準電圧切替スイッチ311を設けて、基準電圧異常に対するTSD機能の冗長性を高めている。
基準電圧発生回路301からは基準電圧VREF1が出力され、基準電圧発生回路302からは基準電圧VREF2が出力される。基準電圧発生回路301と基準電圧発生回路302は基本的に同じ回路であり、基準電圧VREF1と基準電圧VREF2は等しい電圧とされている。また、基準電圧切替スイッチ311は、スイッチ303(図1では、「SW_A」と表記)、スイッチ304(図1では、「SW_B」と表記)、スイッチ305(図1では、「SW_C」と表記)、スイッチ306(図1では、「SW_D」と表記)の4個のスイッチを備えている。基準電圧回路11においては、基準電圧切替スイッチ311によって基準電圧VREF1および基準電圧VREF2のいずれかが選択され、基準電圧VREFOUTとして出力される。
一方、TSD回路312は、TSD回路本体308、および抵抗ラダー307を含んで構成されている。抵抗ラダー307は直列に接続された抵抗R1および抵抗R2を備え、基準電圧VREFOUTが抵抗R1、R2で分圧された分圧VREF_RがTSD回路本体308に供給される。また、分圧VREF_Rは、プリアンプ309を介してA/D310にも送られる。
すなわち、本実施の形態では、基準電圧発生回路301、302と、抵抗ラダー307を組み込んだTSD回路312との間に、スイッチ303、304、305、306を含む基準電圧切替スイッチ311が接続されている。基準電圧切替スイッチ311は、機能安全規格ISO2626の要求を充足するために、スイッチを2直列、すなわち、2個のスイッチの直列回路を2個並列接続した構成(以下、「2経路の2直列」という場合がある)としている。これは、機能安全規格ISO2626では、一つの故障によりシステムの安全を脅かすような機能損失が「ある許容範囲以内」であることが求められているので、上記2経路の2直列を採用することによりスイッチ機能の冗長化を図っているためである。
つまり、本実施の形態では、基準電圧の異常に対するTSD機能の冗長性を高めるために基準電圧発生回路301、302を切り替える基準電圧切替スイッチ311を設けている。ここで、機能安全規格2626に準拠するためには、追加した基準電圧切替スイッチ311の故障も検出する必要がある。既存のTSD回路312の自己診断機能に加え、基準電圧切替スイッチ311の故障検出も実現するために、本実施の形態では、基準電圧切替スイッチ311の構成が2経路の2直列とされている。
次に、図2から図5を参照して、本実施の形態に係る基準電圧回路、半導体装置、および故障検出方法、すなわち、既存のTSD回路312の自己診断機能と、追加した基準電圧切替スイッチ311の自己診断機能の動作についてより詳細に説明する。基準電圧切替スイッチ311の故障診断は、スイッチ303、304、305、306のオン/オフ(導通/遮断)を各々のスイッチに接続された各制御信号によって設定し、基準電圧VREF1、VREF2の分圧VREF_Rが予め定められた規格値と一致するか否かに基づいて正常、異常が判定され、故障の検出が実行される。
図2から図5は、上記基準電圧切替スイッチ311の故障診断の動作(手順)を示している。まず、各スイッチのオフ故障の検出(以下、「オフ故障検出」という場合がある)について説明する。オフ故障検出では、基準電圧切替スイッチ311の設定パターンとして2つの設定パターンを設定して行う。なお、本実施の形態において、「オフ故障」とは、オン状態に設定したにもかかわらずオフ状態となっている故障をいう。
図2は、オフ故障検出における第1の設定パターを示している。すなわち、第1の設定パターンでは、図2に示すように、スイッチ303、304をオン、スイッチ305、306をオフとする。そして、この際の分圧VREF_Rの電圧をA/D310でデジタル信号に変換し、分圧VREF_Rが予め定められた規格を充足するか否かに基づいてスイッチ303、304にオフ故障が発生しているか否かが検出される。
ここで、分圧VREF_Rの規格の具体例の一例について説明する。本実施の形態では、基準電圧VREF1、VREF2、VREFOUTの標準値を一例として4.3Vとし、分圧VREF_Rの標準値を一例として1.2Vとしている。一方、基準電圧VREFOUTが出力されていない場合は、分圧VREF_Rは0Vとなる。そのため、分圧VREF_Rの規格の一例として、本実施の形態では、1.2Vを中心として設けた上限値と下限値の範囲(以下、「第1の規格」)と、0Vに予め定められた許容範囲を見込んで設けた範囲(以下、「第2の規格」)を設定している。
図2に示す設定パターンにおいて、分圧VREF_Rの電圧値が上記第1の規格を充足する場合はスイッチ303、304のいずれもが正常である(スイッチ303、304にオフ故障が発生していない)ことが検出され、上記第2の規格を充足する場合はスイッチ303、304の少なくとも一方は故障している(スイッチ303、304の少なくとも一方にオフ故障が発生している)ことが検出される。
図3は、オフ故障検出において設定する第2の設定パターンを示している。第2の設定パターンでは、図3に示すように、スイッチ303、304をオフ、スイッチ305、306をオンとする。そして、A/D変換した分圧VREF_Rの電圧値を測定することによって、スイッチ305、306にオフ故障が発生しているか否かを検出する。上記同様、この際の分圧VREF_Rが第1の規格を充足する場合はスイッチ305、306のいずれにもオフ故障は発生していないことが検出され、第2の規格を充足する場合はスイッチ305、306の少なくとも一方にオフ故障が発生していることが検出される。
次に、図4および図5を参照して、基準電圧切替スイッチ311におけるオン故障の検出手順(方法)について説明する。オン故障の検出も、オフ故障の検出と同様、基準電圧切替スイッチ311の設定パターンとして2つのパターンを設定して実行される。なお、本実施の形態において、「オン故障」とは、オフ状態に設定したにもかかわらずオン状態となっている故障をいう。
図4は、オン故障検出における第1のパターンを示している。図4に示すように、第1のパターンでは、スイッチ303、305をオンに設定し、スイッチ304、306をオフに設定する。設定後、A/D変換された分圧VREF_Rの電圧値を測定し、分圧VREF_Rの電圧値に基づいてスイッチ304、306に異常が発生しているか否か(スイッチ304、306にオン故障が発生しているか否か)が検出される。その際、分圧VREF_Rの電圧値が第1の規格を充足する場合は、スイッチ304および306の少なくとも一方に異常が発生している(オン故障が発生している)ことが検出され、第2の規格を充足する場合は、スイッチ304および306のいずれもが正常である(オン故障が発生していない)ことが検出される。
図5は、オン故障検出における第2のパターンを示している。図5に示すように、第2のパターンでは、スイッチ304、306をオンに設定し、スイッチ303、305をオフに設定する。設定後、A/D変換された分圧VREF_Rの電圧値を測定し、分圧VREF_Rの電圧値に基づいてスイッチ303、305に異常が発生しているか否か(スイッチ303、305にオン故障が発生しているか否か)を検出する。その際、分圧VREF_Rの電圧値が第1の規格を充足する場合は、スイッチ303および305の少なくとも一方に異常が発生している(オン故障が発生している)ことが検出され、第2の規格を充足する場合は、スイッチ303および305のいずれもが正常である(オン故障が発生していない)ことが検出される。
以上のように、基準電圧切替スイッチ311に含まれるスイッチを2経路の2直列とすることで、スイッチの故障検出時に基準電圧発生回路の冗長性が失われる危険性、すなわち、スイッチ構成を2経路の1直列とすると、片側のスイッチがオン固着した場合に2経路の基準電圧発生回路がショートする危険性を回避しつつ、スイッチの「オフ故障検出」および「オン故障検出」が可能となる。
以上詳述したように、本実施の形態によれば、基準電圧切替スイッチのオフ故障検出、およびオン故障検出が可能となっている。また、TSD回路を2経路搭載することなく、基準電圧切替スイッチの構成を2経路の2直列のとすることで、チップサイズ増加を抑制しつつ、基準電圧異常に対するTSD機能の冗長性を高めることが可能となっている。
なお、上記の実施の形態では、本発明をTSD回路に適用した形態を例示して説明したが、これに限られず、基準電圧の測定回路を含んだ被供給回路(上記実施の形態における抵抗ラダー、プリアンプ、A/Dに相当)であれば、いずれの回路にも適用可能である。
また、上記実施の形態では、本発明を2経路に冗長化した基準電圧回路のスイッチの故障検出に適用した形態を例示して説明したが、例えばスイッチ本体とスイッチの制御信号、規格値格納用レジスタを追加すれば、2経路だけではなく、3経路以上に冗長化した基準電圧回路のスイッチの故障検出にも適用可能である。
さらに、本実施の形態に係る故障検出方法では、基準電圧発生回路の冗長化に適用した形態を例示して説明したが、これに限られず、他の目的を有する電圧の冗長化一般に適用することが可能である。
10 半導体装置
11 基準電圧回路
12 被供給回路
201 TSD回路
202 基準電圧回路
203 抵抗ラダー
204 TSD回路本体
205 プリアンプ
206 A/D
301、302 基準電圧発生回路
303、304、305、306 スイッチ
307 抵抗ラダー
308 TSD本体回路
309 プリアンプ
310 A/D
311 基準電圧切替スイッチ
312 TSD回路
R1、R2 抵抗
VREF1、VREF2、VREFOUT 基準電圧
VREF_R 分圧

Claims (4)

  1. 予め定められた基準電圧を出力する複数の基準電圧発生回路と、
    前記複数の基準電圧発生回路から出力された複数の基準電圧のうちのいずれかを選択して、被供給回路に供給する基準電圧選択部と、を含み、
    前記基準電圧選択部は、複数のスイッチが直列に接続された直列回路であって一端が前記複数の基準電圧発生回路のいずれかに接続され他端が前記基準電圧選択部の出力とされた直列回路を複数並列に接続した並列回路を備える
    準電圧回路と、
    前記基準電圧選択部で選択された基準電圧が供給されるとともに、供給された前記基準電圧の測定部を備える被供給回路と、
    前記測定部の測定結果を用いて前記基準電圧選択部の故障の有無を検出する検出回路と、を含む
    半導体装置。
  2. 前記検出回路は、前記複数のスイッチの前記直列回路ごとの導通、遮断の組み合わせを変えることによって前記基準電圧選択部の故障の有無を検出し、
    前記故障が、前記スイッチを導通状態に設定したにもかかわらず遮断状態となっている遮断故障、または前記スイッチを遮断状態に設定したにもかかわらず導通状態となっている導通故障、の何れかである
    請求項に記載の半導体装置。
  3. 前記検出回路は、前記検出の対象となる検出対象直列回路に含まれるスイッチをすべて導通状態とし、他の前記直列回路に含まれるスイッチをすべて遮断状態とした場合に、前記測定結果が予め定められた第1の条件を充足する場合に前記検出対象直列回路に含まれるスイッチの何れかに前記遮断故障が発生していることを検出し、
    複数の前記直列回路の各々について、該直列回路に含まれるスイッチのうちいずれかを検出対象スイッチとするとともに該検出対象スイッチを遮断状態とし、他のスイッチをすべて導通状態とした場合に、前記測定結果が予め定められた第2の条件を充足する場合に前記検出対象スイッチのいずれかに前記導通故障が発生していることを検出する
    請求項に記載の半導体装置。
  4. 複数のスイッチが直列に接続された直列回路であって一端が複数の電源のいずれかに接続され他端が共通の出力とされた直列回路を複数並列に接続した並列回路を備えるスイッチ回路において、前記スイッチを導通状態に設定したにもかかわらず遮断状態となっている遮断故障、または前記スイッチを遮断状態に設定したにもかかわらず導通状態となっている導通故障、の何れかを検出する故障検出方法であって、
    検出の対象となる検出対象直列回路に含まれるスイッチをすべて導通状態とし、他の前記直列回路に含まれるスイッチをすべて遮断状態とした場合に、前記出力が予め定められた第1の条件を充足する場合に前記検出対象直列回路に含まれるスイッチの何れかに前記遮断故障が発生していることを検出し、
    複数の前記直列回路の各々について、該直列回路に含まれるスイッチのうちいずれかを検出対象スイッチとするとともに該検出対象スイッチを遮断状態とし、他のスイッチをすべて導通状態とした場合に、前記出力が予め定められた第2の条件を充足する場合に前記検出対象スイッチのいずれかに前記導通故障が発生していることを検出する
    故障検出方法。
JP2019059396A 2019-03-26 2019-03-26 基準電圧回路、半導体装置、および故障検出方法 Active JP7239367B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019059396A JP7239367B2 (ja) 2019-03-26 2019-03-26 基準電圧回路、半導体装置、および故障検出方法
JP2023032180A JP7469535B2 (ja) 2019-03-26 2023-03-02 基準電圧回路および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019059396A JP7239367B2 (ja) 2019-03-26 2019-03-26 基準電圧回路、半導体装置、および故障検出方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023032180A Division JP7469535B2 (ja) 2019-03-26 2023-03-02 基準電圧回路および半導体装置

Publications (2)

Publication Number Publication Date
JP2020159856A JP2020159856A (ja) 2020-10-01
JP7239367B2 true JP7239367B2 (ja) 2023-03-14

Family

ID=72642859

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019059396A Active JP7239367B2 (ja) 2019-03-26 2019-03-26 基準電圧回路、半導体装置、および故障検出方法
JP2023032180A Active JP7469535B2 (ja) 2019-03-26 2023-03-02 基準電圧回路および半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023032180A Active JP7469535B2 (ja) 2019-03-26 2023-03-02 基準電圧回路および半導体装置

Country Status (1)

Country Link
JP (2) JP7239367B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036407A (ja) 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 基準電圧切替回路
JP2012016222A (ja) 2010-07-02 2012-01-19 Lapis Semiconductor Co Ltd 充電装置、充電制御装置、電圧監視装置、ad変換装置、基準電圧回路の自己診断方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036407A (ja) 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 基準電圧切替回路
JP2012016222A (ja) 2010-07-02 2012-01-19 Lapis Semiconductor Co Ltd 充電装置、充電制御装置、電圧監視装置、ad変換装置、基準電圧回路の自己診断方法

Also Published As

Publication number Publication date
JP2020159856A (ja) 2020-10-01
JP7469535B2 (ja) 2024-04-16
JP2023075212A (ja) 2023-05-30

Similar Documents

Publication Publication Date Title
US20210109161A1 (en) Redundant voltage measurements for battery management systems
US20090051324A1 (en) Battery pack and method for detecting disconnection of same
JP2009145139A (ja) パック電池
JP2011185915A (ja) 電池電圧監視装置
US9465087B2 (en) Hall effect sensor
KR20060104689A (ko) 복수의 검출 저항을 이용하여 배터리 셀의 전류량을측정하는 장치 및 방법
JP2011076778A (ja) 電池監視装置
JP5053421B2 (ja) 信号判定システム及び温度判定システム
US10495695B2 (en) Abnormality detecting device for a system including battery assemblies
JP7239367B2 (ja) 基準電圧回路、半導体装置、および故障検出方法
JP5212887B2 (ja) 電流検出装置
JP2015097461A (ja) 組電池電圧検出装置
KR100851147B1 (ko) 스마트 정션박스를 이용한 이중 전원시스템 및 그의 라인쇼트 감지방법
WO2013088996A1 (ja) 車載用電子制御装置
TWI436189B (zh) 參考信號產生電路、電池管理電路及其方法
JP4086009B2 (ja) 電池用過充電過放電検出回路
EP3534485B1 (en) Battery pack, battery management system, and method therefor
JP2006209470A (ja) 入力モジュール
KR20220161853A (ko) 상태 진단을 수행하는 전압 레벨 검출기
WO2024214463A1 (ja) 遮断装置
KR20210074528A (ko) 온도 센싱 회로
US11408917B2 (en) Redundant current-measuring arrangement with detection of interruptions of an electric circuit
US11374399B2 (en) Electronic device
JP2015021954A (ja) 電流制御装置
JP2023085211A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230302

R150 Certificate of patent or registration of utility model

Ref document number: 7239367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150