JP7230036B2 - ランダムピン配列式カテーテル - Google Patents

Description

本開示は、広義には医療用装置に関するものであり、より具体的には、ランダムピン配列式カテーテルに関するものである。

心臓カテーテル法は、様々な循環器系の状態を診断及び治療するために使用される医療処置である。心臓カテーテル法の間、患者の静脈又は動脈を通してカテーテルが患者の心臓に挿入される。カテーテルは、一方の端部に電極を有し、他方の端部にハンドルとコネクタとを有する細い管であり得る。電極は、管に沿って延在するワイヤのセットを介してコネクタ内の種々のピンに接続されてもよい。コネクタが診断装置に接続されて、診断装置は電極から受信された信号を処理して、医師及び他の医療専門家に有用な診断情報を提供することができる。

カテーテルが製造されるとき、ワイヤをコネクタに接続することは、非常に手間のかかる労働となり得る。ワイヤは、非常に細い（例えば、８０マイクロメートル）ため、工場作業者がワイヤを互いに区別することを可能にするような方式で色分けされ得ない。これにより、工場作業者は、ワイヤが属するコネクタピンを決定するために、連続性ツール（例えば、マルチメータ）を使用して、各ワイヤに接続された電極を識別することが必要となる。このようにすることにより、製造プロセスに約１時間が加えられることになり、結果として製造コストが増加する。

したがって、カテーテルコネクタが電極ワイヤに接続される方式を簡略化する新規な製造技術及びカテーテル設計に対する必要性が存在する。

本開示はこのニーズに対処するものである。本開示の態様によれば、複数の第１の接点と１つ又は２つ以上の第２の接点とを含むコネクタと、複数の電極を含むシャフトであって、各電極が複数の第１の接点のうちの異なる１つに連結されている、シャフトと、第２の接点のうちの少なくとも１つに連結されたメモリであって、複数の電極が複数の第１の接点に連結される順序を識別するピン配列マップを記憶し、かつコネクタが外部デバイスに連結された後に、第２の接点のうちの１つ又は２つ以上を介して、ピン配列マップを外部デバイスに提供するように構成されている、メモリと、を備える、カテーテルが開示される。

本開示の態様によれば、複数の入力チャネルと複数の出力チャネルとを含むスイッチと、複数の接点を含むコネクタであって、接点のそれぞれが、スイッチの出力チャネルのうちの異なる１つに連結されている、コネクタと、複数の電極を含むシャフトであって、各電極は、スイッチの複数の入力チャネルのうちの異なる１つに連結されている、シャフトと、複数の電極がスイッチの複数の入力チャネルに連結される第１の順序を識別する第１のピン配列マップを記憶するように構成されたメモリと、メモリ及びスイッチに連結されたプロセッサであって、第１のピン配列マップに基づいてスイッチを第１の状態から第２の状態に遷移させるように構成されており、第２の状態は、少なくとも１つの外部デバイスに対応する第２の順序で複数の電極を複数の接点に連結するようにスイッチが配置される状態である、プロセッサと、を備える、カテーテルが開示される。

本開示の態様によれば、カテーテルを構成するための方法が開示され、この方法は、カテーテルのシャフトを配備位置に挿入することであって、シャフトは、シャフト上に線形順序で配設された複数の電極を含む、ことと、配備位置にカテーテルを挿入する間に発生する複数の信号変化を検出することであって、各信号変化は、電極のうちの１つから複数のチャネルのうちの対応する１つにおいて受信される異なる信号の値の変化である、ことと、信号変化が検出される時間的な順序に基づいて、電極のそれぞれを複数のチャネルのうちの異なる１つと関連付けるピン配列マップを生成することと、を含む。

以下に説明する図面は、例示のみを目的としたものである。それらの図は、本開示の範囲を限定することを意図したものではない。図に示される同様の参照記号は、様々な実施形態における同じ部分を示す。
本開示の態様による、カテーテルを含むシステムの一例の略図である。 本開示の態様による、カテーテルを含むシステムの一例の略図である。 本開示の態様による、カテーテルアセンブリの一例の略図である。 本開示の態様による、コネクタの一例の略図である。 本開示の態様による、図３のカテーテルアセンブリと図４のコネクタとを含むカテーテルの一例の略図である。 本開示の態様による、コンフィギュレーションデバイスを使用することによって図５のカテーテルをプログラミングするためのプロセスの一例を示す略図である。 本開示の態様による、図６のプロセスを実行した結果として生成されるピン配列マップの一例の略図である。 本開示の態様による、コンフィギュレーションデバイスの一例の略図である。 本開示の態様による、図８のコンフィギュレーションデバイスに組み込まれ得るシャフトレセプタクルの一例の略図である。 本開示の態様による、図９のシャフトレセプタクルを使用して図５のカテーテルを構成するためのプロセスの一例のフローチャートである。 本開示の態様による、図８のコンフィギュレーションデバイスに組み込まれ得るシャフトレセプタクルの一例の略図である。 本開示の態様による、図１１のシャフトレセプタクルを使用して図５のカテーテルを構成するためのプロセスの一例のフローチャートである。 本開示の態様によるシステムの一例の略図である。 本開示の態様による、図１３Ａのシステムによって使用される複数のデータ構造の一例の略図である。 本開示の態様による、図１３Ａのシステムによって使用されるデータ構造の一例の略図である。 本開示の態様による、図１３Ａのシステム内の１つ又は２つ以上の装置によって実行されるプロセスの一例のフローチャートである。 本開示の態様によるシステムの一例の略図である。 本開示の態様による、図１５Ａのシステムによって使用される複数のデータ構造の一例の略図である。 本開示の態様による、図１５Ａのシステムによって使用されるデータ構造の一例の略図である。 本開示の態様による、図１５Ａのシステム内の１つ又は２つ以上の装置によって実行されるプロセスの一例のフローチャートである。 本開示の態様による、カテーテルを構成するためのプロセスの一例を示す略図である。 本開示の態様による、カテーテルを構成するためのプロセスの一例のフローチャートである。 本開示の態様による、カテーテルを構成するためのプロセスの別の例のフローチャートである。

診断用カテーテルは、シャフトの一方の端部上に配設された複数の電極を有するシャフトを含んでもよい。電極は、シャフトに沿って延在しかつシャフトのもう一方の端部から出現してコネクタに連結されるワイヤに接続されてもよい。診断用カテーテルが製造されるとき、施設作業者は、コネクタの正しい接点にワイヤをはんだ付けし得るようにするために、どのワイヤがどの電極に属するかを決定する必要がある。しかしながら、これは時間を費やすプロセスとなり得る。例えば、２２個の電極を含むカテーテルに配線することは、カテーテルを製造するのに要する時間に１時間加えることになり得る。この時間の大部分は、作業者が、各電極が接続されている特定のワイヤを追跡し、その電極用に指定されたコネクタにワイヤをはんだ付けすることによって費やされる。

本開示の態様によれば、従来技術のカテーテルよりも短い時間で製造され得る改良型のカテーテルが開示される。この改良型のカテーテルにおいて、異なる電極は、コネクタ（又は別の構成要素）の接点にランダムに接続されるが、電極が接続される順序を示すピン配列マップは、カテーテルに組み込まれたメモリデバイスに格納される。電極をランダムに接続することにより、カテーテルを製造するのに要する時間が３０分、短縮され、結果として製造量が増大され得る。この時間の短縮の大部分は、作業者によって、所与のコネクタ接点（又は別の構成要素）にワイヤを連結する前に、各電極が接続されている特定のワイヤを識別する必要がないことに起因している。

本開示の態様によれば、カテーテルと一体化されたメモリデバイス（例えば、ＥＥＰＲＯＭ）と、電極がカテーテルのコネクタの異なる接点にランダムに接続されたシャフトとを含む、改良型のカテーテルが開示される。電極は、コネクタ接点にランダムに接続されるため、各電極が接続されている接点を識別するために、メモリデバイスに格納されたピン配列マップなしでカテーテルを使用することはできない。したがって、カテーテルが外部デバイスに接続されると、ピン配列マップは外部デバイスによって取り出され、カテーテルの異なる電極から受信された信号を解釈するために使用される。

本開示の別の態様によれば、改良型のカテーテルのピン配列マップを生成するためのコンフィギュレーションデバイスが開示される。コンフィギュレーションデバイスは、改良型のカテーテルの製造中に使用されてもよく、第１のレセプタクルと第２のレセプタクルとを含んでもよい。第１のレセプタクルは、電極を取り付けられた改良型のカテーテルのシャフトを受容するように配置されてもよい。第２のレセプタクルは、カテーテルのコネクタを受容するように配置されてもよい。カテーテルのシャフトが第１のレセプタクルに挿入され、カテーテルのコネクタが第２のレセプタクルに挿入されると、コンフィギュレーションデバイスは、各電極が接続されているコネクタ接点を判定し、各電極が接続されているコネクタ接点を識別するピン配列マップを生成し、カテーテルに組み込まれたメモリデバイスにそのピン配列マップを格納する。

本開示の態様によれば、改良型のカテーテルと共に使用するためのインターフェースアダプタが開示される。そのインターフェースアダプタは、改良型のカテーテルと診断装置との間に挿入されるように設計されている。動作中、インターフェースアダプタは、カテーテルの電極から受信された信号を診断装置でサポートされる次元に切り替え、その切り替えられた信号を診断装置に供給してもよい。この切り替えは、改良型のカテーテルに格納されたピン配列マップに基づいて実行されてもよい。インターフェースデバイスは、カテーテルのピン配列マップをそれ自体で取得及び解釈する能力を欠く旧式の診断装置と共に、改良型のカテーテルを使用すること可能にし得る。

本開示の態様によれば、カテーテルが患者の体内に挿入されている間に、改良型のカテーテルから受信された信号をカテーテル内の特定の電極と動的に関連付けるための方法が開示される。この方法は、改良型のカテーテルの電極がカテーテルのコネクタにランダムに接続されており、したがって、どの信号がどの電極から受信されたかが不明である場合にも実行され得る。この方法の利点は、カテーテルを有用にするために、メモリデバイス又は他の追加のハードウェアがカテーテルに組み込まれる必要がないことである。

より具体的には、本方法によれば、カテーテルが患者の体内に挿入されるとき、カテーテルはシース内に収容されてもよい。シースは、疼痛を制限し精度を高めるために使用されるカテーテルよりも直径の大きいプラスチック管であってもよい。カテーテルは、カテーテルを配備することが必要となる場所（例えば、患者の心臓）に到達するまで、シース内に滞在してもよい。この時点で、電極を収容したカテーテルの端部が、その場所に進入するように、シースから摺動されてもよい。電極はカテーテルの端部上に一列に配置されているため、それらは次々にシースから退出する。各電極がシースから退出すると、電極によって生成される信号は、電極が患者の組織と接触する結果として変化する。信号の変化が発生する順序を監視することにより、各信号の発生源である電極が識別され得る。例えば、１番目に変化する信号は、カテーテル上の第１の電極と関連付けられてもよく（先端から数える）、３番目に変化する信号は、カテーテル上の第３の電極と関連付けられてもよい（先端から数える）。

様々なカテーテル及びカテーテルシステムの例について、添付の図面を参照して以下でより詳細に説明されることになる。これらの実施例は相互に排他的ではなく、また、一例で見られる特徴は、付加的な実現形態を達成するために、１つ又は２つ以上の他の例に見られる特徴と組み合わされてもよい。したがって、添付の図面に示される例は、単に説明の目的で提示されたものであり、それらはいかなる様式でも本開示を限定することを意図するものではないことが理解されるであろう。同様の符号は、全体を通して同様の要素を指す。

第１、第２などの用語が、本明細書において、様々な要素を説明するために使用され得るが、これらの要素がそれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素が第２の要素と称されてもよく、同様に、第２の要素が第１の要素と称されてもよい。本明細書で使用するとき、「及び／又は」という用語は、関連する列挙された項目のうちの１つ又は２つ以上の任意の組み合わせ及び全ての組み合わせを含む。

層、領域、又は基材などのある要素が、別の要素の「上に」あるか又は別の要素の「上へと」延在すると言及されるとき、その要素は他の要素の直接上にあるか又は他の要素の直接上へと延在してもよく、あるいは介在する要素が更に存在してもよいことが理解されよう。対照的に、ある要素が別の要素の「直接上に」あるか又は別の要素の「直接上へと」延在すると言及されるとき、介在する要素は存在しない。また、ある要素が別の要素に「接続される」又は「連結される」と言及されるとき、その要素は他の要素に直接、接続又は連結されてもよく、あるいは介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素に「直接、接続されるか」又は「直接、連結される」と言及されるとき、介在する要素は存在しない。これらの用語は、図面に示された任意の向きに加えて、要素の異なる向きを包含するように意図されていることが理解されよう。

「下方」若しくは「上方」、又は「上部」若しくは「下部」、又は「水平」若しくは「垂直」などの相対的な用語は、図に示されるように、１つの要素、層、又は領域と別の要素、層、又は領域との関係を説明するために用いられ得る。これらの用語は、図面に示された向きに加えて、装置の異なる向きを包含するように意図されていることが理解されよう。

図１は、本開示の態様によるシステム１００の一例の略図である。システムは、診断装置１１０と、コネクタ１２２を介して診断装置に接続するように配置されたカテーテル１２０と、を含む。診断装置１１０は、ＥＣＧモニタ及び／又はカテーテル１２０からの信号を受信及び解釈するように配置された任意の他の好適な装置であってよい。カテーテル１２０は、例えば心臓カテーテルなどの任意の好適なタイプのカテーテルであってよい。カテーテル１２０は、ハンドル１２４と、その中に複数の電極を有するシャフト１２６と、を含んでもよい。操作の際、ハンドル１２４は、心腔など、カテーテルで検査することが望まれる目的点へと、患者の動脈又は静脈にシャフト１２６を通すために使用されてもよい。目的点に到達すると、カテーテル内の電極のそれぞれは、後に患者を診断するために用いられる異なる信号を電子デバイスに提供してもよい。信号は、コネクタ１２２を介して診断装置に送達されてもよい。

診断装置１１０とカテーテル１２０が相互運用するためには、それらは両方とも同じインターフェース規格に準拠しなければならない。本開示全体を通して用いられるとき、「インターフェース規格」という用語は、カテーテル上の異なる電極とコネクタ上の異なる接点（例えば、ピン）との間のマッピングの仕様として定義されるものである。換言すれば、コネクタ規格は、異なる電極が接続インターフェース（例えば、コネクタ、コネクタを受容するように配置されたレセプタクルなど）の異なる接点に接続される順序を指定するものであってもよい。例えば、３ピンコネクタのインターフェース規格は、ピン［１］が電極［１］によって生成された信号を搬送し、ピン［２］は電極［２］によって生成された信号を搬送し、ピン［３］は電極［３］によって生成された信号を搬送するものとして指定し得る。容易に理解され得るように、診断装置１１０とカテーテル１２０との間の良好な相互運用性のために、同じインターフェース規格への準拠が必須である。図１の例では、カテーテル１２０は、診断装置１１０によってサポートされるインターフェース規格に準拠するが、この規格は、カテーテル１２０が診断装置１１０のレセプタクル１１５内に直接プラグ接続されることを可能にするものである。

図２は、本開示の態様によるシステム２００の一例の略図である。システム２００は、診断装置２１０とカテーテル２２０とを含む。カテーテル２２０は、コネクタ２２２と、ハンドル２２４と、シャフト２２６とを含む。この例におけるカテーテル２２０は、診断装置２１０によってサポートされるインターフェース規格には準拠しない。したがって、カテーテル２２０は、診断装置のレセプタクル２１５内に直接プラグ接続され得ず、インターフェースアダプタ２３０の使用を必要とする。

インターフェースアダプタ２３０は、入力インターフェース２３２と、出力インターフェース２３４とを含む。入力インターフェース２３２は、カテーテル２２０のコネクタ２２２を受容するように配置され、出力インターフェース２３４は、診断装置２１０のレセプタクル２１５内にプラグ接続されるように配置される。診断装置２１０と、カテーテル２２０と、インターフェースアダプタ２３０とがこのように接続されると、インターフェースアダプタ２３０は、カテーテル２２０と診断装置２１０とを互いに対応させるために、カテーテル２２０から受信した信号を、診断装置２１０によってサポートされるインターフェース標準に適合させる。

図３は、本開示の態様による、カテーテルシャフト３１０とカテーテルハンドル３２０とを含むアセンブリ３００の略図である。電極３１２は、図示のように、シャフト３１０の遠位端部Ｄの付近に配置されている。電極３１２のそれぞれは、シャフトを通って延在しかつハンドルの近位端部Ｐを通ってアセンブリ３００から抜け出す、異なる電極ワイヤ３２２に接続されている。図示されていないが、ハンドルに、ピン配列マップを記憶するためのメモリデバイスが内蔵されてもよい。加えて、いくつかの実施形態では、ハンドルに、コントローラ、スイッチ、及び／又は任意の他の好適な電子構成要素が内蔵されてよい。

図４は、アセンブリ３００に接続されるように設計されたコネクタ４００の一例の略図である。コネクタ４００は、複数の第１の接点４１０と、１つ又は２つ以上の第２の接点４２０とを含む。第１の接点４１０のそれぞれは、異なる電極ワイヤ３２２に接続されてもよく、第２の接点のいずれかは、ハンドル３２０に内蔵されたメモリデバイスのうちの少なくとも１つに接続されてもよい。追加的に又は代替的に、いくつかの実施形態では、第２の接点のうちの１つ又は２つ以上が、カテーテルに内蔵されたコントローラ、ハンドル３２０に内蔵された通信インターフェース（例えば、シリアルインターフェース）などに接続されてもよい。

完成したカテーテルを生産するために、コネクタ４００がアセンブリ３００に結合されるとき、電極ワイヤ３２２は、コネクタ４００の第１の接点４１０にはんだ付けされる必要がある。しかしながら、正しい接点にはんだ付けするために、どのワイヤがどのワイヤに由来しているかを発見することは、時間を要するプロセスとなり得る。電極ワイヤ３２２は非常に細くてもよく（例えば、８０マイクロメートル又は４０－ＡＷＧ）、これにより、施設作業者が互いにワイヤを区別することを可能にする方式でそれらを色分けすることが困難となる。これにより、施設作業者は、ワイヤに対する正しい第１の接点４１０を決定するために、連続性ツールを使用して、各ワイヤが接続されている電極３１２を識別することが必要となる。場合によっては、電極ワイヤ３２２を第１の接点４１０に接続することは、１時間近くを要することがあり、それによって製造コストが増加する。

図５は、カテーテルを製造するための改善されたプロセスに従って生産されるカテーテル５００の一例の略図である。このプロセスによれば、電極ワイヤ３２２のそれぞれは、異なる接点４１０にランダムに接続されてカテーテル５００を形成する。その後、カテーテル５００は、各接点４１０に接続されたそれぞれの電極３１２を識別するピン配列マップを記憶するために、コンフィギュレーションデバイス６００（図６に示される）を使用してプログラムされる。ピン配列マップは、コンフィギュレーションデバイス６００によって、カテーテル５００のハンドル３２０内に配設されたメモリデバイスに記憶され、後に、カテーテル５００が特定の診断装置に接続されたときに使用され得る。特筆すべきことに、カテーテルのバッチがこのプロセスを使用して製造されるとき、カテーテル電極がカテーテルコネクタの接点に接続される順序は、バッチにわたって異なってもよい。この点に関して、ピン配列マップは、この変動を補償し、バッチ内のカテーテルの正常な動作を確実にする。

いくつかの態様では、コネクタ４００（又は別の要素）の接点４１０に電極をランダムに接続することは、カテーテル５００に対していくつかの構造的影響を及ぼし得る。まず、電極をランダムに接続することにより、結果として、電極はコネクタ４００（又は別の要素）に非標準的な順序で接続されることになり得る。例えば、非標準的な順序とは、カテーテルを利用することを意図された診断装置によってサポートされ得る任意の特定のインターフェース規格に準拠しない順序であり得る。別の例として、非標準的な順序とは、任意の特定の業界全体の及び／又は製造業者特有のインターフェース規格に準拠しない順序であり得る。上述したように、任意のインターフェース規格により、特定の電極からの信号が診断装置の入力チャネル上に配されることが必要となる順序が指定される。信号がその順に配されない限り、装置は、この信号の識別情報を知ることができず、正しく動作することができない。したがって、電極がコネクタの接点（及び／又はスイッチなどの別の構成要素）にランダムに接続されたカテーテルは、カテーテルに追加の特徴部が設けられない限り、適切に機能することができない場合がある。第２に、電極をランダムに接続することは、カテーテルのピン配列マップを記憶するメモリデバイスをカテーテル上に設けることを必要とし得る。上記のように、ピン配列マップは、各電極が接続されている接点を識別し、それによってカテーテルを標準的な医療機器と共に使用することを可能にし得るものである。

図６は、コンフィギュレーションデバイス６００を使用することによってカテーテル５００をプログラミングするためのプロセスを示す略図である。このプロセスによれば、シャフト３１０の遠位端部Ｄは、レセプタクル６１０の中へと挿入され、コネクタ４００はレセプタクル６２０の中へと挿入される。その後、コンフィギュレーションデバイスは、電極３１２と接点４１０との間の接続性を判定するために、カテーテル上で一連の試験を実行する。一連の試験が完了すると、発光ダイオード（ＬＥＤ）６３０は緑色に変化して、コンフィギュレーションデバイス６００を操作しているプラント作業者に、試験シーケンスが完了したことを知らせる。その後、ボタン６４０が押されると、ピン配列マップが生成され、カテーテル５００内（例えば、カテーテルのハンドル内など）に組み込まれたメモリデバイスに記憶される。

図７は、コンフィギュレーションデバイス６００によって生成されるピン配列マップ７００の一例の略図である。図示のように、ピン配列マップ７００は、複数のマッピング７１０を含む。各マッピング７１０は、電極３１２のうちの異なる１つと関連付けられている。更に、各マッピング７１０は、そのマッピングのそれぞれの電極に接続されたコネクタ４００上の接点４１０を識別する。本例では、ピン配列マップ７００は表の形式で表されているが、ピン配列マップ７００は、電極３１２のうちのそれぞれ１つに接続されているそれぞれの接点４１０を識別することが可能な任意の好適な種類のデータ構造であってもよいことが理解されるであろう。更に、図７の例では、各マッピング７１０は表の行として表されているが、マッピング７１０のいずれもが、番号、文字、特殊文字、英数字の文字列、並びに／又は、電極及びその電極が接続されている接点を識別することが可能な任意の他の好適な種類のデータ構造を含んでもよいことが理解されるであろう。

図８は、カテーテル５００にプログラミングするために使用され得るコンフィギュレーションデバイス８００の概略図である。コンフィギュレーションデバイス８００は、コンフィギュレーションデバイス６００と同じか又は同様であってもよい。コンフィギュレーションデバイス８００は、プロセッサ８１０と、シャフトレセプタクル８２０と、コネクタレセプタクル８３０と、入力デバイス８４０と、出力デバイス８５０と、を含み得る。プロセッサ８１０は、例えば、汎用プロセッサ（例えば、ＡＲＭベースのプロセッサ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブル論理デバイス（ＣＰＬＤ）、又はマイクロコントローラのうちの１つ又は２つ以上などの任意の好適な種類の処理回路を含んでよい。シャフトレセプタクル８２０は、カテーテルシャフト３１０の遠位端部Ｄを受容するように配置された任意の好適な種類のレセプタクルであってよい。コネクタレセプタクル８３０は、コネクタ４００に連結されるように配置された任意の好適な種類のコネクタであってよい。入力デバイス８４０は、ボタン、マイクロフォン、キーボード、タッチスクリーン、及び／又は任意の他の好適な種類の入力デバイスのうちの１つ又は２つ以上を含んでよい。出力デバイス８５０は、ディスプレイ、スピーカ、プリンタ、及び／又は任意の他の好適な種類の出力デバイスのうちの１つ又は２つ以上を含んでよい。

図９は、本開示の態様による、シャフトレセプタクル９００の一例を示す概略図である。この例によれば、シャフトレセプタクル９００は、複数のばね荷重式接点９１２を有する接点コーム９１０を含む。ばね荷重式接点９１２は、図示のように、シャフト３１０がシャフトレセプタクル９００内に挿入されると、電極３１２と接触するように配置される。スイッチ９２０は、プロセッサ８１０によって少なくとも部分的に生成される制御信号ＣＴＲＬを介して、プロセッサ８１０によって選択された接点９１２のうちの１つに電圧信号Ｖをルーティングするように構成されている。例えば、第１の制御信号がプロセッサ８１０によってスイッチ９２０に供給されると、スイッチ９２０は信号Ｖを第１の接点９１２にルーティングしてもよい。別の例として、第２の制御信号がプロセッサ８１０によってスイッチ９２０に供給されると、スイッチ９２０は信号Ｖを第２の接点９１２にルーティングしてもよい。更に別の例として、第３の制御信号がプロセッサ８１０によってスイッチ９２０に供給されると、スイッチ９２０は信号Ｖを第３の接点９１２にルーティングしてもよい。この点に関して言えば、スイッチ９２０を使用することによって、プロセッサ８１０は、電極３１２のそれぞれに個別に信号を印加して、その電極に接続された電極ワイヤ３２２を識別してもよい。

図１０は、シャフトレセプタクル９００を使用することによってカテーテル５００のピン配列マップを生成するためのプロセス１０００の一例のフローチャートである。このプロセスは、シャフトレセプタクル９００が配備されるコンフィギュレーションデバイス６００及び８００のうちの１つなど、任意の好適なコンフィギュレーションデバイスによって実行されてよい。

工程１００５において、カテーテル５００は、シャフト３１０をシャフトレセプタクル９００の中へと挿入し、コンフィギュレーションデバイス内に存在するコネクタレセプタクル内にカテーテル５００のコネクタ４００をプラグ接続することによって、コンフィギュレーションデバイスに接続される。

工程１０１０において、まだ選択されていないカテーテル５００の電極３１２が選択される。工程１０１５において、試験信号が、試験されていない電極に印加される。信号は、例えば、電圧信号又は電流信号など、任意の好適な種類の信号であってもよい。

工程１０２０において、選択された電極に接続されているワイヤ３２２が、別のワイヤと切断及び／又は短絡されているかどうかを判定するために、エラーチェックが実行される。エラーチェックを実行することは、試験信号がコネクタ４００の接点４１０のうちの２つ以上に出力されているかどうかを検出することを含み得る。追加的に又は代替的に、エラーチェックを実行することは、印加された信号が接点４１０のうちのいずれにも出力されていないかどうかを検出することを含んでもよい。

工程１０２５において、エラーが検出されたことに応じて、エラーの指示が出力デバイスを介して出力される。例えば、出力デバイスがＬＥＤである場合、出力デバイスは赤色光を発することができる。しかしながら、エラーメッセージを出力することが、音を出力すること、テキストメッセージを出力すること、画像を出力することなどを含む、代替的な実現形態も考えられる。エラーが検出されない場合、プロセスは工程１０３０に進む。

工程１０３０において、ワイヤ３２２のうちの１つを介して選択された電極３１２に接続されたそれぞれの接点４１０が識別される。それぞれの接点４１０は、それぞれの接点上で試験信号が出力されたことを検出することに基づいて識別されてもよい。例えば、試験信号が電圧信号である場合、接点４１０は、試験信号が選択された電極に印加されている間に接点４１０のそれぞれにおける電圧を決定し、その電圧が選択された電極に印加された電圧と実質的に同じ（又は所定の距離内）である接点４１０を識別することによって選択されてもよい。

工程１０３５において、選択された電極を、その電極が接続される接点４１０と関連付けるマッピング７１０が生成される。上記のように、マッピングは、選択された電極が工程１０２５で特定された接点に接続されていることを示す任意の好適な種類の番号、英数字の文字列、データプリミティブ、及び／又はデータ構造を含んでもよい。

工程１０４０において、まだ試験されていない電極３１２がカテーテル５００内に残存しているかどうかが判定される。残存する場合、工程１０１０～１０３５が残りの電極のそれぞれに対して繰り返される。そうでない場合、プロセスは工程１０４５に進む。

工程１０４５において、工程１０１０～１０３５の１回又は２回以上の前の繰り返しの間に生成されたマッピングのそれぞれを含むピン配列マップが生成される。いくつかの実現形態では、ピン配列マップを生成することは、ステップ１０３５で生成された各マッピングを同じデータ構造内にカプセル化することを含み得る。

工程１０５０において、生成されたピン配列マップは、カテーテル５００に組み込まれたメモリデバイスに記憶される。

本例では、電極が接続されている接点４１０を決定するために各電極３１２が個別に試験されるが、そのプロセスが反転される代替的な実現形態も考えられる。そのような例では、信号が出力されるそれぞれの電極を決定するために、各接点４１０に１つずつ信号が印加されてもよい。同様に、接点が２つ以上の電極３１２に（短絡によって）接続されているか、あるいは（断線によって）どの電極３１２にも接続されていないかを判定するために、信号が所与の接点に印加されるたびに、エラーチェックが実行されてもよい。エラーチェックを実行することは、印加された信号が複数の電極３１２に出現するかどうかを判定すること、又は印加された信号が電極３１２のうちのいずれにも出現しないかを判定することのうちの少なくとも一方を含んでもよい。

図１１は、本開示の態様による、シャフトレセプタクル１１００の一例を示す概略図である。この例では、接点コーム９１０は、図示のように抵抗構造体１１１０で置き換えられている。いくつかの実現形態では、抵抗構造体１１１０は、グラファイト、ポリアニリン、又はＰＥＤＯＴなどの材料から作製された長い抵抗器であってもよい。シャフト３１０がシャフトレセプタクル８２０に挿入されると、各電極３１２は、異なる位置で抵抗構造体１１１０と接触し得る。結果として、各電極３１２に印加される電圧は、電極と、電圧が印加される抵抗構造体１１１０の端部との間の距離に比例し得る。具体的に言えば、最も高い電圧は、端部に最も近い電極３１２に印加され得るのに対し、最も低い電圧は、端部から最も遠い電極に印加され得る。本例において抵抗構造体１１１０は単一の抵抗器を含んでいるが、複数の抵抗器が使用される代替的な実現形態も考えられる。例えば、いくつかの実現形態では、抵抗構造体は、一連の抵抗器であってもよく、それにより、シャフト３１０がレセプタクル１１００内に挿入されるとき、各電極３１２が、接合部に設置されたレセプタクル接点を介して、直列の２つの隣接する抵抗器間の異なる接合部に結合される。

図１２は、本開示の態様による、シャフトレセプタクル１１００を使用することによって、カテーテル５００のピン配列マップを生成するためのプロセス１２００の一例のフローチャートである。このプロセス１２００は、シャフトレセプタクル１１００が配備されるコンフィギュレーションデバイス６００及び８００のうちの１つなどのコンフィギュレーションデバイスによって実行されてよい。

工程１２１０において、カテーテル５００は、シャフト３１０をシャフトレセプタクル１１００の中へと挿入し、コンフィギュレーションデバイス内に存在するコネクタレセプタクル内にカテーテル５００のコネクタ４００をプラグ接続することによって、コンフィギュレーションデバイスに接続される。

工程１２２０において、電極３１２がカテーテル５００のシャフト３１０上に配置される順序の指示が取得される。いくつかの実現形態では、指示を取得することは、コンフィギュレーションデバイスのメモリから指示を取り出すことを含み得る。追加的に又は代替的に、指示を取得することは、カテーテル５００又は別のデバイスから指示を取り出すことを含み得る。

いくつかの実現形態において、この指示は、識別子のセットを含んでもよい。図１１に示すように、各識別子は、異なる数を含んでもよい。更に、図１１に示すように、各識別子は、異なる電極に対応してもよい。所与の電極の識別子よりも小さい識別子を有する全ての電極は、所与の電極と比べて、シャフト３１０の遠位端部により近接して配置されてもよい。同様に、所与の電極よりも大きい識別子を有する全ての電極は、所与の電極と比べて、シャフト３１０の遠位端部Ｄから更に離れて配置されてもよい。簡潔に述べると、いくつかの実現形態において、シャフト３１０上の所与の電極３１２の位置は、電極を参照するために使用される識別子に暗黙的に又は明示的に指定されてよい。

追加的に又は代替的に、いくつかの実現形態において、この指示は、電極識別子の順序付けられたリストを含んでもよい。リスト内の各識別子は、異なる電極に対応してもよい。リスト内の各識別子の位置は、シャフト３１０上の識別子の電極３１２の位置に対応し得る。例えば、所与の電極３１２がシャフト３１０の遠位端部Ｄに近くなるほど、電極の識別子はリストの先頭により近くなり得る。

工程１２３０において、シャフトレセプタクル１１００の一部である抵抗構造体１１１０に電圧が印加される。工程１２４０において、接点４１０のそれぞれにおけるそれぞれの信号出力が検出される。より具体的には、いくつかの実現形態では、工程１２３０～１２４０において、接点４１０のそれぞれにおける電圧が測定されている間に、抵抗要素１１１０に電圧が印加されてもよい。容易に理解され得るように、工程１２３０～１２４０は、電極３１２のそれぞれが接続されているそれぞれの接点４１０を識別するために実行されてもよい。

工程１２５０において、電極３１２のそれぞれは、電極がシャフト３１０上に配置されている順序の指示、及び各接点４１０で測定された出力信号の相対的な大きさに基づいて、異なる接点４１０と関連付けられる。その結果、各電極３１２は、電極３１２がワイヤ３２２のうちの１つを介して接続されるそれぞれの接点４１０と関連付けられてもよい。いくつかの実現形態では、工程１２５０において、各電極３１２に対し、電極３１２が接続されているそれぞれの接点４１０を識別する異なるマッピングが生成されてもよい。

いくつかの実現形態では、各電極３１２は、異なる接点４１０と関連付けられてもよい。追加的に又は代替的に、各電極３１２は、シャフト３１０上のその電極３１２の位置と相応する電圧が測定される接点４１０と関連付けられてもよい。その結果、シャフト３１０の遠位端部Ｄにｎ番目に近い各電極３１２は、ｎ番目に低い電圧が測定される接点４１０と関連付けられてもよく、ここでｎは正の整数である。したがって、遠位端部Ｄに最も近い電極３１２は、工程１２４０において最低の電圧が測定される電極と関連付けられてもよく、遠位端部Ｄから最も遠い電極３１２は、最も高い電圧が測定される接点４１０と関連付けられてもよい。

工程１２６０において、電極３１２の各々（又は少なくとも一部）のそれぞれのマッピングを含むピン配列マップが生成される。工程１２７０において、ピン配列マップは、カテーテル５００に組み込まれたメモリデバイスに記憶される。

図１３Ａは、本開示の態様によるシステム１３００の一例の略図である。システム１３００は、図２に示されるシステム２００と同じか又は同様であってもよい。より具体的には、システム１３００は、インターフェースアダプタ１３３０を介してカテーテル１３２０に接続される診断装置１３１０を含んでもよい。

診断装置１３１０は、診断カテーテルを使用して生成される１つ又は２つ以上の信号を受信及び／又は解釈するように配置された任意の好適な種類の装置を含み得る。診断装置１３１０は、例えば、カテーテル位置のＸ、Ｙ、又はＺ座標を計算するＥＣＧモニタ又は３Ｄナビゲーションシステムを含んでもよい。カテーテル１３２０は、Ｂｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ ＮＡＶＩＳＴＡＲ（登録商標）ＴＨＥＲＭＯＣＯＯＬ（登録商標）、Ｂｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ ＬＡＳＳＯ（登録商標）、Ｂｉｏｓｅｎｓｅ ＤＥＣＡＲＡＹ（登録商標）カテーテルなどの任意の好適な種類の診断カテーテルであってよい。インターフェースアダプタ１３３０は、カテーテルから受信された信号が診断装置１３１０の異なる入力チャネル上に提供される順序を変更することにより、カテーテル１３２０の異なる電極（及び他の特徴部）へのアクセスを可能にするために、診断装置１３１０と共に容易に機能するプラグアンドプレイアダプタを含んでもよい。

いくつかの実現形態では、カテーテル１３２０は、図５に示されるカテーテル５００と同じか又は同様であってよい。カテーテル１３２０は、コネクタ１３２２と、複数の電極１３２４と、メモリ１３２６と、を含んでもよい。コネクタ１３２２は、複数の接点を含んでもよい。各接点は、異なるワイヤ（図示せず）を介して複数の電極１３２４のうちの異なる１つにランダムに結合されてよい。メモリ１３２６は、例えば、ＥＥＰＲＯＭ、フラッシュドライブ、又はソリッドステートドライブなどの任意の好適な種類の不揮発性メモリを含んでよい。メモリ１３３５は、カテーテル１３２０のハンドル（図示せず）内に配設されても、カテーテル１３２０の任意の他の部分内に配設されてもよい。メモリ１３３５には、各接点が接続されているそれぞれの電極を識別するピン配列マップ１３２８が記憶されてもよい。

いくつかの実現形態では、ピン配列マップ１３２８は、図７に示すピン配列マップ７００と同じか又は同様であってもよい。いくつかの実現形態では、ピン配列マップ１３２８は、コネクタ１３２２を介して（診断装置１３１０によって）メモリ１３２６から取り出し可能であってもよい。そのような例では、診断装置にピン配列マップ１３２８を提供するだけでなく、診断装置１３１０に電極１３２４からの信号を供給するためにも、同じインターフェース（例えば、コネクタ１３２２）が使用され得る。追加的に又は代替的に、いくつかの実現形態では、ピン配列マップ１３２８は、コネクタ１３２２とは別個のインターフェースを介してメモリ１３２６から取り出し可能であってもよい。追加的に又は代替的に、いくつかの実現形態では、ピン配列マップ１３２８は、図８～図１２のいずれかに関して論じられた方式で生成されてもよい。

インターフェースアダプタ１３３０は、スイッチ１３３１と、入力インターフェース１３３２と、出力インターフェース１３３３と、プロセッサ１３３４と、メモリ１３３５と、を含んでもよい。プロセッサ１３３４は、スイッチ１３３１、入力インターフェース１３３２、出力インターフェース１３３３、及びメモリ１３３５のいずれかに動作可能に連結されてもよい。

スイッチ１３３１は、複数の電気経路のそれぞれを開閉することが可能である電子部品及び／又は回路であってもよい。本例では、スイッチ１３３１は、複数の入力チャネルと、複数の出力チャネルとを含む。入力チャネルのそれぞれは、スイッチ１３３１によってプロセッサ１３３４から受信される１つ又は２つ以上の制御信号に基づいて、スイッチ１３３１によって、出力チャネルのいずれかに選択的に接続され得る。

入力インターフェース１３３２は、任意の好適な種類のコネクタ又はコネクタレセプタクルであってもよい。本例では、入力インターフェース１３３２は、コネクタ１３２２と嵌合するように配置されたコネクタレセプタクルであってもよい。入力インターフェース１３３２は、複数の接点を含んでもよい。これらの接点のそれぞれは、コネクタ１３２２が入力インターフェース１３３２内に挿入されると、コネクタ１３２２内の接点の異なる１つに接続し得る。更に、入力インターフェース１３３２内の接点のそれぞれは、スイッチ１３３１の異なる入力チャネルに接続されてもよい。

出力インターフェース１３３３は、任意の好適な種類のコネクタ又はコネクタレセプタクルであってもよい。本例では、出力インターフェース１３３３は、診断装置１３１０上のコネクタレセプタクルと嵌合するように配置されたコネクタを含む。出力インターフェース１３３３は、複数の接点を含んでもよい。これらの接点のそれぞれは、インターフェースアダプタ１３３０が診断装置１３１０に接続されているときに診断装置１３１０（図示せず）の入力インターフェースの異なる接点に接続してもよい。更に、出力インターフェース１３３３内の接点のそれぞれは、スイッチ１３３１の異なる出力チャネルに接続されてもよい。

プロセッサ１３３４は、汎用プロセッサ（例えば、ＡＲＭベースのプロセッサ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブル論理デバイス（ＣＰＬＤ）、及び／又はその入力チャネルのうちの異なる１つとそれぞれの出力チャネルとの間の複数の電気経路をスイッチが閉鎖するようにさせることが可能な任意の他の回路のうちの１つ又は２つ以上を含んでもよい。

メモリ１３３５は、任意の好適な種類の揮発性及び／又は不揮発性記憶装置を含み得る。本開示の態様によれば、メモリ１３３５は、例えば、ＥＥＰＲＯＭメモリ、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、及び読み出し専用メモリのうちの１つ又は２つ以上を含み得る。システム１３００の動作中、メモリ１３３５は、ピン配列マップ１３２８、ピン配列マップ１３３６、及びスイッチコンフィギュレーションマップ１３３７のうちの１つ又は２つ以上を記憶してもよい。いくつかの実現形態では、ピン配列マップ１３２８は、例えば、インターフェースアダプタ１３３０へのカテーテル１３２０の接続に続いてカテーテル１３２０から取り出された後に、メモリ１３３５内に配置され得る。

図１３Ｂ～図１３Ｃは、本開示の態様による、ピン配列マップ１３２８、ピン配列マップ１３３６、及びスイッチコンフィギュレーションマップ１３３７の例を示す略図である。本実施例では、マップ１３２８、１３３６、及び１３３７のそれぞれは表をなす。しかしながら、マップ１３２８、１３３６、及び１３３７のそれぞれが別の種類のデータ構造として実装され得る代替的な実現形態も考えられる。

ピン配列マップ１３２８は、電極１３２４がコネクタ１３２２の接点に接続される順序を指定する。ピン配列マップ１３２８は、複数のマッピング１３２８ａを含む。各マッピング１３２８ａは、電極１３２４のうちの１つの識別子と、電極が接続されるコネクタ１３２２内のそれぞれの接点の識別子と、を含む。いくつかの実現形態では、電極１３２４のうちのいずれかの識別子は、その電極の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、電極のうちのいずれかの識別子は、電極によって生成される信号の種類の指示、電極の種類の指示、カテーテル１３２０のシャフト上の電極の位置の指示などを含み得る。いくつかの実現形態では、コネクタ１３２２の接点のうちのいずれかの識別子は、特定の接点の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、接点のうちのいずれかの識別子は、その接点と関連付けられた出力チャネルの指示、ピン番号などを含み得る。ピン配列マップ１３２８が、ピン配列マップ１３３６及びスイッチコンフィギュレーションマップ１３３７にどのように関連するかを、図１３Ｂにおいて、コネクタ１３２２内の各接点の識別子によって、括弧内に示すために、カテーテル１３２０がインターフェースデバイス１３３０に連結されたときに、コネクタ１３２２の接点に接続されている入力インターフェース１３３２の接点が識別される。

ピン配列マップ１３３６は、診断装置１３１０によってサポートされるインターフェース規格を指定する。より具体的には、ピン配列マップは、診断装置１３１０が診断の目的で信号を用いることが可能となるように、インターフェースアダプタ１３３０の出力インターフェース１３３３に連結される、診断装置１３１０の入力インターフェース（図示せず）の異なる接点に、電極１３２４からの信号が印加されることが必要となる順序を指定し得る。本例では、ピン配列マップ１３３６は複数のマッピング１３３６ａを含む。各マッピング１３３６ａは、電極１３２４のうちの１つの識別子と、インターフェースアダプタ１３３０が診断装置１３１０によってサポートされるインターフェース規格に準拠するために電極が接続される必要がある、出力インターフェース１３３３内のそれぞれの接点の識別子とを含む。ピン配列マップ１３３６が、ピン配列マップ１３２８及びスイッチコンフィギュレーションマップ１３３７にどのように関連するかを、図１３Ｂにおいて、診断装置１３１０の入力インターフェース内の各接点の識別子の下で、括弧内で示すために、インターフェースデバイス１３３０が診断装置１３１０に連結されているときに、診断装置１３１０の接点に連結されている出力インターフェース１３３３の接点が識別される。

いくつかの実現形態では、ピン配列マップ１３３６の各マッピング１３３６ａにおける電極１３２４のうちのいずれかの識別子は、その電極の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、電極のうちのいずれかの識別子は、電極によって生成される信号の種類、電極の種類の指示、カテーテル１３２０のシャフト上の電極の位置の指示などを含み得る。いくつかの実現形態では、診断装置１３１０の接点の各々の識別子は、その接点の識別情報を暗黙的又は明示的に指示する１つ又は２以上の番号及び／又は記号を含んでもよい。例えば、接点のうちのいずれかの識別子は、接点と関連付けられる診断装置１３１０の入力チャネル、接点と関連付けられる出力チャネル（例えば、カテーテル又はインターフェースアダプタ）、インターフェースアダプタ１３３０の出力インターフェース１３３３内の接点の指示、診断装置１３１０の第１の入力ピンに対応するピン番号、インターフェースアダプタ１３３０が診断装置１３１０に接続されたときに、第１の入力ピンと接触する出力インターフェース１３３３の第２の出力ピンに対応するピン番号などを含み得る。

スイッチコンフィギュレーションマップ１３３７は、ピン配列マップ１３３６によって指定された順序で、電極１３２４からの信号が出力インターフェース１３３３上に出力されるためにスイッチ１３３１が移行する必要がある状態を指定する。より具体的には、スイッチコンフィギュレーションマップ１３３７は、ピン配列マップ１３３６によって電極に対して（暗黙的又は明示的に）指定される出力インターフェース１３３３内の異なる接点へと、電極１３２４の各々からの信号をルーティングするようにスイッチが動作可能である、スイッチ１３３１の状態を指定する。

スイッチコンフィギュレーションマップ１３３７は、複数のマッピング１３３７ａを含む。各マッピング１３３７ａは、スイッチ１３３１の入力チャネルの識別子と、入力チャネルがスイッチ１３３１によって接続される必要があるスイッチ１３３１の出力チャネルの識別子とを含む。以下で更に説明するように、スイッチコンフィギュレーションマップ１３３７は、ピン配列マップ１３２８及びピン配列マップ１３３６のうちの少なくとも一方に基づいて、プロセッサ１３３４によって生成されてもよい。プロセッサ１３３４は、ピン配列マップ１３３６によって電極に対して（暗黙的又は明示的に）指定される出力インターフェース１３３３内の接点へと各電極１３２４からの信号をルーティングするために、スイッチコンフィギュレーションマップ１３３７に従ってスイッチ１３３１を構成してもよい。より具体的には、プロセッサ１３３４は、スイッチコンフィギュレーションマップ１３３７に基づいて、スイッチ１３３１に１つ又は２つ以上の制御信号を生成及び提供することができ、このスイッチコンフィギュレーションマップは、スイッチ１３３１によって受信されたとき、スイッチが入力チャネルの各々を、スイッチコンフィギュレーションマップ１３３７によって識別されたそれぞれの出力チャネルと接続させるようにするものである。

図１４は、本開示の態様による、インターフェースアダプタ１３３０によって実行されるプロセス１４００の一例のフローチャートである。

工程１４１０において、プロセッサ１３３４は、インターフェースアダプタ１３３０が入力インターフェース１３３２を介してカテーテル１３２０に接続されていることを検出する。工程１４２０において、カテーテル１３２０との接続を検出したことに応答して、プロセッサ１３３４は、メモリ１３２６からピン配列マップ１３３６を取り出す。ピン配列マップ１３３６は、カテーテル１３２０のコネクタ１３２２を使用して取り出され得る。しかしながら、ピン配列マップ１３３６が無線インターフェース又は別の有線インターフェースを介して取り出される代替的な実現形態も考えられる。

工程１４３０において、プロセッサ１３３４は、インターフェースアダプタ１３３０が出力インターフェース１３３３を介して診断装置に接続されていることを検出する。工程１４４０において、インターフェースアダプタ１３３０は、診断装置１３１０からピン配列マップ１３３６を取り出す。本例では、ピン配列マップ１３３６は診断装置１３１０から取り出されるが、ピン配列マップ１３３６がメモリ１３３５に予め記憶されている代替的な実現形態も考えられる。

工程１４５０において、プロセッサ１３３４は、ピン配列マップ１３２８及びピン配列マップ１３３６のうちの少なくとも一方に基づいて、スイッチコンフィギュレーションマップ１３３７を生成する。いくつかの実現形態では、スイッチコンフィギュレーションマップ１３３７は、ピン配列マップ１３２８をピン配列マップ１３３６と相互参照することによって生成されてもよい。いくつかの実現形態では、この相互参照は、インターフェースアダプタ１３３０が診断装置１３１０に連結されているときに診断装置１３１０の入力接点がスイッチ１３３１の出力チャネルに接続される順序を示す付加的なデータ構造を使用することによって実行されてもよい。より具体的には、いくつかの実現形態において、ピン配列マップを生成することは、カテーテル１３２０内の各電極１３２４に対して以下のタスク、すなわち、（ａ）電極が接続されているコネクタ１３２２内の第１の接点を識別すること、（ｂ）第１の接点が接続されているスイッチ１３３１の入力チャネルを識別すること、（ｃ）電極が接続される必要がある出力インターフェース１３３３内の第２の接点を識別すること、（ｄ）出力インターフェース１３３３内の第２の接点に接続されているスイッチ１３３１の出力チャネルを識別すること、（ｅ）スイッチ１３３１の識別された入力チャネルをスイッチ１３３１の識別された出力チャネルと関連付けるマッピング１３３７ａを作成すること、及び（ｆ）そのマッピングをスイッチコンフィギュレーションマップ１３３７に含めること、を実行することを含んでもよい。

工程１４６０において、プロセッサ１３３４は、スイッチコンフィギュレーションマップ１３３７に従ってスイッチ１３３１を構成する。より具体的には、インターフェースアダプタ１３３０は、スイッチ１３３１が、スイッチ１３３１内の各出力チャネルを、スイッチコンフィギュレーションマップ１３３７によって識別されるスイッチ１３３１の異なる入力チャネルに接続するようにさせる。いくつかの実現形態では、スイッチを構成することは、スイッチコンフィギュレーションマップ１３３７内のマッピング１３３７ａのそれぞれ１つに対して一度、以下のタスク、すなわち、（ａ）マッピングによって指示された入力チャネルを識別すること、（ｂ）マッピングによって指示された出力チャネルを識別すること、及び（ｃ）スイッチが識別された出力チャネルを識別された入力チャネルに接続するようにさせる制御信号をスイッチ１３３１に送信すること、を実行することを含んでもよい。

プロセス１４００は、単に例として提示されたものである。本例では、スイッチコンフィギュレーションマップはスイッチを再構成するために使用されるが、スイッチコンフィギュレーションマップが生成されないか又は使用されない代替的な実現形態も考えられる。そのような例では、スイッチ１３３１の入力チャネルは、ピン配列マップ１３２８及びピン配列マップ１３３６のうちの少なくとも一方に基づいて、対応する出力チャネルに１対１で接続されてもよい。

図１５Ａは、本開示の態様によるシステム１５００の一例の略図である。システム１５００は、診断装置１５１０とカテーテル１５２０とを含んでもよい。診断装置１５１０は、診断カテーテルを使用して生成される１つ又は２つ以上の信号を受信及び／又は解釈するように配置された任意の好適な種類の装置を含み得る。診断装置１５１０は、ＥＣＧモニタ、又はカテーテル位置のＸ、Ｙ、若しくはＺ座標を計算する３Ｄナビゲーションシステムを含んでもよい。カテーテル１５２０は、Ｂｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ ＮＡＶＩＳＴＡＲ（登録商標）ＴＨＥＲＭＯＣＯＯＬ（登録商標）、Ｂｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ ＬＡＳＳＯ（登録商標）、Ｂｉｏｓｅｎｓｅ ＤＥＣＡＲＡＹ（登録商標）カテーテルなどの任意の好適な種類の診断カテーテルであってよい。いくつかの実現形態では、カテーテル１３２０は、図５に示されるカテーテル５００と同じか又は同様であってよい。

カテーテル１５２０は、スイッチ１５２１と、複数の電極１５２２と、コネクタ１５２３と、プロセッサ１５２４と、メモリ１５２５と、を含んでもよい。プロセッサ１５２４は、スイッチ１５２１、コネクタ１５２３、及びメモリ１５２５のいずれかに動作可能に連結されてもよい。

スイッチ１５２１は、複数の電気経路のそれぞれを開閉することが可能である電子部品及び／又は回路であってもよい。本例では、スイッチ１５２１は、複数の入力チャネルと、複数の出力チャネルとを含む。入力チャネルのそれぞれは、１本又は２本以上のワイヤ（図示せず）を介して異なる電極１５２２に接続されてもよい。更に、入力チャネルのそれぞれは、プロセッサ１５２４から受信される１つ又は２つ以上の制御信号に基づいて、スイッチ１５２１によって、出力チャネルのいずれかに選択的に接続され得る。

コネクタ１５２３は、任意の好適な種類のコネクタを含んでよい。いくつかの実現形態では、コネクタ１５２３は、図４に関して論じられるコネクタ４００と同じか又は同様であってもよい。追加的に又は代替的に、コネクタ１５２３は、複数の接点を含んでもよい。接点は、コネクタ４００の接点４１０と同じか又は同様であってもよい。接点のそれぞれは、スイッチ１５２１の異なる出力チャネルに接続されてもよい。本例では、コネクタがカテーテル１５２０の出力インターフェースとして使用されるが、レセプタクル又は無線出力インターフェースなどの別の種類の出力インターフェースが使用される代替的な実現形態も考えられる。

プロセッサ１５２４は、汎用プロセッサ（例えば、ＡＲＭベースのプロセッサ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブル論理デバイス（ＣＰＬＤ）、及び／又はその入力チャネルのうちの異なる１つとそれぞれの出力チャネルとの間の複数の電気経路をスイッチが閉鎖するようにさせることが可能な任意の他の回路のうちの１つ又は２つ以上を含んでもよい。

メモリ１５２５は、任意の好適な種類の揮発性及び／又は不揮発性記憶装置を含み得る。本開示の態様によれば、メモリ１５２５は、例えば、ＥＥＰＲＯＭメモリ、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、及び読み出し専用メモリのうちの１つ又は２つ以上を含み得る。いくつかの実現形態において、メモリ１５２５は、ピン配列マップ１５２６、ピン配列マップ１５２７、及びスイッチコンフィギュレーションマップ１５２８のうちの１つ又は２つ以上を記憶してもよい。

図１５Ｂ～図１５Ｃは、ピン配列マップ１５２６、ピン配列マップ１５２７、及びスイッチコンフィギュレーションマップ１５２８の例を示す。本実施例では、マップ１５２６、１５２７、及び１５２８のそれぞれは表をなす。しかしながら、マップ１５２６、１５２７、及び１５２８のそれぞれが別の種類のデータ構造として実装され得る代替的な実現形態も考えられる。

ピン配列マップ１５２６は、電極１３２４がスイッチ１５２１の入力チャネルに接続される順序を指定してもよい。ピン配列マップ１５２６は、複数のマッピング１５２６ａを含んでもよい。各マッピング１５２６ａは、電極１５２２のうちの１つを識別し、電極が接続されているスイッチ１５２１（又はカテーテル１５２０の別の要素）の入力チャネルを指示し得る。いくつかの実現形態では、電極１５２２のうちのいずれかの識別子は、その電極の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、電極のうちのいずれかの識別子は、電極によって生成される信号の種類の指示、電極の種類の指示、カテーテル１５２０のシャフト上の電極の位置の指示などを含み得る。いくつかの実現形態では、ピン配列マップ１５２６は、図１～図１２に関連して議論された方式で、生成されメモリ１５２５に記憶され得る。

ピン配列マップ１５２７は、診断装置１５１０によってサポートされるインターフェース規格を指定する。より具体的には、ピン配列マップ１５２７は、診断装置１５１０が診断の目的で信号を用いることが可能となるように、コネクタ１５２３に連結される、診断装置１５１０の入力インターフェース（図示せず）の異なる接点に、電極１５２２からの信号が印加されることが必要となる順序を指定し得る。本例では、ピン配列マップ１５２７は複数のマッピング１５２７ａを含む。各マッピング１５２７ａは、電極１５２２のうちの１つを識別し、電極からの信号を出力する必要がある診断装置１５１０（図示せず）の入力インターフェース内の接点のうちの１つを指示し得る。ピン配列マップ１５２７が、ピン配列マップ１５２６及びスイッチコンフィギュレーションマップ１５２８にどのように関連するかを、図１５Ｃにおいて、診断装置１５１０の入力インターフェース内の各接点の識別子の下で、括弧内で示すために、カテーテル１５２０が診断装置１５１０に連結されているときに、診断装置１５１０の接点に連結されているカテーテル１５２０のコネクタ１５２３の接点が識別される。

いくつかの実現形態では、ピン配列マップ１５２７の各マッピング１５２７ａにおける電極１５２２の各々の識別子は、その電極の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、電極のいずれかの識別子は、電極によって生成される信号の種類の指示、電極の種類の指示、カテーテル１５２０のシャフト上の電極の位置の指示などを含み得る。いくつかの実現形態では、診断装置１５１０の接点入力インターフェースのいずれかの識別子は、接点の識別情報を暗黙的又は明示的に示す１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、接点のうちのいずれかの識別子は、接点と関連付けられるカテーテル１５２０の出力チャネルの指示、診断装置１３１０の入力チャネルの指示、診断装置１３１０の入力チャネルの指示、診断装置１５１０の第１の入力ピンに対応するピン番号、コネクタ１５２３が診断装置１５１０に接続されたときに第１の入力ピンと接触するコネクタ１５２３の第２の出力ピンに対応するピン番号などを含み得る。

スイッチコンフィギュレーションマップ１５２８は、ピン配列マップ１５２７によって指定された順序で、電極からの信号がコネクタ１５２３によって出力されるためにスイッチ１５２１が移行する必要がある状態を指定する。より具体的には、スイッチコンフィギュレーションマップ１５２８は、ピン配列マップ１５２７によって指定されるコネクタ１５２３内の異なる接点へと、電極１５２２の各々からの信号をルーティングするようにスイッチが動作可能である、スイッチ１５２１の状態を指定する。本例では、スイッチコンフィギュレーションマップ１５２８は複数のマッピング１５２８ａを含む。各マッピング１５２８ａは、スイッチ１５３１の入力チャネル、及びその入力チャネルが接続される必要があるスイッチ１５３１のそれぞれの出力チャネルを識別する。

図１６は、本開示の態様による、カテーテル１５２０によって実行されるプロセス１６００の一例のフローチャートである。

工程１６１０において、プロセッサ１５２４は、カテーテル１５２０と診断装置１５１０との間に接続が確立されていることを検出する。いくつかの実現形態において、接続は、コネクタ１５２３が診断装置１５１０にプラグ接続された結果として確立されてもよい。

工程１６２０において、プロセッサ１５２４は、診断装置１５１０からピン配列マップ１５２７を取り出す。本例では、ピン配列マップ１５２７は診断装置１５１０から取り出されるが、ピン配列マップ１５２７がメモリ１５２５に予め記憶されている代替的な実現形態も考えられる。

工程１６３０において、プロセッサ１５２４は、ピン配列マップ１５２６及びピン配列マップ１５２７のうちの少なくとも一方に基づいて、スイッチコンフィギュレーションマップ１５２８を生成する。いくつかの実現形態では、スイッチコンフィギュレーションマップ１５２８は、ピン配列マップ１５２６をピン配列マップ１５２７と相互参照することによって生成されてもよい。いくつかの実現形態では、この相互参照は、カテーテル１５２０が診断装置１５１０に連結されているときに診断装置１５１０の入力接点がスイッチ１５２１の出力チャネルに接続される順序を示す付加的なデータ構造を使用することによって実行されてもよい。より具体的には、いくつかの実現形態において、ピン配列マップを生成することは、カテーテル１５２０内の各電極１５２２に対して一度、以下のタスク、すなわち、（ａ）電極が接続されているスイッチ１５２１の入力チャネルを識別すること、（ｂ）電極が接続される必要があるコネクタ１５２３内の接点を識別すること、（ｄ）第２の接点に接続されているスイッチ１５２１の出力チャネルを識別すること、（ｅ）スイッチ１５２１の識別された入力チャネルをスイッチ１５２１の識別された出力チャネルと関連付けるマッピング１５２８ａを作成すること、及び（ｆ）そのマッピングをスイッチコンフィギュレーションマップ１５２８に含めることと、を実行することを含んでもよい。

工程１６４０において、プロセッサ１５２４は、スイッチコンフィギュレーションマップ１５２８に従ってスイッチ１５２１を構成する。より具体的には、プロセッサ１５２４は、スイッチ１５２１が、その各出力チャネルを、スイッチコンフィギュレーションマップ１５２８によって識別されるスイッチ１５２１の異なる入力チャネルに接続するようにさせてもよい。いくつかの実現形態では、スイッチを構成することは、スイッチコンフィギュレーションマップ１５２８内の各マッピング１５２８ａに対して一度、以下のタスク、すなわち、（ａ）マッピングによって指示されたスイッチ１５２１の入力チャネルを識別すること、（ｂ）マッピングによって指示された出力チャネルを識別すること、及び（ｃ）スイッチ１５２１が識別された出力チャネルを識別された入力チャネルに接続するようにさせる制御信号をスイッチ１５２１に送信すること、を実行することを含んでもよい。

プロセス１６００は、単に例として提示されたものである。本例では、スイッチコンフィギュレーションマップはスイッチを再構成するために使用されるが、スイッチコンフィギュレーションマップが生成されない代替的な実現形態も考えられる。そのような例では、スイッチ１５２１の入力チャネルは、少なくとも、ピン配列マップ１５２６及びピン配列マップ１５２７のうちの少なくとも一方に基づいて、対応する出力チャネルに１対１で接続されてもよい。

図１７は、診断装置において電極（又は信号）を異なる入力チャネルと関連付けるための別の技術を示す略図である。この技術は、診断装置が患者を検査するためにカテーテルと共に使用されている間に、任意の診断装置によって実行され得る。

いくつかの態様では、カテーテルが患者の体内に挿入されると、カテーテルはシース内に収容される。シースは、疼痛を制限しかつ精度を高めるために使用されるカテーテルよりも直径の大きいプラスチック管である。カテーテルは、カテーテルを配備することが必要となる場所（例えば、患者の心臓）に到達するまで、シース内に滞在する。この時点で、電極を収容したカテーテルの端部が、その場所に進入するように、シースから摺動される。電極はカテーテルの端部上に一列に配置されているため、それらは次々にシースから退出する。各電極がシースから退出すると、その電極によって提供される信号の値が変化する。したがって、電極によって提供される信号が変化する順序は、電極がカテーテル上に配置されている順序と一致する。したがって、信号が変化する順序を監視することにより、各信号を生成した電極を特定することが可能である。

図１７に、最初はシース１７２０内に完全に収容されているカテーテル１７１０が示されている。この実施例の目的のために、シース１７２０は、カテーテルを配備する必要がある場所（例えば、心腔）まで挿入されている。カテーテル１７１０は、シャフト上に配設された複数の電極１７１２を含む。シャフトがシース１７２０から外に摺動されると、電極１７１２は、シースを次々に抜け出す。

時間ｔ＝０において、全ての電極１７１２がシース１７２０内に位置し、診断装置は電極１７１２のそれぞれからそれぞれの信号を受信する。各信号は、診断装置の異なる入力チャネル上で受信される。電極から受信された信号がプロットＰ０に示されている。

時間ｔ＝１において、第１の電極１７１２がシース１７２０から抜け出し、シース１７２０を取り囲む環境（例えば、患者の組織など）と接触する。結果として、この電極によって提供される信号が変化する（例えば、その値が増加する）。その変化がプロットＰ１に示されている。診断装置は、これがシース１７２０からカテーテル１７１０が抜け出す間に発生する第１の信号変化であることを検出し、信号が受信された入力チャネルをカテーテル１７１０上の第１の電極（例えば、カテーテルの遠位端部Ｄに最も近い電極）と関連付ける。

時間ｔ＝２において、第２の電極１７１２がシース１７２０から抜け出し、シース１７２０を取り囲む環境（例えば、患者の組織など）と接触する。結果として、この電極によって提供される信号が変化する（例えば、その値が増加する）。その変化がプロットＰ２に示されている。診断装置は、これがシース１７２０からカテーテル１７１０が抜け出す間に発生する第２の信号変化であることを検出し、変化した信号が受信された入力チャネルをカテーテル１７１０上の第２の電極１７１２（例えば、カテーテルの遠位端部Ｄに２番目に近い電極）と関連付ける。

時間ｔ＝３において、第３の電極１７１２がシース１７２０から抜け出し、シース１７２０を取り囲む環境（例えば、患者の組織など）と接触する。その変化がプロットＰ３に示されている。診断装置は、これがシース１７２０からカテーテル１７１０が抜け出す間に発生する第３の信号変化であることを検出し、変化した信号が受信された入力チャネルをカテーテル１７１０上の第３の電極１７１２（例えば、カテーテルの遠位端部Ｄに３番目に近い電極）と関連付ける。

時間ｔ＝４において、第４の電極１７１２がシース１７２０から抜け出し、シース１７２０を取り囲む環境（例えば、患者の組織など）と接触する。結果として、第４の電極によって提供される信号が変化する（例えば、その値が増加する）。その変化がプロットＰ４に示されている。診断装置は、これがシース１７２０からカテーテル１７１０が抜け出す間に発生する第２の信号変化であることを検出し、変化した信号が受信された入力チャネルをカテーテル１７１０上の第４の電極１７１２（例えば、カテーテルの遠位端部Ｄに４番目に近い電極）と関連付ける。

図１８は、本開示の態様によるプロセス１８００の一例のフローチャートである。プロセス１８００は、図１７に関して上述した技術を実現するものであり、カテーテル１７１０に接続された診断装置によって実行され得る。

工程１８１０において、電極１７１２がカテーテル１７１０のシャフト上に配置される順序の指示が取得される。いくつかの実現形態において、この指示は、識別子のセットを含んでもよい。図１７に示すように、各識別子は、異なる数を含んでもよい。所与の電極の識別子よりも小さい識別子を有する全ての電極は、所与の電極と比べて、カテーテル１７１０のシャフトの遠位端部により近接して配置されてもよい。同様に、所与の電極の識別子よりも大きい識別子を有する全ての電極は、所与の電極と比べて、カテーテル１７１０の遠位端部Ｄからより遠くに配置されてもよい。追加的に又は代替的に、いくつかの実現形態において、この指示は、電極識別子の順序付けられたリストを含んでもよい。リスト内の各識別子は、異なる電極に対応してもよい。リスト内の各識別子の位置は、カテーテル１７１０のシャフト上の識別子の電極１７１２の位置に対応し得る。例えば、所与の電極１７１２がカテーテル１７１０のシャフトの遠位端部Ｄに近くなるほど、電極の識別子はリストの先頭により近くなり得る。

工程１８２０において、診断装置のそれぞれの入力チャネルにまだ関連付けられていないカテーテル１７１０の遠位端部Ｄに最も近い電極１７１２が識別される。工程１８３０において、診断装置の入力チャネルのうちの１つにおいて受信された信号の値の変化が検出される。この変化は、信号の値の増加又は減少のいずれかを含み得る。追加的に又は代替的に、いくつかの実現形態において、この変化は、信号の値が閾値を交差したこと及び／又は所定の時間期間にわたって安定であることに応答して検出されてもよい。

工程１８４０において、信号の変化が検出された入力チャネルが、工程１８２０で識別された電極１７１２と関連付けられる。いくつかの実現形態では、電極１７１２を入力チャネルと関連付けることは、電極１７１２が入力チャネルに接続されていることを示すマッピングを生成することを含み得る。このマッピングは、任意の好適な種類の番号、文字列、及び／又はデータ構造を含み得る。いくつかの実現形態において、このマッピングは、工程１８２０で識別された電極１７１２の第１の識別子と、信号の変化が検出されるプロセス１８００を実行する装置の入力チャネルの第２の識別子とを含んでもよい。

いくつかの実現形態では、電極１７１２のうちのいずれかの識別子は、その電極の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、電極のうちのいずれかの識別子は、電極によって生成される信号の種類の指示、電極の種類の指示、カテーテル１７１０のシャフト上の電極の位置の指示などを含み得る。いくつかの実現形態では、診断装置の入力チャネルのうちのいずれかの識別子は、特定の接点の識別情報を暗黙的又は明示的に指示する１つ又は２つ以上の番号及び／又は記号を含んでもよい。例えば、入力チャネルのうちのいずれかの識別子は、入力チャネル番号の指示、カテーテル１７１０が診断装置にプラグ接続されるときに入力チャネルに接続されるカテーテル１７１０の出力チャネルの指示、診断装置の第１の入力ピンに対応するピン番号、カテーテル１７１０が診断装置に接続されたときに、第１の入力ピンと接触するカテーテル１７１０の第２の出力ピンに対応するピン番号などを含み得る。

工程１８５０において、それぞれの入力チャネルとまだ関連付けられていない電極１７１２が残存しているかどうかが判定される。このような電極が残存する場合、工程１８２０～１８４０が別の電極に対して再び繰り返される。このような電極が残存しない場合、工程１８６０において、工程１８２０～１８４０で生成された各マッピングをカプセル化するピン配列表が生成される。工程１８７０において、ピン配列表は、カテーテル１７１０に組み込まれたメモリデバイスに記憶される。

本開示の態様によれば、図１７～図１８に関連して議論された技術は、カテーテル１７１０が一体型メモリデバイスを含むことを必要としないため、有利となり得る。むしろ、必要に応じて、この技術は、患者を診断するためにカテーテル１７１０が診断装置と共に使用されるたびに、ピン配列マップが診断装置によって動的に生成されることを可能にする。したがって、図１７～図１８のプロセスに関して議論された技術は、電極がランダムに接続されたカテーテル（例えば、ランダムピン配列式カテーテル）が、例えば、集積メモリデバイス、集積コントローラ、及び／又は集積スイッチなど、それらのカテーテル内に追加のハードウェアを組み込むことなしに使用されることを可能にする。

追加的に又は代替的に、いくつかの実現形態では、コンフィギュレーションデバイス８００などのコンフィギュレーションデバイスが、図１７～図１８に関連して議論された技術を用いて、カテーテルのためのピン配列マップを生成し、カテーテルに組み込まれたメモリデバイスにそのピン配列マップを記憶するように適合されてもよい。より具体的には、コンフィギュレーションデバイスは、エンクロージャと、カテーテルレセプタクル（例えば、ホール）と、カテーテルのコネクタ用のレセプタクルと、本開示で配設される無線送信機と、を含み得る。カテーテルの電極がランダムに接続された後、カテーテルはシース内に配置され、シースと共にシャフトレセプタクルに挿入され得る。シース及びカテーテルが、レセプタクルを通じてコンフィギュレーションデバイスのエンクロージャ内に挿入された後、電極を収容するカテーテルの端部がシースから外に摺動され得る。電極はカテーテルの端部上に一列に配置されているため、それらは次々にシースから退出し得る。各電極がシースから退出すると、その電極はアンテナとして機能し、無線送信機によって送信されている無線信号をピックアップすることができる。その結果、コネクタレセプタクルにおいてその電極によって提供される信号の値が変化し得る。その後、電極によって提供される信号が変化する順序を監視することによって、コンフィギュレーションデバイスは、図１８のプロセスで論じられた方式でピン配列マップを生成し、カテーテルに組み込まれたメモリデバイス内にそのピン配列マップを記憶してもよい。追加的に又は代替的に、いくつかの実現形態において、カテーテルは、シースなしにコンフィギュレーションデバイス内に挿入されてもよい。

図１９は、本開示の態様によるプロセス１９００の別の例のフローチャートである。プロセス１９００は、カテーテル及び／又は任意の他の好適な種類の装置に接続された診断装置によって実行され得る。

工程１９０５において、診断装置は、カテーテルがその診断装置に接続されていることを検出する。工程１９１０において、診断装置は、カテーテルの識別子を取り出す。工程１９１５において、カテーテルがランダムピン配列式カテーテルであるかどうかが識別子に基づいて判定される。本開示の態様によれば、ランダムピン配列式カテーテルとは、その電極が、プロセス１９００を実行する装置（及び／又はカテーテルの使用が意図される別の装置）によってサポートされているインターフェース規格に準拠しないコネクタ及び／又はカテーテルの異なる接点にランダムに接続されているカテーテルである。カテーテルがランダムなピン配列式カテーテルではない場合、プロセス１９００は終了され、その後、診断装置は、カテーテルを周知の様式で使用し始める。カテーテルがランダムピン配列式カテーテルである場合、プロセスは工程１９２０に進む。

工程１９２０において、カテーテルに組み込まれたメモリデバイスから、カテーテル内の複数の電極のそれぞれをカテーテルのそれぞれの出力チャネル（例えば、カテーテルのコネクタ内の接点）と関連付けるピン配列マップを取り出す試行が診断装置によって行われる。試行が成功した場合、プロセス１９００は終了され、その後、診断装置は、ピン配列表と併せてカテーテルを使用し始める。試行が成功しない場合、プロセスは工程１９２５に進む。

工程１９２５において、診断装置は、複数の電極から受信した信号を監視し始め、カテーテルのピン配列マップを生成する。上述のように、ピン配列マップは、複数のマッピングを含み得る。各マッピングは、診断装置上の異なる入力チャネル、及びそのチャネルに接続されたカテーテルの電極を識別し得る。ピン配列マップは、図１８に関して上述されたプロセス１８００に従って生成されてもよい。

工程１９３０において、ピン配列表は、カテーテルに組み込まれたメモリデバイスに記憶される。その結果、次回にカテーテルが診断装置にプラグ接続されると、カテーテルは、工程１９２５を再び実行する必要なく使用され得る。更に、ピン配列表がカテーテルに記憶された後、カテーテルは、工程１９２５及び／又はプロセス１８００をそれ自体で実行する能力を潜在的に欠く、より安価な診断装置上で使用されてもよい。

図１～図１９は、あくまで一例として提示されたものである。本開示全体を通じた様々な実施例において、ランダムピン配列式カテーテルはコネクタを介して診断装置に接続されているが、任意の好適な種類の接続インターフェースが、代わりにランダムピン配列式カテーテルによって使用され得ることが理解されるであろう。したがって、上述のランダムピン配列式カテーテルは、任意の好適な種類の接続インターフェース（例えば、有線又は無線、雄型、又は雌型など）を使用してインターフェースデバイス及び／又は診断装置に接続することができる。無線接続インターフェースが使用される場合、上述のピン配列マップは、コネクタ接点の代わりに無線チャネル及び／又は仮想チャネルを識別することができる。更に、ピン配列マップは任意の好適な様式で実装され得る。本開示全体にわたる実施例において、複数のマッピングが同じデータ構造にカプセル化されているが、各マッピングが残りの部分とは別個に記憶される代替的な実現形態も考えられる。例えば、各マッピングは、同じファイルシステムディレクトリ内に別々のファイルとして記憶されてもよい。更に、本開示は、マッピングによって表される情報を符号化するための任意の特定の技術に限定されない。上記の例では、各マッピングは２つの識別子を含んでいるが、各マッピングが、２つの識別子が符号化されている単一の番号及び／又は文字列からなる代替的な実現形態も考えられる。これらの図に関して論じられた要素の少なくとも一部は、異なる順序で配列され、組み合わされ、かつ／又は完全に省略されてもよい。本明細書に記載される実施例の提供、並びに「例えば、「例えば～のような」、「例えば」、「を含む」、「いくつかの態様では」、「いくつかの実現形態では」などのように表現された項目の提供は、開示される主題を特定の実施例に限定するものとして解釈されるべきではないことが理解されるであろう。

本発明を詳細に説明してきたが、当業者は、本開示を考慮すると、本明細書に記載される発明概念の趣旨から逸脱することなく、本発明に修正を加えることができることを理解するであろう。したがって、本発明の範囲は、例示及び説明された特定の実施形態に限定されることを意図しない。

〔実施の態様〕
（１） カテーテルであって、
複数の第１の接点と１つ又は２つ以上の第２の接点とを含むコネクタと、
複数の電極を含むシャフトであって、各電極が前記複数の第１の接点のうちの異なる１つに連結されている、シャフトと、
前記第２の接点のうちの少なくとも１つに連結されたメモリであって、
前記複数の電極が前記複数の第１の接点に連結される順序を識別するピン配列マップを記憶し、かつ
前記コネクタが外部デバイスに連結された後に、前記第２の接点のうちの１つ又は２つ以上を介して、前記ピン配列マップを前記外部デバイスに提供するように構成されている、メモリと、を備える、カテーテル。
（２） 前記複数の電極は、前記カテーテルの使用性を確保するために、前記ピン配列マップによって識別されるランダムな順序で前記複数の第１の接点に連結されている、実施態様１に記載のカテーテル。
（３） 前記複数の電極は、前記カテーテルの使用性を確保するために、前記ピン配列マップによって識別される非標準的な順序で前記複数の第１の接点に連結されている、実施態様１に記載のカテーテル。
（４） 前記シャフトに連結されたハンドルを更に備え、前記メモリは前記ハンドルの内側に配設されている、実施態様１に記載のカテーテル。
（５） 前記メモリは、前記第２の接点のうちの１つ又は２つ以上を介して前記ピン配列マップを受信するように更に構成されている、実施態様１に記載のカテーテル。

（６） 前記ピン配列マップは複数のマッピングを含み、各マッピングは、前記複数の電極のうちの異なる１つと、前記電極が連結されている前記第１の接点とを識別する、実施態様１に記載のカテーテル。
（７） カテーテルであって、
複数の入力チャネルと複数の出力チャネルとを含むスイッチと、
複数の接点を含むコネクタであって、前記接点のそれぞれが、前記スイッチの前記出力チャネルのうちの異なる１つに連結されている、コネクタと、
複数の電極を含むシャフトであって、各電極は、前記スイッチの前記複数の入力チャネルのうちの異なる１つに連結されている、シャフトと、
前記複数の電極が前記スイッチの前記複数の入力チャネルに連結される第１の順序を識別する第１のピン配列マップを記憶するように構成されたメモリと、
前記メモリ及び前記スイッチに連結されたプロセッサであって、前記第１のピン配列マップに基づいて前記スイッチを第１の状態から第２の状態に遷移させるように構成されており、前記第２の状態は、少なくとも１つの外部デバイスに対応する第２の順序で前記複数の電極を前記複数の接点に連結するように前記スイッチが配置される状態である、プロセッサと、を備える、カテーテル。
（８） 前記複数の電極は、前記カテーテルの使用性を確保するために、前記第１のピン配列マップによって識別されるランダムな順序で前記複数の入力チャネルに連結されている、実施態様７に記載のカテーテル。
（９） 前記複数の電極は、前記カテーテルの使用性を確保するために、前記第１のピン配列マップによって識別される非標準的な順序で前記複数の接点に連結されている、実施態様７に記載のカテーテル。
（１０） 前記第１のピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極が連結されている前記入力チャネルを識別する、実施態様７に記載のカテーテル。

（１１） 前記スイッチを前記第１の状態から前記第２の状態に遷移させることは、
外部デバイスによってサポートされるインターフェース規格を指示する第２のピン配列マップを取得することと、
前記第１のピン配列マップ及び前記第２のピン配列マップに基づいて、前記スイッチの前記第２の状態を表すデータ構造を生成することであって、前記データ構造は複数の部分を含み、各部分は、前記スイッチの異なる入力チャネル、及び前記スイッチが前記第２の状態へと遷移されるときに前記入力チャネルに接続されるそれぞれの出力チャネルを識別する、ことと、
前記スイッチによって受信されたときに前記スイッチを前記第２の状態に遷移させる１つ又は２つ以上の制御信号を、前記データ構造に基づいて前記スイッチに提供することと、を含む、実施態様７に記載のカテーテル。
（１２） 前記第２のピン配列マップを取得することは、前記メモリから前記第２のピン配列マップを取り出すことを含む、実施態様１１に記載のカテーテル。
（１３） 前記第２のピン配列マップを取得することは、前記コネクタが前記外部デバイスに連結されているときに、前記外部デバイスから前記第２のピン配列マップを取り出すことを含む、実施態様１１に記載のカテーテル。
（１４） カテーテルを構成するための方法であって、
前記カテーテルのシャフトを配備位置に挿入することであって、前記シャフトは、前記シャフト上に線形順序で配設された複数の電極を含む、ことと、
前記配備位置に前記カテーテルを挿入する間に発生する複数の信号変化を検出することであって、各信号変化は、前記電極のうちの１つから複数のチャネルのうちの対応する１つにおいて受信される異なる信号の値の変化である、ことと、
前記信号変化が検出される時間的な順序に基づいて、前記電極のそれぞれを前記複数のチャネルのうちの異なる１つと関連付けるピン配列マップを生成することと、を含む、方法。
（１５） 前記電極が前記シャフト上に配置される前記順序の指示を受信することを更に含み、前記ピン配列マップは更に、前記電極が前記シャフト上に配置される前記順序に基づいて生成される、実施態様１４に記載の方法。

（１６） 前記ピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極によって生成された前記信号が受信される、前記複数のチャネルのうちの前記対応する１つを識別する、実施態様１４に記載の方法。
（１７） 前記ピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極が連結されているそれぞれの接点を識別する、実施態様１４に記載の方法。
（１８） 前記カテーテルに組み込まれているメモリに前記ピン配列マップを記憶することを更に含む、実施態様１４に記載の方法。
（１９） 前記配備位置は、患者の身体の内側にあり、
各信号変化は、異なる電極が前記患者の組織と接触することに応答して引き起こされる、実施態様１４に記載の方法。
（２０） 前記ピン配列マップに基づいて、前記患者の状態の指示を出力することを更に含む、実施態様１９に記載の方法。

Claims (18)

1. カテーテルであって、
   複数の第１の接点と１つ又は２つ以上の第２の接点とを含むコネクタと、
   複数の電極を含むシャフトであって、各電極が前記複数の第１の接点のうちの異なる１つに連結されている、シャフトと、
   前記第２の接点のうちの少なくとも１つに連結されたメモリであって、
   前記複数の電極が前記複数の第１の接点に連結される順序を識別するピン配列マップを記憶し、かつ
   前記コネクタが外部デバイスに連結された後に、前記第２の接点のうちの１つ又は２つ以上を介して、前記ピン配列マップを前記外部デバイスに提供するように構成されている、メモリと、を備える、カテーテル。
2. 前記複数の電極は、前記カテーテルの使用性を確保するために、前記ピン配列マップによって識別されるランダムな順序で前記複数の第１の接点に連結されている、請求項１に記載のカテーテル。
3. 前記複数の電極は、前記カテーテルの使用性を確保するために、前記ピン配列マップによって識別される非標準的な順序で前記複数の第１の接点に連結されている、請求項１に記載のカテーテル。
4. 前記シャフトに連結されたハンドルを更に備え、前記メモリは前記ハンドルの内側に配設されている、請求項１に記載のカテーテル。
5. 前記メモリは、前記第２の接点のうちの１つ又は２つ以上を介して前記ピン配列マップを受信するように更に構成されている、請求項１に記載のカテーテル。
6. 前記ピン配列マップは複数のマッピングを含み、各マッピングは、前記複数の電極のうちの異なる１つと、前記電極が連結されている前記第１の接点とを識別する、請求項１に記載のカテーテル。
7. カテーテルであって、
   複数の入力チャネルと複数の出力チャネルとを含むスイッチと、
   複数の接点を含むコネクタであって、前記接点のそれぞれが、前記スイッチの前記出力チャネルのうちの異なる１つに連結されている、コネクタと、
   複数の電極を含むシャフトであって、各電極は、前記スイッチの前記複数の入力チャネルのうちの異なる１つに連結されている、シャフトと、
   前記複数の電極が前記スイッチの前記複数の入力チャネルに連結される第１の順序を識別する第１のピン配列マップを記憶するように構成されたメモリと、
   前記メモリ及び前記スイッチに連結されたプロセッサであって、前記第１のピン配列マップに基づいて前記スイッチを第１の状態から第２の状態に遷移させるように構成されており、前記第２の状態は、少なくとも１つの外部デバイスに対応する第２の順序で前記複数の電極を前記複数の接点に連結するように前記スイッチが配置される状態である、プロセッサと、を備える、カテーテル。
8. 前記複数の電極は、前記カテーテルの使用性を確保するために、前記第１のピン配列マップによって識別されるランダムな順序で前記複数の入力チャネルに連結されている、請求項７に記載のカテーテル。
9. 前記複数の電極は、前記カテーテルの使用性を確保するために、前記第１のピン配列マップによって識別される非標準的な順序で前記複数の接点に連結されている、請求項７に記載のカテーテル。
10. 前記第１のピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極が連結されている前記入力チャネルを識別する、請求項７に記載のカテーテル。
11. 前記スイッチを前記第１の状態から前記第２の状態に遷移させることは、
    外部デバイスによってサポートされるインターフェース規格を指示する第２のピン配列マップを取得することと、
    前記第１のピン配列マップ及び前記第２のピン配列マップに基づいて、前記スイッチの前記第２の状態を表すデータ構造を生成することであって、前記データ構造は複数の部分を含み、各部分は、前記スイッチの異なる入力チャネル、及び前記スイッチが前記第２の状態へと遷移されるときに前記入力チャネルに接続されるそれぞれの出力チャネルを識別する、ことと、
    前記スイッチによって受信されたときに前記スイッチを前記第２の状態に遷移させる１つ又は２つ以上の制御信号を、前記データ構造に基づいて前記スイッチに提供することと、を含む、請求項７に記載のカテーテル。
12. 前記第２のピン配列マップを取得することは、前記メモリから前記第２のピン配列マップを取り出すことを含む、請求項１１に記載のカテーテル。
13. 前記第２のピン配列マップを取得することは、前記コネクタが前記外部デバイスに連結されているときに、前記外部デバイスから前記第２のピン配列マップを取り出すことを含む、請求項１１に記載のカテーテル。
14. カテーテルを構成するための方法であって、
    前記カテーテルのシャフトをシャフトレセプタクルに挿入することであって、前記シャフトは、前記シャフト上に線形順序で配設された複数の電極を含む、ことと、
    前記シャフトレセプタクルに前記カテーテルを挿入する間に発生する複数の信号変化を検出することであって、各信号変化は、前記電極のうちの１つから複数のチャネルのうちの対応する１つにおいて受信される異なる信号の値の変化である、ことと、
    前記信号変化が検出される時間的な順序に基づいて、前記電極のそれぞれを前記複数のチャネルのうちの異なる１つと関連付けるピン配列マップを生成することと、を含む、方法。
15. 前記電極が前記シャフト上に配置される前記順序の指示を受信することを更に含み、前記ピン配列マップは更に、前記電極が前記シャフト上に配置される前記順序に基づいて生成される、請求項１４に記載の方法。
16. 前記ピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極によって生成された前記信号が受信される、前記複数のチャネルのうちの前記対応する１つを識別する、請求項１４に記載の方法。
17. 前記ピン配列マップは複数の部分を含み、各部分は、異なる電極、及び前記電極が連結されているそれぞれの接点を識別する、請求項１４に記載の方法。
18. 前記カテーテルに組み込まれているメモリに前記ピン配列マップを記憶することを更に含む、請求項１４に記載の方法。

Images