JP7228120B2 - Light irradiation device - Google Patents

Light irradiation device Download PDF

Info

Publication number
JP7228120B2
JP7228120B2 JP2021093387A JP2021093387A JP7228120B2 JP 7228120 B2 JP7228120 B2 JP 7228120B2 JP 2021093387 A JP2021093387 A JP 2021093387A JP 2021093387 A JP2021093387 A JP 2021093387A JP 7228120 B2 JP7228120 B2 JP 7228120B2
Authority
JP
Japan
Prior art keywords
layer
light
semiconductor layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021093387A
Other languages
Japanese (ja)
Other versions
JP2021129121A (en
Inventor
竹夫 松島
真典 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2021093387A priority Critical patent/JP7228120B2/en
Publication of JP2021129121A publication Critical patent/JP2021129121A/en
Application granted granted Critical
Publication of JP7228120B2 publication Critical patent/JP7228120B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光照射装置に関する。 The present invention relates to a light irradiation device.

近年、放電ランプに代えて、LED等の固体光源素子を用いた光照射装置の用途が拡大している。このような光照射装置は、例えば複数のLED素子を用いて光源部が構成されている。 In recent years, the use of light irradiation devices using solid-state light source elements such as LEDs is expanding in place of discharge lamps. In such a light irradiation device, for example, a light source section is configured using a plurality of LED elements.

放電ランプは光源面積あたりの光度が高く、高い輝度が実現される。これに対し、LED等の固体光源素子は、放電ランプに比べると輝度が低く、更に面発光であるために輝度を上げるのが原理的に難しいという課題を有している。 The discharge lamp has a high luminous intensity per light source area and achieves high brightness. On the other hand, a solid-state light source element such as an LED has a lower brightness than a discharge lamp, and since it is surface emitting, it is difficult in principle to increase the brightness.

例えば、下記特許文献1には、放電ランプを用いた場合に輝度を高める技術が開示されている。この放電ランプは、光源体の背面側に楕円反射鏡を設けており、楕円反射鏡の第一焦点に光源体を配置させ、第二焦点側に光を集光させる構成である。光源体の前方側には球面反射鏡が設けられており、光源体の前方に射出された光は、球面反射鏡を介して再び輝点に戻される。このような構成により、光源体からの全ての光が楕円反射鏡を介して第二焦点に集められ、これによって同一視角内に全ての射出光を集めることができ、高輝度化が実現できる。 For example, Patent Literature 1 below discloses a technique for increasing luminance when a discharge lamp is used. This discharge lamp has an ellipsoidal reflector on the back side of the light source, and the light source is arranged at the first focal point of the ellipsoidal reflector, and light is condensed on the second focal point. A spherical reflecting mirror is provided on the front side of the light source body, and the light emitted forward of the light source body is returned to the bright spot again via the spherical reflecting mirror. With such a configuration, all the light from the light source is collected at the second focal point via the ellipsoidal reflecting mirror, whereby all the emitted light can be collected within the same viewing angle, and high brightness can be achieved.

特開平6-250288号公報JP-A-6-250288

しかし、上記特許文献1の方法は、光源がLED素子などの固体光源素子である場合には、面発光をするために採用することができない。本発明は、半導体発光素子を含み、従来よりも輝度の高い光照射装置を実現することを目的とする。 However, the method of Patent Document 1 cannot be used for surface emission when the light source is a solid-state light source element such as an LED element. An object of the present invention is to realize a light irradiation device including a semiconductor light emitting device and having higher luminance than conventional ones.

本発明に係る光照射装置は、半導体発光素子を含む。
前記半導体発光素子は、
基板と、
前記基板の上層に形成された、n型又はp側の第一半導体層、活性層、及び前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層と、
前記第一半導体層と電気的に接続された、前記活性層から射出される光と同波長の光を吸収する材料からなる光吸収電極と、
前記基板の面のうちの前記半導体層とは反対側に位置する面、又は前記半導体層の面のうちの前記基板とは反対側に位置する面のいずれかの面で構成されている光取り出し面の上層であって、前記光吸収電極に対して前記基板の面に直交する方向に対向する位置に形成された、前記活性層から射出される光と同波長の光を反射する材料からなる反射層と、を備える。
前記光照射装置は、更に、前記半導体発光素子の前記光取り出し面に直交する軸を取り囲むように配置されて、前記光取り出し面から射出された光の一部を前記反射層に戻すためのミラー部を備える。
A light irradiation device according to the present invention includes a semiconductor light emitting device.
The semiconductor light emitting device is
a substrate;
a semiconductor layer formed on the substrate and including a first semiconductor layer of n-type or p-side, an active layer, and a second semiconductor layer having a conductivity type different from that of the first semiconductor layer;
a light absorbing electrode made of a material that absorbs light having the same wavelength as the light emitted from the active layer, the light absorbing electrode being electrically connected to the first semiconductor layer;
Light extraction configured by either a surface of the substrate located on the opposite side to the semiconductor layer or a surface of the semiconductor layer located on the opposite side to the substrate. It is an upper layer of the surface and is formed of a material that reflects light of the same wavelength as light emitted from the active layer, which is formed at a position facing the light-absorbing electrode in a direction orthogonal to the surface of the substrate. and a reflective layer.
The light irradiation device is further arranged so as to surround an axis orthogonal to the light extraction surface of the semiconductor light emitting element, and is a mirror for returning part of the light emitted from the light extraction surface to the reflection layer. have a department.

半導体発光素子は、半導体層に電流を供給するための電極を必要とする。第一半導体層に電気的に接続される電極は、接触抵抗の低減、材料の安定性などの観点から材料が選択される。ただし、このような材料は、活性層から射出される光と同波長の光を吸収してしまうものが多い。一例として、このような電極はAu、又はAuを含む合金が用いられる。このように、活性層から射出される光と同じ波長の光を吸収する電極を、本明細書では「光吸収電極」と呼ぶ。 A semiconductor light emitting device requires an electrode for supplying current to the semiconductor layer. A material for the electrode electrically connected to the first semiconductor layer is selected from the viewpoint of reduction in contact resistance, stability of the material, and the like. However, many of such materials absorb light of the same wavelength as the light emitted from the active layer. As an example, such an electrode is made of Au or an alloy containing Au. In this specification, an electrode that absorbs light having the same wavelength as light emitted from the active layer is referred to as a "light absorbing electrode".

光吸収電極を有する半導体発光素子においては、光取り出し面において、当該面に直交する方向に対向する位置に光吸収電極が形成されている領域が非発光領域となる。このため、従来の発光素子においては、光取り出し面全体を発光させることができない。 In a semiconductor light-emitting device having a light-absorbing electrode, a non-light-emitting region is a region on the light-extracting surface where the light-absorbing electrode is formed at a position facing the surface in a direction orthogonal to the surface. Therefore, in the conventional light emitting device, the entire light extraction surface cannot emit light.

ところで、半導体発光素子は、所定のケースに収容されたり、射出された光を利用する対象となるアプリケーションに光を導くための種々の光学系と組み合わせられて利用される。このため、半導体発光素子が通常状態で利用される際、活性層から射出された光の一部が、これらのケースや光学系の表面で反射される。この反射光は、半導体発光素子の光取り出し面側へと導かれる戻り光を構成する。 By the way, a semiconductor light emitting device is housed in a predetermined case or used in combination with various optical systems for guiding light to an application that uses the emitted light. Therefore, when the semiconductor light emitting device is used in a normal state, part of the light emitted from the active layer is reflected by the surfaces of the case and the optical system. This reflected light constitutes return light guided to the light extraction surface side of the semiconductor light emitting element.

上記構成の半導体発光素子は、光取り出し面の上層であって、光吸収電極に対して基板の面に直交する方向に対向する位置に、反射層が形成されている。このため、従来の発光素子では非発光領域を形成していた箇所に、上記戻り光の一部が入射されると、この反射層によって反射され、再び素子から射出される。つまり、従来の発光素子では非発光領域を形成していた箇所が発光領域を構成することになる。この結果、従来よりも輝度の高い発光素子が実現される。 In the semiconductor light emitting device having the above configuration, a reflective layer is formed on the light extraction surface and at a position facing the light absorbing electrode in a direction orthogonal to the surface of the substrate. Therefore, when part of the return light is incident on a portion where a non-light-emitting region is formed in a conventional light-emitting element, it is reflected by the reflective layer and emitted from the element again. In other words, in the conventional light-emitting element, the portion forming the non-light-emitting region constitutes the light-emitting region. As a result, a light-emitting element with higher luminance than conventional ones is realized.

ところで、半導体発光素子の分野においては、光取り出し面よりも活性層に近い位置、すなわち発光素子の内部領域において、反射電極を備えた構成が知られている。このような構成を採用した場合においても、上記戻り光が発生した場合に、当該反射電極によって反射させることで光を取り出し方向に導くことができるため、上記と同等の効果が得られるようにも思われる。しかし、かかる構成の場合には、光取り出し面側には依然として非発光領域が存在するため、発光面における輝度を向上させる効果は低い。また、反射電極の面で光を反射させるためには、上記戻り光を、光取り出し面から半導体層を介して反射電極まで導いた後、反射電極の表面で反射させてから、さきほどとは逆向きに同じ光路を経由して取り出す必要があり、この過程で光の吸収が起こり得る。 By the way, in the field of semiconductor light emitting devices, there is known a configuration in which a reflective electrode is provided at a position closer to the active layer than the light extraction surface, that is, in the internal region of the light emitting device. Even when such a configuration is adopted, when the return light is generated, it can be reflected by the reflective electrode so that the light can be guided in the extraction direction. Seem. However, in the case of such a configuration, since a non-light-emitting area still exists on the light extraction surface side, the effect of improving the luminance on the light-emitting surface is low. In order to reflect light on the surface of the reflective electrode, the return light is led from the light extraction surface to the reflective electrode via the semiconductor layer, reflected by the surface of the reflective electrode, and then reversed. It must be taken out via the same optical path in the same direction, and light absorption can occur in this process.

本発明の構成によれば、光取り出し面の上層に反射層が設けられているため、非発光領域を発光領域に変更させることが可能となり、また、戻り光が再び取り出されるまでに吸収される光量は上記の反射電極を備えた構成よりも低下する。この結果、従来よりも輝度の高い発光素子が実現される。 According to the configuration of the present invention, since the reflective layer is provided on the light extraction surface, the non-light-emitting region can be changed to the light-emitting region, and the return light is absorbed before it is extracted again. The amount of light is lower than in the above configuration with the reflective electrode. As a result, a light-emitting element with higher luminance than conventional ones is realized.

ここで、前記光取り出し面の上層に形成されている前記反射層は、前記光取り出し面に平行な方向に関して回転非対称の形状を有して配置されているものとしても構わない。このような構成によれば、光取り出し面のうち、光吸収電極に対して基板の面に直交する方向に対向しない位置における領域から射出された光の一部を、光吸収電極に対して基板の面に直交する方向に対向する位置、すなわち反射層が形成されている位置に戻しやすくなる。この結果、輝度を高める効果が向上する。 Here, the reflective layer formed on the upper layer of the light extraction surface may be arranged so as to have a rotationally asymmetric shape with respect to the direction parallel to the light extraction surface. According to such a configuration, part of light emitted from a region of the light extraction surface that is not opposed to the light absorption electrode in a direction orthogonal to the surface of the substrate is directed to the light absorption electrode by the substrate. It becomes easy to return to the position facing the direction perpendicular to the surface of the reflective layer, that is, the position where the reflective layer is formed. As a result, the effect of increasing the luminance is improved.

前記反射層は、前記活性層から射出される光と同波長の光に対して40%以上の反射率を有する材料で構成されているのが好ましい。また、この反射率は、60%以上であればより好ましく、90%以上であれば更に好ましい。 It is preferable that the reflective layer is made of a material having a reflectance of 40% or more with respect to light having the same wavelength as the light emitted from the active layer. Further, the reflectance is more preferably 60% or higher, and even more preferably 90% or higher.

例えば、活性層から射出される光の波長が410nm以下の紫外領域である場合には、反射層をAl、Ag、Cu、Ni、Pt、Rh、Cr、Coのうちの少なくともいずれか一つを含む材料で構成することができる。反射層を構成する材料は、活性層から射出される光の波長帯に応じて適宜選択されることができる。 For example, when the wavelength of light emitted from the active layer is in the ultraviolet region of 410 nm or less, the reflective layer is made of at least one of Al, Ag, Cu, Ni, Pt, Rh, Cr, and Co. It can be made up of materials including: The material forming the reflective layer can be appropriately selected according to the wavelength band of light emitted from the active layer.

前記半導体発光素子は、前記反射層の上層に形成され、前記活性層から射出される光を透過する材料からなる第一保護層を備える構成とすることができる。 The semiconductor light emitting device may be configured to include a first protective layer formed on the reflective layer and made of a material that transmits light emitted from the active layer.

かかる構成とすることで、反射層の反射面が大気に暴露されることが防止されるため、反射層を構成する材料が酸化や硫化されにくくなり、経時的に反射率が低下することが抑制される。また、この構成によれば、反射層として安定性が比較的低い材料(Agを含む合金など)を利用することも可能になり、材料選択の自由度が増す。 With such a configuration, the reflective surface of the reflective layer is prevented from being exposed to the atmosphere, so the material constituting the reflective layer is less likely to be oxidized or sulfurized, and the decrease in reflectance over time is suppressed. be done. In addition, according to this configuration, it becomes possible to use a material with relatively low stability (such as an alloy containing Ag) as the reflective layer, increasing the degree of freedom in material selection.

前記光取り出し面は、前記第一半導体層の面のうちの前記基板とは反対側に位置する面で構成され、
前記光吸収電極は、前記第一半導体層の上層に形成されるものとしても構わない。この場合において、前記半導体発光素子は、前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された反射電極を備える構成としても構わない。
the light extraction surface is formed of a surface of the first semiconductor layer located on the side opposite to the substrate;
The light absorption electrode may be formed on the upper layer of the first semiconductor layer. In this case, the semiconductor light emitting device may be configured to include a reflective electrode formed in contact with a surface of the second semiconductor layer opposite to the active layer.

これにより、いわゆる縦型構造の半導体発光素子において、従来と比較して輝度を高めることができる。 As a result, in a semiconductor light emitting device having a so-called vertical structure, luminance can be increased as compared with the conventional one.

前記光吸収電極は、前記第一半導体層の上層において、前記基板の面に平行な方向に複数延伸して形成されているものとしても構わない。この場合において、前記光取り出し面の上層に形成されている前記反射層は、前記光取り出し面に平行な方向に関して回転非対称の形状を有して配置されるのが好ましい。 A plurality of the light absorption electrodes may be formed on the upper layer of the first semiconductor layer by extending in a direction parallel to the surface of the substrate. In this case, it is preferable that the reflective layer formed on the light extraction surface has a rotationally asymmetric shape with respect to the direction parallel to the light extraction surface.

前記半導体発光素子は、前記第一半導体層と前記光吸収電極との間に、前記活性層から射出される光を透過する材料からなる第二保護層を備えることができる。 The semiconductor light emitting device can include a second protective layer made of a material that transmits light emitted from the active layer, between the first semiconductor layer and the light absorbing electrode.

光吸収電極が安定性の低い材料で構成されている場合、当該電極材料が反射層に拡散(例えばマイグレーション)し、反射層の反射率を低下させるおそれがある。上記構成によれば、電極材料の反射層側への拡散が抑制されるため、反射層の反射率が経時的に低下するのを防止できる。 If the light-absorbing electrode is made of a material with low stability, the electrode material may diffuse (eg, migrate) into the reflective layer and reduce the reflectance of the reflective layer. According to the above configuration, the diffusion of the electrode material toward the reflective layer is suppressed, so that the reflectance of the reflective layer can be prevented from decreasing with time.

前記光取り出し面は、前記基板の面のうちの前記半導体層とは反対側に位置する面で構成され、
前記半導体層は、前記基板の面に平行な方向に関し、前記第一半導体層、前記活性層、及び前記第二半導体層が積層されてなる第一領域と、前記活性層及び前記第二半導体層を有さずに前記第一半導体層が形成されてなる第二領域とを有し、
前記光吸収電極は、前記第二領域内において、前記第一半導体層と電気的に接続された第一電極で構成されているものとしても構わない。
the light extraction surface is formed of a surface of the substrate located on the opposite side of the semiconductor layer;
The semiconductor layer includes a first region formed by stacking the first semiconductor layer, the active layer, and the second semiconductor layer in a direction parallel to the surface of the substrate, and the active layer and the second semiconductor layer. and a second region in which the first semiconductor layer is formed without
The light absorbing electrode may be composed of a first electrode electrically connected to the first semiconductor layer in the second region.

これにより、いわゆるフリップチップ構造の半導体発光素子において、従来と比較して輝度を高めることができる。 As a result, in a so-called flip chip structure semiconductor light emitting device, the luminance can be increased compared to the conventional one.

前記光取り出し面が、前記基板の面のうちの前記半導体層とは反対側に位置する面で構成されている場合において、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された反射電極と、
少なくとも前記第一半導体層及び前記活性層を貫通し、前記第二半導体層に達する凹部とを有し、
前記光吸収電極は、前記活性層、前記第一半導体層、及び前記反射電極との間の絶縁状態を保持した状態で前記凹部内に挿入されて前記第一半導体層に接触するように形成されているものとしても構わない。
When the light extraction surface is configured by a surface of the substrate located on the side opposite to the semiconductor layer,
a reflective electrode formed in contact with a surface of the second semiconductor layer opposite to the active layer;
a recess that penetrates at least the first semiconductor layer and the active layer and reaches the second semiconductor layer;
The light absorbing electrode is formed to be inserted into the recess and contact the first semiconductor layer while maintaining an insulating state between the active layer, the first semiconductor layer, and the reflective electrode. It does not matter if there is

また、前記光取り出し面は、前記第一半導体層の面のうちの前記基板とは反対側に位置する面で構成されるものとしても構わない。この場合において、
前記半導体発光素子は、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された反射電極と、
少なくとも前記第一半導体層及び前記活性層を貫通し、前記第二半導体層に達する凹部とを有し、
前記光吸収電極は、前記活性層、前記第一半導体層、及び前記反射電極との間の絶縁状態を保持した状態で前記凹部内に挿入されて前記第一半導体層に接触するように形成されているものとしても構わない。
Further, the light extraction surface may be configured by a surface of the first semiconductor layer located on the side opposite to the substrate. In this case:
The semiconductor light emitting device is
a reflective electrode formed in contact with a surface of the second semiconductor layer opposite to the active layer;
a recess that penetrates at least the first semiconductor layer and the active layer and reaches the second semiconductor layer;
The light absorbing electrode is formed to be inserted into the recess and contact the first semiconductor layer while maintaining an insulating state between the active layer, the first semiconductor layer, and the reflective electrode. It does not matter if there is

これにより、いわゆるビア型構造の半導体発光素子において、従来と比較して輝度を高めることができる。 As a result, in a semiconductor light-emitting device having a so-called via-type structure, luminance can be increased compared to the conventional one.

本発明によれば、輝度を高めた半導体発光素子が実現される。 According to the present invention, a semiconductor light emitting device with enhanced brightness is realized.

第一実施形態の半導体発光素子の構成を模式的に示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows typically the structure of the semiconductor light-emitting device of 1st embodiment. 第一実施形態の半導体発光素子を光取り出し面側から見たときの平面図である。2 is a plan view of the semiconductor light emitting device of the first embodiment when viewed from the light extraction surface side; FIG. 第一実施形態の半導体発光素子を光取り出し面側から見たときの平面図である。2 is a plan view of the semiconductor light emitting device of the first embodiment when viewed from the light extraction surface side; FIG. 半導体発光素子を含む光源部の一例を模式的に示した図面である。It is drawing which showed typically an example of the light source part containing a semiconductor light-emitting device. 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration of the semiconductor light emitting device of the first embodiment; 第一実施形態の半導体発光素子の別の構成を光取り出し面側から見たときの平面図である。FIG. 4 is a plan view of another configuration of the semiconductor light emitting device of the first embodiment when viewed from the light extraction surface side; 第二実施形態の半導体発光素子の構成を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing the configuration of a semiconductor light emitting device according to a second embodiment; 第二実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one step in the method for manufacturing a semiconductor light emitting device according to the second embodiment; 第二実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing one step in the method for manufacturing a semiconductor light emitting device according to the second embodiment; 第三実施形態の半導体発光素子の構成を模式的に示す図面である。It is drawing which shows typically the structure of the semiconductor light-emitting device of 3rd embodiment. 第三実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the third embodiment; 第三実施形態の半導体発光素子の製造方法における一工程を模式的に示す断面図である。FIG. 10 is a cross-sectional view schematically showing one step in the method for manufacturing the semiconductor light emitting device of the third embodiment; 第三実施形態の半導体発光素子の別の構成を模式的に示す図面である。It is drawing which shows typically another structure of the semiconductor light-emitting device of 3rd embodiment.

本発明の半導体発光素子につき、図面を参照して説明する。各図において図面の寸法比と実際の寸法比は必ずしも一致しない。以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。 A semiconductor light emitting device of the present invention will be described with reference to the drawings. In each drawing, the dimensional ratio of the drawing and the actual dimensional ratio do not necessarily match. The manufacturing conditions, film thickness, and other dimensions described below are merely examples, and are not limited to these numerical values.

本明細書において、「AlGaN」という記述は、AlmGa1-mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」等の記述についても同様である。 In this specification, the description “AlGaN” is synonymous with the description Al m Ga 1-m N (0<m<1), and the description of the composition ratio of Al and Ga is simply omitted. However, the composition ratio of Al and Ga is not limited to 1:1. The same applies to descriptions such as "InGaN".

本明細書において、「ある層X1が別の層X2の上層に形成されている」とは、層X2が層X1に直接接触して形成されている場合はもちろん、層X2が別の層X3を介して層X1に接触して形成されている場合を含む意図である。更に、前記の記載は、素子を回転させることで、層X2が層X1の上方に位置する構成を含む意図である。 In this specification, "a certain layer X1 is formed on another layer X2" means that the layer X2 is formed in direct contact with the layer X1, and of course, the layer X2 is formed on another layer X3. It is intended to include the case where it is formed in contact with the layer X1 via the . Additionally, the above description is intended to include configurations in which layer X2 is positioned above layer X1 by rotating the element.

(第一実施形態)
半導体発光素子の第一実施形態につき、説明する。
(First embodiment)
A first embodiment of a semiconductor light emitting device will be described.

[構造]
図1Aは、本発明の半導体発光素子の第一実施形態の構成を模式的に示す断面図である。半導体発光素子1は、基板3、基板3の上層に形成された半導体層5と、第一電極15と、第二電極13と、反射層31とを備える。以下では、半導体発光素子1を単に「発光素子1」と適宜略記することがある。
[structure]
FIG. 1A is a cross-sectional view schematically showing the configuration of the first embodiment of the semiconductor light emitting device of the present invention. The semiconductor light emitting device 1 includes a substrate 3 , a semiconductor layer 5 formed on the substrate 3 , a first electrode 15 , a second electrode 13 , and a reflective layer 31 . Hereinafter, the semiconductor light emitting device 1 may be abbreviated simply as "light emitting device 1".

図1Bは、半導体発光素子1を光取り出し面側から見たときの平面図である。ただし、説明の都合上、反射層31の図示を省略している。図1Aは、図1B内におけるX1-X1線で切断したときの断面図に対応する。以下では、光取り出し面をX-Y平面とし、このX-Y平面に直交する方向をZ方向と規定する。 FIG. 1B is a plan view of the semiconductor light emitting device 1 as viewed from the light extraction surface side. However, illustration of the reflective layer 31 is omitted for convenience of explanation. FIG. 1A corresponds to a cross-sectional view taken along line X1-X1 in FIG. 1B. Hereinafter, the light extraction surface is defined as the XY plane, and the direction perpendicular to the XY plane is defined as the Z direction.

以下において、発光素子1の構造を詳細に説明する。 The structure of the light emitting device 1 will be described in detail below.

(基板3)
基板3は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
(Substrate 3)
The substrate 3 is composed of, for example, a conductive substrate such as CuW, W, Mo, or a semiconductor substrate such as Si.

(半導体層5)
本実施形態では、半導体層5は、基板3に近い側からp型半導体層11、活性層9、及びn型半導体層7が順に積層されて形成されている。本実施形態では、n型半導体層7が「第一半導体層」に対応し、p型半導体層11が「第二半導体層」に対応する。
(Semiconductor layer 5)
In this embodiment, the semiconductor layer 5 is formed by stacking a p-type semiconductor layer 11 , an active layer 9 and an n-type semiconductor layer 7 in this order from the side closer to the substrate 3 . In this embodiment, the n-type semiconductor layer 7 corresponds to the "first semiconductor layer", and the p-type semiconductor layer 11 corresponds to the "second semiconductor layer".

p型半導体層11は、例えばMg、Be、Zn、又はCなどのp型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。 The p-type semiconductor layer 11 is composed of a nitride semiconductor layer doped with p-type impurities such as Mg, Be, Zn, or C, for example. For example, GaN, AlGaN, AlInGaN, or the like can be used as the nitride semiconductor layer.

活性層9は、例えばInGaNで構成される発光層及びn型AlGaNで構成される障壁層が周期的に繰り返されてなる半導体層で構成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。活性層9は、少なくともエネルギーバンドギャップの異なる2種類の材料からなる層が積層されて構成されていればよい。活性層9の構成材料は、生成したい光の波長に応じて適宜選択される。本実施形態の発光素子1は、活性層9における主たる発光波長を410nm以下とすることができる。例えば、主たる発光波長が365nmの場合、活性層9は、In0.05Ga0.95NとAl0.09Ga0.91Nとが繰り返し積層されて構成される。 The active layer 9 is composed of a semiconductor layer in which, for example, a light emitting layer composed of InGaN and a barrier layer composed of n-type AlGaN are periodically repeated. These layers may be undoped or doped p-type or n-type. The active layer 9 may be formed by laminating layers made of at least two kinds of materials having different energy bandgaps. The constituent material of the active layer 9 is appropriately selected according to the wavelength of light to be generated. In the light-emitting device 1 of this embodiment, the main emission wavelength in the active layer 9 can be 410 nm or less. For example, when the main emission wavelength is 365 nm, the active layer 9 is formed by laminating In 0.05 Ga 0.95 N and Al 0.09 Ga 0.91 N repeatedly.

n型半導体層7は、例えばSi、Ge、S、Se、Sn、又はTeなどのn型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばGaN、AlGaN、AlInGaN等を利用することができる。なお、n型半導体層7のn型不純物濃度は、例えば3×1019/cm3程度に設定される。n型半導体層7のn型不純物濃度は、1×1018/cm3以上であるのが好ましく、1×1019/cm3以上であるのがより好ましく、3×1019/cm3以上であるのが更により好ましい。 The n-type semiconductor layer 7 is composed of a nitride semiconductor layer doped with an n-type impurity such as Si, Ge, S, Se, Sn, or Te. For example, GaN, AlGaN, AlInGaN, or the like can be used as the nitride semiconductor layer. The n-type impurity concentration of the n-type semiconductor layer 7 is set to, for example, approximately 3×10 19 /cm 3 . The n-type impurity concentration of the n-type semiconductor layer 7 is preferably 1×10 18 /cm 3 or more, more preferably 1×10 19 /cm 3 or more, and more preferably 3×10 19 /cm 3 or more. It is even more preferred to have

なお、n型半導体層7は、p型半導体層11と異なる組成の材料で構成されているものとしても構わない。本実施形態の発光素子1は、n型半導体層7が光取り出し面28aを構成する。 The n-type semiconductor layer 7 may be made of a material having a composition different from that of the p-type semiconductor layer 11 . In the light-emitting device 1 of this embodiment, the n-type semiconductor layer 7 constitutes the light extraction surface 28a.

(第一電極15)
第一電極15は、半導体層5の面のうち、基板3に対して遠い側の面に接触して形成されている。より詳細には、第一電極15は、n型半導体層7の面に接触して形成されている。
(First electrode 15)
The first electrode 15 is formed in contact with the surface of the semiconductor layer 5 farther from the substrate 3 . More specifically, the first electrode 15 is formed in contact with the surface of the n-type semiconductor layer 7 .

本実施形態では、第一電極15はn側の電極を構成する。第一電極15は、例えば、Ni/Al/Ni/Ti/Auの多層構造の他、Cr/Au、Ti/Pt/Au、Ti/Pt/Cr/Au/Cr/Pt/Au等で構成することができる。第一電極15としては、n型半導体層7との間でオーミックコンタクトが形成でき、接触抵抗が低い材料が好ましく、これに加えて、化学的に安定的な材料であるのがより好ましい。このような材料として、上記のように、Auを含む合金が好適である。 In this embodiment, the first electrode 15 constitutes an n-side electrode. The first electrode 15 is composed of, for example, a multilayer structure of Ni/Al/Ni/Ti/Au, Cr/Au, Ti/Pt/Au, Ti/Pt/Cr/Au/Cr/Pt/Au, etc. be able to. As the first electrode 15, a material that can form an ohmic contact with the n-type semiconductor layer 7 and has a low contact resistance is preferable, and in addition, a chemically stable material is more preferable. As such a material, an alloy containing Au is suitable as described above.

ただし、このような金属材料は、活性層9から例えば410nm以下の波長の光が射出される場合、この波長帯の光に対する反射率が極めて低く、入射された光の大半を吸収してしまう。つまり、第一電極15は「光吸収電極」を構成する。 However, when light with a wavelength of 410 nm or less is emitted from the active layer 9, such a metal material has extremely low reflectance for light in this wavelength band and absorbs most of the incident light. That is, the first electrode 15 constitutes a "light absorption electrode".

ところで、本実施形態においては、図1Bに示すように、第一電極15は、Z方向(基板3の面に直交する方向)に見たときに枠形状を示す。より詳細には、第一電極15の外縁部は、半導体層5の外縁部に沿って枠形状を有して構成されている。なお、図1Aに示す発光素子1は、枠形状を示す第一電極15の外縁部の内側の2箇所で、外縁部からX方向に離間した位置に、Y方向に延伸した2本の第一電極15を有している。しかし、枠形状を示す領域の内側において、第一電極15の延伸する本数は2本に限られるものではなく、1本でもよいし、3本以上であっても構わない。図1Bに示した第一電極15の形状はあくまで一例であり、設計に応じて任意に変更可能である。 By the way, in the present embodiment, as shown in FIG. 1B, the first electrode 15 has a frame shape when viewed in the Z direction (direction perpendicular to the surface of the substrate 3). More specifically, the outer edge of the first electrode 15 is configured to have a frame shape along the outer edge of the semiconductor layer 5 . In the light-emitting element 1 shown in FIG. 1A, two first electrodes extending in the Y direction are provided at two positions inside the outer edge of the frame-shaped first electrode 15 and spaced apart from the outer edge in the X direction. It has an electrode 15 . However, inside the region showing the frame shape, the number of extending first electrodes 15 is not limited to two, and may be one or three or more. The shape of the first electrode 15 shown in FIG. 1B is merely an example, and can be arbitrarily changed according to the design.

第一電極15は、一部の箇所において、電流供給線14が連結される電流供給部15aを含んで構成される。電流供給部15aは、第一電極15の他の領域と比較して幅広の領域を示す。電流供給線14は、例えばAu、Cuなどで構成されている。電流供給線14は、電流供給部15aが連結されている端部とは反対側の端部は、例えばパッケージ基板の給電パターンなどに接続されている。 The first electrode 15 includes a current supply portion 15a to which the current supply line 14 is connected at some locations. The current supply portion 15a exhibits a wide area compared to the other areas of the first electrode 15 . The current supply line 14 is made of Au, Cu, or the like, for example. The end of the current supply line 14 opposite to the end to which the current supply portion 15a is connected is connected to, for example, a power supply pattern of a package substrate.

(第二電極13)
第二電極13は、p型半導体層11に接触して形成されており、p型半導体層11との間でオーミック接触が形成されている。本実施形態では、第二電極13はp側電極を構成する。第一電極15と第二電極13との間に電圧が印加されることで、活性層9内を電流が流れ、活性層9が発光する。
(Second electrode 13)
The second electrode 13 is formed in contact with the p-type semiconductor layer 11 and forms an ohmic contact with the p-type semiconductor layer 11 . In this embodiment, the second electrode 13 constitutes a p-side electrode. By applying a voltage between the first electrode 15 and the second electrode 13, current flows in the active layer 9, and the active layer 9 emits light.

第二電極13は、活性層9から放射される光に対して高い反射率(例えば80%以上であり、より好ましくは90%以上)を示す導電性の材料で構成されるのが好ましい。より具体的には、第二電極13は、例えばAg、Al、又はRhを含む材料で構成される。図1Aに示す発光素子1は、活性層9から放射された光をn型半導体層7側に取り出すことが想定されている。第二電極13が高い反射率を示す材料で構成されることで、活性層9から基板3側に向けて放射された光がn型半導体層7に向けて反射されるため、光取り出し効率が高められる。このとき、第二電極13は「反射電極」を構成する。 The second electrode 13 is preferably made of a conductive material that exhibits a high reflectance (for example, 80% or more, more preferably 90% or more) with respect to light emitted from the active layer 9 . More specifically, the second electrode 13 is made of a material containing Ag, Al, or Rh, for example. The light emitting device 1 shown in FIG. 1A is supposed to extract light emitted from the active layer 9 to the n-type semiconductor layer 7 side. Since the second electrode 13 is made of a material exhibiting a high reflectance, the light emitted from the active layer 9 toward the substrate 3 is reflected toward the n-type semiconductor layer 7, so that the light extraction efficiency is improved. Increased. At this time, the second electrode 13 constitutes a "reflective electrode".

なお、第一電極15は、第二電極13と違って、活性層9から放射される光(と同波長の光)に対して高い反射率を示す導電性材料を選択するのが難しい。これは、p型半導体層11との間でオーミック接触が実現できる材料と比べて、n型半導体層7との間でオーミック接触が実現できる材料の選択の幅が狭いためである。 For the first electrode 15, unlike the second electrode 13, it is difficult to select a conductive material that exhibits a high reflectance with respect to light emitted from the active layer 9 (and light of the same wavelength). This is because there is a narrower selection range of materials that can achieve ohmic contact with the n-type semiconductor layer 7 than materials that can achieve ohmic contact with the p-type semiconductor layer 11 .

(導電層20)
導電層20は、基板3の上層に形成されている。本実施形態では、導電層20は、保護層23、接合層21、接合層19、及び保護層17の多層構造で構成されている。
(Conductive layer 20)
The conductive layer 20 is formed on the upper layer of the substrate 3 . In this embodiment, the conductive layer 20 has a multi-layer structure including a protective layer 23 , a bonding layer 21 , a bonding layer 19 and a protective layer 17 .

接合層19及び接合層21は、例えばAu-Sn、Au-In、Au-Cu-Sn、Cu-Sn、Pd-Sn、Snなどで構成される。後述するように、これらの接合層19と接合層21は、基板3上に形成された接合層21と、別の基板(後述する成長基板25)上に形成された接合層19を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層19及び接合層21は、単一の層として一体化されているものとしても構わない。 The bonding layers 19 and 21 are composed of, for example, Au--Sn, Au--In, Au--Cu--Sn, Cu--Sn, Pd--Sn, Sn or the like. As will be described later, these bonding layers 19 and 21 are arranged such that the bonding layer 21 formed on the substrate 3 and the bonding layer 19 formed on another substrate (growth substrate 25 described later) face each other. Later, it was formed by bonding the two together. These bonding layer 19 and bonding layer 21 may be integrated as a single layer.

保護層17は、例えばNi/Ti/Pt、TiW/Pt等の多層構造で構成されており、接合層(19,21)を構成する材料が第二電極13側に拡散して、第二電極13の反射率が低下することを抑制する目的で設けられている。ただし、発光素子1が保護層17を備えるか否かは任意である。 The protective layer 17 has a multilayer structure such as Ni/Ti/Pt or TiW/Pt. It is provided for the purpose of suppressing the reflectance of 13 from decreasing. However, it is optional whether or not the light-emitting element 1 includes the protective layer 17 .

保護層23は、例えば保護層17と同一の材料で構成され、接合層(19,21)を構成する材料が基板3側に拡散するのを抑制する目的で設けられている。ただし、発光素子1が保護層23を備えるか否かは任意である。 The protective layer 23 is made of, for example, the same material as the protective layer 17, and is provided for the purpose of suppressing diffusion of the material forming the bonding layers (19, 21) toward the substrate 3 side. However, it is optional whether or not the light-emitting device 1 includes the protective layer 23 .

(電流遮断層24)
本実施形態の発光素子1は、Z方向に関して第一電極15と対向する位置であって、第二電極13に接触するように形成された、電流遮断層24を備える。電流遮断層24は、例えばSiO2、SiN、Zr23、AlN、Al23などで構成される。電流遮断層24は、活性層9を流れる電流を、XY平面に平行な方向に拡げる役割を果たしている。ただし、発光素子1が電流遮断層24を備えるか否かは任意である。
(Current blocking layer 24)
The light-emitting device 1 of the present embodiment includes a current blocking layer 24 formed so as to be in contact with the second electrode 13 at a position facing the first electrode 15 in the Z direction. The current blocking layer 24 is composed of, for example , SiO2 , SiN, Zr2O3 , AlN, Al2O3 , or the like. The current blocking layer 24 serves to spread the current flowing through the active layer 9 in the direction parallel to the XY plane. However, it is optional whether or not the light emitting device 1 includes the current blocking layer 24 .

(反射層31)
本実施形態の発光素子1は、第一電極15の上層に反射層31を備える。この反射層31は、活性層9から射出される光と同波長の光に対して高い反射率を示す材料で構成される。一例として、活性層9から例えば410nm以下の波長の光が射出される場合、反射層31は、Al、Ag、Cu,Ni,Pt,Rh,Cr,Coのうちの少なくともいずれか一つを含む材料で構成でき、特にAl又はAgを含む材料で構成するのが好ましい。
(Reflection layer 31)
The light-emitting device 1 of this embodiment includes a reflective layer 31 on the first electrode 15 . The reflective layer 31 is made of a material that exhibits a high reflectance with respect to light having the same wavelength as the light emitted from the active layer 9 . As an example, when light having a wavelength of 410 nm or less is emitted from the active layer 9, the reflective layer 31 contains at least one of Al, Ag, Cu, Ni, Pt, Rh, Cr, and Co. It can be made of any material, and preferably made of material containing Al or Ag.

発光素子1が反射層31を備えていない場合、すなわち、図1Bの平面図に示されるような構造を有する場合、光吸収電極を構成する第一電極15が形成されている領域は、非発光領域を構成する。しかし、上述したように、第一電極15の上層に反射層31が形成されている。図1Cは、発光素子1の構成を光取り出し面から見たときの平面図を、反射層31を含めて模式的に示したものである。このような構成によれば、発光素子1の光取り出し面28aから射出された光のうちの一部の戻り光が反射層31に入射され、反射層31で再反射されて取り出し方向に導かれる。 When the light-emitting element 1 does not have the reflective layer 31, that is, when it has a structure as shown in the plan view of FIG. Configure a region. However, as described above, the reflective layer 31 is formed on the first electrode 15 . FIG. 1C schematically shows a plan view of the configuration of the light-emitting element 1 when viewed from the light extraction surface, including the reflective layer 31 . According to such a configuration, part of the light emitted from the light extraction surface 28a of the light emitting element 1 is incident on the reflection layer 31, reflected again by the reflection layer 31, and guided in the extraction direction. .

図2は、発光素子1を含む光源部の一例を模式的に示した図面である。光源部40は、発光素子1の光取り出し面に直交する方向を軸として、当該軸を取り囲むようにミラー部41を有している。発光素子1から射出された光は、光源部40の光射出面42から射出される。 FIG. 2 is a drawing schematically showing an example of a light source section including the light emitting element 1. As shown in FIG. The light source section 40 has a mirror section 41 so as to surround the axis which is perpendicular to the light extraction surface of the light emitting element 1 . Light emitted from the light emitting element 1 is emitted from the light emitting surface 42 of the light source section 40 .

ここで、発光素子1の光取り出し面28aから射出された光L1の一部がミラー部41で反射され、その反射光L1’の一部が領域28bに入射される。この領域28bには反射層31が形成されているため、反射層31で反射されて光射出面42に導かれる。反射層31が形成されていない場合、領域28bは非発光領域を構成していたが、本実施形態の発光素子1によれば、領域28bも発光領域を構成するため、従来よりも輝度が高められる。 Part of the light L1 emitted from the light extraction surface 28a of the light emitting element 1 is reflected by the mirror section 41, and part of the reflected light L1' is incident on the region 28b. Since the reflective layer 31 is formed in this region 28 b , the light is reflected by the reflective layer 31 and guided to the light exit surface 42 . When the reflective layer 31 is not formed, the region 28b constitutes a non-light-emitting region. However, according to the light-emitting device 1 of the present embodiment, the region 28b also constitutes a light-emitting region. be done.

なお、図2の光源部40はミラー部41を備える構成としているが、必ずしもミラー部41を備えていなくても構わない。すなわち、発光素子1を含む光源装置は、発光素子1から射出された光を利用するために、種々の光学系を備えるのが通常である。このような光学系に入射される際、一部の光が不可避的に反射される。この反射光の一部の光が領域28bに向けて戻り光として導かれると、領域28bに形成されている反射層31によって反射される。よって、領域28bを発光領域とすることができ、高輝度の発光素子が実現される。 Although the light source section 40 in FIG. 2 is configured to include the mirror section 41, the mirror section 41 may not necessarily be provided. In other words, a light source device including the light emitting element 1 is generally provided with various optical systems in order to use the light emitted from the light emitting element 1 . Some light is inevitably reflected when entering such an optical system. When part of the reflected light is guided toward the region 28b as return light, it is reflected by the reflective layer 31 formed in the region 28b. Therefore, the region 28b can be used as a light-emitting region, and a high-luminance light-emitting element is realized.

[製造方法]
以下、半導体発光素子1の製造方法の一例につき、図3A~図3H及び図1Aを参照して説明する。
[Production method]
An example of a method for manufacturing the semiconductor light emitting device 1 will be described below with reference to FIGS. 3A to 3H and FIG. 1A.

(ステップS1)
まず、図3Aに示すように、成長基板25を準備する。成長基板25としては、一例としてC面を有するサファイア基板を用いることができる。
(Step S1)
First, as shown in FIG. 3A, a growth substrate 25 is prepared. As the growth substrate 25, for example, a sapphire substrate having a C-plane can be used.

準備工程として、成長基板25のクリーニングを行う。このクリーニングは、より具体的な一例としては、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に成長基板25を配置し、処理炉内に所定の流量の水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。 As a preparation step, the growth substrate 25 is cleaned. As a more specific example of this cleaning, the growth substrate 25 is placed in a processing furnace of an MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and a predetermined flow rate of hydrogen gas is placed in the processing furnace. This is carried out by raising the temperature in the furnace to, for example, 1150° C. while flowing the gas.

(ステップS2)
図3Bに示すように、成長基板25の上層に、下地層27、n型半導体層7、活性層9、及びp型半導体層11を順に形成する。このステップS2は、例えば以下の手順で行われる。
(Step S2)
As shown in FIG. 3B, an underlying layer 27, an n-type semiconductor layer 7, an active layer 9, and a p-type semiconductor layer 11 are sequentially formed on the growth substrate 25. As shown in FIG. This step S2 is performed, for example, by the following procedure.

まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、成長基板25の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。 First, the pressure inside the furnace of the MOVCVD apparatus is set to 100 kPa, and the temperature inside the furnace is set to 480.degree. Then, while nitrogen gas and hydrogen gas each having a flow rate of 5 slm are flowed into the processing furnace as carrier gases, trimethylgallium (TMG) having a flow rate of 50 μmol/min and ammonia having a flow rate of 250000 μmol/min as source gases are introduced into the processing furnace. for 68 seconds. Thereby, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the growth substrate 25 .

次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内に、キャリアガスとして、流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、低温バッファ層の表面に、厚みが1.7μmのGaNよりなるバッファ層を形成する。これらのバッファ層により下地層27が形成される。 Next, the temperature inside the MOCVD apparatus is raised to 1150.degree. Then, in the processing furnace, nitrogen gas with a flow rate of 20 slm and hydrogen gas with a flow rate of 15 slm are flowed as carrier gases, and TMG with a flow rate of 100 μmol / min and ammonia with a flow rate of 250000 μmol / min are flowed as source gases. inside for 30 minutes. As a result, a buffer layer made of GaN having a thickness of 1.7 μm is formed on the surface of the low-temperature buffer layer. These buffer layers form the underlying layer 27 .

次に、下地層27の上層にn型半導体層7を形成する。n型半導体層7の具体的な形成方法は、例えば以下の通りである。 Next, the n-type semiconductor layer 7 is formed on the underlying layer 27 . A specific method of forming the n-type semiconductor layer 7 is, for example, as follows.

引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア、及びn型不純物をドープするための流量が0.013μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl0.06Ga0.94Nの組成を有し、厚みが2μm、n型不純物濃度が3×1019/cm3のn型半導体層7が第三半導体層28の上層に形成される。なお、n型半導体層7をGaN又はAlGaNで構成する場合、Alの組成比は、0%以上15%以下であるのが好ましく、2%以上11%以下であるのがより好ましく、5%以上9%以下であるのが更により好ましい。 Subsequently, while the temperature inside the furnace is kept at 1150° C., the pressure inside the MOCVD apparatus is set at 30 kPa. Then, while flowing nitrogen gas with a flow rate of 20 slm and hydrogen gas with a flow rate of 15 slm as carrier gases in the processing furnace, TMG with a flow rate of 94 μmol / min and trimethylaluminum (TMA) with a flow rate of 6 μmol / min as source gases, Ammonia with a flow rate of 250000 μmol/min and tetraethylsilane with a flow rate of 0.013 μmol/min for doping n-type impurities are supplied into the processing furnace for 60 minutes. As a result, an n-type semiconductor layer 7 having a composition of, for example, Al 0.06 Ga 0.94 N, a thickness of 2 μm, and an n-type impurity concentration of 3×10 19 /cm 3 is formed on the upper layer of the third semiconductor layer 28 . When the n-type semiconductor layer 7 is composed of GaN or AlGaN, the composition ratio of Al is preferably 0% or more and 15% or less, more preferably 2% or more and 11% or less, and 5% or more. Even more preferably, it is 9% or less.

なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、n型AlGaN層の上層に、厚みが5nm程度のn型GaNよりなる保護層を有してなるn型半導体層7を実現してもよい。 After that, the supply of TMA was stopped and the other raw material gases were supplied for 6 seconds, so that a protective layer made of n-type GaN having a thickness of about 5 nm was formed on the n-type AlGaN layer. n-type semiconductor layer 7 may be realized.

上記の説明では、n型半導体層7に含まれるn型不純物をSiとする場合について説明したが、n型不純物としては、Si以外にGe、S、Se、Sn又はTe等を用いることができる。 In the above description, the case where Si is used as the n-type impurity contained in the n-type semiconductor layer 7 has been described, but Ge, S, Se, Sn, Te, or the like can be used as the n-type impurity other than Si. .

次に、n型半導体層7の上層に活性層9を形成する。活性層9の具体的な形成方法は、例えば以下の通りである。 Next, an active layer 9 is formed on the n-type semiconductor layer 7 . A specific method of forming the active layer 9 is, for example, as follows.

まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層、及び厚みが7nmのn型AlGaNよりなる障壁層が15周期積層されてなる活性層9が、n型半導体層7の上層に形成される。 First, the pressure inside the MOCVD apparatus is set to 100 kPa, and the temperature inside the furnace is set to 830.degree. Then, while flowing nitrogen gas with a flow rate of 15 slm and hydrogen gas with a flow rate of 1 slm as carrier gases in the processing furnace, TMG with a flow rate of 10 μmol / min, trimethylindium (TMI) with a flow rate of 12 μmol / min, and A step of supplying ammonia at a flow rate of 300000 μmol/min into the processing furnace for 48 seconds is performed. After that, a step of supplying TMG at a flow rate of 10 μmol/min, TMA at a flow rate of 1.6 μmol/min, tetraethylsilane at a flow rate of 0.002 μmol/min, and ammonia at a flow rate of 300000 μmol/min into the processing furnace for 120 seconds is performed. By repeating these two steps, the active layer 9 is formed by laminating 15 cycles of a light-emitting layer made of InGaN having a thickness of 2 nm and a barrier layer made of n-type AlGaN having a thickness of 7 nm, which is an n-type semiconductor layer. 7 is formed on the upper layer.

なお、活性層9から放射される光の波長を410nm以下とする場合には、発光層を構成するInGaNのIn組成比を10%以下とするのが好ましい。この場合、障壁層を構成するGaN又はAlGaNのAl組成比を、0%以上15%以下とするのが好ましく、2%以上13%以下とするのがより好ましく、5%以上10%以下とするのが更により好ましい。 When the wavelength of light emitted from the active layer 9 is 410 nm or less, the In composition ratio of InGaN forming the light-emitting layer is preferably 10% or less. In this case, the Al composition ratio of GaN or AlGaN forming the barrier layer is preferably 0% or more and 15% or less, more preferably 2% or more and 13% or less, and 5% or more and 10% or less. is even more preferred.

次に、活性層9の上層にp型半導体層11を形成する。p型半導体層11の具体的な形成方法は、例えば以下の通りである。 Next, a p-type semiconductor layer 11 is formed on the active layer 9 . A specific method of forming the p-type semiconductor layer 11 is, for example, as follows.

具体的には、MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア、及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(Cp2Mg)を処理炉内に60秒間供給する。これにより、活性層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層によりp型半導体層11が形成される。なお、これらの正孔供給層のp型不純物濃度は、例えば3×1019/cm3/cm3程度に設定される。 Specifically, the furnace pressure of the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1025° C. while flowing nitrogen gas with a flow rate of 15 slm and hydrogen gas with a flow rate of 25 slm as carrier gases in the processing furnace. do. After that, as source gases, TMG with a flow rate of 35 μmol/min, TMA with a flow rate of 20 μmol/min, ammonia with a flow rate of 250000 μmol/min, and biscyclopenta with a flow rate of 0.1 μmol/min for doping p-type impurities. Dienylmagnesium (Cp 2 Mg) is fed into the furnace for 60 seconds. As a result, a hole supply layer having a composition of Al 0.3 Ga 0.7 N and having a thickness of 20 nm is formed on the surface of the active layer 33 . Thereafter, by changing the flow rate of TMA to 4 μmol/min and supplying the raw material gas for 360 seconds, a hole supply layer having a composition of Al 0.13 Ga 0.87 N with a thickness of 120 nm is formed. These hole supply layers form the p-type semiconductor layer 11 . The p-type impurity concentration of these hole supply layers is set to, for example, about 3×10 19 /cm 3 /cm 3 .

なお、この工程の後、TMAの供給を停止すると共に、Cp2Mgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm3程度のp型GaN層を有してなるp型半導体層11を実現してもよい。 After this step, the supply of TMA is stopped, and the flow rate of Cp 2 Mg is changed to 0.2 μmol/min and the material gas is supplied for 20 seconds. may realize the p-type semiconductor layer 11 having a p-type GaN layer with a density of about 1×10 20 /cm 3 .

上記の説明では、p型半導体層11に含まれるp型不純物をMgとする場合について説明したが、p型不純物としては、Mg以外に、Be、Zn、又はC等を用いることもできる。 In the above description, the case of using Mg as the p-type impurity contained in the p-type semiconductor layer 11 has been described, but Be, Zn, C, or the like can also be used as the p-type impurity other than Mg.

(ステップS3)
ステップS2で得られたウェハに対して活性化処理を行う。具体的な一例としては、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
(Step S3)
An activation process is performed on the wafer obtained in step S2. As a specific example, an RTA (Rapid Thermal Anneal) apparatus is used to perform activation treatment at 650° C. for 15 minutes in a nitrogen atmosphere.

(ステップS4)
図3Cに示すように、p型半導体層11の所定の領域の上面に電流遮断層24を形成する。電流遮断層24は、例えば、SiO2、SiN、Zr23、AlN、又はAl23等をスパッタリング法等によって成膜することで形成される。なお、本ステップS4において、電流遮断層24は、後のステップS12で第一電極15を形成する予定の領域に対して、Z方向に対向する位置に形成される。
(Step S4)
As shown in FIG. 3C, a current blocking layer 24 is formed on the top surface of a predetermined region of the p-type semiconductor layer 11 . The current blocking layer 24 is formed by depositing SiO 2 , SiN, Zr 2 O 3 , AlN, Al 2 O 3 or the like by sputtering or the like. In addition, in this step S4, the current blocking layer 24 is formed at a position facing in the Z direction with respect to the region where the first electrode 15 is to be formed in the later step S12.

(ステップS5)
次に、図3Cに示すように、p型半導体層11の所定の領域の上面に第二電極13を形成する。ここでは、第二電極13を電流遮断層24の上面にも形成しているが、第二電極13の形状は任意に選択される。第二電極13は、例えば、スパッタリング装置にてNi/Agを成膜した後、RTA装置を用いてドライエア雰囲気中でコンタクトアニールを行うことで形成される。ここでは、一例として、第二電極13の材料としてNiとAgの合金を挙げたが、Al、Rh、AgとPdとCuの合金等を用いることもできる。上述したように、第二電極13の材料としては、活性層9から放射される光に対する反射率の高い材料を用いるのが好ましい。
(Step S5)
Next, as shown in FIG. 3C, a second electrode 13 is formed on the upper surface of a predetermined region of the p-type semiconductor layer 11 . Here, the second electrode 13 is also formed on the upper surface of the current blocking layer 24, but the shape of the second electrode 13 is arbitrarily selected. The second electrode 13 is formed, for example, by forming a film of Ni/Ag with a sputtering device and then performing contact annealing in a dry air atmosphere using an RTA device. Here, as an example, the material of the second electrode 13 is an alloy of Ni and Ag, but Al, Rh, an alloy of Ag, Pd and Cu, etc. can also be used. As described above, it is preferable to use a material having a high reflectance with respect to the light emitted from the active layer 9 as the material of the second electrode 13 .

(ステップS6)
次に、図3Cに示すように、第二電極13の上面に保護層17を形成し、保護層17の上面に接合層19を形成する。
(Step S6)
Next, as shown in FIG. 3C , a protective layer 17 is formed on the upper surface of the second electrode 13 and a bonding layer 19 is formed on the upper surface of the protective layer 17 .

保護層17は、例えば、電子線蒸着装置(EB装置)を用いて、膜厚80nmのNi、膜厚100nmのTi、及び膜厚200nmのPtを成膜することで形成される。なお、保護層17の材料としては、Ni/Ti/Pt以外にも、TiW/Pt等を用いることができる。 The protective layer 17 is formed, for example, by depositing Ni with a thickness of 80 nm, Ti with a thickness of 100 nm, and Pt with a thickness of 200 nm using an electron beam deposition apparatus (EB apparatus). As the material of the protective layer 17, TiW/Pt or the like can be used in addition to Ni/Ti/Pt.

その後、保護層17の上面に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu-Snハンダを膜厚3μm蒸着させることで、接合層19が形成される。なお、接合層19としては、Au-Snハンダの他、Au-In、Au-Cu-Sn、Cu-Sn、Pd-Sn、Sn等を利用することができる。 After that, after vapor-depositing Ti with a thickness of 10 nm on the upper surface of the protective layer 17, a bonding layer 19 is formed by vapor-depositing Au—Sn solder composed of 80% Au and 20% Sn to a thickness of 3 μm. Besides Au--Sn solder, Au--In, Au--Cu--Sn, Cu--Sn, Pd--Sn, Sn, etc. can be used as the bonding layer 19 .

(ステップS7)
図3Dに示すように、成長基板25とは別に準備された基板3の上面に、保護層23及び接合層21を形成する。基板3としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。保護層23は、保護層17と同様に形成することができ、接合層21は、接合層19と同様に形成することができる。保護層23を設けるか否かは任意である。
(Step S7)
As shown in FIG. 3D, the protective layer 23 and the bonding layer 21 are formed on the top surface of the substrate 3 prepared separately from the growth substrate 25 . As the substrate 3, a conductive substrate such as CuW, W, or Mo, or a semiconductor substrate such as Si can be used as described above. The protective layer 23 can be formed similarly to the protective layer 17 , and the bonding layer 21 can be formed similarly to the bonding layer 19 . Whether or not to provide the protective layer 23 is optional.

(ステップS8)
図3Eに示すように、成長基板25の上層に形成された接合層19と、基板3の上層に形成された接合層21を貼り合わせることで、成長基板25と基板3の貼り合わせを行う。具体的な一例としては、280℃の温度、0.2MPaの圧力下で、貼り合わせ処理が行われる。
(Step S8)
As shown in FIG. 3E, the growth substrate 25 and the substrate 3 are bonded by bonding the bonding layer 19 formed on the growth substrate 25 and the bonding layer 21 formed on the substrate 3 together. As a specific example, the bonding process is performed at a temperature of 280° C. and a pressure of 0.2 MPa.

この工程により、接合層19及び接合層21が溶融して接合されることで、基板3と成長基板25が表裏面に貼り合わされた構造が形成される。つまり、接合層19と接合層21は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップS8の実行前の段階で保護層23及び保護層17が形成されていることで、接合層(19,21)の構成材料の拡散が抑制されている。 In this step, the bonding layer 19 and the bonding layer 21 are melted and bonded together, thereby forming a structure in which the substrate 3 and the growth substrate 25 are bonded to the front and back surfaces. That is, the bonding layer 19 and the bonding layer 21 may be integrated after this step. By forming the protective layer 23 and the protective layer 17 before executing step S8, diffusion of the constituent material of the bonding layers (19, 21) is suppressed.

(ステップS9)
図3Fに示すように、成長基板25を剥離する。より具体的には、成長基板25側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板25の構成材料(本実施形態ではサファイア)を透過し、下地層27の構成材料(本実施形態ではGaN)によって吸収されるような波長の光とする。これにより、下地層27でレーザ光が吸収されるため、成長基板25と下地層27の界面が高温化してGaNが分解され、成長基板25が剥離される。
(Step S9)
As shown in FIG. 3F, the growth substrate 25 is removed. More specifically, laser light is applied from the growth substrate 25 side. Here, the laser light to be irradiated is light having a wavelength that passes through the constituent material (sapphire in this embodiment) of the growth substrate 25 and is absorbed by the constituent material (GaN in this embodiment) of the underlying layer 27 . . As a result, the underlying layer 27 absorbs the laser light, so that the temperature of the interface between the growth substrate 25 and the underlying layer 27 rises, GaN is decomposed, and the growth substrate 25 is peeled off.

(ステップS10)
ウェハ上に残存している金属Gaを塩酸等を用いて除去した後、GaN(下地層27)をICP装置を用いたドライエッチングによって除去し、n型半導体層7を露出させる(図3G参照)。
(Step S10)
After metal Ga remaining on the wafer is removed using hydrochloric acid or the like, GaN (underlying layer 27) is removed by dry etching using an ICP apparatus to expose the n-type semiconductor layer 7 (see FIG. 3G). .

(ステップS11)
図3Hに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて、素子分離領域に形成された電流遮断層24の上面が露出するまで半導体層5をエッチングする。このとき、電流遮断層24がエッチングストッパー層として機能する。なお、図3Hでは、半導体層5の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
(Step S11)
As shown in FIG. 3H, separate adjacent elements. Specifically, the semiconductor layer 5 is etched using an ICP apparatus in the boundary region between adjacent elements until the upper surface of the current blocking layer 24 formed in the element isolation region is exposed. At this time, the current blocking layer 24 functions as an etching stopper layer. In FIG. 3H, the side surface of the semiconductor layer 5 is illustrated as having an inclination with respect to the vertical direction, but this is an example and is not meant to limit the shape to such a shape.

(ステップS12)
図1Aに示すように、n型半導体層7の上面のうち、電流遮断層24に対してZ方向に対向する位置に第一電極15を形成する。具体的には、n型半導体層7の面のうち、第一電極15を形成する対象外の領域をレジストなどでマスクした状態で、例えば、電子線蒸着装置によって例えばNi/Al/Ni/Ti/Auからなる導電性材料を膜厚3μm程度蒸着させる。その後、マスクを剥離する。
(Step S12)
As shown in FIG. 1A, the first electrode 15 is formed on the upper surface of the n-type semiconductor layer 7 at a position facing the current blocking layer 24 in the Z direction. Specifically, the surface of the n-type semiconductor layer 7, for example, Ni/Al/Ni/Ti is deposited by, for example, an electron beam deposition apparatus while masking a region other than the target for forming the first electrode 15 with a resist or the like. /Au is vapor-deposited to a thickness of about 3 μm. After that, the mask is peeled off.

(ステップS13)
図1Aに示すように、第一電極15の上面に反射層31を形成する。具体的には、レジスト等で電流供給部15a及び光取り出し面28aを構成するn型半導体層7の上面をマスクした状態で、第一電極15の上面に、例えばAlを膜厚10nm~1μm程度蒸着させる。その後、マスクを剥離する。
(Step S13)
As shown in FIG. 1A, a reflective layer 31 is formed on the top surface of the first electrode 15 . Specifically, while masking the upper surface of the n-type semiconductor layer 7 constituting the current supply portion 15a and the light extraction surface 28a with a resist or the like, for example, Al is deposited on the upper surface of the first electrode 15 to a thickness of about 10 nm to 1 μm. evaporate. After that, the mask is peeled off.

なお、反射層31は、スパッタ法によって材料層を塗布しても構わない。この方法によれば、マスクを使うことなく反射層31が形成される。この方法によれば、噴霧する対象となる材料の粒子径を調整することで、拡散反射面を有する反射層31が形成されるため、反射率を更に高めることができる。 Note that the reflective layer 31 may be formed by applying a material layer by a sputtering method. According to this method, the reflective layer 31 is formed without using a mask. According to this method, the reflecting layer 31 having a diffuse reflecting surface is formed by adjusting the particle size of the material to be sprayed, so that the reflectance can be further increased.

(後の工程)
ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
(Later process)
A wafer is divided into chips. As a specific example, each element is separated from each other by, for example, a laser dicing device.

その後、基板3の裏面を例えばAgペーストにてパッケージと接合し、電流供給部15aに対して電流供給線14を連結させる。例えば、電流供給部15aに、AuからなるΦ100μmの電流供給線14を、50gの荷重で連結させることで、ワイヤボンディングを行う。これにより、発光素子1が形成される。 After that, the back surface of the substrate 3 is joined to the package with Ag paste, for example, and the current supply line 14 is connected to the current supply portion 15a. For example, wire bonding is performed by connecting the current supply line 14 made of Au with a diameter of Φ100 μm to the current supply portion 15a with a load of 50 g. Thus, the light emitting element 1 is formed.

[別構成]
以下、本実施形態の発光素子1の別構成例について説明する。
[Another configuration]
Another configuration example of the light emitting device 1 of this embodiment will be described below.

〈1〉 反射層31の上層に保護層32を設けても構わない(図4A参照)。図4Aは、第一電極15の近傍を拡大した図面である。この保護層32は、活性層9から射出された光と同波長の光を透過する性質を有する材料で構成され、例えば、SiO2、SiN、Zr23、ZrO2、HfO2、Hf23、AlN、Al23などで構成される。この保護層32は、「第一保護層」に対応する。この構成によれば、反射層31の上面が保護されるため、反射層31を構成する材料が酸化や硫化されにくくなり、経時的に反射率が低下することが抑制される。 <1> A protective layer 32 may be provided on the reflective layer 31 (see FIG. 4A). FIG. 4A is an enlarged view of the vicinity of the first electrode 15. FIG. The protective layer 32 is made of a material having a property of transmitting light having the same wavelength as the light emitted from the active layer 9, such as SiO2 , SiN, Zr2O3 , ZrO2 , HfO2 , Hf2. It is composed of O 3 , AlN, Al 2 O 3 and the like. This protective layer 32 corresponds to the "first protective layer". According to this configuration, since the upper surface of the reflective layer 31 is protected, the material forming the reflective layer 31 is less likely to be oxidized or sulfurized, thereby suppressing a decrease in reflectance over time.

なお、図4Bに示すように、保護層32の表面に微細な凹凸を形成しても構わない。このような構成とすることで、反射層31の表面で反射された戻り光L1’の取り出し効率が高められる。 In addition, as shown in FIG. 4B, fine irregularities may be formed on the surface of the protective layer 32 . With such a configuration, the extraction efficiency of the return light L1' reflected by the surface of the reflective layer 31 is enhanced.

更に、図4Cに示すように、保護層32を、反射層31の上面及び側面を覆うように形成しても構わない。このように構成されることで、反射層31の反射率の経時的な低下を防止する効果が更に高められる。なお、図4Cでは、保護層32が第一電極15の外側面も覆うように構成されているが、反射層31の上面及び外側面のみを覆うように構成しても構わない。 Furthermore, as shown in FIG. 4C, a protective layer 32 may be formed to cover the top surface and side surfaces of the reflective layer 31 . Such a configuration further enhances the effect of preventing the reflectance of the reflective layer 31 from deteriorating over time. In FIG. 4C, the protective layer 32 is configured to cover the outer surface of the first electrode 15 as well, but may be configured to cover only the upper surface and the outer surface of the reflective layer 31 .

〈2〉 反射層31と第一電極15の間に保護層34を設けても構わない(図4D参照)。この保護層34は、保護層32とは異なり、必ずしも活性層9から射出された光と同波長の光を透過する性質を有さなくても構わない。保護層34としては、例えば、SiO2、SiN、Zr23、ZrO2、HfO2、Hf23、AlN、Al23などで構成される。この保護層34は、「第二保護層」に対応する。 <2> A protective layer 34 may be provided between the reflective layer 31 and the first electrode 15 (see FIG. 4D). Unlike the protective layer 32 , the protective layer 34 does not necessarily have the property of transmitting light having the same wavelength as the light emitted from the active layer 9 . The protective layer 34 is composed of, for example, SiO2 , SiN, Zr2O3 , ZrO2 , HfO2 , Hf2O3 , AlN, Al2O3 , or the like. This protective layer 34 corresponds to the "second protective layer".

第一電極15が安定性の低い材料で構成されている場合、第一電極15の電極材料が反射層に拡散し、反射層31の反射率を低下させるおそれがある。上記構成によれば、第一電極15の材料が反射層31側へに拡散されにくくなり、反射層31の反射率が経時的に低下するのを防止できる。 If the first electrode 15 is made of a material with low stability, the electrode material of the first electrode 15 may diffuse into the reflective layer and reduce the reflectance of the reflective layer 31 . According to the above configuration, it becomes difficult for the material of the first electrode 15 to diffuse toward the reflective layer 31 , and it is possible to prevent the reflectance of the reflective layer 31 from decreasing with time.

なお、別構成例〈1〉と組み合わせる構成を採用しても構わない(例えば、図4E、図4F参照)。 It should be noted that a configuration combined with another configuration example <1> may be employed (for example, see FIGS. 4E and 4F).

〈3〉 図5に示すように、発光素子1に形成されている反射層31を、光取り出し面に直交する方向(Z方向)から見て回転非対称に配置するものとしても構わない。光取り出し面28aが、Z方向から見て回転対称の位置に配置されている場合、光取り出し面28aから射出された後に所定の箇所で反射された戻り光L1’のうち、再び光取り出し面28aに戻される割合が高まってしまう。図5に示すように、光取り出し面28aをZ方向から見て回転非対称に配置し、すなわち、反射層31をZ方向から見て回転非対称に配置することで、戻り光L1’のうち反射層31に戻される光量を高めることができる。これにより、更に発光素子1の輝度が高められる。 <3> As shown in FIG. 5, the reflective layer 31 formed on the light emitting element 1 may be arranged rotationally asymmetrically when viewed from the direction perpendicular to the light extraction surface (Z direction). When the light extraction surface 28a is arranged at a rotationally symmetrical position when viewed in the Z direction, the return light L1′ reflected at a predetermined location after being emitted from the light extraction surface 28a is returned to the light extraction surface 28a. The rate of being returned to is increasing. As shown in FIG. 5, by arranging the light extraction surface 28a rotationally asymmetrically when viewed from the Z direction, that is, by arranging the reflective layer 31 rotationally asymmetrically when viewed from the Z direction, the reflective layer The amount of light returned to 31 can be increased. Thereby, the luminance of the light emitting element 1 is further increased.

実施例によれば、反射層31をZ方向から見て完全に回転対称に配置した場合に比べて、反射層31を所定の形状に配置することでZ方向から見て回転非対称にした場合は、発光素子1からの光量が3%向上したことが確認された。 According to the embodiment, compared to the case where the reflective layer 31 is completely rotationally symmetrical when viewed from the Z direction, the reflective layer 31 is arranged in a predetermined shape to be rotationally asymmetrical when viewed from the Z direction. , it was confirmed that the amount of light from the light-emitting element 1 was improved by 3%.

〈4〉 n型半導体層7の上面に凹凸加工を施しても構わない。これにより、光取り出し効率を更に向上させることができる。一例として、ステップS11以後において、n型半導体層7をKOH等の所定のアルカリ溶液に浸漬させてウェットエッチングすることで、凹凸加工を施すことができる。 <4> The upper surface of the n-type semiconductor layer 7 may be roughened. Thereby, the light extraction efficiency can be further improved. As an example, after step S11, the n-type semiconductor layer 7 is immersed in a predetermined alkaline solution such as KOH and wet-etched, so that uneven processing can be performed.

〈5〉 上記構成において、半導体層5を構成する層のうち、基板3に近い側をp型半導体層11とし、基板3から遠い側をn型半導体層7として説明したが、これらの導電型を反転させても構わない。 <5> In the above configuration, among the layers constituting the semiconductor layer 5, the side closer to the substrate 3 is defined as the p-type semiconductor layer 11, and the side farther from the substrate 3 is defined as the n-type semiconductor layer 7. can be reversed.

(第二実施形態)
半導体発光素子の第二実施形態につき、説明する。なお、第一実施形態と同じ構成要素については、同一の符号を付して説明を適宜省略する。
(Second embodiment)
A second embodiment of the semiconductor light emitting device will be described. Note that the same reference numerals are given to the same components as in the first embodiment, and the description thereof will be omitted as appropriate.

[構造]
図6は、本発明の半導体発光素子の第二実施形態の構成を模式的に示す断面図である。発光素子1は、基板25、基板25の上層に形成された半導体層5と、第一電極15と、第二電極13と、反射層31とを備える。図5に示す発光素子1は、いわゆる「フリップチップ」型の構造を有しており、基板25の面のうちの半導体層5とは反対側に位置する面に光取り出し面28aが形成されている。
[structure]
FIG. 6 is a cross-sectional view schematically showing the configuration of the second embodiment of the semiconductor light emitting device of the present invention. The light emitting device 1 includes a substrate 25 , a semiconductor layer 5 formed on the substrate 25 , a first electrode 15 , a second electrode 13 , and a reflective layer 31 . The light emitting device 1 shown in FIG. 5 has a so-called "flip chip" type structure, and a light extraction surface 28a is formed on the surface of the substrate 25 opposite to the semiconductor layer 5. there is

本実施形態の発光素子1は、半導体層5が、n型半導体層7と活性層9とp型半導体層11とが積層されてなる領域(「第一領域」に対応)と、活性層9及びp型半導体層11を有さずにn型半導体層7を有してなる領域(「第二領域」に対応)とを有する。第一電極15は、第二領域内に位置するn型半導体層7に接触して形成されている。第一電極15は、例えばAuを含む金属材料で構成されており、第一実施形態と同様に「光吸収電極」を構成する。第二電極13は、第一領域内に位置するp型半導体層11に接触して形成されており、活性層9から射出される光に対して高い反射率を示す材料で構成されるのが好ましい。 In the light-emitting device 1 of the present embodiment, the semiconductor layer 5 includes a region (corresponding to a “first region”) formed by stacking an n-type semiconductor layer 7, an active layer 9, and a p-type semiconductor layer 11, and an active layer 9 and a region having the n-type semiconductor layer 7 without the p-type semiconductor layer 11 (corresponding to the “second region”). The first electrode 15 is formed in contact with the n-type semiconductor layer 7 located within the second region. The first electrode 15 is made of, for example, a metal material containing Au, and constitutes a "light absorbing electrode" as in the first embodiment. The second electrode 13 is formed in contact with the p-type semiconductor layer 11 located within the first region, and is made of a material that exhibits a high reflectance with respect to light emitted from the active layer 9 . preferable.

第一電極15は、パッド電極52を介してボンディング電極54と連絡されている。第二電極13は、パッド電極51を介してボンディング電極53と連絡されている。これらのボンディング電極(53,54)は実装基板55と電気的に接続されている。 The first electrode 15 communicates with the bonding electrode 54 via the pad electrode 52 . The second electrode 13 communicates with the bonding electrode 53 via the pad electrode 51 . These bonding electrodes ( 53 , 54 ) are electrically connected to the mounting board 55 .

本実施形態の発光素子1は、光取り出し面側において、第一電極15に対して、基板25に直交する方向に対向する領域28bに、反射層31が形成されている。もし反射層31が存在しない場合には、当該領域28bは非発光領域を構成する。しかし、本実施形態の発光素子1においても、光取り出し面28aから射出された光のうちの一部の戻り光が反射層31で再反射されて取り出し方向に導かれるため、領域28bを発光領域とすることができる。これにより、従来よりも輝度が高められる。 In the light emitting element 1 of the present embodiment, a reflective layer 31 is formed in a region 28b facing the first electrode 15 in a direction perpendicular to the substrate 25 on the light extraction surface side. If the reflective layer 31 were not present, the area 28b would constitute a non-light emitting area. However, in the light-emitting element 1 of the present embodiment, part of the light emitted from the light extraction surface 28a is reflected again by the reflective layer 31 and guided in the extraction direction. can be As a result, the brightness can be increased more than before.

[製造方法]
以下、本実施形態の発光素子1の製造方法の一例につき、図7A~図7B及び図6を参照して説明する。
[Production method]
An example of a method for manufacturing the light emitting device 1 of this embodiment will be described below with reference to FIGS. 7A to 7B and 6. FIG.

第一実施形態と同様に、ステップS1~S3を実行する。 Steps S1 to S3 are executed in the same manner as in the first embodiment.

(ステップS21)
図7Aに示すように、一部の領域内に形成されているp型半導体層11及び活性層9を、ICP装置を用いたドライエッチングによって除去し、n型半導体層7を露出させる。
(Step S21)
As shown in FIG. 7A, the p-type semiconductor layer 11 and the active layer 9 formed in a part of the region are removed by dry etching using an ICP apparatus to expose the n-type semiconductor layer 7 .

(ステップS22)
図7Bに示すように、露出されたn型半導体層7の上面に第一電極15を形成し、p型半導体層11の上面に第二電極13を形成する。第一電極15は、例えばステップS12と同様の方法で形成することができる。第二電極13は、例えばステップS5と同様の方法で形成することができる。
(Step S22)
As shown in FIG. 7B, a first electrode 15 is formed on the exposed upper surface of the n-type semiconductor layer 7 and a second electrode 13 is formed on the upper surface of the p-type semiconductor layer 11 . The first electrode 15 can be formed, for example, by a method similar to step S12. The second electrode 13 can be formed, for example, by a method similar to step S5.

(ステップS23)
基板25の、半導体層5とは反対側に位置する面のうち、上述した所定の領域28bに反射層31を形成する。反射層31は、例えばステップS13と同様の方法で形成することができる。
(Step S23)
A reflective layer 31 is formed in the above-described predetermined region 28 b of the surface of the substrate 25 opposite to the semiconductor layer 5 . The reflective layer 31 can be formed, for example, by a method similar to step S13.

(後の工程)
第一電極15の上面にパッド電極52を、第二電極13の上面にパッド電極51をそれぞれ形成する。その後、ボンディング電極54によってパッド電極52と実装基板55を接続し、ボンディング電極53によってパッド電極51と実装基板55を接続する。これにより、図6に示す発光素子1が形成される。
(Later process)
A pad electrode 52 is formed on the upper surface of the first electrode 15, and a pad electrode 51 is formed on the upper surface of the second electrode 13, respectively. After that, the pad electrode 52 and the mounting board 55 are connected by the bonding electrode 54 , and the pad electrode 51 and the mounting board 55 are connected by the bonding electrode 53 . Thus, the light emitting element 1 shown in FIG. 6 is formed.

[別構成]
上記構成において、半導体層5を構成する層のうち、基板25に近い側をn型半導体層7とし、基板25から遠い側をp型半導体層11として説明したが、これらの導電型を反転させても構わない。また、本実施形態においても、図4A~図4Dを参照して説明したように、反射層31の表面を覆うように保護層32(第一保護層)を有する構成としても構わない。
[Another configuration]
In the above configuration, among the layers constituting the semiconductor layer 5, the side closer to the substrate 25 is defined as the n-type semiconductor layer 7, and the side farther from the substrate 25 is defined as the p-type semiconductor layer 11. However, these conductivity types are reversed. I don't mind. Also in the present embodiment, as described with reference to FIGS. 4A to 4D, the protective layer 32 (first protective layer) may be provided so as to cover the surface of the reflective layer 31. FIG.

(第三実施形態)
半導体発光素子の第三実施形態につき、説明する。なお、第一実施形態と同じ構成要素については、同一の符号を付して説明を適宜省略する。
(Third embodiment)
A third embodiment of the semiconductor light emitting device will be described. Note that the same reference numerals are given to the same components as in the first embodiment, and the description thereof will be omitted as appropriate.

[構造]
図8は、本発明の半導体発光素子の第三実施形態の構成を模式的に示す図面である。図8において、(a)が平面図に対応し、(b)が断面図に対応する。発光素子1は、基板25、基板25の上層に形成された半導体層5と、第一電極15と、第二電極13と、反射層31とを備える。図8に示す発光素子1は、いわゆる「ビア」型の構造を有しており、基板25の面のうちの半導体層5とは反対側に位置する面に光取り出し面28aが形成されている。
[structure]
FIG. 8 is a drawing schematically showing the configuration of the third embodiment of the semiconductor light emitting device of the present invention. In FIG. 8, (a) corresponds to the plan view, and (b) corresponds to the cross-sectional view. The light emitting device 1 includes a substrate 25 , a semiconductor layer 5 formed on the substrate 25 , a first electrode 15 , a second electrode 13 , and a reflective layer 31 . The light emitting device 1 shown in FIG. 8 has a so-called "via" structure, and a light extraction surface 28a is formed on the surface of the substrate 25 opposite to the semiconductor layer 5. .

本実施形態の発光素子1は、半導体層5が、n型半導体層7と活性層9とp型半導体層11とが積層されてなる領域(「第一領域」に対応)と、活性層9及びp型半導体層11を有さずにn型半導体層7を有してなる領域(「第二領域」に対応)とを有する。そして、この第二領域は、第一領域に取り囲まれるように構成されている。より詳細には、半導体層5が、p型半導体層11と活性層9とを貫通し、n型半導体層7に達する凹部を有している。そして、この凹部内に第一電極15が挿入されるように配置されている。第一電極15は、第一実施形態と同様に、Au等を含む金属材料で構成されており、「光吸収電極」を構成する。発光素子1は絶縁層58を有しており、第一電極15と、p型半導体層11、活性層9、及び第二電極13との絶縁性が確保されている。 In the light-emitting device 1 of the present embodiment, the semiconductor layer 5 includes a region (corresponding to a “first region”) formed by stacking an n-type semiconductor layer 7, an active layer 9, and a p-type semiconductor layer 11, and an active layer 9 and a region having the n-type semiconductor layer 7 without the p-type semiconductor layer 11 (corresponding to the “second region”). This second area is configured to be surrounded by the first area. More specifically, semiconductor layer 5 has a recess penetrating p-type semiconductor layer 11 and active layer 9 and reaching n-type semiconductor layer 7 . The first electrode 15 is arranged to be inserted into this recess. As in the first embodiment, the first electrode 15 is made of a metal material containing Au or the like, and constitutes a "light absorption electrode". The light-emitting element 1 has an insulating layer 58 to ensure insulation between the first electrode 15 and the p-type semiconductor layer 11, active layer 9, and second electrode 13. FIG.

本実施形態の発光素子1は、p型半導体層11の上面に接触して配置された第二電極13を有する。この第二電極13は、第一実施形態と同様に、活性層9から射出される光に対して高い反射率を示す材料で構成されるのが好ましく、この場合に、第二電極13が「反射電極」を構成する。 The light emitting device 1 of this embodiment has a second electrode 13 arranged in contact with the upper surface of the p-type semiconductor layer 11 . As in the first embodiment, the second electrode 13 is preferably made of a material that exhibits a high reflectance with respect to light emitted from the active layer 9. In this case, the second electrode 13 is " reflective electrode”.

本実施形態の発光素子1は、光取り出し面側において、第一電極15に対して、基板25に直交する方向に対向する領域28bに、反射層31が形成されている。第一実施形態において上述したように、もし反射層31が存在しない場合には、当該領域28bは非発光領域を構成する。しかし、本実施形態の発光素子1においても、光取り出し面28aから射出された光のうちの一部の戻り光が反射層31で再反射されて取り出し方向に導かれるため、領域28bを発光領域とすることができる。これにより、従来よりも輝度が高められる。 In the light emitting element 1 of the present embodiment, a reflective layer 31 is formed in a region 28b facing the first electrode 15 in a direction perpendicular to the substrate 25 on the light extraction surface side. As described above in the first embodiment, if the reflective layer 31 is not present, the area 28b constitutes a non-light emitting area. However, in the light-emitting element 1 of the present embodiment, part of the light emitted from the light extraction surface 28a is reflected again by the reflective layer 31 and guided in the extraction direction. can be As a result, the brightness can be increased more than before.

[製造方法]
以下、本実施形態の発光素子1の製造方法の一例につき、図9A~図9B及び図8を参照して説明する。
[Production method]
An example of a method for manufacturing the light emitting device 1 of this embodiment will be described below with reference to FIGS. 9A to 9B and 8. FIG.

第一実施形態と同様に、ステップS1~S3を実行する。 Steps S1 to S3 are executed in the same manner as in the first embodiment.

(ステップS31)
図9Aに示すように、p型半導体層11の上面の所定の箇所に第二電極13を形成する。具体的には、p型半導体層11の上面のうち、一以上の島状領域以外の領域に対して選択的に第二電極13を形成する。このステップS31を経たウェハは、p型半導体層11が島状に露出した領域と、第二電極13が露出した領域を上面に有する。第二電極13は、例えばステップS5と同様の方法で形成することができる。
(Step S31)
As shown in FIG. 9A, a second electrode 13 is formed at a predetermined location on the top surface of the p-type semiconductor layer 11 . Specifically, the second electrode 13 is selectively formed on the upper surface of the p-type semiconductor layer 11 except for one or more island-shaped regions. The wafer that has undergone step S31 has, on its upper surface, a region in which the p-type semiconductor layer 11 is exposed in an island shape and a region in which the second electrode 13 is exposed. The second electrode 13 can be formed, for example, by a method similar to step S5.

(ステップS32)
図9Bに示すように、ステップS31を経て露出しているp型半導体層11の面に対してエッチングを行ってn型半導体層7の上面を露出させる。これにより、p型半導体層11及び活性層9を貫通し、n型半導体層7に達する凹部が形成される。その後、この凹部の内側面を覆うように絶縁層58を形成する。絶縁層58としてはSiO2、SiN、Zr23、AlN、Al23等を用いることができる。
(Step S32)
As shown in FIG. 9B, the surface of the p-type semiconductor layer 11 exposed through step S31 is etched to expose the upper surface of the n-type semiconductor layer 7 . Thereby, a recess penetrating through the p-type semiconductor layer 11 and the active layer 9 and reaching the n-type semiconductor layer 7 is formed. After that, an insulating layer 58 is formed so as to cover the inner side surface of this recess. SiO 2 , SiN, Zr 2 O 3 , AlN, Al 2 O 3 or the like can be used as the insulating layer 58 .

(ステップS33)
凹部内を充填するように、導電性材料を成膜して第一電極15を形成する。第一電極15は、例えばステップS12と同様の方法で形成することができる。
(Step S33)
A first electrode 15 is formed by depositing a conductive material so as to fill the recess. The first electrode 15 can be formed, for example, by a method similar to step S12.

(ステップS34)
基板25の、半導体層5とは反対側に位置する面のうち、第一電極15に対して基板25に直交する方向に対向する領域に反射層31を形成する。反射層31は、例えばステップS13と同様の方法で形成することができる。
(Step S34)
A reflective layer 31 is formed in a region of the surface of the substrate 25 opposite to the semiconductor layer 5 , which faces the first electrode 15 in a direction orthogonal to the substrate 25 . The reflective layer 31 can be formed, for example, by a method similar to step S13.

(後の工程)
露出している第一電極15,第二電極13の上面に保護層56、接合層57を形成し、接合層57を介して実装基板55を接合する(図8参照)。具体的な一例としては、電子線蒸着装置(EB装置)にて、TiとPtを3周期成膜することで保護層56を形成し、その後、保護層56の上面(Pt表面)に、Ti及びAu-Snハンダを蒸着させることで接合層57を形成する。そして、この接合層57を介して、各電極(13,15)に対して電圧を印加するための実装基板55を貼り合わせる。実装基板55としては、CuW、W、Mo等の導電性基板、Si等の半導体基板、又はAlN等の絶縁性基板に配線パターンを設けたものを利用することができる。
(Later process)
A protective layer 56 and a bonding layer 57 are formed on the exposed upper surfaces of the first electrode 15 and the second electrode 13, and a mounting substrate 55 is bonded via the bonding layer 57 (see FIG. 8). As a specific example, the protective layer 56 is formed by forming films of Ti and Pt three times in an electron beam deposition apparatus (EB apparatus), and then Ti is formed on the upper surface of the protective layer 56 (Pt surface). Then, a bonding layer 57 is formed by vapor-depositing Au—Sn solder. Then, a mounting substrate 55 for applying a voltage to each electrode (13, 15) is attached via the bonding layer 57. As shown in FIG. As the mounting substrate 55, a conductive substrate such as CuW, W, or Mo, a semiconductor substrate such as Si, or an insulating substrate such as AlN provided with a wiring pattern can be used.

[別構成]
以下、本実施形態の発光素子1の別構成例について説明する。
[Another configuration]
Another configuration example of the light emitting device 1 of this embodiment will be described below.

〈1〉 図10に示すように、基板25を剥離する構成を採用することも可能である。この場合、n型半導体層7が光取り出し面を構成し、反射層31は、n型半導体層の面のうち、第一電極15に対して光取り出し面に直交する方向に対応する位置に配置される。この構成によっても、光取り出し面28aから射出された光のうちの一部の戻り光が反射層31で再反射されて取り出し方向に導かれるため、領域28bを発光領域とすることができる。これにより、従来よりも輝度が高められる。 <1> As shown in FIG. 10, it is also possible to employ a configuration in which the substrate 25 is peeled off. In this case, the n-type semiconductor layer 7 constitutes the light extraction surface, and the reflective layer 31 is arranged at a position corresponding to the direction perpendicular to the light extraction surface with respect to the first electrode 15 on the surface of the n-type semiconductor layer. be done. With this configuration as well, part of the light emitted from the light extraction surface 28a is reflected again by the reflective layer 31 and guided in the extraction direction, so that the region 28b can be used as a light emitting region. As a result, the brightness can be increased more than before.

図10に示す発光素子1を製造するに際しては、例えば、以下の方法で製造することができる。ステップS33を実行後、上述した方法で、保護層56、接合層57を介して実装基板55を接合する。その後、例えばステップS9~S10と同様の方法で、成長基板25及び下地層27を除去する。そして、露出されたn型半導体層7の面のうち、第一電極15に対して光取り出し面に直交する方向に対向する位置に反射層31を形成する。 When manufacturing the light emitting device 1 shown in FIG. 10, it can be manufactured, for example, by the following method. After step S33 is executed, the mounting board 55 is bonded via the protective layer 56 and the bonding layer 57 by the method described above. After that, the growth substrate 25 and the base layer 27 are removed by the same method as steps S9 to S10, for example. Then, the reflective layer 31 is formed on the exposed surface of the n-type semiconductor layer 7 at a position facing the first electrode 15 in the direction orthogonal to the light extraction surface.

〈2〉 上記構成において、半導体層5を構成する層のうち、実装基板55に近い側をp型半導体層11とし、実装基板55から遠い側をn型半導体層7として説明したが、これらの導電型を反転させても構わない。また、本実施形態においても、図4A~図4Dを参照して説明したように、反射層31の表面を覆うように保護層32(第一保護層)を有する構成としても構わない。 <2> In the above configuration, among the layers constituting the semiconductor layer 5, the side closer to the mounting board 55 is defined as the p-type semiconductor layer 11, and the side farther from the mounting board 55 is defined as the n-type semiconductor layer 7. The conductivity type may be reversed. Also in the present embodiment, as described with reference to FIGS. 4A to 4D, the protective layer 32 (first protective layer) may be provided so as to cover the surface of the reflective layer 31. FIG.

1 : 半導体発光素子
3 : 基板
5 : 半導体層
7 : n型半導体層
9 : 活性層
11 : p型半導体層
13 : 第二電極
14 : 電流供給線
15 : 第一電極
15a : 電流供給部
17 : 保護層
19 : 接合層
20 : 導電層
21 : 接合層
23 : 保護層
24 : 電流遮断層
25 : 成長基板
27 : 下地層
28a : 光取り出し面
28b : 領域
31 : 反射層
32 : 保護層(第一保護層)
34 : 保護層(第二保護層)
40 : 光源部
41 : ミラー部
42 : 光射出面
51,52 : パッド電極
53,54 : ボンディング電極
55 : 実装基板
56 : 保護層
57 : 接合層
58 : 絶縁層
Reference Signs List 1: semiconductor light emitting device 3: substrate 5: semiconductor layer 7: n-type semiconductor layer 9: active layer 11: p-type semiconductor layer 13: second electrode 14: current supply line 15: first electrode 15a: current supply section 17: Protective layer 19 : Bonding layer 20 : Conductive layer 21 : Bonding layer 23 : Protective layer 24 : Current blocking layer 25 : Growth substrate 27 : Base layer 28a : Light extraction surface 28b : Region 31 : Reflective layer 32 : Protective layer (first protective layer)
34: Protective layer (second protective layer)
40: Light source section 41: Mirror section 42: Light exit surface 51, 52: Pad electrodes 53, 54: Bonding electrodes 55: Mounting substrate 56: Protective layer 57: Bonding layer 58: Insulating layer

Claims (6)

半導体発光素子を含む光照射装置であって、
前記半導体発光素子は、
基板と、
前記基板の上層に形成された、n型又はpの第一半導体層、活性層、及び前記第一半導体層とは導電型の異なる第二半導体層を含み、前記基板に近い側から順に、前記第二半導体層、前記活性層、及び前記第一半導体層の順に積層されてなる半導体層と、
前記第一半導体層に対して前記活性層とは反対側の面において接触し、Au又はAu合金を含んでなる光吸収電極と、
前記半導体層の面のうちの前記基板とは反対側に位置する面で構成されている光取り出し面の上層であって、前記基板の面に直交する方向に関して前記光吸収電極よりも前記基板から離れた位置にのみ形成された、前記活性層から射出される光と同波長の光に対する反射率が40%以上を示す材料からなる反射層と、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された反射電極を備え、
前記光照射装置は、更に、前記半導体発光素子の前記光取り出し面に直交する軸を取り囲むように配置されて、前記光取り出し面から射出された光の一部を前記反射層に戻すためのミラー部を備え、
前記活性層は、主たる発光波長が410nm以下である窒化物半導体材料で構成されていることを特徴とする、光照射装置。
A light irradiation device including a semiconductor light emitting device,
The semiconductor light emitting device is
a substrate;
An n-type or p -type first semiconductor layer, an active layer, and a second semiconductor layer having a conductivity type different from that of the first semiconductor layer, which are formed on the upper layer of the substrate, in order from the side closer to the substrate, a semiconductor layer formed by stacking the second semiconductor layer, the active layer, and the first semiconductor layer in this order;
a light-absorbing electrode in contact with the first semiconductor layer on the side opposite to the active layer and comprising Au or an Au alloy;
an upper layer of a light extraction surface formed of a surface of the semiconductor layer located on the opposite side of the substrate, the layer extending from the substrate relative to the direction perpendicular to the surface of the substrate relative to the light absorbing electrode; a reflective layer formed only at a distant position and made of a material exhibiting a reflectance of 40% or more with respect to light having the same wavelength as that of light emitted from the active layer;
A reflective electrode formed in contact with a surface of the second semiconductor layer opposite to the active layer,
The light irradiation device is further arranged so as to surround an axis orthogonal to the light extraction surface of the semiconductor light emitting element, and is a mirror for returning part of the light emitted from the light extraction surface to the reflection layer. having a department,
The light irradiation device, wherein the active layer is made of a nitride semiconductor material having a main emission wavelength of 410 nm or less.
前記反射層は、前記ミラー部から戻された光に対して拡散反射面を構成することを特徴とする、請求項1に記載の光照射装置。 2. The light irradiation device according to claim 1, wherein said reflective layer forms a diffuse reflection surface for the light returned from said mirror section. 前記半導体発光素子が、前記反射層の上層に形成され、前記活性層から射出される光を透過する材料からなる第一保護層を備えたことを特徴とする請求項1又は2に記載の光照射装置。 3. The light according to claim 1, wherein the semiconductor light emitting device comprises a first protective layer formed on the reflective layer and made of a material that transmits light emitted from the active layer. Irradiation device. 前記光吸収電極は、前記第一半導体層の上層において、前記基板の面に平行な方向に複数延伸して形成されていることを特徴とする請求項1~3のいずれか1項に記載の光照射装置。 4. The light absorbing electrode according to any one of claims 1 to 3, wherein a plurality of said light absorption electrodes are formed in an upper layer of said first semiconductor layer by extending in a direction parallel to the surface of said substrate. Light irradiation device. 前記反射層は、前記第一半導体層の上層において、前記基板の面に平行な方向に複数延伸して形成されていることを特徴とする請求項4に記載の光照射装置。 5. The light irradiation device according to claim 4, wherein a plurality of the reflective layers are formed on the upper layer of the first semiconductor layer by extending in a direction parallel to the surface of the substrate. 前記基板の面に直交する方向から見て、前記反射層は枠形状を呈していることを特徴とする、請求項5に記載の光照射装置。 6. The light irradiation device according to claim 5, wherein the reflective layer has a frame shape when viewed from a direction perpendicular to the surface of the substrate.
JP2021093387A 2016-06-30 2021-06-03 Light irradiation device Active JP7228120B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021093387A JP7228120B2 (en) 2016-06-30 2021-06-03 Light irradiation device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016130625A JP2018006535A (en) 2016-06-30 2016-06-30 Semiconductor light-emitting device
JP2021093387A JP7228120B2 (en) 2016-06-30 2021-06-03 Light irradiation device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016130625A Division JP2018006535A (en) 2016-06-30 2016-06-30 Semiconductor light-emitting device

Publications (2)

Publication Number Publication Date
JP2021129121A JP2021129121A (en) 2021-09-02
JP7228120B2 true JP7228120B2 (en) 2023-02-24

Family

ID=60949834

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016130625A Pending JP2018006535A (en) 2016-06-30 2016-06-30 Semiconductor light-emitting device
JP2021093387A Active JP7228120B2 (en) 2016-06-30 2021-06-03 Light irradiation device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016130625A Pending JP2018006535A (en) 2016-06-30 2016-06-30 Semiconductor light-emitting device

Country Status (1)

Country Link
JP (2) JP2018006535A (en)

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091491A (en) 2003-09-12 2005-04-07 Seiko Epson Corp Lighting device and projection display device
JP2006066449A (en) 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device
WO2006104063A1 (en) 2005-03-28 2006-10-05 Tokyo Institute Of Technology Nitride-based deep ultraviolet luminescent element and process for producing the same
JP2006324511A (en) 2005-05-19 2006-11-30 Nichia Chem Ind Ltd Nitride semiconductor element
JP2008210900A (en) 2007-02-24 2008-09-11 Nichia Chem Ind Ltd Semiconductor light emitting element and light emitting device provided with the same
JP2009158309A (en) 2007-12-26 2009-07-16 Samsung Electronics Co Ltd Light source unit and image display apparatus
US20110220937A1 (en) 2010-03-10 2011-09-15 Hwan Hee Jeong Light emitting device and ligth emitting device pakage
JP2012004501A (en) 2010-06-21 2012-01-05 Panasonic Electric Works Co Ltd Ultraviolet semiconductor light-emitting element
CN102339922A (en) 2010-07-28 2012-02-01 展晶科技(深圳)有限公司 Light emitting diode (LED) and manufacturing method thereof
US20120025244A1 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
JP2012124306A (en) 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd Semiconductor light-emitting element
JP2012222196A (en) 2011-04-11 2012-11-12 Nichia Chem Ind Ltd Light-emitting element
CN202585519U (en) 2012-04-23 2012-12-05 安徽三安光电有限公司 LED with reflective electrode
JP2013243254A (en) 2012-05-21 2013-12-05 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2013258277A (en) 2012-06-12 2013-12-26 Nichia Chem Ind Ltd Semiconductor light-emitting element and light-emitting device
JP2014507779A (en) 2011-02-23 2014-03-27 ウェイヴィーン・インコーポレイテッド Light emitting diode array lighting system for recycling
JP2014060294A (en) 2012-09-18 2014-04-03 Ushio Inc Led element and manufacturing method of the same
JP2014150177A (en) 2013-02-01 2014-08-21 Stanley Electric Co Ltd Semiconductor light-emitting element
US20140264411A1 (en) 2013-03-18 2014-09-18 Epistar Corporation Light emitting device
JP2014170815A (en) 2013-03-01 2014-09-18 Ushio Inc LED element
JP2014236070A (en) 2013-05-31 2014-12-15 ウシオ電機株式会社 Nitride semiconductor light-emitting element
JP2015050293A (en) 2013-08-30 2015-03-16 ウシオ電機株式会社 Semiconductor light-emitting element
JP2015055647A (en) 2013-09-10 2015-03-23 東芝ライテック株式会社 Polarized light irradiation device
JP2015177132A (en) 2014-03-17 2015-10-05 ウシオ電機株式会社 Semiconductor light emitting element and manufacturing method of the same
JP2016018974A (en) 2014-07-11 2016-02-01 ウシオ電機株式会社 Semiconductor light emitting element
JP2016039365A (en) 2014-08-07 2016-03-22 エルジー イノテック カンパニー リミテッド Light-emitting element and illumination system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015452A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Compound semiconductor device and fabrication thereof
KR20120031718A (en) * 2010-09-27 2012-04-04 한국광기술원 Vertical light emitting diode
KR101926536B1 (en) * 2012-07-06 2018-12-10 엘지이노텍 주식회사 Light emitting device

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091491A (en) 2003-09-12 2005-04-07 Seiko Epson Corp Lighting device and projection display device
JP2006066449A (en) 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device
WO2006104063A1 (en) 2005-03-28 2006-10-05 Tokyo Institute Of Technology Nitride-based deep ultraviolet luminescent element and process for producing the same
JP2006324511A (en) 2005-05-19 2006-11-30 Nichia Chem Ind Ltd Nitride semiconductor element
JP2008210900A (en) 2007-02-24 2008-09-11 Nichia Chem Ind Ltd Semiconductor light emitting element and light emitting device provided with the same
JP2009158309A (en) 2007-12-26 2009-07-16 Samsung Electronics Co Ltd Light source unit and image display apparatus
US20110220937A1 (en) 2010-03-10 2011-09-15 Hwan Hee Jeong Light emitting device and ligth emitting device pakage
JP2012004501A (en) 2010-06-21 2012-01-05 Panasonic Electric Works Co Ltd Ultraviolet semiconductor light-emitting element
CN102339922A (en) 2010-07-28 2012-02-01 展晶科技(深圳)有限公司 Light emitting diode (LED) and manufacturing method thereof
US20120025244A1 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
JP2012124306A (en) 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd Semiconductor light-emitting element
JP2014507779A (en) 2011-02-23 2014-03-27 ウェイヴィーン・インコーポレイテッド Light emitting diode array lighting system for recycling
JP2012222196A (en) 2011-04-11 2012-11-12 Nichia Chem Ind Ltd Light-emitting element
CN202585519U (en) 2012-04-23 2012-12-05 安徽三安光电有限公司 LED with reflective electrode
JP2013243254A (en) 2012-05-21 2013-12-05 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2013258277A (en) 2012-06-12 2013-12-26 Nichia Chem Ind Ltd Semiconductor light-emitting element and light-emitting device
JP2014060294A (en) 2012-09-18 2014-04-03 Ushio Inc Led element and manufacturing method of the same
JP2014150177A (en) 2013-02-01 2014-08-21 Stanley Electric Co Ltd Semiconductor light-emitting element
JP2014170815A (en) 2013-03-01 2014-09-18 Ushio Inc LED element
US20140264411A1 (en) 2013-03-18 2014-09-18 Epistar Corporation Light emitting device
JP2014236070A (en) 2013-05-31 2014-12-15 ウシオ電機株式会社 Nitride semiconductor light-emitting element
JP2015050293A (en) 2013-08-30 2015-03-16 ウシオ電機株式会社 Semiconductor light-emitting element
JP2015055647A (en) 2013-09-10 2015-03-23 東芝ライテック株式会社 Polarized light irradiation device
JP2015177132A (en) 2014-03-17 2015-10-05 ウシオ電機株式会社 Semiconductor light emitting element and manufacturing method of the same
JP2016018974A (en) 2014-07-11 2016-02-01 ウシオ電機株式会社 Semiconductor light emitting element
JP2016039365A (en) 2014-08-07 2016-03-22 エルジー イノテック カンパニー リミテッド Light-emitting element and illumination system

Also Published As

Publication number Publication date
JP2018006535A (en) 2018-01-11
JP2021129121A (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6106120B2 (en) Semiconductor light emitting device
JP5676396B2 (en) Substrate removal method for high light extraction LED
KR101171361B1 (en) A light emitting diode assembly and method for fabricating the same
US7696523B2 (en) Light emitting device having vertical structure and method for manufacturing the same
TW201338206A (en) Light-emitting diode and method of manufacturing light-emitting diode
JP2006269912A (en) Light emitting device and manufacturing method thereof
JP2006140297A (en) Semiconductor light-emitting device and manufacturing method therefor, and lighting module and lighting device equipped therewith
JP2013038248A (en) Semiconductor light-emitting element
JP2006024750A (en) Light emitting element
JP2006041133A (en) Light emitting device
US11114588B2 (en) Semiconductor light emitting element
KR101069362B1 (en) Semiconductor light emitting device
JP7228120B2 (en) Light irradiation device
JP2017069282A (en) Semiconductor light-emitting element and method for manufacturing the same
KR101457036B1 (en) Light emitting diode and manufacturing method of the same
JP6153351B2 (en) Semiconductor light emitting device
JP2013175635A (en) Semiconductor light-emitting element, and method of manufacturing the same
JP5818031B2 (en) LED element
WO2016072326A1 (en) Semiconductor light-emitting element
JP2016018974A (en) Semiconductor light emitting element
WO2016158093A1 (en) Nitride semiconductor light-emitting element
JP6690139B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20160117178A (en) Semiconductor light emitting element
KR20110083290A (en) Semiconductor light emitting device and preparing therof
WO2010092741A1 (en) Light-emitting diode, and light-emitting diode lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230125

R151 Written notification of patent or utility model registration

Ref document number: 7228120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151