JP7217753B2 - 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 - Google Patents
深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 Download PDFInfo
- Publication number
- JP7217753B2 JP7217753B2 JP2020548820A JP2020548820A JP7217753B2 JP 7217753 B2 JP7217753 B2 JP 7217753B2 JP 2020548820 A JP2020548820 A JP 2020548820A JP 2020548820 A JP2020548820 A JP 2020548820A JP 7217753 B2 JP7217753 B2 JP 7217753B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cells
- cell
- program
- current
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000013528 artificial neural network Methods 0.000 title description 26
- 238000013135 deep learning Methods 0.000 title description 2
- 230000001537 neural effect Effects 0.000 title description 2
- 239000011159 matrix material Substances 0.000 claims description 48
- 238000007667 floating Methods 0.000 claims description 36
- 210000004027 cell Anatomy 0.000 description 184
- 210000002569 neuron Anatomy 0.000 description 29
- 210000000225 synapse Anatomy 0.000 description 26
- 238000003491 array Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 230000004913 activation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000011176 pooling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000946 synaptic effect Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013529 biological neural network Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 210000003169 central nervous system Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000004205 output neuron Anatomy 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/048—Activation functions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
Description
本出願は、2018年3月14日に出願された「Method and Apparatus for Programming Analog Neuromorphic Memory in an Artificial Neural Network」と題する米国特許仮出願第62/642,878号、及び2018年5月25日に出願された「Method And Apparatus For Programming Analog Neural Memory In A Deep Learning Artificial Neural Network」と題する米国特許出願第15/990,395号の優先権を主張する。
人工ニューラルネットワークのベクトルマトリクス乗算(vector-by-matrix multiplication、VMM)アレイと共に使用するプログラミング装置及び方法の多数の実施形態が開示される。
不揮発性メモリセル
不揮発性メモリセルアレイを使用するニューラルネットワーク
ベクトルマトリクス乗算(VMM)アレイ
Ids=Io*e(Vg-Vth)/kVt=w*Io*e(Vg)/kVt
w=e(-Vth)/kVt
Vg=k*Vt*log[Ids/wp*Io]
Iout=wa*Io*e(Vg)/kVt、すなわち
Iout=(wa/wp)*Iin=W*Iin
W=e(Vthp-Vtha)/kVt
Ids=β*(Vgs-Vth)*Vds;β=u*Cox*W/L
W α(Vgs-Vth)
Claims (13)
- フラッシュメモリセルの行及び列を含むベクトルマトリクス乗算アレイ内の選択されたメモリセルをプログラミングする方法であって、該方法は、
前記アレイ内の複数のフラッシュメモリセルをプログラミングするステップと、
前記アレイ内の前記複数のフラッシュメモリセルを部分的に消去するステップと、
前記複数のフラッシュメモリセル内の選択されたセルに対して第1のプログラム動作を実行するステップであって、第1のレベルの電荷は、前記選択されたセルの浮遊ゲートに記憶される、ステップと、
前記選択されたセルに対して第2のプログラム動作を実行するステップであって、追加のレベルの電荷が、前記選択されたセルの前記浮遊ゲートに記憶される、ステップと、
前記選択されたセルに所望のレベルの電荷が記憶されるまで、又は前記第2のプログラム動作が最大回数実行されるまで、前記第2のプログラム動作を繰り返すステップと、を含む、方法。 - 各第2のプログラム動作の後に検証工程が実行され、前記検証工程が第1の結果をもたらすと、前記繰り返すステップが行われ、前記検証工程が第2の結果をもたらすと、前記繰り返すステップが行われない、請求項1に記載の方法。
- 使用されていないメモリセルのためのハードプログラム工程を更に含む、請求項1に記載の方法。
- 前記第1のプログラム動作及び前記第2のプログラム動作はパルス変調を利用する、請求項1に記載の方法。
- 前記第1のプログラム動作及び前記第2のプログラム動作はプログラム電流変調を利用する、請求項1に記載の方法。
- 前記第1のプログラム動作及び前記第2のプログラム動作は、ある選択されたメモリセルにパルス変調を利用し、別の選択されたメモリセルに一定のプログラムパルスを利用する、請求項1に記載の方法。
- 前記第1のプログラム動作及び前記第2のプログラム動作は高電圧レベル変調を利用する、請求項1に記載の方法。
- 前記検証工程は、前記選択されたセルによって引き込まれた電流を、基準マトリクスによって引き込まれた電流と比較することを含む、請求項2に記載の方法。
- 前記メモリセルは、分割ゲートメモリセルである、請求項1に記載の方法。
- 前記メモリセルは、積層ゲートメモリセルである、請求項1に記載の方法。
- 前記基準マトリクスは、共有された制御ゲート及び共有された消去ゲートを含む、請求項8に記載の方法。
- 前記基準マトリクスは、各基準セルに対して共有された制御ゲート及び別個の消去ゲートを含む、請求項8に記載の方法。
- 基準電流は、基準マトリクスからの複数の定電流、増分電流、及び差分電流から組み合わされる、請求項1に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023008471A JP2023065351A (ja) | 2018-03-14 | 2023-01-24 | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862642878P | 2018-03-14 | 2018-03-14 | |
US62/642,878 | 2018-03-14 | ||
US15/990,395 | 2018-05-25 | ||
US15/990,395 US10910061B2 (en) | 2018-03-14 | 2018-05-25 | Method and apparatus for programming analog neural memory in a deep learning artificial neural network |
PCT/US2019/014357 WO2019177691A1 (en) | 2018-03-14 | 2019-01-18 | Method and apparatus for programming analog neural memory in a deep learning artificial neural network |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023008471A Division JP2023065351A (ja) | 2018-03-14 | 2023-01-24 | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021517706A JP2021517706A (ja) | 2021-07-26 |
JP7217753B2 true JP7217753B2 (ja) | 2023-02-03 |
Family
ID=67904305
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020548820A Active JP7217753B2 (ja) | 2018-03-14 | 2019-01-18 | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 |
JP2023008471A Pending JP2023065351A (ja) | 2018-03-14 | 2023-01-24 | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023008471A Pending JP2023065351A (ja) | 2018-03-14 | 2023-01-24 | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10910061B2 (ja) |
EP (2) | EP4141875A1 (ja) |
JP (2) | JP7217753B2 (ja) |
KR (2) | KR102457901B1 (ja) |
CN (1) | CN111837190A (ja) |
TW (2) | TWI810613B (ja) |
WO (1) | WO2019177691A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10956814B2 (en) * | 2018-08-27 | 2021-03-23 | Silicon Storage Technology, Inc. | Configurable analog neural memory system for deep learning neural network |
US10741568B2 (en) * | 2018-10-16 | 2020-08-11 | Silicon Storage Technology, Inc. | Precision tuning for the programming of analog neural memory in a deep learning artificial neural network |
US11755899B2 (en) * | 2019-11-11 | 2023-09-12 | Silicon Storage Technology, Inc. | Precise programming method and apparatus for analog neural memory in an artificial neural network |
US11636322B2 (en) * | 2020-01-03 | 2023-04-25 | Silicon Storage Technology, Inc. | Precise data tuning method and apparatus for analog neural memory in an artificial neural network |
US11393535B2 (en) * | 2020-02-26 | 2022-07-19 | Silicon Storage Technology, Inc. | Ultra-precise tuning of analog neural memory cells in a deep learning artificial neural network |
TWM614073U (zh) * | 2020-05-04 | 2021-07-01 | 神亞科技股份有限公司 | 用於執行卷積神經網路運算的處理裝置 |
US11682459B2 (en) * | 2020-05-13 | 2023-06-20 | Silicon Storage Technology, Inc. | Analog neural memory array in artificial neural network comprising logical cells and improved programming mechanism |
CN111625760B (zh) * | 2020-06-01 | 2022-07-05 | 山东大学 | 基于闪存电学特性的存算一体方法 |
KR102525212B1 (ko) * | 2020-12-03 | 2023-04-21 | 광운대학교 산학협력단 | 정전용량을 이용한 가중치 메모리 시스템 및 이의 동작방법 |
JP2024504003A (ja) * | 2020-12-23 | 2024-01-30 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリ用の入力及びデジタル出力機構 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007128625A (ja) | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | 不揮発性半導体記憶装置及び不揮発性メモリセル消去方法 |
JP2007520029A (ja) | 2004-01-27 | 2007-07-19 | サンディスク コーポレイション | 非揮発性メモリの雑/ファインプログラミングのための可変電流シンキング |
JP2011527069A (ja) | 2008-07-02 | 2011-10-20 | サンディスク コーポレイション | 不揮発性記憶装置のオーバープログラムの訂正 |
US20160141041A1 (en) | 2014-11-18 | 2016-05-19 | Sandisk Technologies Inc. | Partial Erase of Nonvolatile Memory Blocks |
WO2017200883A1 (en) | 2016-05-17 | 2017-11-23 | Silicon Storage Technology, Inc. | Deep learning neural network classifier using non-volatile memory array |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
JP3145894B2 (ja) | 1995-03-10 | 2001-03-12 | 日本電気株式会社 | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
JPH10134587A (ja) * | 1996-10-29 | 1998-05-22 | Sony Corp | 不揮発性半導体記憶装置 |
US6153494A (en) * | 1999-05-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash |
EP1436815B1 (en) | 2001-09-18 | 2010-03-03 | Kilopass Technology, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
US6724029B2 (en) | 2002-02-21 | 2004-04-20 | International Business Machines Corporation | Twin-cell flash memory structure and method |
US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
US7630237B2 (en) * | 2003-02-06 | 2009-12-08 | Sandisk Corporation | System and method for programming cells in non-volatile integrated memory devices |
US7002943B2 (en) * | 2003-12-08 | 2006-02-21 | Airtight Networks, Inc. | Method and system for monitoring a selected region of an airspace associated with local area networks of computing devices |
US7474559B1 (en) | 2005-08-30 | 2009-01-06 | Xilinx, Inc. | Circuit and method for employing unused configuration memory cells as scratchpad memory |
KR100984563B1 (ko) * | 2005-09-09 | 2010-10-01 | 샌디스크 코포레이션 | 프로그램 혼란이 감소된 nand 타입 비휘발성 메모리의최종-최초 모드 및 프로그래밍 방법 |
US7456465B2 (en) | 2005-09-30 | 2008-11-25 | Freescale Semiconductor, Inc. | Split gate memory cell and method therefor |
JP4938020B2 (ja) * | 2005-11-10 | 2012-05-23 | サンディスク コーポレイション | タイミング情報による逆結合効果 |
EP1843356A1 (en) | 2006-04-03 | 2007-10-10 | STMicroelectronics S.r.l. | Method and system for refreshing a memory device during reading thereof |
US7466575B2 (en) * | 2006-05-12 | 2008-12-16 | Anobit Technologies Ltd. | Memory device programming using combined shaping and linear spreading |
KR101401558B1 (ko) * | 2007-08-20 | 2014-06-09 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
US7848158B2 (en) | 2008-05-05 | 2010-12-07 | Micron Technologies, Inc. | Methods and apparatuses for programming flash memory using modulated pulses |
US8144511B2 (en) * | 2009-08-19 | 2012-03-27 | Sandisk Technologies Inc. | Selective memory cell program and erase |
TW201225088A (en) * | 2010-07-21 | 2012-06-16 | Mosaid Technologies Inc | Multipage program scheme for flash memory |
US8499227B2 (en) * | 2010-09-23 | 2013-07-30 | Micron Technology, Inc. | Memory quality monitor based compensation method and apparatus |
US8837210B2 (en) * | 2012-08-23 | 2014-09-16 | Infineon Technologies Ag | Differential sensing method and system for STT MRAM |
US9165629B2 (en) | 2013-03-12 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for MRAM sense reference trimming |
US9275014B2 (en) * | 2013-03-13 | 2016-03-01 | Qualcomm Incorporated | Vector processing engines having programmable data path configurations for providing multi-mode radix-2x butterfly vector processing circuits, and related vector processors, systems, and methods |
US10120405B2 (en) * | 2014-04-04 | 2018-11-06 | National Instruments Corporation | Single-junction voltage reference |
KR20160050534A (ko) * | 2014-10-30 | 2016-05-11 | 에스케이하이닉스 주식회사 | 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법 |
WO2016068992A1 (en) * | 2014-10-31 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Reusing sneak current in accessing memory cells |
WO2016099438A1 (en) * | 2014-12-15 | 2016-06-23 | Hewlett Packard Enterprise Development Lp | Nonvolatile memory cross-bar array |
US9361995B1 (en) * | 2015-01-21 | 2016-06-07 | Silicon Storage Technology, Inc. | Flash memory system using complementary voltage supplies |
US9343131B1 (en) * | 2015-02-24 | 2016-05-17 | International Business Machines Corporation | Mismatch and noise insensitive sense amplifier circuit for STT MRAM |
GB2537484B (en) * | 2015-03-20 | 2019-07-03 | HGST Netherlands BV | Read level grouping for increased flash performance |
US10134475B2 (en) | 2015-03-31 | 2018-11-20 | Silicon Storage Technology, Inc. | Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system |
US9852024B2 (en) * | 2016-04-19 | 2017-12-26 | Winbond Electronics Corporation | Apparatus and method for read time control in ECC-enabled flash memory |
US10269440B2 (en) | 2016-05-17 | 2019-04-23 | Silicon Storage Technology, Inc. | Flash memory array with individual memory cell read, program and erase |
US10120649B2 (en) * | 2016-07-29 | 2018-11-06 | Microunity Systems Engineering, Inc. | Processor and method for outer product accumulate operations |
US9966127B2 (en) * | 2016-10-12 | 2018-05-08 | Micron Technology, Inc. | Compensating for variations in selector threshold voltages |
US10522226B2 (en) * | 2018-05-01 | 2019-12-31 | Silicon Storage Technology, Inc. | Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network |
-
2018
- 2018-05-25 US US15/990,395 patent/US10910061B2/en active Active
-
2019
- 2019-01-18 CN CN201980018437.9A patent/CN111837190A/zh active Pending
- 2019-01-18 KR KR1020207022362A patent/KR102457901B1/ko active IP Right Grant
- 2019-01-18 EP EP22202233.7A patent/EP4141875A1/en active Pending
- 2019-01-18 EP EP19767102.7A patent/EP3766072B1/en active Active
- 2019-01-18 WO PCT/US2019/014357 patent/WO2019177691A1/en unknown
- 2019-01-18 KR KR1020227036132A patent/KR20220147698A/ko active IP Right Grant
- 2019-01-18 JP JP2020548820A patent/JP7217753B2/ja active Active
- 2019-02-19 TW TW110126752A patent/TWI810613B/zh active
- 2019-02-19 TW TW108105484A patent/TWI736845B/zh active
-
2020
- 2020-12-17 US US17/125,459 patent/US20210142854A1/en active Pending
-
2023
- 2023-01-24 JP JP2023008471A patent/JP2023065351A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007520029A (ja) | 2004-01-27 | 2007-07-19 | サンディスク コーポレイション | 非揮発性メモリの雑/ファインプログラミングのための可変電流シンキング |
JP2007128625A (ja) | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | 不揮発性半導体記憶装置及び不揮発性メモリセル消去方法 |
JP2011527069A (ja) | 2008-07-02 | 2011-10-20 | サンディスク コーポレイション | 不揮発性記憶装置のオーバープログラムの訂正 |
US20160141041A1 (en) | 2014-11-18 | 2016-05-19 | Sandisk Technologies Inc. | Partial Erase of Nonvolatile Memory Blocks |
WO2017200883A1 (en) | 2016-05-17 | 2017-11-23 | Silicon Storage Technology, Inc. | Deep learning neural network classifier using non-volatile memory array |
JP2019517138A (ja) | 2016-05-17 | 2019-06-20 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器 |
Also Published As
Publication number | Publication date |
---|---|
KR20220147698A (ko) | 2022-11-03 |
WO2019177691A1 (en) | 2019-09-19 |
US20210142854A1 (en) | 2021-05-13 |
TWI736845B (zh) | 2021-08-21 |
US20190287621A1 (en) | 2019-09-19 |
TWI810613B (zh) | 2023-08-01 |
KR102457901B1 (ko) | 2022-10-21 |
TW201939516A (zh) | 2019-10-01 |
KR20200101459A (ko) | 2020-08-27 |
JP2021517706A (ja) | 2021-07-26 |
US10910061B2 (en) | 2021-02-02 |
JP2023065351A (ja) | 2023-05-12 |
CN111837190A (zh) | 2020-10-27 |
TW202143243A (zh) | 2021-11-16 |
EP3766072A4 (en) | 2021-12-15 |
EP3766072A1 (en) | 2021-01-20 |
EP3766072B1 (en) | 2022-11-30 |
EP4141875A1 (en) | 2023-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7217753B2 (ja) | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置 | |
JP7288461B2 (ja) | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置 | |
JP7210585B2 (ja) | 人工ニューラルネットワーク内のアナログニューロモーフィックメモリのための高精度かつ高効率な調整機構及びアルゴリズム | |
JP7281535B2 (ja) | 深層学習ニューラルネットワークで使用されるアナログニューラルメモリシステムのメモリセルに対する温度補償及び漏れ補償 | |
JP7270746B2 (ja) | 2ゲート不揮発性メモリセルのアレイを使用するニューラルネットワーク分類子 | |
JP7253563B2 (ja) | 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリ用のデコーダ | |
JP7266665B2 (ja) | ディープラーニング人工ニューラルネットワークにおけるアナログニューロメモリ内の基準トランジスタ及びメモリセルに対する補償 | |
JP7209811B2 (ja) | 深層学習ニューラルネットワーク用の構成可能なアナログニューラルメモリシステム | |
JP2023515679A (ja) | 人工ニューラルネットワーク内の差分セル対にシナプシス重みを記憶するアナログニューラルメモリアレイ | |
KR20210105428A (ko) | 사용 빈도에 기초하여 프로그램 상태 간극을 가변시키기 위한 메모리 디바이스 및 방법 | |
JP2023539845A (ja) | アナログニューラルメモリにおける書き込みと検証との同時動作 | |
JP7270747B2 (ja) | 4ゲート不揮発性メモリセルのアレイを使用するニューラルネットワーク分類器 | |
WO2023196000A1 (en) | Vector-by-matrix-multiplication array utilizing analog inputs | |
WO2023014387A1 (en) | Input circuitry for analog neural memory in a deep learning artificial neural network | |
WO2023018432A1 (en) | Hybrid memory system configurable to store neural memory weight data in analog form or digital form | |
WO2023196002A1 (en) | Vector-by-matrix-multiplication array utilizing analog outputs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7217753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |