JP7193066B2 - トランスデューサ装置 - Google Patents

Description

本発明は、トランスデューサ装置に関し、特に小型化が可能なトランスデューサ装置に関する。

一般的なトランスデューサ装置は、図１１に示すように実装基板１上に、トランスデューサ素子２とこのトランスデューサ素子２から出力された信号等を処理する回路素子３とを実装し、全体を金属製の蓋部４で覆う構造を採用している。蓋部４には、トランスデューサ素子２に音圧等が伝搬するため孔部５が形成されている。

このような構造のトランスデューサ装置では、孔部５から装置内に伝搬する音圧等の変化は、トランスデューサ素子２で容量変化として検知され、回路素子３によって所望の信号処理を行い、この出力信号が実装基板１に形成された貫通電極（図示せず）等を通り、外部端子６から検知信号として出力されることになる。

ところで、近年の電子機器の小型化の要請に伴い、電子機器に実装されるトランスデューサ装置についても小型化が求められている。例えば図１１に示す構造のトランスデューサ装置では、トランスデューサ素子２と回路素子３との間の寸法を広くとる必要があり、トランスデューサ装置の専有面積が大きくなってしまっていた。

また従来のトランスデューサ装置では、トランスデューサ素子を実装する基板は、ガラスエポキシ基板やセラミック基板等が用いられ、トランスデューサ素子をシリコンで形成した場合、熱膨張率の差により、トランスデューサ素子の感度が低下してしまうという問題があった。

一方本願出願人は、シリコン基板からなるパッケージ構造を提案した（特許文献１）。
図１２は本願出願人が先に提案したトランスデューサ装置の一例である。シリコン基板からなる平板状の実装基板１と、シリコン基板からなり凹部を備えた蓋部４とを組み合わせてパッケージ構造を構成し、凹部内にトランスデューサ素子２と回路素子３を収容する構成としている。実装基板１上に形成された電極と蓋部４上に形成された外部電極７は、蓋部４に形成した貫通電極７によって接続されている。

特開２０１７－１０８２２６号公報

先に本願出願人が提案したトランスデューサ装置は、平板状の実装基板１と凹部を備えた蓋部４とを組み合わせてパッケージ構造を構成し、凹部内にトランスデューサ素子２と回路素子３とを収容する構成であった。実装基板１とトランスデューサ素子２の支持基板８をともにシリコンで構成することで、熱膨張率の差によるトランスデューサ素子２の感度劣化を防止することができる。しかしながら、トランスデューサ素子２と回路素子３とを実装基板１上に並べて配置する構成のため小型化に限界があった。本発明はこのような問題点を解消し、狭い凹部内にトランスデューサ素子等を収容するトランスデューサ装置を提供することを目的とする。

上記目的を達成するため本願請求項１に係る発明は、第１の貫通孔と、該第１の貫通孔上に固定電極を含む固定電極膜と可動電極を含む可動電極膜とを対向配置したトランスデューサ素子と、該トランスデューサ素子に接続する第１の電極と、を備えた平板状の第１の基板と、前記トランスデューサ素子の信号を処理する回路素子と、該回路素子に接続する第２の電極と、を備えた平板状の第２の基板と、第１の貫通電極と、第２の貫通孔と、を備えた平板状の第３の基板とからなり、前記第１の電極と前記第２の電極がそれぞれ前記第１の貫通電極の両端に接続するように前記第１の基板、前記第３の基板および前記第２の基板を積層し、前記第１の基板と前記第２の基板とで囲まれた前記第２の貫通孔により形成される空間に、前記トランスデューサ素子と前記回路素子とを収容し、前記トランスデューサ素子は前記第１の基板のみに接合し、前記回路素子は前記第２の基板のみに接合していることと、前記第１の基板あるいは前記第２の基板に第２の貫通電極を備え、該第２の貫通電極は前記第１の電極あるいは前記第２の電極を外部電極に接続していること、を特徴とする。

本願請求項２に係る発明は、請求項１記載のトランスデューサ装置において、前記第１の基板あるいは前記第２の基板の少なくともいずれか一方に、前記空間の体積を増加させる凹部を備えていることを特徴とする。

本発明のトランスデューサ装置は、トランスデューサ素子と回路素子がそれぞれ平板状の基板に別々に実装され、これらの基板を第３の基板に設けられた貫通孔内に対向するように配置することで、貫通孔の大きさをトランスデューサ素子あるいは回路素子の大きさよりわずかに大きく設定すればよい。その結果、小型化ができ、専有面積の小さいトランスデューサ装置を提供することが可能となる。

また、トランスデューサ素子を別個の素子として基板上に実装する代わりに、平板状の基板自体に形成することができ、同様に回路素子も基板上に実装する代わりに、平板状の基板自体に形成することができ、低背化されたトランスデューサ装置を提供することも可能である。

さらにまた、トランスデューサ素子と回路素子を収容する空間の容積を増やすため、第１の基板あるいは第２の基板に凹部を形成すれば、トランスデューサ素子のバックキャビティの容積を大きくすることができ、高感度化を図ることも可能となる。

本発明では、トランスデューサ素子の支持基板とこれを実装する基板とを同じ材料、特にシリコンで構成することができ、通常の半導体装置の製造工程のみで簡便に形成することが可能となる。

本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第１の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第２の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第３の実施例のトランスデューサ装置の製造方法を説明する図である。 本発明の第４の実施例のトランスデューサ装置の製造方法を説明する図である。 従来のトランストランスデューサ装置の説明図である。 従来の別のトランスデューサ装置の説明図である。

本発明のトランスデューサ装置は、トランスデューサ素子と回路素子が第１の基板乃至第３の基板で構成したパッケージに収容された構成となっている。以下、製造工程に従い、本発明のトランスデューサ装置について詳細に説明する。

本発明の第１の実施例について説明する。まず、シリコン基板からなる平板状の第１の基板１０を用意する（図１）。この第１の基板１０は、複数のトランスデューサ装置を一括で形成し、後述するように個片化することで個々のトランスデューサ装置を形成することができる。以下１個のトランスデューサ装置を図示して詳細に説明する。

第１の基板１０には、マトリックス状にトランスデューサ装置形成予定領域が配置されている。各トランスデューサ装置形成予定領域のそれぞれには、第１の貫通孔１１、第１の電極１２および必要に応じて外部電極１３ａが形成されている（図１）。第１の電極１２は、後述するようにトランスデューサ素子に直接接続される電極の他、回路素子と接続される電極としても形成されている。

第１の基板１０の第１の貫通孔１１上にトランスデューサ素子１４の固定電極を含む固定電極膜１５と可動電極を含む可動電極膜１６がスペーサーを介して対向配置される。トランスデューサ素子１４の電極と第１の基板１上に形成された第１の電極１２は、例えば金属ワイヤ１７で接続する（図２）。

次に第２の基板１８を用意する。この第２の基板１８も、マトリックス状にトランスデューサ装置形成予定領域が配置されている。各トランスデューサ装置形成予定領域のそれぞれには、第２の電極２０が形成されている。第２の基板１８の所定の位置に回路素子１９を配置し、回路素子１９の電極と第２の基板１８上に形成された第２の電極２０を、例えば金属ワイヤ１７で接続する（図３）。第２の電極２０は、トランスデューサ素子と接続する電極としても形成されている。

次に第３の基板２１を用意する。この第３の基板２１も、マトリックス状にトランスデューサ装置形成予定領域が配置されている。各トランスデューサ装置形成予定領域のそれぞれには、第２の貫通孔２２と、第１の貫通電極２３が所定の位置に形成されている（図４）。

次に先に用意した第１の基板１０上に、第３の基板２１を積層する。その際、第３の基板２１に形成された第２の貫通孔２２の内側にトランスデューサ素子１４が配置するように積層する。また第３の基板２１に形成された第１の貫通電極２３が第１の基板１０に形成された第１の電極１２と接続するようにする（図５）。

その後、先に用意した第２の基板１８をさらに積層する。その際、第３の基板２１に形成された第２の貫通孔２２の内側に回路素子１９が配置するように積層する。また第３の基板２１に形成された第１の貫通電極２３が第２の基板１８に形成された第２の電極２０と接続するようにする（図６）。第１の基板１０と第３の基板２１、あるいは第２の基板１８と第３の基板２１との接続は、所望の接着部材を用いることで、第２の貫通孔２２を気密性良く封止することができる。この積層は、積層の際に生じる位置ずれ程度を考慮すればよく、第２の貫通孔２２の大きさは、内部に収容するトランスデューサ素子１４、回路素子１９のそれぞれの大きさに接続のために必要な大きさを加えた程度の大きさで良い。

このように第１の基板１０、第３の基板２１および第２の基板１８を積層することで、トランスデューサ素子１４と回路素子１９が対向配置した状態となる。この状態では、複数のトランスデューサ装置が連結した状態となっているが、個々のトランスデューサ装置をみてみると、第１の貫通電極２３によってトランスデューサ素子１４の第１の電極１２と回路素子１９の第２の電極２０が接続されている。図６に示す例では、第１の基板１０に外部電極１３が形成されているので、第１の基板１０に形成される図示しない貫通電極（第２の貫通電極に相当）により、外部電極１３ａと内部の電極との所望の結合が形成されることになる。

その後、積層体を構成する第２の基板１８、第３の基板２１および第１の基板１０の切断予定領域を切断除去することで個々のトランスデューサ装置を形成することができる。図７に示すように本発明のトランスデューサ装置は、装置の外形が内部に搭載するトランスデューサ素子１４等よりわずかに大きい程度の大きさとすることができ、外部電極１３ａを実装基板に接続する際、専有面積の小さいボトムポート型のトランスデューサ装置を提供することが可能となった。

次に第２の実施例について説明する。上記第１の実施例では、ボトムポート型のトランスデューサ装置の例について説明したが、図８に示すようにトップポート型のトランスデューサ装置とすることも可能である。この場合、第２の基板１８に図示しない第２の貫通電極により外部電極１３ｂと内部の電極との接続を形成すればよい。図８に示す本実施例のトランスデューサ装置でも、装置の外形が内部に搭載するトランスデューサ素子１４等よりわずかに大きい程度の大きさとすることができ、外部電極１３ｂを実装基板に接続する際、専有面積の小さいトップポート型のトランスデューサ装置を提供することが可能となった。

図８に示すトップポート型のトランスデューサ装置は、図７に示すボトムポート型のトランスデューサ装置と比較し、トランスデューサ素子のバックキャビティ（トランスデューサ素子の固定電極より内側の空間）の大きさが同じとなり、実装姿勢により特性が変化しないという利点もある。

次に第３の実施例について説明する。一般的なトランスデューサ装置では、バックキャビティが大きいほど感度が高い。そこで、例えば上記第２の実施例で説明したトランスデューサ装置において、バックキャビティに接する第２の基板１８の表面の一部を切り欠き凹部２４を形成すればバックキャビティの容積を大きくすることができる。この凹部２４は、トランスデューサ装置を構成するのに必要な電極等が形成されていない領域に配置すればよい。従って、第２の基板１８に限らず、第１の基板１０に形成することも可能で、第１の基板１０および第２の基板１８の両方に形成することも可能である。上記第１の実施例で説明したトランスデューサ装置についても、同様に凹部２４を備える構成とすることができる。

次に第４の実施例について説明する。上記第１乃至第３の実施例では、トランスデューサ素子１４と回路素子１９は、第１の基板１０と第２の基板１８とは別体の素子としてそれぞれ実装する構造として説明を行った。しかし、第１の基板１０および第２の基板１８をシリコン基板で形成した場合、第１の基板１０上にトランスデューサ素子１４を形成し、第２の基板１８に回路素子１９を形成することも可能である。

例えば図１０に示すように構成することができる。この場合、第３の基板２１の厚さを薄くすることができ、トランスデューサ装置の低背化を実現することができる。なお、図１０に示す例では、上記第１の実施例の変更例について説明したものであるが、当然上記第２の実施例および第３の実施例についてもトランスデューサ素子１４と回路素子１９を図１０に示すように変更して適用することが可能である。

以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでなく、種々変更可能である。例えば第１の基板乃至第３の基板およびトランスデューサ素子の支持基板はシリコンに限定されることはなく、好ましくは同じ材料で構成すれば、熱膨張率の差による影響を下げることができ、シリコンを選択すれば、安価に簡便に形成することができる。また第３の基板は、必要に応じてさらに第４の基板を積層する構造としても良い。

１０：第１の基板、１１：第１の貫通孔、１２：第１の電極、１３ａ、１３ｂ：外部電極、１４：トランスデューサ素子、１５：固定電極膜、１６：可動電極膜、１７金属ワイヤ、１８：第２の基板、１９：回路素子、２０：第２の電極、２１：第３の基板、２２：第２の貫通孔、２３：第１の貫通電極、２４：凹部

Claims (2)

1. 第１の貫通孔と、該第１の貫通孔上に固定電極を含む固定電極膜と可動電極を含む可動電極膜とを対向配置したトランスデューサ素子と、該トランスデューサ素子に接続する第１の電極と、を備えた平板状の第１の基板と、
   前記トランスデューサ素子の信号を処理する回路素子と、該回路素子に接続する第２の電極と、を備えた平板状の第２の基板と、
   第１の貫通電極と、第２の貫通孔と、を備えた平板状の第３の基板とからなり、
   前記第１の電極と前記第２の電極がそれぞれ前記第１の貫通電極の両端に接続するように前記第１の基板、前記第３の基板および前記第２の基板を積層し、前記第１の基板と前記第２の基板とで囲まれた前記第２の貫通孔により形成される空間に、前記トランスデューサ素子と前記回路素子とを収容し、前記トランスデューサ素子は前記第１の基板のみに接合し、前記回路素子は前記第２の基板のみに接合していることと、
   前記第１の基板あるいは前記第２の基板に第２の貫通電極を備え、該第２の貫通電極は前記第１の電極あるいは前記第２の電極を外部電極に接続していること、を特徴とするトランスデューサ装置。
2. 請求項１記載のトランスデューサ装置において、
   前記第１の基板あるいは前記第２の基板の少なくともいずれか一方に、前記空間の体積を増加させる凹部を備えていることを特徴とするトランスデューサ装置。

Images