JP7191930B2 - 局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク - Google Patents

局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク Download PDF

Info

Publication number
JP7191930B2
JP7191930B2 JP2020504705A JP2020504705A JP7191930B2 JP 7191930 B2 JP7191930 B2 JP 7191930B2 JP 2020504705 A JP2020504705 A JP 2020504705A JP 2020504705 A JP2020504705 A JP 2020504705A JP 7191930 B2 JP7191930 B2 JP 7191930B2
Authority
JP
Japan
Prior art keywords
mask
polyphosphazene
deposition
etching
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020504705A
Other languages
English (en)
Other versions
JP2020529728A (ja
Inventor
エトケベリー アルノー
ゴンサルベス アンヌ－マリー
ペルール ジャン－リュック
フレグノー マチュー
ルバ アナイス
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク filed Critical サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク
Publication of JP2020529728A publication Critical patent/JP2020529728A/ja
Application granted granted Critical
Publication of JP7191930B2 publication Critical patent/JP7191930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials For Photolithography (AREA)
  • Formation Of Insulating Films (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、材料、例えば半導体（特には、ＩＩＩ－ＶまたはＩＩ－ＶＩ族半導体）の選択的なエッチングの分野に関し、そしてより具体的には化学的な攻撃、すなわち化学的エッチングによってそのようなエッチング方法を実施するために用いられるマスクに関する。
化学的エッチング用マスクを含む技術は、特には保護される半導体の部分を被覆するマスクの保護の品質に関して、結果として得られるエッチングの細かさ、および他の関連する特徴に関して、引き続き改善の必要性がある。
本発明は、この状況を改善するのに役立つ。
この目的のために、本発明は、半導体材料を、化学的な攻撃、すなわち化学的エッチングによってエッチングするためのエッチング方法を提供し、本方法は、
－ 半導体材料の第１の表面区域上への少なくとも１つのマスクの堆積、および、
－ そのマスクによって被覆されていない半導体材料の第２の表面区域の、化学的エッチング、すなわち化学的攻撃による、化学的エッチング、
を含んでいる。
特には、このマスクは、ポリホスファゼンを含む材料から作られている。
この材料は、本明細書で以下に与えられる態様の例によって示されるように、下にある材料、特に半導体の保護に特に効果的である。従って、上記の方法の第２の工程で行われるエッチングは、非常に攻撃的な溶液で行われることができ、それにもかかわらず、マスクの高度に効果的な保護のために、エッチングは、特に細かく、そして極めて良好に規定され、そしてそれ故に保護されていない区域に非常に局所化されることが、それにも関わらずに観察されている。
１つの態様では、このマスクの堆積は、電気化学的プロセス、電気化学的堆積、によるポリホスファゼンの制御された堆積を含んでいる。
このマスクの堆積は、液体アンモニアへの浸漬のプロセス、それに続くポリホスファゼンの堆積を含むことができる。
電気化学的堆積の代替として、堆積は、「無電解」と表される方法によって、単純に電気エネルギーの使用なしで行われることができる。これらの２つの場合において、本方法は、上記の液体アンモニア（場合により溶解された五塩化リンもしくは「ＰＣｌ５」と混合された）への浸漬を含むことができる。
マスクの堆積は、加えて、
－ 半導体材料の前記の第２の表面区域上への少なくとも１つの除去可能なプレマスクの堆積、
－ ポリホスファゼンの堆積（電気化学的プロセスまたは液体アンモニアの噴霧による）、そしてポリホスファゼンはプレマスクに付着していない、
－ 半導体材料の前記の第２の表面区域を暴露するように除去可能なプレマスクの単純な除去、次いで実際のエッチング操作自体を実施する、
を含むことができる。
例えば、プレマスクは、酸窒化ケイ素ＳｉＯｘＮｙを基にした材料から生成されることができる。
除去可能なプレマスクは、典型的にはフッ化水素溶液中への浸漬によって取り除かれることができる。
１つの態様では、プレマスクの使用の代替として、ポリホスファゼンの堆積は、第１の区域を被覆する前記のマスクを形成するために、光線によって単純にエッチングされることができる。
この光線は、電子線またはレーザー光であることができる。
マスクによって保護されていない領域での半導体への化学的攻撃は、酸化性エッチング溶液（例えば、以下に記載される「ＨＢｒ」型の溶液）の適用によって行われることができる。
また、本発明は、化学的エッチング、すなわち化学的攻撃、に対して半導体材料を保護するための保護マスクに関し、このマスクは、ポリホスファゼンを含む材料で作られている。
有利には、このマスクは、従って、わずか数ナノメートルの水準の厚さを有することができる。
本発明の他の利点および特徴は、限定するものではない態様の例の詳細な説明を読むことによって、そして添付の図面を吟味することによって、明らかとなるであろう。
図１Ａは、第１の態様におけるポリホスファゼン系のマスクを堆積するための工程を概略的に示している。 図１Ｂは、第２の、代替の態様におけるポリホスファゼン系のマスクを堆積するための工程を概略的に示している。 図１Ｃは、上記の第１および第２の態様の一方のもしくは他方におけるポリホスファゼン系のマスクによって部分的に被覆された半導体のエッチングのための工程を概略的に示している。 図２は、この例におけるリン化インジウム（ＩｎＰ）半導体を被覆する複数のマスクの連続を含む線に沿った、異なる原子種についてのＸＰＣ（表面化学分析のためのＸ線光電子分光法）信号の変化を示している。
ポリホスファゼン膜は、半導体材料の表面の化学的反応性に対して保護する、保護特性を有している。ポリホスファゼンは、特にはリンおよび窒素で作られた特定の骨格を含む、無機ポリマー（炭素原子を有しない）である。これは特には文献、”Fully Protective yet Functionalizable Monolayer on InP”（Anne-Marie Goncalves, Nicolas Mezailles, Charles Mathieu, Pascal Le Floch, Arnaud Etcheberry）、Chemistry of Materials、2010、N 22、p.3114-3120、に記載されている。
それらのポリホスファゼン膜は、電気化学的プロセスによって、または接触がなされることなく、「無電解」の種類の方法、例えばＰＣｌ５に加えられた液体アンモニア（溶液で）によって、得られることができる。
ポリホスファゼン膜から得られた厚さは、ナノメートル（例えば、２～１０ｎｍの範囲）であり、そしてそのような厚さは、それらの保護特性を確実にするのに十分であることが観察されている。
この種類の膜によって被覆された表面の化学的な不活性を確実にすることは、特には、それらの空気との（酸素、水蒸気などとの）相互作用による表面の再酸化に関して、この膜の主要な保護能力の１つである。
この主要な保護能力は、１年超の期間に亘って試験され、そしてこの試験は、この膜の優れた保護能力を示している。この種類の膜の挙動は、半導体の連続した溶解を発生させる酸化性の水溶液の存在で試験されている。この事実のために、それらの酸化性の水溶液は、この場合には、保護される区域を規定するポリホスファゼン膜堆積物によって境界を定められたマスクパターンで、前もって被覆された表面上に、構造（「ＭＥＳＡ」構造または「ボロボロの（en rubans）」などと称される）を発生させるために、湿式エッチング技術において、エッチング溶液として用いられることができる。
満足な結果を与える例として、「無電解」プロセスによって得られたポリホスファゼン膜で被覆されたリン化インジウム（ＩｎＰ）のような種類のＩＩＩ－Ｖ半導体合金の表面が、酸性または中性であることができる臭素水溶液（ＨＢｒ／Ｂｒ２）に対して試験された。ポリホスファゼン膜で被覆されなかった半導体の表面上で、この水溶液はＩｎＰ半導体（ｎ型またはｐ型の、半導体の分極が半導体に影響を有していない）の溶解を引き起こす。この溶解は用いられた濃度について、顕著かつ迅速である（分当たりに数マイクロメートル）。
一方で、ポリホスファゼン膜によって保護された表面は、水性の二臭素系溶液の特に攻撃的なエッチングの現象に対して、完全な安定性を示すことが観察される。この膜は、試験された全ての酸性、中性または塩基性溶液に対して安定であることが見出された。このポリホスファゼンの湿式エッチングに対するマスクキング能力は、従ってＩＩＩ－ＶまたはＩＩ－ＶＩ族の半導体材料に対する湿式エッチング技術のための全てのエッチング溶液と効果的に作用することができる。
従って、慣用の膜（典型的にはシリカ膜またはより一般的にはＳｉＯｘ，または他の同様の材料）によって保護されていない半導体の表面の有意な水準の溶解（１もしくは２以上のμｍ／分）をもたらすことができる酸化性の水溶液に対して、電気化学的プロセスによって、または「無電解」プロセスによって得られたポリホスファゼンに基づいた不動態膜によって被覆された半導体の表面の化学的な安定性を観察することが可能であり、そして半導体の選択的なエッチングについて工業的な用途においてここで提案される。
一般性を失うことなくここに提示される態様の例では、ポリホスファゼン膜で被覆された、および被覆されていない（比較の目的のために）の両方のＩｎＰなどの種類のＩＩＩ－Ｖ族半導体の場合は、Ｂｒ２酸の水溶液の存在で、ポリホスファゼンは、そのマスクによって保護された区域に通常は「侵入」する非常に攻撃的な化学的攻撃に対して非常に効果的なマスクとして用いられることができる。従って、ポリホスファゼンの使用は、非常に攻撃的な溶液の使用をさせ、一方で、マスキングは数ナノメートルの水準の厚さを維持し続けることを可能にさせる。更に、ポリホスファゼンによって与えられる保護は、非常に耐久性があり、そして従って半導体から作られた部品の品質を、それらの動作の継続時間または耐用年数に亘って向上させる。
この態様の例では、ＨＢｒ酸または付随する塩、例えばＫＢｒが、Ｂｒ－／Ｂｒ２対を、異なる水準のｐＨを試験することの可能性を与えることによって一定の水準に維持するためにエッチング溶液中に導入される。従って、その配合物の攻撃の能力は、Ｂｒ２（または溶液中の（Ｂｒ３））の濃度によって調整される水準で、経時的に一定に維持される。
半導体の保護されていない表面は、従って経時的に一定である、酸化性の攻撃によって攻撃的な溶解を受ける。
一方で、ポリホスファゼン膜によって保護された表面は、溶解からは完全に免れる。
実際に、溶液中の溶解された微量もしくは「超微量」のインジウムおよびリンを、溶解された表面積の約数ｎｍ／ｃｍ２の検出閾値での「ＩＣＰ－ＯＥＳ」（誘導結合プラズマ－発光分析）によって検出するために、溶液で分析が行われた。完全に保護された表面の試験は、覆われていない表面の試験と、同じ化学的配合物および同じ実験条件（流体力学、温度など）で比較された。
数桁の大きさの差異が観察され、保護された表面では、検出されない、または測定装置の検出下限界の溶液を生じさせる。ポリホスファゼン膜で被覆された表面の保護は、従って完全である。
これらの表面の保護は、ポリホスファゼン膜でのコーティングの処理プロセスに付された表面のＸＰＳ分析によって示されることができた。ＸＰＳ分析（表面の化学的分析のためのＸ線光電子分光法）で、絶対的な化学的特徴が与えられる。図２を参照すると、図１Ａに示された、工程Ｓ３で与えられる種類のポリホスファゼン膜（そしてプレマスクを有する）で被覆されたＩｎＰ表面を代表する信号は、
－ 窒素、
－ 高エネルギーリン、
－ 炭素質汚染物質に本質的に結合された炭素および、空気へのその暴露の間にポリホスファゼン膜の汚染物質にこれも結合された酸素、
次いで低エネルギーリンおよび、インジウムに特有の特徴的信号の組み合わせからなることができ、それらは、今度は、その膜のナノメートルの厚さのために膜を通過する、ＩｎＰ合金のマトリックスの応答に結び付けられる。
図２を参照すると、それらの信号は、マスクの連続を含む線に沿って完全に相補的であり、それらの全ての信号は、実際に、それでもなお目視できるままであるＩｎＰの「隠された」表面を被覆する、膜の存在を反映している。従って、ナノメートル厚さの膜は実際に存在する。
更には、マトリックス信号の検出水準は、不動態膜の厚さの定性的な測定方法である。特には、ＸＰＳ応答の経時での恒常性が観察され、そして水性の二臭素を基にした酸性の酸化性溶液の存在での膜の顕著な安定性を示しており、このことは、浸漬された表面の全体に亘る保護された試料の溶液中の溶解生成物の検出がないことと整合している。
また、ＸＰＳによる検出は、ＩｎＰ表面の完全な安定性を示すことを可能とさせる。溶解された表面は、薄膜中の酸化物の成長が容易に認識でき、そして識別可能であるＸＰＳ痕跡を与え、それはリンへの、そして特にはインジウムへの帰属を与え、それは完全に認識され、そして記録される。ポリホスファゼンによって保護された表面の分析は、溶解に結び付くそのような信号が完全にないことを示している。ＸＰＳ分析は、従って２つの元素の、不動態化された表面上の酸化性溶液への反応性が完全にないことの証拠を与える。
ポリホスファゼン膜で被覆された表面は、従って化学的エッチングから完全に保護されており、そのことはポリホスファゼンを、化学的マスクとしての使用に対して選択される材料とさせる。
通常は、ポリホスファゼンは、酸性のｐＨ（ＨＢｒおよび／またはＨ２ＳＯ４）で、塩基性のｐＨでと同様に（例えば、フェリシアニドを基にした攻撃の場合）、または中性のｐＨ（例えば、Ｈ２Ｏ２の存在で）で、安定であることが見出されてきたことに注目しなければならない。従って、それは、化学的エッチング法、すなわち化学的攻撃（特には、いずれかの酸化性溶液による）に含まれるマスクとして選択される材料である。
化学的エッチングのためのエッチングマスクの目的でのポリホスファゼン膜の使用は、局所化されたマスクを含む、マイクロエレクトロニクスおよび／またはオプトエレクトロニクスの文脈において、ミラー上に局所化されたエッチング、局所化された不動態を、それらもまた局所化された接触または成長をもたらしながら、発生させるように操作的に実施されることができる。
ここで上記に示されているように、ポリホスファゼン系マスキング材料の新規な族は、そのような用途と適合性がある。
「無電解」法または電気化学的方法においては、ポリホスファゼンの局所化された成長の区域が、構成単位、例えば酸窒化ケイ素ＳｉＯｘＮｙ、の堆積による半導体表面の予めのマスク形成を適用することによって生成されることができる。
従って、図１Ａを参照して、第１の工程Ｓ０の間に、処理される、例えば、化学的な酸洗い、脱酸素、または他の関連するプロセスによって前もって清澄化される、半導体ＳＣ（ＩＩＩ－ＶまたはＩＩ－ＶＩまたは他の好適な半導体の種類）の表面が得られる。
次いで、工程Ｓ１では、ＳｉＯｘＮｙのプレマスクＰＭが、マスク材料のこの種類についてそれ自体が知られている技術に従って選択的な区域によって堆積されることが可能である。それらの第１の水準のマスクＰＭは、液体アンモニアおよび関連した「無電解」処理配合物に適用可能である。また、それらのマスクは、電気化学的機構によるポリホスファゼン膜の成長に適用可能である。従って、工程Ｓ２では、工程Ｓ１においてプレマスクＰＭを有して示された表面は、液体アンモニアで被覆され、その上にポリホスファゼンＰＬＰが堆積される。この反応の最後に、工程Ｓ３において、ポリホスファゼンＰＬＰの非常に薄い膜（数ナノメートルの水準の）が得られ、それが、プレマスクＰＭでは暴露されたまま残された半導体ＳＣの表面を被覆する。他方で、ポリホスファゼンＰＬＰは、プレマスクＰＭ上には堆積されていない。図１Ａでは、工程Ｓ３において、ポリホスファゼン膜ＰＬＰが表され、ポリホスファゼン膜ＰＬＰは、ＳｉＯｘＮｙに基づくプレマスクＰＭの厚さよりも薄い厚さを有している。実際に、ポリホスファゼン膜ＰＬＰ（数ナノメートル）は、プレマスク(数マイクロメートル)よりもはるかに薄い。表面ＳＣのマスクされていない区域におけるポリホスファゼンＰＬＰのそれらの相補的な構成単位は、従って、「ネガ」のマスクを形成する。その後に、ＳｉＯｘＮｙによってマスクされた区域の選択的な排除が行われることができ、それによってポリホスファゼンで被覆されていない全ての区域を暴露させる。
実際に、次の工程Ｓ４では、ＳｉＯｘＮｙのプレマスクは、それ自体知られている技術、例えばフッ化水素ＨＦ中への浸漬によって取り除かれることができる。従って、次の工程Ｓ５では、ポリホスファゼンで被覆された区域のみが残り、その間に、被覆されていない半導体ＳＣの剥き出しの表面が暴露されたまま残される。
他の態様では、完全に被覆するポロホスファゼン膜のエッチングは、電子またはイオンの入射ビームを含むエッチングを誘発する電子もしくはイオンビームによって、あるいはより良好な横方向の空間的解像度を与えるレーザービームのいずれかで実施されることができる。
従って、以下に、そして図１Ｂを参照して記載されるこの第２の態様に対して、第１の工程Ｓ２１は、半導体ＳＣの表面を液体アンモニアＡＬで、次いでポリホスファゼンＰＬＰで、図１Ｂに示された工程Ｓ２２に示されているように、半導体ＳＣの表面の全体に亘る、後者の薄膜（厚さは数ナノメートルと測定される）の堆積を目的として、完全に被覆することからなることができる。
次いで、工程Ｓ２３では、反応性ビーム、例えば電子ビームｅＢ（または「ｅビーム」）あるいは更にはより一般的にはイオンビーム、あるいは実際には更にはレーザービームがポリホスファゼン膜の区域によって選択的にエッチングするために用いられる。工程Ｓ２４では、エッチングで、半導体ＳＣの剥き出しの表面が暴露され、一方でＰＬＰポリホスファゼンマスクは残される。
次いで、図１Ａおよび１Ｂをそれぞれ参照してここに上記で詳細に説明され、そして議論された１つの、もしくは他の態様では、化学的攻撃ＨＢｒが、図１Ｃに示された工程Ｓ３１で示されるように半導体ＳＣの暴露された区域にもたらされることができる。例えば、半導体ＳＣが基材ＳＵＢ（例えば、ガラス基材または金属基材）上に堆積された薄層からなる場合には、この化学的攻撃は、次いで被覆されていない区域において半導体ＳＣを除去することがき、そしてそれによって図１Ｃに示された工程Ｓ３２に示されたように基材ＳＵＢを剥き出しにさせる。
極めて明らかなように、本発明は、例示のためにここに上記された態様に限定されず、むしろ本発明は他の異なる態様に拡張されることができる。
従って、例えば、液体アンモニアの適用によって先行された、ＰＬＰマスクの堆積のための「無電解」型の堆積方法の記載が、ここに上記で与えられた。しかしながら、代替法は、半導体ＳＣの表面の区域を電気絶縁性のプレマスクで被覆すること、そしてその後に電気化学的に誘発されたポリホスファゼンの堆積を適用し、後者が、暴露されたままの半導体の表面の区域上にのみ堆積されることからなることができる。

Claims (8)

  1. 半導体材料の化学的エッチングの方法であって、
    前記半導体材料（ＳＣ）の第１の表面区域上への少なくとも１つのマスク（ＰＬＰ）の堆積、および、
    前記マスク（ＰＬＰ）によって被覆されていない前記半導体材料（ＳＣ）の第２の表面区域の化学的攻撃（ＨＢｒ）によるエッチング（Ｓ３１）、
    を含んでなり、
    前記マスクは、ポリホスファゼンを含む材料から作られている、そして、
    前記マスク（ＰＬＰ）の前記堆積が、
    － 前記半導体材料（ＳＣ）の前記第２の表面区域上への少なくとも１つの除去可能なプレマスク（ＰＭ）の堆積、
    － ポリホスファゼンの前記堆積、そして前記ポリホスファゼンは、前記プレマスクには接着していない、
    － 前記半導体材料（ＳＣ）の前記第２の表面区域を暴露するような、前記除去可能なプレマスク（ＰＭ）の除去（ＨＦ）、
    を含む、
    方法。
  2. 前記マスク（ＰＬＰ）の前記堆積が、電気化学的プロセスによるポリホスファゼンの堆積を含む、請求項１記載の方法。
  3. 前記マスク（ＰＬＰ）の前記堆積が、液体アンモニア中への浸漬プロセス、それに続くポリホスファゼンの前記堆積を含む、請求項１または２記載の方法。
  4. 前記プレマスクが、酸窒化ケイ素（ＳｉＯｘＮｙ）を基にした材料から生成される、請求項１～３のいずれか１項記載の方法。
  5. 前記除去可能なプレマスク（ＰＭ）が、フッ化水素（ＨＦ）溶液中への浸漬によって除去される、請求項４記載の方法。
  6. 前記第１の表面区域を被覆する前記マスクを形成するために、ポリホスファゼンの前記堆積が、ビームによってエッチングされる、請求項２または３記載の方法。
  7. 前記ビームが、電子ピーム（ｅＢ）である、請求項６記載の方法。
  8. 前記エッチングが、酸化性溶液（ＨＢｒ）を適用することによって行われる、請求項１～７のいずれか１項記載の方法。
JP2020504705A 2017-07-31 2018-07-31 局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク Active JP7191930B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1757294A FR3069701B1 (fr) 2017-07-31 2017-07-31 Masque perfectionne de protection d'un materiau semiconducteur pour des applications de gravure localisee
FR1757294 2017-07-31
PCT/EP2018/070687 WO2019025418A1 (fr) 2017-07-31 2018-07-31 Masque perfectionné de protection d'un matériau semiconducteur pour des applications de gravure localisée

Publications (2)

Publication Number Publication Date
JP2020529728A JP2020529728A (ja) 2020-10-08
JP7191930B2 true JP7191930B2 (ja) 2022-12-19

Family

ID=60182714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504705A Active JP7191930B2 (ja) 2017-07-31 2018-07-31 局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク

Country Status (5)

Country Link
US (1) US11043390B2 (ja)
EP (1) EP3662506A1 (ja)
JP (1) JP7191930B2 (ja)
FR (1) FR3069701B1 (ja)
WO (1) WO2019025418A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151464A (ja) 2000-11-16 2002-05-24 Nippon Telegr & Teleph Corp <Ntt> 半導体基板への穴部の作製方法
JP2014518449A (ja) 2011-06-14 2014-07-28 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− Ｉｉｉ−ｖ半導体材料で作られた製品の表面を化学的にパッシベートする方法およびその方法で得られた製品
WO2016048336A1 (en) 2014-09-26 2016-03-31 Intel Corporation Selective gate spacers for semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077207B2 (ja) * 1987-05-16 1995-01-30 出光石油化学株式会社 耐久性パタ−ン形成用部材
JPS6444927A (en) * 1987-08-13 1989-02-17 Oki Electric Ind Co Ltd Resist pattern forming method
JP2506952B2 (ja) * 1988-06-29 1996-06-12 松下電器産業株式会社 微細パタ―ン形成方法
US6866901B2 (en) * 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
DK1432380T3 (da) * 2001-08-17 2007-01-15 Polyzenix Gmbh Indretning baseret på nitrol med et overtræk af polyphosphazen
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US7732885B2 (en) * 2008-02-07 2010-06-08 Aptina Imaging Corporation Semiconductor structures with dual isolation structures, methods for forming same and systems including same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151464A (ja) 2000-11-16 2002-05-24 Nippon Telegr & Teleph Corp <Ntt> 半導体基板への穴部の作製方法
JP2014518449A (ja) 2011-06-14 2014-07-28 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− Ｉｉｉ−ｖ半導体材料で作られた製品の表面を化学的にパッシベートする方法およびその方法で得られた製品
WO2016048336A1 (en) 2014-09-26 2016-03-31 Intel Corporation Selective gate spacers for semiconductor devices

Also Published As

Publication number Publication date
US20200211855A1 (en) 2020-07-02
US11043390B2 (en) 2021-06-22
WO2019025418A1 (fr) 2019-02-07
JP2020529728A (ja) 2020-10-08
FR3069701A1 (fr) 2019-02-01
EP3662506A1 (fr) 2020-06-10
FR3069701B1 (fr) 2019-12-20

Similar Documents

Publication Publication Date Title
Cho et al. Investigation of cu-BTA complex formation during Cu chemical mechanical planarization process
Aramaki et al. Self-assembled monolayers of carboxylate ions on passivated iron for preventing passive film breakdown
TWI714284B (zh) 水龍頭金屬零件
JP2015528742A5 (ja)
US7901588B2 (en) MRAM wet etch method
US9331151B2 (en) Method for coupling a graphene layer and a substrate and device comprising the graphene/substrate structure obtained
JP7191930B2 (ja) 局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク
EP2828888B1 (fr) Procédé comprenant la fabrication d&#39;au moins un plot d&#39;assemblage sur un support et l&#39;auto-assemblage d&#39;une puce de circuit integré sur le support avec formation d&#39;un matériau fluorocarboné entourant le plot et exposition du plot et du matériau fluorocarboné à un traitement ultraviolet en présence d&#39;ozone
JP2731730B2 (ja) フォトレジストの除去方法
US8911852B2 (en) Fully crosslinked chemically structured monolayers
US9373519B2 (en) Method to pattern substrates
Forslund et al. Octadecanethiol as corrosion inhibitor for zinc and patterned zinc-copper in humidified air with formic acid
Frascaroli et al. Fabrication of periodic arrays of metallic nanoparticles by block copolymer templates on HfO2 substrates
US4421593A (en) Reverse etching of chromium
JPS6285251A (ja) ホトマスクの保護膜形成方法
Gibb et al. Solid-state nanopore fabrication
WO2020118365A1 (en) Method of nanofabrication
JP3952455B2 (ja) レジストとして有機単分子膜を用いたナノパターニング方法
JP3294128B2 (ja) ステンレス鋼の製造方法
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
US6709707B2 (en) Removal of Ormosil films from metal substrates
WO2024057533A1 (ja) ヒ化ガリウム単結晶基板およびその製造方法
Soo et al. Protocol for scalable top-down fabrication of InP nanopillars using a self-assembled random mask technique
Majumdar et al. Effect of aluminum wet etching on GaAs and poly-dimethylsiloxane substrate: Surface morphology and topography analysis
Joshi et al. Comparative Study of Fire-Gilded and Electroplated Gold Films on Copper Substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221207

R150 Certificate of patent or registration of utility model

Ref document number: 7191930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150