JP7168105B2 - スイッチング制御回路、半導体装置 - Google Patents

スイッチング制御回路、半導体装置 Download PDF

Info

Publication number
JP7168105B2
JP7168105B2 JP2021569750A JP2021569750A JP7168105B2 JP 7168105 B2 JP7168105 B2 JP 7168105B2 JP 2021569750 A JP2021569750 A JP 2021569750A JP 2021569750 A JP2021569750 A JP 2021569750A JP 7168105 B2 JP7168105 B2 JP 7168105B2
Authority
JP
Japan
Prior art keywords
period
switching element
circuit
signal
longer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021569750A
Other languages
English (en)
Other versions
JPWO2021140762A1 (ja
Inventor
昭 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021140762A1 publication Critical patent/JPWO2021140762A1/ja
Application granted granted Critical
Publication of JP7168105B2 publication Critical patent/JP7168105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/125—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for rectifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H02P29/024—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • H02P29/027—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load the fault being an over-current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、スイッチング制御回路、半導体装置に関する。
スイッチング素子に流れる過電流から、スイッチング素子を保護する過電流保護回路がある（例えば、特許文献１）。
特開２０１４－４５５９８号公報
ところで、過電流保護回路には、一般に、所定期間過電流が継続すると、スイッチング素子をオフするものがある。しかしながら、所定期間経過するまで過電流保護回路が働かないためスイッチング素子が破壊される場合がある。スイッチング素子の破壊を防止するため、所定期間を短縮すると、ノイズ成分によって過電流保護回路が動作することもある。
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、適切に、スイッチング素子を過電流から保護することが可能なスイッチング制御回路を提供することにある。
前述した課題を解決する本発明のスイッチング制御回路の第１の態様は、スイッチング素子のスイッチングを制御するスイッチング制御回路であって、前記スイッチング素子に流れる電流が過電流状態であるか否かを検出する検出回路と、前記過電流状態の期間が第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、前記スイッチング素子をオンするための第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より短い場合、前記スイッチング素子をオフするための第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より長い場合、前記第２入力信号及び前記第１信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする駆動回路と、を備える。
また、本発明のスイッチング制御回路の第２の態様は、スイッチング素子のスイッチングを制御するスイッチング制御回路であって、前記スイッチング素子に流れる電流が所定電流より大きい過電流状態を検出する検出回路と、前記過電流状態の期間が、第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、前記過電流状態の期間が、前記第１期間より長い第２期間より長いか否かを示す第２信号を出力する第２信号出力回路と、前記第１及び第２信号と、前記スイッチング素子をオンするための第１入力信号と、前記スイッチング素子をオフするための第２入力信号と、に基づいて、前記スイッチング素子を駆動する駆動回路と、を備え、前記駆動回路は、前記過電流状態の期間が前記第２期間より長い場合、前記第１及び前記第２入力信号に関わらず、前記過電流状態の期間が前記第２期間より長いことを示す前記第２信号に基づいて、前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より短い場合、前記第１入力信号に基づいて、前記スイッチング素子をオンし、前記第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より長く、前記第２期間より短い場合、前記第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より長いことを示す前記第１信号及び前記第２入力信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする。
また、本発明の半導体装置の態様は、スイッチング素子と、前記スイッチング素子に流れる電流が過電流状態であるか否かを検出する検出回路と、前記過電流状態の期間が第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、前記スイッチング素子をオンするための第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より短い場合、前記スイッチング素子をオフするための第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より長い場合、前記第２入力信号及び前記第１信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする駆動回路と、を備える。
本発明によれば、適切に、スイッチング素子を過電流から保護することが可能なスイッチング制御回路を提供することができる。
パワーモジュール１０の構成の一例を示す図である。 ＰＷＭ制御された駆動信号Ｖｌｄｒｕの一例を示す図である。 ＬＶＩＣ２４の構成の一例を示す図である。 スイッチング制御回路５１の構成の一例を示す図である。 スイッチング制御回路５１の動作の一例を示す図である。 スイッチング制御回路５１の動作の一例を示す図である。 スイッチング制御回路５１の動作の一例を示す図である。
関連出願の相互参照
この出願は、２０２０年１月１０日に出願された日本特許出願、特願２０２０－００２６１５に基づく優先権を主張し、その内容を援用する。
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
図１は、本発明の一実施形態であるパワーモジュール１０の構成の一例を示す図である。パワーモジュール１０は、三相モータ１１を駆動する半導体装置であり、ＨＶＩＣ２１～２３、ＬＶＩＣ２４、電力変換用のブリッジ回路３０、端子ＨＵ，ＨＶ，ＨＷ，ＬＵ，ＬＶ，ＬＷ，Ｐ，Ｕ，Ｖ，Ｗ，ＮＵ，ＮＶ，ＮＷを含む。
ブリッジ回路３０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイボーラトランジスタ）３１～３６、ＦＷＤ（Free Wheeling Diode：還流ダイオード）４１～４６を含んで構成される。なお、ＩＧＢＴ３１～３６は、ＩＧＢＴ３１～３６のそれぞれに流れる電流を検出するためのセンスＩＧＢＴを有しているが、ここでは、便宜上、省略されている。
ＩＧＢＴ３１，３２は、Ｕ相のスイッチング素子であり、ＩＧＢＴ３１，３２の夫々には、ＦＷＤ４１，４２が設けられている。
ＩＧＢＴ３３，３４は、Ｖ相のスイッチング素子であり、ＩＧＢＴ３３，３４の夫々には、ＦＷＤ４３，４４が設けられている。
ＩＧＢＴ３５，３６は、Ｗ相のスイッチング素子であり、ＩＧＢＴ３５，３６の夫々には、ＦＷＤ４５，４６が設けられている。
端子Ｐには、直流電源１３からの電源電圧Ｖｄｃが印加され、端子Ｕ，Ｖ，Ｗには、負荷である三相モータ１１が設けられ、端子ＮＵ，ＮＶ，ＮＷは接地されている。
端子Ｐと、端子ＮＵ，ＮＶ，ＮＷと、の間には、電源電圧Ｖｄｃを安定化させるためのコンデンサ１２が接続される。
ＨＶＩＣ（High Voltage Integrated Circuit）２１～２３の夫々は、端子ＨＵ，ＨＶ，ＨＷを介して入力されるマイコン（不図示）からの駆動信号Ｖｈｄｒｕ，Ｖｈｄｒｖ，Ｖｈｄｒｗにより、上アームのＩＧＢＴ３１，３３，３５をスイッチングするための集積回路である。
ＬＶＩＣ（Low Voltage Integrated Circuit）２４は、端子ＬＵ，ＬＶ，ＬＷを介して入力されるマイコン（不図示）からの駆動信号Ｖｌｄｒｕ，Ｖｌｄｒｖ，Ｖｌｄｒｗにより、下アームのＩＧＢＴ３２，３４，３６をスイッチングするための集積回路である。
端子ＨＵ，ＨＶ，ＨＷのそれぞれには、マイコン（不図示）からデューティ比が変化するＰＷＭ制御された駆動信号Ｖｈｄｒｕ，Ｖｈｄｒｖ，Ｖｈｄｒｗが入力される。なお、駆動信号Ｖｈｄｒｕ，Ｖｈｄｒｖ，Ｖｈｄｒｗは、ハイレベル（以下、“Ｈ”レベルとする）の場合、ＩＧＢＴ３１，３３，３５をそれぞれオンし、ローレベル（以下、“Ｌ”レベルとする）の場合、ＩＧＢＴ３１，３３，３５をそれぞれオフする信号である。
端子ＬＵ，ＬＶ，ＬＷのそれぞれには、ＰＷＭ制御された駆動信号Ｖｌｄｒｕ，Ｖｌｄｒｖ，Ｖｌｄｒｗが、入力される。なお、駆動信号Ｖｌｄｒｕ，Ｖｌｄｒｖ，Ｖｌｄｒｗは、“Ｌ”レベルの場合、ＩＧＢＴ３２，３４，３６をそれぞれオンし、“Ｈ”レベルの場合、ＩＧＢＴ３２，３４，３６をそれぞれオフする信号である。
ＩＧＢＴ３１，３２は、駆動信号Ｖｈｄｒｕ，Ｖｌｄｒｕによって相補的に駆動され、ＩＧＢＴ３３，３４は、駆動信号Ｖｈｄｒｖ，Ｖｌｄｒｖによって相補的に駆動され、ＩＧＢＴ３５，３６は、駆動信号Ｖｈｄｒｗ，Ｖｌｄｒｗによって相補的に駆動される。
本実施形態のマイコン（不図示）は、例えば、三相モータ１１に流れる電流が、１２０度互いに位相が異なる正弦波状となるように、駆動信号Ｖｈｄｒｕ，Ｖｈｄｒｖ，Ｖｈｄｒｗ，Ｖｌｄｒｕ，Ｖｌｄｒｖ，Ｖｌｄｒｗのタイミングとデューティ比を変化させる。
この結果、駆動信号Ｖｌｄｒｕは、“Ｌ”レベルの期間（すなわち、ＩＧＢＴ３２がオンされる期間）が、図２に示すように変化する。
端子ＣＯＭは、接地電圧が印加される端子であり、例えば、パワーモジュール１０の筐体（不図示）等に接続される。
＜＜ＬＶＩＣ２４＞＞
図３は、ＬＶＩＣ２４の構成の一例を示す図である。ＬＶＩＣ２４は、スイッチング制御回路５１～５３を含んで構成される。スイッチング制御回路５１は、端子ＵＩＮに入力される駆動信号Ｖｌｄｒｕに基づいてＩＧＢＴ３２を駆動する。スイッチング制御回路５２は、端子ＶＩＮに入力される駆動信号Ｖｌｄｒｖに基づいてＩＧＢＴ３４を駆動する。スイッチング制御回路５３は、端子ＷＩＮに入力される駆動信号Ｖｌｄｒｗに基づいてＩＧＢＴ３６を駆動する。さらに、スイッチング制御回路５１～５３には、端子ＶＣＣからの電源電圧が印可され、端子ＧＮＤからの接地電圧が印可される。なお、スイッチング制御回路５１～５３は、同じ回路で構成される。
＜＜スイッチング制御回路５１＞＞
図４は、スイッチング制御回路５１の構成の一例を示す図である。スイッチング制御回路５１は、検出回路６１、第１フィルタ回路６２、第２フィルタ回路６３、駆動回路６４を含んで構成される。
＜＜＜検出回路６１＞＞＞
検出回路６１は、電流センス用のＩＧＢＴ３７のエミッタからの電流を検出する回路である。検出回路６１は、抵抗７１、基準電圧回路７２，７４，コンパレータ７３，７５を含んで構成される。
なお、ＩＧＢＴ３７は、そのゲート端子に、ＩＧＢＴ３２のゲート端子に印可される電圧と同じ電圧が印可され、そのコレクタ端子は、ＩＧＢＴ３２のコレクタ端子と接続されている。また、ＩＧＢＴ３７と、ＩＧＢＴ３２と、のトランジスタサイズの比は、例えば、１：１００００となっている。そのため、ＩＧＢＴ３２のコレクタ―エミッタ間に流れる電流のおよそ１万分の１の電流が、ＩＧＢＴ３７のコレクタ―エミッタ間に流れる。そのため、ＩＧＢＴ３２に流れる電流に応じてＩＧＢＴ３７のエミッタ端子から電流が出力されるので、ＩＧＢＴ３７のエミッタ端子から出力された電流が、ＩＧＢＴ３２の過電流状態を検出するために検出される。
抵抗７１は、ＩＧＢＴ３７からの電流が流れると、電流に応じた電圧Ｖｒを一端に生成する。なお、抵抗７１の他端は、接地される。説明の都合上、抵抗７１は、１つであるとして説明するが、ＩＧＢＴ３２に流れる電流をセンスするためのＩＧＢＴ３７が複数ある場合には、それぞれのＩＧＢＴ３７毎に複数の抵抗７１があっても良い。複数の抵抗７１がある場合、複数のコンパレータの非反転入力端子には、コンパレータごとに異なる抵抗７１が生成する電圧Ｖｒが印可されてもよい。
基準電圧回路７２は、例えば、電源電圧Ｖｃｃから基準電圧ＶＲＥＦ２を生成し、コンパレータ７３に基準電圧ＶＲＥＦ２を供給する回路である。また、基準電圧回路７４もまた、同様に基準電圧ＶＲＥＦ３を生成する。なお、基準電圧ＶＲＥＦ２と、基準電圧ＶＲＥＦ３と、は、本実施形態では同じ電圧レベルであるが、異なる電圧レベルであっても良い。
コンパレータ７３は、電圧Ｖｒと、基準電圧ＶＲＥＦ２と、を比較して、出力信号Ｖｃ１を出力することで、過電流状態を検出する回路である。コンパレータ７３は、非反転入力端子に、電圧Ｖｒが印可され、反転入力端子に、基準電圧回路７２が生成する基準電圧ＶＲＥＦ２が印可される。なお、基準電圧ＶＲＥＦ２は、ＩＧＢＴ３７から、過電流を示す所定の電流が流れた場合に抵抗７１が生成する電圧Ｖｒに等しく設定される。
コンパレータ７３は、ＩＧＢＴ３７からの電流が抵抗７１に流れ、電圧Ｖｒが、基準電圧ＶＲＥＦ２よりも高くなると、“Ｈ”レベルの出力信号Ｖｃ１を出力する。一方、コンパレータ７３は、ＩＧＢＴ３７からの電流が抵抗７１に流れ、電圧Ｖｒが、基準電圧ＶＲＥＦ２よりも低くなると、“Ｌ”レベルの出力信号Ｖｃ１を出力する。すなわち、コンパレータ７３は、ＩＧＢＴ３２に流れる電流と、過電流を示す所定の電流とを比較し、ＩＧＢＴ３２に流れる電流が所定の電流より大きい場合、ＩＧＢＴ３２に流れる電流が過電流状態であることを示す出力信号Ｖｃ１を出力する。
また、コンパレータ７５もまた、同様に非反転入力端子に、電圧Ｖｒが印可され、反転入力端子に、基準電圧回路７４が生成する基準電圧ＶＲＥＦ３が印可される。したがって、コンパレータ７５は、コンパレータ７３と同様に動作する。
このように、検出回路６１は、ＩＧＢＴ３２に流れる電流が過電流状態か否かを検出する。
なお、検出回路６１は、コンパレータ７３，７５を含むものとして説明した。しかしながら、基準電圧ＶＲＥＦ２と、基準電圧ＶＲＥＦ３と、は、本実施形態においては同じ電圧レベルであるので、検出回路６１が、コンパレータ７３，７５を含む代わりに、１つのコンパレータのみを含んでいても良い。また、この場合、１つのコンパレータの出力信号が、後述する第１フィルタ回路６２と、第２フィルタ回路６３と、に入力されても良い。また、ＩＧＢＴ３２のゲート端子は、「制御電極」に相当する。また、コンパレータ７３は、「第１比較回路」に相当し、コンパレータ７５は、「第２比較回路」に相当する。また、出力信号Ｖｃ１は、「第１比較結果」に相当し、出力信号Ｖｃ２は、「第２比較結果」に相当する。また、過電流を示す所定の電流は、「第１の電流値」、「第２の電流値」または「所定電流」に相当する。
＜＜＜第１フィルタ回路６２＞＞＞
第１フィルタ回路６２は、コンパレータ７３の出力信号Ｖｃ１が“第１期間Ｔ１”より長く出力される場合、出力信号Ｖｆ１を出力する回路である。“第１期間Ｔ１”は、ＩＧＢＴ３２がオンとなる際に、ノイズが発生する期間より長い。また、出力信号Ｖｆ１は、出力信号Ｖｃ１が“Ｌ”レベルとなると、“Ｌ”レベルとなる。
すなわち、出力信号Ｖｆ１は、ＩＧＢＴ３２がオンされて、“第１期間Ｔ１”の間、ＩＧＢＴ３２に過電流が流れると、“Ｈ”レベルとなり、その後、ＩＧＢＴ３２がオフされて、ＩＧＢＴ３２に過電流が流れなくなると、“Ｌ”レベルとなる。
したがって、第１フィルタ回路６２は、ＩＧＢＴ３２に流れる電流が過電流状態であるか否かを検出する出力信号Ｖｃ１に基づいて、過電流状態の期間が“第１期間Ｔ１”より長いか否かを示す出力信号Ｖｆ１を出力する。なお、第１フィルタ回路６２は、「第１信号出力回路」に相当する。また、出力信号Ｖｆ１は、「第１信号」に相当する。
＜＜＜第２フィルタ回路６３＞＞＞
第２フィルタ回路６３は、コンパレータ７５の出力信号Ｖｃ２が“第２期間Ｔ２”より長く出力される場合、出力信号Ｖｆ２を出力する回路である。“第２期間Ｔ２”は、“第１期間Ｔ１”より長い。また、出力信号Ｖｆ２は、出力信号Ｖｃ２が“Ｌ”レベルとなると、“Ｌ”レベルとなる。
すなわち、出力信号Ｖｆ２は、ＩＧＢＴ３２がオンされて、“第２期間Ｔ２”の間ＩＧＢＴ３２に過電流が流れると、“Ｈ”レベルとなり、その後、ＩＧＢＴ３２がオフされて、ＩＧＢＴ３２に過電流が流れなくなると、“Ｌ”レベルとなる。
したがって、第２フィルタ回路６３は、ＩＧＢＴ３２に流れる電流が過電流状態であるか否かを検出する出力信号Ｖｃ２に基づいて、過電流状態の期間が“第２期間Ｔ２”より長いか否かを示す出力信号Ｖｆ２を出力する。なお、第２フィルタ回路６３は、「第２信号出力回路」に相当する。また、出力信号Ｖｆ２は、「第２信号」に相当する。
＜＜＜駆動回路６４＞＞＞
駆動回路６４は、出力信号Ｖｆ１，Ｖｆ２と、駆動信号Ｖｌｄｒｕと、に基づいてＩＧＢＴ３２をオンまたはオフする回路である。駆動回路６４は、電流生成回路８１、放電回路８２、Ｄフリップフロップ８３、スイッチ回路８４、ＳＲフリップフロップ８７、タイマー回路８８を含んで構成される。
＜＜＜＜電流生成回路８１＞＞＞＞
電流生成回路８１は、ＩＧＢＴ３２のゲート端子の容量を充電する電流を生成する回路である。電流生成回路８１は、分圧回路９１、オペアンプ９２、ＮＭＯＳトランジスタ９３，９７，９８、抵抗９４、ＰＭＯＳトランジスタ９５，９６を含んで構成される。
オペアンプ９２の非反転入力端子には、基準電圧ＶＲＥＦ１に基づいて分圧回路９１により生成される基準電圧Ｖｓが印可される。オペアンプ９２の反転入力端子には、ＮＭＯＳトランジスタ９３と、ＰＭＯＳトランジスタ９５と、に流れる電流Ｉ１を検出するための抵抗９４の一端と、ＮＭＯＳトランジスタ９３のソース端子が接続される。
ＮＭＯＳトランジスタ９３には、ダイオード接続されたＰＭＯＳトランジスタ９５から電流が供給される。そして、オペアンプ９２は、反転入力端子の電圧が、非反転入力端子に印可された基準電圧Ｖｓとなるよう、ＮＭＯＳトランジスタ９３を制御する。
この結果、ダイオード接続されたＰＭＯＳトランジスタ９５には、基準電圧Ｖｓと、抵抗９４の抵抗値とで定める電流Ｉ１が流れることになる。
また、ＰＭＯＳトランジスタ９５，９６は、カレントミラー回路を構成する。このため、ＰＭＯＳトランジスタ９６には、ＰＭＯＳトランジスタ９５に流れる電流Ｉ１に応じた電流Ｉ２が流れることになる。
なお、ＮＭＯＳトランジスタ９７，９８のうちの少なくとも１つがオンされると、ＮＭＯＳトランジスタ９３のゲート端子には、接地電圧が印可され、その結果、ＮＭＯＳトランジスタ９３は、オフされ、電流Ｉ１，Ｉ２は、流れない。一方、駆動信号Ｖｌｄｒｕ及び後述するＳＲフリップフロップ８７の出力信号Ｖｓｑが“Ｌ”レベルである場合、電流Ｉ１，Ｉ２が流れ、ＩＧＢＴ３２がオンされる。また、“Ｌ”レベルの駆動信号Ｖｌｄｒｕは、「第１入力信号」に相当し、“Ｈ”レベルの駆動信号Ｖｌｄｒｕは、「第２入力信号」に相当する。
＜＜＜＜放電回路８２＞＞＞＞
放電回路８２は、ＩＧＢＴ３２のゲート端子に接地電圧を印可し、ＩＧＢＴ３２をオフする回路である。放電回路８２は、ＮＭＯＳトランジスタ１０１，１０２，１０３を含んで構成される。
ＮＭＯＳトランジスタ１０１，１０２，１０３は、それぞれ、ドレイン端子がＩＧＢＴ３２のゲート端子に接続され、ソース端子が接地される。後に詳述するが、ＮＭＯＳトランジスタ１０１，１０２，１０３のゲート端子のそれぞれには、駆動信号Ｖｌｄｒｕと、後述するＤフリップフロップ８３の出力信号Ｖｄｑと、ＳＲフリップフロップ８７の出力信号Ｖｓｑと、に基づいて制御される電圧Ｖｓ１，Ｖｓ２，Ｖｓ３が印可される。また、本実施形態では、ＮＭＯＳトランジスタ１０２，１０３のオン抵抗は、ＮＭＯＳトランジスタ１０１のオン抵抗よりも大きい。なお、ＮＭＯＳトランジスタ１０１は、「第１スイッチ」に相当し、ＮＭＯＳトランジスタ１０３は、「第２スイッチ」に相当し、ＮＭＯＳトランジスタ１０２は、「第３スイッチ」に相当する。
＜＜＜＜Ｄフリップフロップ８３＞＞＞＞
Ｄフリップフロップ８３は、第１フィルタ回路６２の出力信号Ｖｆ１を、駆動信号Ｖｌｄｒｕの立ち上がりエッジ（すなわち、ＩＧＢＴ３２をオンからオフへスイッチングするタイミング）で保持し、出力信号Ｖｄｑを出力する回路である。なお、Ｄフリップフロップ８３は、「第１保持回路」に相当する。
＜＜＜＜スイッチ回路８４＞＞＞＞
スイッチ回路８４は、Ｄフリップフロップ８３の出力信号Ｖｄｑの論理レベルに基づいて、電圧Ｖｓ１，Ｖｓ２を制御して、ＮＭＯＳトランジスタ１０１，１０３を制御する回路である。スイッチ回路８４は、ＡＮＤ素子８５，８６を含んで構成される。
ＡＮＤ素子８５は、出力信号Ｖｄｑが“Ｈ”レベルである場合、つまり、過電流状態の期間が“第１期間Ｔ１”より長い場合、ＮＭＯＳトランジスタ１０３を駆動する電圧Ｖｓ２を、駆動信号Ｖｌｄｒｕに基づいて制御し、ＮＭＯＳトランジスタ１０３を介してＩＧＢＴ３２を制御する。一方、ＡＮＤ素子８５は、出力信号Ｖｄｑが“Ｌ”レベルである場合、つまり、過電流状態の期間が“第１期間Ｔ１”より短い場合、電圧Ｖｓ２を“Ｌ”レベルにしてＮＭＯＳトランジスタ１０３をオフする。
ＡＮＤ素子８６は、出力信号Ｖｄｑが“Ｈ”レベルである場合、つまり、過電流状態の期間が“第１期間Ｔ１”より長い場合、電圧Ｖｓ１が“Ｌ”レベルとなり、ＮＭＯＳトランジスタ１０１をオフする。一方、ＡＮＤ素子８６は、出力信号Ｖｄｑが“Ｌ”レベルである場合、つまり、過電流状態の期間が“第１期間Ｔ１”より短い場合、ＮＭＯＳトランジスタ１０１を駆動信号Ｖｌｄｒｕに基づいて制御し、ＮＭＯＳトランジスタ１０１を介してＩＧＢＴ３２を制御する。
＜＜＜＜ＳＲフリップフロップ８７及びタイマー回路８８＞＞＞＞
ＳＲフリップフロップ８７は、第２フィルタ回路６３から、出力信号Ｖｆ２として、パルス信号が出力されると、出力信号Ｖｓｑを“Ｈ”レベルとする。また、出力信号Ｖｓｑは、タイマー回路８８に入力され、タイマー回路８８は、“所定時間Ｔ０”だけ、出力信号Ｖｓｑを遅延させて出力信号Ｖｔ０を出力する。出力信号Ｖｔ０が出力されると、ＳＲフリップフロップ８７は、リセットされ、その結果、ＳＲフリップフロップ８７は、“Ｌ”レベルの出力信号Ｖｓｑを出力する。すなわち、出力信号Ｖｓｑが“Ｈ”レベルである期間が、“所定時間Ｔ０”より長くなると、出力信号Ｖｔ０が出力され、出力信号Ｖｓｑが“Ｌ”レベルにリセットされる。なお、タイマー回路８８は、「リセット回路」に相当し、“所定時間Ｔ０”は、「所定期間」に相当する。
また、出力信号Ｖｓｑは、電流生成回路８１のＮＭＯＳトランジスタ９８のゲート端子と、放電回路８２のＮＭＯＳトランジスタ１０２のゲート端子と、に入力される。また、出力信号Ｖｓｑが“Ｈ”レベルである場合、ＮＭＯＳトランジスタ９８をオンして電流Ｉ２の生成を停止し、ＮＭＯＳトランジスタ１０２をオンして、駆動信号Ｖｌｄｒｕに関わらず、ＩＧＢＴ３２をオフする。また、ＮＭＯＳトランジスタ１０２は、ＳＲフリップフロップ８７の出力信号Ｖｓｑが“Ｈ”レベルを維持している間、オンする。なお、ＳＲフリップフロップ８７は、「第２保持回路」に相当する。
＜スイッチング制御回路５１の動作＞
＜＜過電流状態の期間が“第１期間Ｔ１”及び“第２期間Ｔ２”より短い場合＞＞
図５は、スイッチング制御回路５１の動作の一例を示す図である。ここでは、過電流状態の期間が“第１期間Ｔ１”及び“第２期間Ｔ２”より短い場合について説明する。時刻ｔ０以前において、過電流状態は発生しておらず、第１フィルタ回路６２の出力信号Ｖｆ１は、“Ｌ”レベルを維持しているものとする。同様に、第２フィルタ回路６３の出力信号Ｖｆ２も、“Ｌ”レベルを維持しているものとする。そして、Ｄフリップフロップ８３の出力信号Ｖｄｑは、出力信号Ｖｆ１が“Ｌ”レベルであるので、“Ｌ”レベルである。さらに、ＳＲフリップフロップ８７の出力信号Ｖｓｑは、すでにリセットされており、“Ｌ”レベルであるものとする。
この場合、出力信号Ｖｄｑが“Ｌ”レベルであるため、ＮＭＯＳトランジスタ１０１は、駆動信号Ｖｌｄｒｕに基づいて制御され、ＮＭＯＳトランジスタ１０３は、オフされている。そして、出力信号Ｖｓｑが“Ｌ”レベルであるため、ＮＭＯＳトランジスタ９８，１０２はオフされている。
時刻ｔ０において、駆動信号Ｖｌｄｒｕが“Ｌ”レベルとなると、ＮＭＯＳトランジスタ９７はオフされ、電流生成回路８１は、電流Ｉ２を生成する。そして、ＮＭＯＳトランジスタ１０１のゲート端子に入力される信号Ｖｓ１は、駆動信号Ｖｌｄｒｕに基づいて“Ｌ”レベルとなり、ＮＭＯＳトランジスタ１０１はオフされる。これにより、ＩＧＢＴ３２のゲート端子には、電流生成回路８１からの電流Ｉ２が供給される。電流Ｉ２が供給されると、ＩＧＢＴ３２のゲート端子の電圧Ｖｇは、一定の傾きで上昇する。その結果、ＩＧＢＴ３２がオンされ、ＩＧＢＴ３２及び回路の寄生成分を介してノイズを含む電流が流れる。ノイズを含む電流が流れると、抵抗７１が生成する電圧Ｖｒは一時的に基準電圧ＶＲＥＦ２より大きくなる。結果、コンパレータ７３，７５の出力信号Ｖｃ１，Ｖｃ２は、“Ｈ”レベルとなる。
時刻ｔ１において、ＩＧＢＴ３２のターンオン時のノイズが消滅するため、コンパレータ７３，７５の出力信号Ｖｃ１，Ｖｃ２は、“Ｌ”レベルとなる。ここで、出力信号Ｖｃ１が“Ｈ”レベルとなる期間は、“第１期間Ｔ１”よりも短いため、出力信号Ｖｆ１は、“Ｌ”レベルを維持し、結果、出力信号Ｖｄｑは、“Ｌ”レベルが維持される。同様に、出力信号Ｖｃ２が“Ｈ”レベルとなる期間は、“第２期間Ｔ２”よりも短いため、出力信号Ｖｆ２は、“Ｌ”レベルを維持する。そのため、出力信号Ｖｓｑは、“Ｌ”レベルを維持する。なお、時刻ｔ０～ｔ１の期間は、“ノイズ期間Ｔｎ”であり、「スイッチング素子がオンとなる際にノイズが発生する期間」に相当する。
時刻ｔ２において、駆動信号Ｖｌｄｒｕが“Ｈ”レベルとなると、ＮＭＯＳトランジスタ９８はオフされたままであるが、ＮＭＯＳトランジスタ９７はオンされるため、電流生成回路８１は、電流Ｉ２の生成を停止する。そして、ＮＭＯＳトランジスタ１０１のゲート端子に入力される信号Ｖｓ１は、駆動信号Ｖｌｄｒｕに基づいて“Ｈ”レベルとなり、ＮＭＯＳトランジスタ１０１はオンされる。なお、出力信号Ｖｓｑは“Ｌ”レベルであり、ＡＮＤ素子８５の出力信号は、“Ｌ”レベルであるので、ＮＭＯＳトランジスタ１０２，１０３はオフされている。そして、ＩＧＢＴ３２のゲート端子は、ＮＭＯＳトランジスタ１０１を介して接地され、ＩＧＢＴ３２はオフされる。その結果、抵抗７１が生成する電圧Ｖｒは、接地電圧となる。
時刻ｔ３において、再度、駆動信号Ｖｌｄｒｕは“Ｈ”レベルとなる。以降は、時刻ｔ０～ｔ２の動作を繰り返す。
なお、“Ｌ”レベルの駆動信号Ｖｌｄｒｕは、「第１入力信号」に相当し、“Ｈ”レベルの駆動信号Ｖｌｄｒｕは、「第２入力信号」に相当する。
このように、スイッチング制御回路５１は、ＩＧＢＴ３２に過電流が流れない場合、駆動信号Ｖｌｄｒｕに基づいてＩＧＢＴ３２を駆動する。
＜＜過電流状態の期間が“第１期間Ｔ１”より長く“第２期間Ｔ２”より短い場合＞＞
図６は、スイッチング制御回路５１の動作の一例を示す図である。ここでは、過電流状態の期間が“第１期間Ｔ１”より長く“第２期間Ｔ２”より短い場合について説明する。時刻ｔ１０以前におけるスイッチング制御回路５１の状態は、図５の時刻ｔ０以前の状態と同様である。
時刻ｔ１０において、駆動信号Ｖｌｄｒｕが“Ｌ”レベルとなると、図５の時刻ｔ０の場合と同様にスイッチング制御回路５１は動作する。その結果、ＩＧＢＴ３２がオンされ、ＩＧＢＴ３２にノイズを含む電流が流れる。
時刻ｔ１１において、ＩＧＢＴ３２に過電流が流れているため、出力信号Ｖｃ１は、時刻ｔ１０から”Ｈ”レベルが維持されている。時刻ｔ１０から、過電流状態の期間が“第１期間Ｔ１”を超えると、時刻ｔ１１において、出力信号Ｖｆ１は、“Ｈ”レベルとなる。この時、過電流状態の期間が“第２期間Ｔ２”を超えていないため、出力信号Ｖｆ２は、“Ｌ”レベルを維持する。
時刻ｔ１２において、駆動信号Ｖｌｄｒｕが“Ｈ”レベルとなると、Ｄフリップフロップ８３は、信号Ｖｆ１を保持し、出力信号Ｖｄｑを“Ｈ”レベルとする。そして、ＮＭＯＳトランジスタ９７はオンされ、電流生成回路８１は、電流Ｉ２の生成を停止する。そして、ＡＮＤ素子８６の出力信号は“Ｌ”レベルとなるため、ＮＭＯＳトランジスタ１０１がオンされる代わりに、ＡＮＤ素子８５の出力信号が“Ｈ”レベルとなるため、ＮＭＯＳトランジスタ１０３のゲート端子に入力される信号Ｖｓ２が、“Ｈ”レベルとなる。そして、ＩＧＢＴ３２のゲート端子は、ＮＭＯＳトランジスタ１０３を介して接地され、ＩＧＢＴ３２はオフされる。その結果、抵抗７１が生成する電圧Ｖｒは、接地電圧となる。
なお、駆動信号Ｖｌｄｒｕが“Ｈ”レベルとなると、ＩＧＢＴ３２はオフされ、ＩＧＢＴ３２に流れる電流は消滅するが、ＩＧＢＴ３２に過電流が流れていることを示す出力信号Ｖｆ１はすぐに“Ｌ”レベルとはならず、Ｄフリップフロップ８３は、出力信号Ｖｆ１を保持することができる。
また、ＮＭＯＳトランジスタ１０３のオン抵抗は、ＮＭＯＳトランジスタ１０１のオン抵抗よりも大きいため、ＮＭＯＳトランジスタ１０３でＩＧＢＴ３２がオフされる場合のＩＧＢＴ３２のゲート端子の単位時間当たりの電圧変化量は、ＮＭＯＳトランジスタ１０１でＩＧＢＴ３２がオフされる場合よりも小さくなる。これにより、ＩＧＢＴ３２をオフする際、ＩＧＢＴ３２に流れる電流の単位時間当たりの変化量が低減され、サージ電圧によるＩＧＢＴ３２の破壊を抑制することができる。
時刻ｔ１３において、再度、駆動信号Ｖｌｄｒｕは“Ｌ”レベルとなる。以降は、時刻ｔ１０～ｔ１２の動作を繰り返す。ただし、ＩＧＢＴ３２がオンされるたびに、過電流状態の期間が“第１期間Ｔ１”を超えるため、Ｄフリップフロップ８３の出力信号Ｖｄｑは、時刻ｔ１３以降“Ｈ”レベルを維持する。
このように、スイッチング制御回路５１は、過電流状態の期間が“第１期間Ｔ１”より長く“第２期間Ｔ２”より短い場合、駆動信号ＶｌｄｒｕにもとづいてＩＧＢＴ３２をオンし、ＮＭＯＳトランジスタ１０３を介してＩＧＢＴ３２をオフする。
＜＜過電流状態の期間が“第１期間Ｔ１”及び“第２期間Ｔ２”より長い場合＞＞
図７は、スイッチング制御回路５１の動作の一例を示す図である。ここでは、過電流状態の期間が“第１期間Ｔ１”及び“第２期間Ｔ２”より長い場合について説明する。時刻ｔ２０以前におけるスイッチング制御回路５１の状態は、図５の時刻ｔ０以前の状態と同様である。
時刻ｔ２０において、駆動信号Ｖｌｄｒｕは、“Ｌ”レベルとなると、図５の時刻ｔ０の場合と同様にスイッチング制御回路５１は動作する。その結果、ＩＧＢＴ３２がオンされ、ＩＧＢＴ３２にノイズを含む電流が流れ、出力信号Ｖｃ２は、“Ｈ”レベルとなる。
時刻ｔ２１において、過電流状態の期間が“第１期間Ｔ１”及び“第２期間Ｔ２”を超えると、出力信号Ｖｆ１，Ｖｆ２は、“Ｈ”レベルとなり、ＳＲフリップフロップ８７の出力信号Ｖｓｑは、“Ｈ”レベルとなる。その結果、ＮＭＯＳトランジスタ９８がオンされ、電流生成回路８１は、電流Ｉ２の生成を停止する。そして、出力信号Ｖｓｑは、“Ｈ”レベルとなっているので、ＮＭＯＳトランジスタ１０２のゲート端子に入力される電圧Ｖｓ３は、“Ｈ”レベルとなり、ＮＭＯＳトランジスタ１０２がオンされる。なお、ＡＮＤ素子８６の出力信号が“Ｌ”レベルであるため、ＮＭＯＳトランジスタ１０１は、オフされており、ＡＮＤ素子８５の出力信号が“Ｌ”レベルであるため、ＮＭＯＳトランジスタ１０３は、オフされている。その結果、ＩＧＢＴ３２のゲート端子は、ＮＭＯＳトランジスタ１０２を介して接地され、ＩＧＢＴ３２はオフされる。
また、ＮＭＯＳトランジスタ１０２のオン抵抗は、ＮＭＯＳトランジスタ１０１のオン抵抗よりも大きいため、ＮＭＯＳトランジスタ１０２でＩＧＢＴ３２がオフされる場合のＩＧＢＴ３２のゲート端子の単位時間当たりの電圧変化量は、ＮＭＯＳトランジスタ１０１でＩＧＢＴ３２がオフされる場合よりも小さくなる。これにより、ＩＧＢＴ３２をオフする際、ＩＧＢＴ３２に流れる電流の単位時間当たりの変化量が低減され、サージ電圧によるＩＧＢＴ３２の破壊を抑制することができる。
時刻ｔ２２において、抵抗７１が生成する電圧Ｖｒが基準電圧ＶＲＥＦ３を下回るようになると、出力電圧Ｖｃ２は、“Ｌ”レベルとなり、出力電圧Ｖｆ２も“Ｌ”レベルとなる。
時刻ｔ２３において、ＩＧＢＴ３２がオフされると、抵抗７１が生成する電圧Ｖｒは、接地電圧となる。
時刻ｔ２４において、駆動信号Ｖｌｄｒｕが“Ｈ”レベルとなったとしても、出力信号Ｖｆ１は、出力信号Ｖｆ２と同様に、“Ｌ”レベルとなるため、出力信号Ｖｄｑは、“Ｌ”レベルを維持する。
時刻ｔ２１から“所定時間Ｔ０”が経過するまで、出力信号Ｖｓｑは、“Ｈ”レベルであるため、駆動信号Ｖｌｄｒｕが“Ｌ”レベルとなっても、ＩＧＢＴ３２はオンされず、電圧Ｖｒは接地電圧のままとなる。
“所定時間Ｔ０”が経過し、出力信号Ｖｓｑがリセットされると、スイッチング制御回路５１は、再び、過電流状態の期間が、“第１期間Ｔ１”または“第２期間Ｔ２”より長いか否かに基づいて動作する。
このように、スイッチング制御回路５１は、過電流状態の期間が“第２期間Ｔ２”より長い場合、“所定時間Ｔ０”の間、ＩＧＢＴ３２をオフする。
したがって、スイッチング制御回路５１は、ＩＧＢＴ３２を過電流から保護できる。
＝＝＝その他＝＝＝
本実施形態のスイッチング制御回路５１は、ＬＶＩＣ２４に用いられているが、スイッチング制御回路５１をＨＶＩＣ２１～２３に用いて、ＩＧＢＴ３１，３３，３５を過電流から保護することもできる。
本実施形態のスイッチング制御回路５１は、ＩＧＢＴ３２を過電流から保護するものとして説明したが、ＩＧＢＴの他に、パワーＭＯＳＦＥＴ等を過電流から保護することもできる。
＝＝＝まとめ＝＝＝
以上、本実施形態のパワーモジュール１０について説明した。スイッチング制御回路５１は、第１フィルタ回路６２の出力信号Ｖｆ１に基づいて、ＮＭＯＳトランジスタ１０１でＩＧＢＴ３２をオフするか、ＮＭＯＳトランジスタ１０３でＩＧＢＴ３２をオフするかを切り替える。そして、ＮＭＯＳトランジスタ１０３のオン抵抗は、ＮＭＯＳトランジスタ１０１のオン抵抗よりも大きいため、ＩＧＢＴ３２がオフされる際のＩＧＢＴ３２に流れる電流の単位時間当たりの変化量を低減し、結果、ＩＧＢＴ３２がオフされる際のサージ電圧を抑制する。これにより、適切に、ＩＧＢＴ３２を過電流から保護することができる。
また、第１フィルタ回路６２は、過電流状態の期間が“第１期間Ｔ１”より長いと、出力信号Ｖｆ１を“Ｈ”レベルとする。そして、この“第１期間Ｔ１”を、ＩＧＢＴ３２をオンする際に発生するノイズが存在する期間より長くすることで、ノイズを過電流であると検出することを防ぐことができる。
また、駆動信号Ｖｌｄｒｕの立ち上がりエッジで、Ｄフリップフロップ８３が、第１フィルタ回路６２の出力信号Ｖｆ１を保持することで、ＩＧＢＴ３２がオフされる際にＩＧＢＴ３２に流れる電流の状態を過電流保護のために適切に検出することができる。
また、スイッチング制御回路５１は、過電流状態の期間が、“第１期間Ｔ１”より長い“第２期間Ｔ２”よりも長い場合、駆動信号Ｖｌｄｒｕに関わらず、ＩＧＢＴ３２をオフする。これにより、ＩＧＢＴ３２に過電流が長時間流れて、ＩＧＢＴ３２を破壊することを防止する。
また、ＳＲフリップフロップ８７は、第２フィルタ回路６３の出力信号Ｖｆ２を保持し、“Ｈ”レベルの出力信号Ｖｓｑを出力する。この出力に伴い、スイッチング制御回路５１は、ＮＭＯＳトランジスタ１０１ではなく、ＮＭＯＳトランジスタ１０１よりもオン抵抗が大きいＮＭＯＳトランジスタ１０２で、ＩＧＢＴ３２をオフする。これにより、ＩＧＢＴ３２がオフされる際のＩＧＢＴ３２に流れる電流の単位時間当たりの変化量を低減し、結果、ＩＧＢＴ３２がオフされる際のサージ電圧を抑制する。これにより、適切に、ＩＧＢＴ３２を過電流から保護することができる。また、ＳＲフリップフロップ８７の出力信号Ｖｓｑをマイコン（不図示）に報知することによって、マイコン（不図示）に過電流状態の期間が“第２期間Ｔ２”より長く続いたことを報知することができる。一方、報知を受けたマイコン（不図示）は、パワーモジュール１０の制御を変更し、過電流状態の解消を行うことができる。
また、タイマー回路８８は、“Ｈ”レベルの出力信号Ｖｓｑを受けた後、“所定時間Ｔ０”経過後に出力信号Ｖｔ０を出力する。この出力信号Ｖｔ０に基づいてＳＲフリップフロップ８７は、リセットされる。これにより、過電流状態が発生したとしても、“所定時間Ｔ０”後には、パワーモジュール１０は、動作を再開する。これにより、パワーモジュール１０が搭載されたシステムは、稼働を停止することなく、動作する。
また、検出回路６１が、コンパレータ７３，７５を有すると、ＩＧＢＴ３２に流れる電流値の検出値をそれぞれ変えることができ、応用例によっては、より適切な過電流保護が行える。
また、スイッチング制御回路５１が、検出回路６１、第１フィルタ回路６２、第２フィルタ回路６３、駆動回路６４を含むように構成すると、第１フィルタ回路６２で計測される“第１期間Ｔ１”と第２フィルタ回路６３で計測される“第２期間Ｔ２”との組み合わせで、より適切に過電流保護が行える。
また、ＩＧＢＴ３２、検出回路６１、第１フィルタ回路６２、第２フィルタ回路６３、駆動回路６４を備えるパワーモジュール１０は、ＩＧＢＴ３２を過電流から保護するのに好適である。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
１０ パワーモジュール
１１ 三相モータ
１２ コンデンサ
１３ 直流電源
２１，２２，２３ ＨＶＩＣ
２４ ＬＶＩＣ
３０ ブリッジ回路
３１～３６ ＩＧＢＴ
３７ 電流センス用のＩＧＢＴ
４１～４６ ＦＷＤ
５１～５３ スイッチング制御回路
６１ 検出回路
６２ 第１フィルタ回路
６３ 第２フィルタ回路
６４ 駆動回路
７１，９４ 抵抗
７２，７４ 基準電圧回路
７３，７５ コンパレータ
８１ 電流生成回路
８２ 放電回路
８３ Ｄフリップフロップ
８４ スイッチ回路
８５，８６ ＡＮＤ素子
８７ ＳＲフリップフロップ
８８ タイマー回路
９１ 分圧回路
９２ オペアンプ
９３，９８，９７，１０１，１０２，１０３ ＮＭＯＳトランジスタ
９５，９６ ＰＭＯＳトランジスタ

Claims (9)

  1. スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
    前記スイッチング素子に流れる電流が過電流状態であるか否かを検出する検出回路と、
    前記過電流状態の期間が第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、
    前記スイッチング素子をオンするための第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より短い場合、前記スイッチング素子をオフするための第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より長い場合、前記第２入力信号及び前記第１信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする駆動回路と、
    を備えるスイッチング制御回路。
  2. 請求項１に記載のスイッチング制御回路であって、
    前記第１期間は、前記スイッチング素子がオンとなる際にノイズが発生する期間より長い、
    スイッチング制御回路。
  3. 請求項１または２に記載のスイッチング制御回路であって、
    前記駆動回路は、
    前記スイッチング素子の制御電極と、接地との間に設けられた第１スイッチと、
    前記スイッチング素子の前記制御電極と、前記接地との間に設けられた第２スイッチと、
    前記第２入力信号が入力されると、前記第１信号を保持する第１保持回路と、
    前記第１保持回路が、前記過電流状態の期間が前記第１期間より短いことを示す前記第１信号を保持している場合、前記第２入力信号に基づいて前記第１スイッチをオンし、前記第１保持回路が、前記過電流状態の期間が前記第１期間より長いことを示す前記第１信号を保持している場合、前記第２入力信号に基づいて前記第２スイッチをオンするスイッチ回路と、
    を備えるスイッチング制御回路。
  4. 請求項１～３の何れか一項に記載のスイッチング制御回路であって、
    前記過電流状態の期間が、前記第１期間より長い第２期間より長いか否かを示す第２信号を出力する第２信号出力回路を更に備え、
    前記駆動回路は、
    前記過電流状態の期間が前記第２期間より長いことを示す前記第２信号に基づいて、前記第１及び第２入力信号に関わらず、前記スイッチング素子をオフする、
    スイッチング制御回路。
  5. 請求項４の何れか一項に記載のスイッチング制御回路であって、
    前記駆動回路は、
    前記第２信号を保持する第２保持回路と、
    前記スイッチング素子の制御電極と、接地との間に設けられ、前記第２保持回路が前記第２期間より長いことを示す前記第２信号を保持している間にオンする第３スイッチと、
    を備える、
    スイッチング制御回路。
  6. 請求項５に記載のスイッチング制御回路であって、
    前記駆動回路は、
    前記第２保持回路が前記第２期間より長いことを示す前記第２信号を保持している期間が、所定期間より長くなると、前記第２保持回路の状態をリセットするリセット回路を備える、
    スイッチング制御回路。
  7. 請求項４～６の何れか一項に記載のスイッチング制御回路であって、
    前記検出回路は、
    前記スイッチング素子に流れる電流と、第１の電流値とを比較し、前記スイッチング素子に流れる電流が第１の電流値より大きい場合、前記スイッチング素子に流れる電流が前記過電流状態であることを示す第１比較結果を出力する第１比較回路と、
    前記スイッチング素子に流れる電流と、第２の電流値とを比較し、前記スイッチング素子に流れる電流が第２の電流値より大きい場合、前記スイッチング素子に流れる電流が前記過電流状態であることを示す第２比較結果を出力する第２比較回路と、
    を含み、
    前記第１信号出力回路は、前記第１比較結果に基づいて、前記第１信号を出力し、
    前記第２信号出力回路は、前記第２比較結果に基づいて、前記第２信号を出力する、
    スイッチング制御回路。
  8. スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
    前記スイッチング素子に流れる電流が所定電流より大きい過電流状態を検出する検出回路と、
    前記過電流状態の期間が、第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、
    前記過電流状態の期間が、前記第１期間より長い第２期間より長いか否かを示す第２信号を出力する第２信号出力回路と、
    前記第１及び第２信号と、前記スイッチング素子をオンするための第１入力信号と、前記スイッチング素子をオフするための第２入力信号と、に基づいて、前記スイッチング素子を駆動する駆動回路と、を備え、
    前記駆動回路は、
    前記過電流状態の期間が前記第２期間より長い場合、前記第１及び前記第２入力信号に関わらず、前記過電流状態の期間が前記第２期間より長いことを示す前記第２信号に基づいて、前記スイッチング素子をオフし、
    前記過電流状態の期間が前記第１期間より短い場合、前記第１入力信号に基づいて、前記スイッチング素子をオンし、前記第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、
    前記過電流状態の期間が前記第１期間より長く、前記第２期間より短い場合、前記第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より長いことを示す前記第１信号及び前記第２入力信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする、
    スイッチング制御回路。
  9. スイッチング素子と、
    前記スイッチング素子に流れる電流が過電流状態であるか否かを検出する検出回路と、
    前記過電流状態の期間が第１期間より長いか否かを示す第１信号を出力する第１信号出力回路と、
    前記スイッチング素子をオンするための第１入力信号に基づいて、前記スイッチング素子をオンし、前記過電流状態の期間が前記第１期間より短い場合、前記スイッチング素子をオフするための第２入力信号に基づいて、第１スイッチを介して前記スイッチング素子をオフし、前記過電流状態の期間が前記第１期間より長い場合、前記第２入力信号及び前記第１信号に基づいて、前記第１スイッチよりオン抵抗の大きい第２スイッチを介して前記スイッチング素子をオフする駆動回路と、
    を備える半導体装置。
JP2021569750A 2020-01-10 2020-11-24 スイッチング制御回路、半導体装置 Active JP7168105B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020002615 2020-01-10
JP2020002615 2020-01-10
PCT/JP2020/043533 WO2021140762A1 (ja) 2020-01-10 2020-11-24 スイッチング制御回路、半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021140762A1 JPWO2021140762A1 (ja) 2021-07-15
JP7168105B2 true JP7168105B2 (ja) 2022-11-09

Family

ID=76787836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021569750A Active JP7168105B2 (ja) 2020-01-10 2020-11-24 スイッチング制御回路、半導体装置

Country Status (4)

Country Link
US (1) US20220116032A1 (ja)
JP (1) JP7168105B2 (ja)
CN (1) CN114026761A (ja)
WO (1) WO2021140762A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201980A (ja) 2014-04-09 2015-11-12 富士電機株式会社 電力用半導体素子の駆動装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP5678498B2 (ja) * 2010-07-15 2015-03-04 富士電機株式会社 電力用半導体素子のゲート駆動回路
JP5796450B2 (ja) * 2011-10-18 2015-10-21 富士電機株式会社 スイッチングデバイスの制御装置
JP6061025B2 (ja) * 2013-04-18 2017-01-18 富士電機株式会社 スイッチング素子駆動回路
JP6217546B2 (ja) * 2014-07-07 2017-10-25 株式会社デンソー ゲート駆動回路
DE112016000564B4 (de) * 2015-09-30 2022-10-06 Fuji Electric Co., Ltd. Mehrphasen-leistungsumwandlungsvorrichtungssteuerschaltung
WO2017141545A1 (ja) * 2016-02-17 2017-08-24 富士電機株式会社 半導体素子の過電流保護装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201980A (ja) 2014-04-09 2015-11-12 富士電機株式会社 電力用半導体素子の駆動装置

Also Published As

Publication number Publication date
US20220116032A1 (en) 2022-04-14
JPWO2021140762A1 (ja) 2021-07-15
WO2021140762A1 (ja) 2021-07-15
CN114026761A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US9628067B2 (en) Gate driver
US9059709B2 (en) Gate drive circuit for transistor
US20140192449A1 (en) Short-circuit protection circuit
JP5168413B2 (ja) 電圧駆動型素子を駆動する駆動装置
JP2006166691A (ja) 電力用半導体装置
JP2008141390A (ja) 過電流保護回路
JP2019165347A (ja) 駆動装置及びパワーモジュール
JP2017079534A (ja) ゲート制御回路
JP4479570B2 (ja) 保護機能付きスイッチング回路および保護回路
JP7205091B2 (ja) 半導体装置
JP2011024382A (ja) ゲート駆動回路
US11521960B2 (en) Terminal protection circuit of semiconductor chip
JP7168105B2 (ja) スイッチング制御回路、半導体装置
JP2008172944A (ja) 電力変換装置、モータ駆動装置、駆動方法およびモータ
CN110581654B (zh) 电力用半导体装置
JP2006187101A (ja) 電圧駆動素子の駆動方法
JP6753348B2 (ja) スイッチング素子の駆動回路
JP2006129643A (ja) スイッチング制御装置及び半導体集積回路装置
JP7099643B2 (ja) スイッチング制御回路、駆動制御装置及びスイッチング制御方法
US12021441B2 (en) Switching control circuit, drive control device, and switching control method
JP2014209815A (ja) モータドライバ装置及びその制御方法
US11183999B2 (en) Control circuit and semiconductor device
US20210184564A1 (en) Drive device and power module
US20230112315A1 (en) Drive device for voltage-controlled semiconductor element
JP2011139612A (ja) モータ駆動回路及びそれを備えたモータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221010

R150 Certificate of patent or registration of utility model

Ref document number: 7168105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150