JP7166091B2 - 封止用シートおよび電子素子装置の製造方法 - Google Patents

封止用シートおよび電子素子装置の製造方法 Download PDF

Info

Publication number
JP7166091B2
JP7166091B2 JP2018126847A JP2018126847A JP7166091B2 JP 7166091 B2 JP7166091 B2 JP 7166091B2 JP 2018126847 A JP2018126847 A JP 2018126847A JP 2018126847 A JP2018126847 A JP 2018126847A JP 7166091 B2 JP7166091 B2 JP 7166091B2
Authority
JP
Japan
Prior art keywords
electronic element
sealing
substrate
sheet
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018126847A
Other languages
English (en)
Other versions
JP2020009807A (ja
Inventor
剛志 土生
康路 大原
祐作 清水
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2018126847A priority Critical patent/JP7166091B2/ja
Priority to SG10201906036TA priority patent/SG10201906036TA/en
Priority to TW108123083A priority patent/TW202017063A/zh
Priority to CN201910594536.3A priority patent/CN110676230A/zh
Publication of JP2020009807A publication Critical patent/JP2020009807A/ja
Application granted granted Critical
Publication of JP7166091B2 publication Critical patent/JP7166091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、封止用シートおよび電子素子装置の製造方法に関し、詳しくは、電子素子装置の製造方法およびそれに用いられる封止用シートに関する。

従来、基板の一方面に実装された電子デバイスを、電子デバイス封止用シートで封止して、電子デバイスパッケージを製造する方法が知られている(例えば、下記特許文献1参照。)。
この方法では、電子デバイス封止用シートは、電子デバイスの一方面および側面と、基板における電子デバイスの周囲の一方面とに接触するように、電子デバイスを埋設して、電子デバイスを封止する。
特開2015-179829号公報
しかるに、電子デバイスパッケージでは、電子デバイスが基板から剥離しないような、電子デバイスと基板との強い接合強度が求められる。
さらに、封止樹脂シートを薄く形成して、製造される電子デバイスパッケージの薄型化が求められる。
本発明は、電子素子の基板からの剥離を抑制することができる封止用シート、および、薄型化が図られた電子素子装置の製造方法を提供する。
本発明(1)は、基板の厚み方向一方面に対向するように実装される電子素子を、前記基板において前記電子素子と対向しない前記厚み方向一方面と接触するように、封止する封止層を形成するように使用される封止用シートであり、前記封止用シートの厚みTが、0.25[mm]以上、0.50[mm]未満であり、前記封止用シートの前記厚みT[mm]と、前記封止層の線膨張係数α[1/℃]との積が、8×10-6[mm/℃]以下である、封止用シートを含む。
封止用シートの厚みTが0.25[mm]に満たなければ、封止層の厚みが過度に薄くなり、そのため、封止層の電子素子に対する密着力が低下して、電子素子の基板に対する剥離を抑制することができない。
しかし、この封止用シートの厚みTは、0.25[mm]以上であるので、封止層の電子素子に対する密着力を十分に確保して、電子素子の基板に対する剥離を抑制することができる。
一方、封止用シートの厚みTが0.50[mm]を超えれば、封止層の厚みが過度に厚くなり、そのため、封止層を備える電子素子装置の薄型化を図ることができない。
しかし、この封止用シートの厚みTが0.50[mm]以下であるので、封止層を備える電子素子装置の薄型化を図ることができる。
また、封止用シートの厚みTが上記した範囲内にはあるが、比較的厚めであって、封止層の線膨張係数αが高いために、封止用シートの厚みT[mm]と、封止層の線膨張係数α[1/℃]との積が8×10-6[mm/℃]を超える場合がある。この場合には、封止層の線膨張係数αが高いことに起因して、基板の線膨張係数が封止層の線膨張係数に対して小さくなる。そのため、基板の線膨張係数と封止層の線膨張係数αとの差が大きくなり、電子素子装置が過酷な温度条件で使用されるときに、基板の厚み方向一方面に接触する封止層に内部応力が生じ、その結果、電子素子が基板から剥離する。
一方、封止層の線膨張係数αが高くても、封止用シートの厚みTが上記した範囲内にあって、比較的薄めであるために、封止用シートの厚みT[mm]と、封止層の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下となる場合がある。この場合には、封止層の線膨張係数αが高くても、封止層は、比較的薄めであることから、電子素子装置が過酷な温度条件で使用されても、内部応力が生じにくく、そのため、電子素子が基板から剥離することを抑制することができる。
他方、封止層の線膨張係数αが低く、封止用シートの厚みTが比較的厚めであっても、封止層の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下となる場合、あるいは、封止層の線膨張係数αが低く、かつ、封止用シートの厚みTが比較的薄めであるため、封止層の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下となる場合がある。これらの場合には、封止層は、線膨張係数αが低いことから、電子素子装置が過酷な温度条件で使用されても、内部応力を生じにくく、そのため、電子素子が基板から剥離することを抑制することができる。
従って、この封止用シートによれば、電子素子の基板からの剥離を抑制することができる封止層を形成して、薄型化が図られた電子素子装置を製造することができる。
本発明(2)は、(1)に記載の封止用シートを使用して、電子素子を封止する、電子素子装置の製造方法を含む。
この製造方法では、上記した封止用シートを使用して、基板に実装される電子素子を封止層で確実に封止することができる。その結果、基板、電子素子および封止層を備え、信頼性に優れる電子素子装置を製造することができる。
本発明の封止用シートによれば、電子素子の基板からの剥離を抑制することができる封止層を形成して、薄型化が図られた電子素子装置を製造することができる。
本発明の電子素子装置の製造方法によれば、信頼性に優れる電子素子装置を製造することができる。
図1は、本発明の封止用シートの一実施形態である電子素子封止用シートの断面図を示す。 図2は、図1に示す電子素子封止用シートを用いて電子素子を封止して、電子素子の周囲の基板および封止層をダイシングし、電子素子装置を製造する工程を示す。 図3Aおよび図3Bは、1つの電子素子を備える電子素子実装基板から電子素子装置を製造する工程を説明する図であり、図3Aが、1つの電子素子を備える電子素子実装基板を準備する工程、図3Bが、電子素子装置において、電子素子の周囲の基板および封止層をダイシングする工程を示す。 図4Aおよび図4Bは、薄い電子素子封止用シートを使用する比較例の断面図であり、図4Aが、薄い電子素子封止用シートを準備する工程、図4Bが、図4Aに示す電子素子封止用シートを用いて電子素子を封止し、電子素子装置を製造する工程を示す。 図5Aおよび図5Bは、厚い電子素子封止用シートを使用する比較例の断面図であり、図5Aが、厚い電子素子封止用シートを準備する工程、図5Bが、図5Aに示す電子素子封止用シートを用いて電子素子を封止し、電子素子装置を製造する工程を示す。 図6は、電子素子封止用シートの厚みTと、電子素子封止用シート1の厚みT[mm]および封止層の線膨張係数α[1/℃]の積[mm/℃]との関係を示すグラフである。
本発明の封止用シートの一実施形態である電子素子封止用シートを図1および図2を参照して説明する。
図1および図2に示すように、この電子素子封止用シート1は、電子素子装置(電子素子パッケージ)3の製造に使用される。図2に示すように、電子素子装置3は、後で説明するが、基板2と、電子素子4および封止層5を備える。
また、図1に示す電子素子封止用シート1は、電子素子4を封止した後の封止層5(図2参照)ではなく、つまり、電子素子4を封止する前であり、封止層5を形成するための前駆体シート(好ましくは、硬化性シート)である。
図1に示すように、電子素子封止用シート1は、厚み方向に直交する方向(面方向)に延びる略板形状(フィルム形状)を有する。電子素子封止用シート1は、厚み方向一方面である第1シート面6と、厚み方向他方面である第2シート面7とを有する。第1シート面6および第2シート面7は、互いに平行する平面(平坦面)である。
第1シート面6は、電子素子封止用シート1が電子素子4(図2参照)を封止するときに、例えば、その平坦(平面)形状を維持して、第2シート面7との厚み方向における間隔を確保して、所定の厚みを与える。
第2シート面7は、後述するが、電子素子封止用シート1が電子素子4を封止するときに、電子素子4における少なくとも第1素子面8(後述)と、基板2において電子素子4と対向しない第1基板面11(後述)との両面に接触する接触面である。
電子素子封止用シート1の材料は、電子素子封止用シート1が後述する厚みTおよび封止層5の線膨張係数α(より具体的には、電子素子封止用シート1の厚みTおよび封止層5の線膨張係数αの積)が後述する範囲を満足するような材料であれば、特に限定されない。電子素子封止用シート1の材料としては、例えば、封止組成物が挙げられる。
封止組成物は、例えば、熱硬化性成分を含有する硬化性組成物である。
熱硬化性成分は、電子素子4を封止するときの加熱により一旦軟化し、さらには、溶融して流動し、さらなる加熱によって、硬化する成分である。
また、熱硬化性成分は、電子素子封止用シート1においてBステージ(半硬化状態)であって、Cステージではない(つまり、完全硬化前の状態である)。なお、Bステージは、熱硬化性成分が、液状であるAステージと、完全硬化したCステージとの間の状態であって、硬化およびゲル化がわずかに進行し、圧縮弾性率がCステージの圧縮弾性率よりも小さい状態である。
熱硬化性成分は、例えば、主剤、硬化剤および硬化促進剤を含む。
主剤としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ビニルエステル樹脂、シアノエステル樹脂、マレイミド樹脂、シリコーン樹脂などが挙げられる。主剤としては、耐熱性などの観点から、好ましくは、エポキシ樹脂が挙げられる。主剤がエポキシ樹脂であれば、熱硬化性成分は、後述する硬化剤(エポキシ系硬化剤)および硬化促進剤(エポキシ系硬化促進剤)とともに、エポキシ系熱硬化性成分を構成する。
エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、変性ビスフェノールA型エポキシ樹脂、変性ビスフェノールF型エポキシ樹脂、ビフェニル型エポキシ樹脂などの2官能エポキシ樹脂、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂などの3官能以上の多官能エポキシ樹脂などが挙げられる。これらエポキシ樹脂は、単独で使用または2種以上を併用することができる。
好ましくは、2官能エポキシ樹脂の単独使用が挙げられ、具体的には、ビスフェノールF型エポキシ樹脂の単独使用が挙げられる。
エポキシ樹脂のエポキシ当量は、例えば、10g/eq.以上、好ましくは、100g/eq.以上であり、また、例えば、300g/eq.以下、好ましくは、250g/eq.以下である。
主剤(好ましくは、エポキシ樹脂)の軟化点は、例えば、50℃以上、好ましくは、70℃以上であり、また、例えば、110℃以下、好ましくは、90℃以下である。
主剤(好ましくは、エポキシ樹脂)の割合は、封止組成物において、例えば、1質量%以上、好ましくは、2質量%以上であり、また、例えば、30質量%以下、好ましくは、10質量%以下である。また、主剤(好ましくは、エポキシ樹脂)の割合は、熱硬化性成分において、例えば、50質量%以上、好ましくは、60質量%以上であり、また、例えば、90質量%以下、好ましくは、10質量%以下である。
硬化剤は、加熱によって、上記した主剤を硬化させる成分(好ましくは、エポキシ樹脂硬化剤)である。硬化剤としては、例えば、フェノールノボラック樹脂などのフェノール樹脂が挙げられる。
硬化剤の割合は、主剤がエポキシ樹脂であり、硬化剤がフェノール樹脂であれば、エポキシ樹脂中のエポキシ基1当量に対して、フェノール樹脂中の水酸基の合計が、例えば、0.7当量以上、好ましくは、0.9当量以上、例えば、1.5当量以下、好ましくは、1.2当量以下となるように、調整される。具体的には、硬化剤の配合部数は、主剤100質量部に対して、例えば、30質量部以上、好ましくは、50質量部以上であり、また、例えば、75質量部以下、好ましくは、60質量部以下である。
硬化促進剤は、加熱によって、主剤の硬化を促進する触媒(熱硬化触媒)(好ましくは、エポキシ樹脂硬化促進剤)であって、例えば、有機リン系化合物、例えば、2-フェニル-4,5-ジヒドロキシメチルイミダゾール(2PHZ-PW)などのイミダゾール化合物などが挙げられる。好ましくは、イミダゾール化合物が挙げられる。硬化促進剤の配合部数は、主剤100質量部に対して、例えば、0.05質量部以上であり、また、例えば、5質量部以下である。
なお、封止組成物は、上記した熱硬化性成分に加え、無機フィラー、熱可塑性成分、顔料、シランカップリング剤などの添加剤を含有することができる。
無機フィラーは、封止層5(後述)の強度を向上させて、封止層5に優れた靱性を付与する無機粒子である。無機フィラーの材料としては、例えば、石英ガラス、タルク、シリカ、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などの無機化合物が挙げられる。これらは、単独使用または2種以上併用することができる。好ましくは、シリカが挙げられる。
無機フィラーの形状は、特に限定されず、例えば、略球形状、略板形状、略針形状、不定形状などが挙げられる。好ましくは、略球形状が挙げられる。
無機フィラーの最大長さの平均値(略球形状であれば、平均粒子径)Mは、例えば、50μm以下、好ましくは、20μm以下、より好ましくは、10μm以下であり、また、例えば、0.1μm以上、好ましくは、0.5μm以上である。なお、平均粒子径Mは、例えば、レーザー散乱法における粒度分布測定法によって求められた粒度分布に基づいて、D50値(累積50%メジアン径)として求められる。
また、無機フィラーは、第1フィラーと、第1フィラーの最大長さの平均値M1より小さい最大長さの平均値M2を有する第2フィラーとを含むことができる。
第1フィラーの最大長さの平均値(略球形状であれば、平均粒子径)M1は、例えば、1μm以上、好ましくは、3μm以上であり、また、例えば、50μm以下、好ましくは、30μm以下である。
第2フィラーの最大長さの平均値(略球形状であれば、平均粒子径)M2は、例えば、1μm未満、好ましくは、0.8μm以下であり、また、例えば、0.01μm以上、好ましくは、0.1μm以上である。
第1フィラーの最大長さの平均値の、第2フィラーの最大長さの平均値に対する比(M1/M2)は、例えば、2以上、好ましくは、5以上であり、また、例えば、50以下、好ましくは、20以下である。
第1フィラーおよび第2フィラーの材料は、ともに同一あるいは相異っていてもよい。
さらに、無機フィラーは、その表面が、部分的あるいは全体的に、シランカップリング剤などで表面処理されていてもよい。
無機フィラーが上記した第1フィラーと第2フィラーとを含む場合には、第1フィラーの割合は、封止組成物中、例えば、40質量%以上、好ましくは、50質量%超過であり、また、例えば、80質量%以下、好ましくは、70質量%以下、より好ましくは、60質量%以下である。第2フィラーの配合部数は、第1フィラー100質量部に対して、例えば、40質量部以上、好ましくは、50質量部以上であり、また、例えば、70質量部以下、好ましくは、60質量部以下である。
無機フィラーの割合は、封止組成物中、例えば、50質量%以上、好ましくは、65質量%以上、より好ましくは、70質量%以上、さらに好ましくは、75質量%以上であり、また、例えば、95質量%以下、好ましくは、90質量%以下である。
熱可塑性成分は、電子素子4を封止するときの電子素子封止用シート1における柔軟性を向上させる成分である。熱可塑性成分は、例えば、熱可塑性樹脂である。
熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン-酢酸ビニル共重合体、エチレン-アクリル酸共重合体、エチレン-アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、ポリアミド樹脂(6-ナイロンや6,6-ナイロンなど)、フェノキシ樹脂、アクリル樹脂、飽和ポリエステル樹脂(PETなど)、ポリアミドイミド樹脂、フッ素樹脂、スチレン-イソブチレン-スチレンブロック共重合体などが挙げられる。これら熱可塑性樹脂は、単独使用または2種以上併用することができる。
熱可塑性樹脂として、好ましくは、主剤(好ましくは、エポキシ樹脂)との分散性を向上させる観点から、アクリル樹脂が挙げられる。
アクリル樹脂としては、例えば、直鎖または分岐のアルキル基を有する(メタ)アクリル酸アルキルエステルと、その他のモノマー(共重合性モノマー)とを含むモノマー成分を重合してなる、カルボキシル基含有(メタ)アクリル酸エステルコポリマー(好ましくは、カルボキシル基含有アクリル酸エステルコポリマー)などが挙げられる。
アルキル基としては、例えば、メチル、エチル、プロピル、イソプロピル、n-ブチル、t-ブチル、イソブチル、ペンチル、ヘキシルなどの炭素数1~6のアルキル基などが挙げられる。
その他のモノマーとしては、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸、クロトン酸などのカルボキシル基含有モノマーなどが挙げられる。
熱可塑性成分の重量平均分子量は、例えば、10万以上、好ましくは、30万以上であり、また、例えば、100万以下、好ましくは、90万以下である。なお、重量平均分子量は、ゲル浸透クロマトフラフィー(GPC)により、標準ポリスチレン換算値に基づいて測定される。
熱可塑性成分の割合(固形分割合)は、封止組成物の熱硬化を阻害しないように調整されており、具体的には、封止組成物に対して、例えば、1質量%以上、好ましくは、2質量%以上であり、また、例えば、10質量%以下、好ましくは、5質量%以下である。なお、熱可塑性成分は、適宜の溶媒で希釈されて調製されていてもよい。
顔料としては、例えば、カーボンブラックなどの黒色顔料が挙げられる。顔料の平均粒子径は、例えば、0.001μm以上、例えば、1μm以下である。顔料の割合は、封止組成物に対して、例えば、0.1質量%以上、また、例えば、2質量%以下である。
シランカップリング剤としては、例えば、エポキシ基を含有するシランカップリング剤が挙げられる。エポキシ基を含有するシランカップリング剤としては、例えば、3-グリシドキシプロピルメチルジメトキシシラン、3-グリシドキシプロピルメチルジエトキシシランなどの3-グリシドキシジアルキルジアルコキシシラン、例えば、3-グリシドキシプロピルトリメトキシシラン、3-グリシドキシプロピルトリエトキシシランなどの3-グリシドキシアルキルトリアルコキシシランが挙げられる。好ましくは、3-グリシドキシアルキルトリアルコキシシランが挙げられる。シランカップリング剤の配合割合は、無機フィラー100質量部に対して、例えば、0.1質量部以上、好ましくは、1質量部以上であり、また、例えば、10質量部以下、好ましくは、5質量部以下である。
電子素子封止用シート1の厚みTは、0.25mm以上である。電子素子封止用シート1の厚みTは、第1シート面6および第2シート面7間の距離(平均長さ)である。
一方、電子素子封止用シート1の厚みTが0.25mmに満たなければ、電子素子封止用シート1から形成される封止層5の厚みが過度に薄くなり、そのため、封止層5の電子素子4に対する密着力が低下して、電子素子4の基板2に対する剥離を抑制することができない。
電子素子封止用シート1の厚みTは、好ましくは、好ましくは、0.27mm以上、より好ましくは、0.30mm以上である。
電子素子封止用シート1の厚みTが上記した下限以上であれば、封止層5の厚みが過度に薄くなることを抑制でき、そのため、封止層5の電子素子4に対する密着力の低下を抑制して、電子素子4の基板2に対する剥離を抑制することができる。さらに、電子素子封止用シート1を、電子素子4の封止性に優れる厚手品として取り扱うことができる。
他方、電子素子封止用シート1の厚みTは、0.50mm未満である。
電子素子封止用シート1の厚みTが0.50mm以上であれば、電子素子封止用シート1から形成される封止層5の厚みが過度に厚くなり、そのため、封止層5を備える電子素子装置の薄型化を図ることができない。
電子素子封止用シート1の厚みTは、好ましくは、0.45mm以下、より好ましくは、0.40mm以下である。
電子素子封止用シート1の厚みTが上記した上限を下回れば、電子素子封止用シート1から形成される封止層5の厚みが過度に厚くなることを抑制でき、そのため、封止層5を備える電子素子装置の薄型化を図ることができる。
電子素子封止用シート1の直交方向(面方向)における形状は、特に限定されず、その大きさは、複数の電子素子4を埋設(封止)するとともに、複数の電子素子4から露出する基板2の第1基板面11(電子素子4の周囲の第1基板面11)に接触できるように、設定されている。具体的には、電子素子封止用シート1の面方向における長さ(電子素子封止用シート1が平面視矩形状であれば、4辺における最大長さ)は、例えば、1mm以上であり、また、例えば、500mm以下である。
電子素子封止用シート1を製造するには、まず、封止組成物を調製する。具体的には、上記した成分を配合して、それらを混合して、封止組成物を調製する。好ましくは、上記した各成分(および必要により溶媒(ケトン、アルコールなど)を配合および混合して、ワニスを調製する。その後、ワニスを、図示しない剥離シートに塗布し、乾燥させて、電子素子封止用シート1を得る。なお、ワニスを調製せず、混練押出によって、封止組成物から電子素子封止用シート1を形成することもできる。
これによって、電子素子封止用シート1は、封止組成物から1層として形成される。
電子素子封止用シート1は、熱硬化性成分を含有する場合には、例えば、Bステージである。
(電子素子装置の製造方法)
次に、電子素子封止用シート1を用いて、電子素子装置3を製造する方法を説明する。
この製造方法は、電子素子封止用シート1および電子素子4を準備する準備工程(図1参照)、および、電子素子封止用シート1を使用して電子素子4を封止して、封止層5を形成する封止工程(図2参照)を備える。
(準備工程)
図1に示すように、準備工程では、上記した電子素子封止用シート1(好ましくは、Bステージの電子素子封止用シート1)を準備する。別途、図1の仮想線で示すように、準備工程では、基板2に実装された電子素子4を準備する。
電子素子4は、基板2の第1基板面11(後述)において、互いに間隔を隔てて複数配置されている。複数の電子素子4のそれぞれは、面方向に延びる略平板形状を有する。具体的には、複数の電子素子4のそれぞれは、第1素子面8、第2素子面9、および、素子周側面10を連続して備える。
第1素子面8および第2素子面9は、厚み方向に互いに間隔を隔てられており、互いに平行する平面である。
素子周側面10は、第1素子面8および第2素子面9の周端縁を厚み方向に連結する。素子周側面10は、厚み方向に延びており、より具体的には、素子周側面10は、面方向に直交する。
電子素子4としては、特に限定されず、種々の電子素子が挙げられ、例えば、中空型電子素子、半導体素子などが挙げられる。電子素子4は、基板2の第1基板面11に対向するように複数実装されている。具体的には、複数の電子素子4は、基板2に対してフリップチップ実装されている。この場合には、複数の電子素子4の第2素子面9に設けられる電極(図示せず)が、基板2の第1基板面11に設けられる端子(図示せず)と電気的に接続される。また、電子素子4の基板2に対して、図示しない接着層(ダイボンディングフィルムなど)を介してダイボンディングされていてもよい。
電子素子4の材料としては、特に限定されず、例えば、シリコンなどの硬質材料が挙げられる。
電子素子4の線膨張係数α3は、後述する封止層5の線膨張係数αに比べて小さく、さらには、後述する基板2の線膨張係数α2に比べても小さく、具体的には、例えば、10×10-6[1/℃]以下、好ましくは、5×10-6[1/℃]以下であり、また、例えば、0.1×10-6[1/℃]以上である。
電子素子4の厚みt2は、例えば、0.05mm以上、好ましくは、0.10mm以上であり、また、例えば、0.5mm以下、好ましくは、0.4mm以下、より好ましくは、0.3mm以下である。電子素子4の厚みt2は、第1素子面8および第2素子面9間の距離である。
電子素子4の面方向長さ(電子素子4が平面視矩形状であれば、4辺における最大長さ)は、電子素子4が基板2の第1基板面11に固定される長さ(ひいては、面積)が確保されれば、特に限定されず、例えば、0.01mm以上、好ましくは、0.1mm以上であり、また、例えば、10mm以下、好ましくは、1mm以下である。
また、隣り合う電子素子4間の間隔は、かかる間隔に電子素子封止用シート1が充填され、基板2の第1基板面11に接触できれば、特に限定されず、例えば、0.01mm以上、好ましくは、0.1mm以上であり、また、例えば、10mm以下、好ましくは、1mm以下である。
基板2は、電子素子4とともに、電子素子実装基板13に備えられる。つまり、電子素子実装基板13は、複数の電子素子4と、複数の電子素子4を実装する基板2とを備える。好ましくは、電子素子実装基板13は、複数の電子素子4と、基板2とのみからなる。
基板2は、面方向に延びる略平板形状を有する。基板2は、平面視において、複数の電子素子4を囲む大きさを有する。基板2は、厚み方向一方面である第1基板面11と、厚み方向他方面である第2基板面12を備える。
第1基板面11は、厚み方向一方側に露出する。第1基板面11には、電子素子4とのフリップチップ実装に供される端子(図示せず)が設けられている。
第2基板面12は、第1基板面11に平行する平面である。
基板2の材料としては、特に限定されず、例えば、樹脂、セラミック(アルミナなど)、金属などが挙げられる。好ましくは、耐熱性の観点から、セラミックが挙げられる。
基板2の線膨張係数α2は、後述する封止層5の線膨張係数αに比べて小さく、具体的には、例えば、20×10-6[1/℃]以下、好ましくは、10×10-6[1/℃]以下、また、例えば、1×10-6[1/℃]以上である。
基板2の厚みt3は、特に限定されず、例えば、10μm以上、例えば、1,000μm以下、好ましくは、500μm以下である。
(封止工程)
封止工程では、図1の矢印および図2に示すように、次いで、電子素子封止用シート1を使用して電子素子4を封止する。
例えば、電子素子封止用シート1を、電子素子実装基板13に対して熱プレスする。熱プレスの温度、時間、圧力は、特に限定されない。この熱プレスによって、電子素子封止用シート1(とくに、第2シート面7)が、変形する。
すると、電子素子封止用シート1の第2シート面7が、電子素子4の第1素子面8および素子周側面10と、基板2において電子素子4の周囲の第1基板面11とに接触して、電子素子封止用シート1が、電子素子4を埋設する。
上記した熱プレスの後、電子素子封止用シート1の材料が熱硬化性成分を含有し、電子素子封止用シート1がBステージであれば、電子素子封止用シート1を加熱して、完全硬化(Cステージ化)させる。これにより、電子素子封止用シート1から封止層5を形成する。
図2の太い仮想線で示すように、その後、電子素子装置3において、電子素子4の周囲の基板2および封止層5をダイシングする。例えば、基板2の第2基板面12に仮想線で示すダイシングテープ14を配置し、その後、ダイシングソー(図示せず)によって、隣り合う電子素子4間における基板2および封止層5を、面方向に沿って切断する。併せて、電子素子4の外側における基板2および封止層5を、面方向に沿って切断する(つまり、外形加工する)。
これによって、基板2と、1つの電子素子4と、封止層5とを備える電子素子装置3を得る。電子素子装置3は、好ましくは、基板2と、電子素子4と、封止層5とのみからなる。
電子素子装置3において、電子素子4は、基板2および封止層5によって、外部との連通が遮断される。つまり、電子素子4が外部に対して遮蔽される。換言すれば、複数の電子素子4が、封止層5によって封止される。
図2の仮想線で示すように、封止層5は、第1封止面15と、第2封止面16と、封止周側面21とを備える。
第1封止面15は、電子素子封止用シート1の第1シート面6から形成される。第1封止面15は、面方向に沿う平面である。
第2封止面16は、電子素子封止用シート1の第2シート面7から形成されており、断面視において、厚み方向他方側に開く略U字(略ハット)形状を有する。具体的には、第2封止面16は、電子素子4に接触する素子接触面17と、基板2に接触する基板接触面18とを連続して備える。
素子接触面17は、電子素子4の素子第1面8および素子周側面10の両面に接触(密着)している。つまり、素子接触面17は、電子素子4に対応する形状を有する。詳しくは、素子接触面17は、第1素子面8に接触する第3封止面19と、素子周側面10に接触する第4封止面20とを連続して備える。
第3封止面19は、平面視において、電子素子4の第1素子面8と同一形状を有する。
第4封止面20は、第3封止面20の周端縁から厚み方向他方側に延びる内側面である。第4封止面20は、側面視において、電子素子4の素子周側面10と同一形状を有する。
基板接触面18は、第4封止面20の厚み方向他端縁に連続しており、第4封止面20の厚み方向他端縁から面方向外側に延びる形状を有する。基板接触面18は、基板2において電子素子4の周囲の第1基板面11に対して接触(密着)している。そのため、基板接触面18は、基板2において電子素子4の周囲の第1基板面11と同一の平面形状を有する。
封止周側面21は、第1封止面15と第2封止面16(基板接触面18)の周端縁を連結する周面である。封止周側面21は、厚み方向に延びる形状を有する。なお、封止周側面21と、第1封止側面15とのなす角度は、例えば、60度以上、好ましくは、80度以上であり、また、例えば、120度以下、好ましくは、100度以下であり、最も好ましくは、90度(直角)である。
封止層5の厚みt1は、電子素子4の厚み方向一方面8に接触する部分の厚み、つまり、封止層5における最小厚みであり、例えば、0.15mm以上、好ましくは、0.17mm以上、より好ましくは、0.19mm以上、さらに好ましくは、0.20mm以上であり、また、例えば、0.50mm以下、好ましくは、0.40mm以下、より好ましくは、0.35mm以下である。上記した封止層5の厚みt1は、第1封止面15と、第3封止面19との間の厚み方向における距離である。
なお、封止層5の最大厚みは、上記した最小厚みt1と、電子素子4の厚みt2との合計(=t1+t2)であり、具体的には、第1封止面15と、基板接触面18との間の厚み方向における距離である。また、封止層5の最大厚みは、封止周側面21の厚み方向長さでもある。封止層5の最大厚みは、例えば、0.30mm以上、好ましくは、0.35mm以上であり、また、例えば、0.50mm未満、好ましくは、0.45mm以下である。
また、封止層5の最大厚み(t1+t2)の、封止層5の最小厚みt1に対する比([t1+t2]/t1)は、例えば、1.4以上、好ましくは、1.7以上であり、また、例えば、2.2以下、好ましくは、2.0以下である。
また、封止層5の最大厚み(t1+t2)の、電子素子用封止シート1の厚みTに対する比([t1+t2]/T)は、例えば、0.8以上、好ましくは1.0以上であり、また、例えば、1.6以下、好ましくは、1.4以下である。
封止層5の基板接触面18の面方向における長さLは、その最短距離として、例えば、0.01mm以上、好ましくは、0.02mm以上であり、また、例えば、1.0mm以下、好ましくは、0.5mm以下である。なお、基板接触面18における長さLは、電子素子4の第2素子面9の周端縁から、封止周側面21の厚み方向他端縁までの最短距離Lであり、また、第4封止面20の厚み方向他端縁から面方向外側に向かって進むときに、基板2の第1基板面11に対して基板接触面18が接触している接触長さLである。また、封止層5および電子素子4のそれぞれが平面視略矩形状であり、平面視において、封止層5の4つの封止周側面21のそれぞれが、電子素子4の4つの素子周側面10のそれぞれと平行する場合には、基板接触面18における長さLは、隣り合う封止周側面21および素子周側面10間における最短距離である。
封止層5の25℃の引張貯蔵弾性率E’は、例えば、5,000[N/mm]以上、好ましくは、9,000[N/mm]以上、より好ましくは、10,000[N/mm]以上、さらに好ましくは、13,000[N/mm]以上であり、また、例えば、20,000[N/mm]以下、好ましくは、15,000[N/mm]以下、より好ましくは、14,000[N/mm]以下である。なお、封止層5の25℃の引張貯蔵弾性率E’は、昇温速度:10℃/分、
周波数:1Hzの動的粘弾性試験によって求められる。
封止層5の線膨張係数αは、例えば、35×10-6[1/℃]以下、好ましくは、30×10-6[1/℃]以下、より好ましくは、25×10-6[1/℃]以下であり、また、例えば、1×10-6[1/℃]以上、さらに、5×10-6[1/℃]以上、さらには、10×10-6[1/℃]以上である。封止層5の線膨張係数αの測定方法は、後で述べる実施例において詳述する。
封止層5の線膨張係数αと、基板2の線膨張係数α2との差(|α-α2|)は、例えば、20×10-6[1/℃]以下、好ましくは、17.5×10-6[1/℃]以下、より好ましくは、15×10-6[1/℃]以下であり、また、例えば、1×10-6[1/℃]以上である。
封止層5の線膨張係数αの、基板2の線膨張係数α2に対する比(α/α2)は、例えば、7以下、好ましくは、4以下、より好ましくは、3以下、さらに好ましくは、2.5以下であり、また、例えば、1.5以上である。
封止層5の線膨張係数αと、電子素子4の線膨張係数α3との差(|α-α3|)は、例えば、25×10-6[1/℃]以下、好ましくは、20×10-6[1/℃]以下、より好ましくは、15×10-6[1/℃]以下であり、また、例えば、1×10-6[1/℃]以上である。
封止層5の線膨張係数αの、電子素子4の線膨張係数α3に対する比(α/α3)は、例えば、10以下、好ましくは、6以下、より好ましくは、5.5以下、さらに好ましくは、5以下であり、また、例えば、1.5以上である。
そして、図1に示す電子素子封止用シート1の厚みT[mm]と、図2に示す封止層5の線膨張係数α[1/℃]との積は、8×10-6[mm/℃]以下である。
上記した積(α×T)が8×10-6[mm/℃]を超過すると、後で詳しく述べるが、電子素子4が基板2から剥離することを抑制することができない。
上記した積(α×T)は、好ましくは、7.5×10-6[mm/℃]以下、より好ましくは、7.0×10-6[mm/℃]以下、さらに好ましくは、6.5×10-6[mm/℃]以下、とりわけ好ましくは、6.0×10-6[mm/℃]以下、最も好ましくは、5.0×10-6[mm/℃]以下である。上記した積(α×T)が上記した上限以下であれば、電子素子4が基板2から剥離することを抑制することができる。
なお、上記した積(α×T)は、例えば、0×10-6[mm/℃]以上、好ましくは、1×10-6[mm/℃]以上である。
電子素子装置3の厚みT0は、電子素子装置3の使用の制限の観点から、例えば、0.80mm以下、より薄型の電子素子装置3を製造する観点から、好ましくは、0.70mm以下、より好ましくは、0.60mm以下であり、また、例えば、0.40mm以上である。電子素子装置3の厚みT0は、封止層5の厚みt1と、電子素子4の厚みt2と、基板2の厚みt3の合計(=t1+t2+t3)であり、また、基板2の第2基板面12と、封止層5の第1封止面15との厚み方向長さ(距離)である。
そして、電子素子封止用シート1の厚みTが0.25mmに満たなければ、封止層5の厚みt1が過度に薄くなり、そのため、封止層5の電子素子4に対する密着力が低下して、電子素子4の基板2に対する剥離を抑制することができない。
しかし、この電子素子封止用シート1の厚みTは、0.25[mm]以上であるので、封止層5の電子素子4に対する密着力を十分に確保して、電子素子4の基板2に対する剥離を抑制することができる。
一方、電子素子封止用シート1の厚みTが0.50[mm]を超えれば、封止層5の厚みt1が過度に厚くなり、そのため、封止層5を備える電子素子装置3の薄型化を図ることができない。
しかし、この電子素子封止用シート1の厚みTが0.50[mm]以下であるので、封止層5を備える電子素子装置3の薄型化を図ることができる。
電子素子封止用シート1の厚みTが上記した範囲内(0.25[mm]以上、0.50[mm]未満)にはあるが、比較的厚めであって、封止層5の線膨張係数αが高いために、電子素子封止用シート1の厚みT[mm]と、封止層5の線膨張係数α[1/℃]との積が8×10-6[mm/℃]を超える場合がある。この場合には、封止層5の線膨張係数αが高いことに起因して、基板2の線膨張係数α2が封止層5の線膨張係数αに対して小さくなり、基板2の線膨張係数α2と封止層5の線膨張係数αとの差が大きくなる。そのため、電子素子装置3が過酷な温度条件で使用されるときに、基板2の厚み方向一方面に接触する封止層5に内部応力が生じ、その結果、電子素子4が基板2から剥離する。
一方、封止層5の線膨張係数αが高くても、電子素子封止用シート1の厚みTが上記した範囲内にあって、比較的薄めであるために、電子素子封止用シート1の厚みT[mm]と、封止層5の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下である場合がある。この場合には、封止層5の線膨張係数αが高くても、封止層5は、比較的薄めであることから、電子素子装置3が過酷な温度条件で使用されても、内部応力が生じにくく、そのため、電子素子4が基板2から剥離することを抑制することができる。
他方、封止層5の線膨張係数αが低く、電子素子封止用シート1の厚みTが比較的厚めであっても、封止層5の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下となる場合、あるいは、封止層5の線膨張係数αが低く、かつ、電子素子封止用シート1の厚みTが比較的薄めであるため、封止層5の線膨張係数α[1/℃]との積が8×10-6[mm/℃]以下となる場合がある。これら場合には、封止層5の線膨張係数αが低いことから、電子素子装置3が過酷な温度条件で使用されても、内部応力を生じにくく、そのため、電子素子4が基板2から剥離することを抑制することができる。
また、この製造方法では、上記した電子素子封止用シート1を使用して、基板2に実装される電子素子を封止層5で確実に封止することができる。その結果、基板2、電子素子4および封止層5を備え、信頼性に優れる電子素子装置3を製造することができる。
変形例
以下の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例は、特記する以外、一実施形態と同様の作用効果を奏することができる。さらに、一実施形態およびその変形例を適宜組み合わせることができる。
一実施形態では、図1に示すように、電子素子実装基板13は、複数の電子素子4を備えるが、その数は、特に限定されず、例えば、図3Aに示すように、1つであってもよい。この場合においても、図3Bの太い仮想線で示すように、1つの電子素子4を備える電子素子装置3において、電子素子4の周囲の基板2および封止層5をダイシングして、電子素子装置3の平面視における大きさ(面方向長さ)を調整(外形加工)する。
以下に実施例比較例および参考例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例比較例および参考例に限定されない。また、以下の記載において用いられる配合割合(含有割合)、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合(含有割合)、物性値、パラメータなど該当記載の上限(「以下」、「未満」として定義されている数値)または下限(「以上」、「超過」として定義されている数値)に代替することができる。
実施例比較例および参考例で使用した各成分を以下に示す。
エポキシ樹脂:新日鐵化学社製のYSLV-80XY(ビスフェノールF型エポキシ樹脂、高分子量エポキシ樹脂、エポキシ当量200g/eq.軟化点80℃)
硬化剤:群栄化学社製のLVR-8210DL(ノボラック型フェノール樹脂、エポキシ樹脂硬化剤、水酸基当量:104g/eq.、軟化点:60℃)
アクリル樹脂:根上工業社製のHME-2006M、カルボキシル基含有のアクリル酸エステルコポリマー(アクリル系ポリマー)、重量平均分子量:60万、ガラス転移温度(Tg):-35℃、固形分濃度20質量%のメチルエチルケトン溶液
硬化促進剤:四国化成工業社製の2PHZ-PW(2-フェニル-4,5-ジヒドロキシメチルイミダゾール)、エポキシ樹脂硬化促進剤
シランカップリング剤:信越化学社製のKBM-403(3-グリシドキシプロピルトリメトキシシラン)
カーボンブラック:三菱化学社製の#20
第1フィラー:FB-8SM(球状溶融シリカ粉末(無機フィラー)、平均粒子径7.0μm)
第2フィラー:アドマテックス社製のSC220G-SMJ(平均粒径0.5μm)を3-メタクリロキシプロピルトリメトキシシラン(信越化学社製の製品名:KBM-503)で表面処理した無機フィラー。無機フィラーの100質量部に対して1質量部のシランカップリング剤で表面処理したもの。
実施例1、2、4、5、比較例1~比較例8および参考例1、2
表1に記載の配合処方に従って、封止組成物を調製し、図1に示すように、この封止組成物から表1に記載の厚みTを有する電子素子封止用シート1を製造した。
その後、図2に示すように、電子素子封止用シート1によって、複数の電子素子4を封止して、封止層5を形成した。
具体的には、シリコン(線膨張係数α3:3.4×10-6[1/℃])からなり、3mm角、表1に記載の厚みt2を有する電子素子4を複数準備し、これを、厚み20μmのダイボンディングフィルム(接着層)を介して、アルミナ(線膨張係数α2:7×10-6[1/℃])からなり、50mm角、厚みt3が0.22mmである基板2の第1基板面11にダイボンディングした。なお、隣り合う電子素子4間の間隔は、0.3mmであった。これにより、図1に示すように、複数の電子素子4と、基板2とを備える電子素子実装基板13を準備した。
次いで、電子素子封止用シート1を電子素子実装基板13の厚み方向一方側に配置し、続いて、電子素子封止用シート1を電子素子実装基板1に対して、75℃、60秒、圧力100kPaの条件で真空プレスして、電子素子封止用シート1によって、複数の電子素子4を埋設した。その後、電子素子実装基板13および電子素子封止用シート1を150℃で1時間加熱して、電子素子封止用シート1をCステージ化した。
その後、図2の太い仮想線で示すように、複数の電子素子4のそれぞれの周囲における封止層5および基板2をダイシングした。これにより、基板2、電子素子4、および封止層5を備える電子素子装置(電子素子パッケージ)3を製造した。基板接触面18における長さ(平均長さ)Lは、0.15mmであった。
(評価)
下記の項目を評価した。それらの結果を表1に記載する。
(電子素子封止用シートの引張貯蔵弾性率E’)
電子素子封止用シート1を縦0.1cm、横5cmに外形加工して、サンプルを得た。その後、サンプルの90℃における引張貯蔵弾性率E’を求めた。
測定装置および測定条件の詳細は、以下の通りである。
測定装置:固体粘弾性測定装置(形式:RSA-G2、ティー・エイ・インスツルメンツ社製)
モード:引張
走査温度:0~260℃
昇温速度:10℃/分
周波数:1Hz
歪み:0.05%
(封止層の線膨張係数α)
電子素子封止用シート1を完全硬化させて、硬化サンプル(封止層5に相当)を得た。硬化サンプルを、長さ15mm×幅4.5mm×厚さ300μmに外形加工して、サンプルを得た。
続いて、サンプルを熱機械測定装置(Rigaku社製:形式TMA8310)のフィルム引張測定用治具にセットした後、25~260℃の温度域で、引張荷重2g、昇温速度5℃/minの条件で、30℃~50℃での膨張率から熱膨張係数αを算出した。
そして、電子素子封止用シート3の厚みTと、上記厚みTおよび封止層5の熱膨張係数αの積(T×α)との関係を図6に示す。
なお、図6では、厚みTが0.25[mm]および0.50[mm]であるラインと、積(T×α[mm/℃])が8×10-6[mm/℃]であるラインとを示しており、これらのラインによって区画される領域は、厚みTが0.25[mm]以上、0.50[mm]未満であり、積が8×10-6[mm/℃]以下である範囲を示す。図6において、上の範囲を、ハッチング処理して示す。なお、詳しくは、厚みTが0.50[mm]であるライン上は、本発明の範囲に含まれず、上記ラインよりも左側の領域が、本発明の範囲に含まれる。
(接合強度の評価)(剥離の観察)
電子素子装置3について、以下の温度サイクル試験を実施した。
温度:-40℃から85℃まで
Total transfer time :1分以下
Total Dwell Time :10分以上
Specified temp reached in:15分以下
サイクル : 1000 サイクル
そして、超音波映像装置[SAT](日立建機ファインテック製、「FineSAT II」)を用いて、基板2と電子素子4との界面、および、基板2と封止層5との界面を観察し、以下の基準で、評価した。
○:剥離が、基板2と電子素子4との界面に観察されず、剥離が、基板2と封止層5との界面にも観察されなかった。
△:剥離が、基板2と電子素子4との界面に観察された。一方、剥離が、基板2と封止層5との界面には観察されなかった。図4Bおよび図5B参照。なお、図4Bおよび図5Bにおいて、基板2と電子素子4との間に隙間を意図的に描画しているが、実際には、この評価例では、隙間はなく、単に、電子素子4の基板2に対する固定(接着)(ボンディング)が外れた(剥離した)例であり、上記した「剥離」を容易に理解するために示すために、隙間を描画した。
×:剥離が、基板2と電子素子4との界面に観察された。剥離が、基板2と封止層5との界面にも観察された。
(電子素子装置の厚み)
電子素子装置の厚みT0を測定し、以下の基準に従って、評価した。
○:電子素子装置の厚みT0が0.70mm以下であった。
×:電子素子装置の厚みT0が0.70mm超過であった。
Figure 0007166091000001

1 電子素子封止用シート
2 基板
3 電子素子装置
4 電子素子
5 封止層
11 第1基板面
T 厚み(電子素子封止用シート)

Claims (2)

  1. 基板の厚み方向一方面に対向するように実装される電子素子を、前記基板において前記電子素子と対向しない前記厚み方向一方面と接触するように、封止する封止層を形成するように使用される封止用シートであり、
    前記封止用シートの厚みTが、0.25[mm]以上、0.50[mm]未満であり、
    前記封止用シートの前記厚みT[mm]と、前記封止層の線膨張係数α[1/℃]との積が、8×10-6[mm/℃]以下であり、
    前記封止層の線膨張係数αと、前記基板の線膨張係数α2との差(|α-α2|)が、10×10 -6 [1/℃]以上、20×10 -6 [1/℃]以下であることを特徴とする、封止用シート。
  2. 請求項1に記載の封止用シートを使用して、電子素子を封止することを特徴とする、電子素子装置の製造方法。
JP2018126847A 2018-07-03 2018-07-03 封止用シートおよび電子素子装置の製造方法 Active JP7166091B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018126847A JP7166091B2 (ja) 2018-07-03 2018-07-03 封止用シートおよび電子素子装置の製造方法
SG10201906036TA SG10201906036TA (en) 2018-07-03 2019-06-28 Sealable sheet and producing method of electronic element device
TW108123083A TW202017063A (zh) 2018-07-03 2019-07-01 密封用薄片及電子元件裝置之製造方法
CN201910594536.3A CN110676230A (zh) 2018-07-03 2019-07-03 密封用片和电子元件装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018126847A JP7166091B2 (ja) 2018-07-03 2018-07-03 封止用シートおよび電子素子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020009807A JP2020009807A (ja) 2020-01-16
JP7166091B2 true JP7166091B2 (ja) 2022-11-07

Family

ID=69068793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018126847A Active JP7166091B2 (ja) 2018-07-03 2018-07-03 封止用シートおよび電子素子装置の製造方法

Country Status (4)

Country Link
JP (1) JP7166091B2 (ja)
CN (1) CN110676230A (ja)
SG (1) SG10201906036TA (ja)
TW (1) TW202017063A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179814A (ja) 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179814A (ja) 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法

Also Published As

Publication number Publication date
TW202017063A (zh) 2020-05-01
JP2020009807A (ja) 2020-01-16
CN110676230A (zh) 2020-01-10
SG10201906036TA (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6868555B2 (ja) フィルム状接着剤用組成物、フィルム状接着剤、フィルム状接着剤の製造方法、フィルム状接着剤を用いた半導体パッケージおよびその製造方法
JP2015053470A (ja) 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP7110011B2 (ja) 封止用シートおよび電子素子装置の製造方法
TWI824195B (zh) 切晶黏晶膜與使用其之半導體封裝及其製造方法
JP6228734B2 (ja) 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
JP2018016673A (ja) 接着シート、及び半導体装置の製造方法。
JP7166091B2 (ja) 封止用シートおよび電子素子装置の製造方法
TW201938745A (zh) 封裝用薄片
JP7268970B2 (ja) 封止用シートおよび電子素子装置の製造方法
JP7166090B2 (ja) 封止用シートおよび電子素子装置の製造方法
TWI824114B (zh) 密封用薄片
JP5637069B2 (ja) 接着シート
JP7158184B2 (ja) 封止用シートおよび電子素子装置の製造方法
TWI828455B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
WO2022163465A1 (ja) 半導体装置及びその製造方法、並びに、熱硬化性樹脂組成物、接着フィルム及びダイシング・ダイボンディング一体型フィルム
JP2022103721A (ja) 封止用樹脂シート
JP2023023704A (ja) 封止用樹脂シートおよび電子部品装置
JP2019083342A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2024057938A (ja) 封止用シートおよび素子装置
WO2019150433A1 (ja) 熱硬化性樹脂組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP2023095435A (ja) 封止用シートおよび電子素子装置
TW202401588A (zh) 半導體用接著膜、切割晶粒接合膜及製造半導體裝置之方法
JP2024057972A (ja) 封止シートおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221025

R150 Certificate of patent or registration of utility model

Ref document number: 7166091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150