JP7163549B2 - Printed circuit board and printed circuit board manufacturing method - Google Patents

Printed circuit board and printed circuit board manufacturing method Download PDF

Info

Publication number
JP7163549B2
JP7163549B2 JP2017210962A JP2017210962A JP7163549B2 JP 7163549 B2 JP7163549 B2 JP 7163549B2 JP 2017210962 A JP2017210962 A JP 2017210962A JP 2017210962 A JP2017210962 A JP 2017210962A JP 7163549 B2 JP7163549 B2 JP 7163549B2
Authority
JP
Japan
Prior art keywords
layer
printed circuit
point metal
circuit board
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017210962A
Other languages
Japanese (ja)
Other versions
JP2018078291A (en
Inventor
チ－ソン キム
ミュン－サム カン
サン－ヒュック オー
ヘー－ジュン ジュン
テ－ホン ミン
Original Assignee
サムソン エレクトロ－メカニックス カンパニーリミテッド．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ－メカニックス カンパニーリミテッド． filed Critical サムソン エレクトロ－メカニックス カンパニーリミテッド．
Publication of JP2018078291A publication Critical patent/JP2018078291A/en
Application granted granted Critical
Publication of JP7163549B2 publication Critical patent/JP7163549B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント回路基板（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）及びプリント回路基板の製造方法に関する。 The present invention relates to printed circuit boards and methods of manufacturing printed circuit boards.

通常プリント回路基板は、コア基板上に複数のビルドアップ層を順次積層して生産される。このようにビルドアップ層を順次積層してプリント回路基板を生産することを順次積層工法とも称する。 A printed circuit board is usually produced by sequentially laminating a plurality of build-up layers on a core board. The production of a printed circuit board by sequentially stacking build-up layers is also called a sequential stacking method.

順次積層工法によりプリント回路基板を製造する場合、プリント回路基板の層数が増えると積層工程数も増加する。このような積層工程は、既に積層されている部分にも熱を加えるので、不要でかつ予測不可能な変形を起こしたりする。このような変形が多いと層間の位置合わせが困難となる。 When manufacturing a printed circuit board by the sequential lamination method, the number of lamination steps increases as the number of layers of the printed circuit board increases. Such a lamination process also applies heat to the already laminated portions, which may cause unwanted and unpredictable deformations. If there are many such deformations, alignment between layers becomes difficult.

これにより、それぞれのビルドアップ層を単位基板に分離生産した後に、複数の単位基板を一括的に同時に積層してプリント回路基板を生産する一括積層工法が開発されている。 Accordingly, a batch lamination method has been developed in which each buildup layer is separately produced into unit boards, and then a plurality of unit boards are collectively laminated simultaneously to produce a printed circuit board.

韓国公開特許第１０－２０１１－００６６０４４号公報Korean Patent Publication No. 10-2011-0066044

本発明の実施例によれば、導体パターン層とビアとの間の接続信頼性が向上されたプリント回路基板が提供される。 An embodiment of the present invention provides a printed circuit board with improved connection reliability between a conductive pattern layer and vias.

本発明の一実施例に係るプリント回路基板を示す図である。1 illustrates a printed circuit board according to one embodiment of the present invention; FIG. 本発明の他の実施例に係るプリント回路基板を示す図である。FIG. 4 illustrates a printed circuit board according to another embodiment of the invention; 本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程の一工程を示す図である。FIG. 3 is a view showing one process of manufacturing a unit board applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention; 図３の次の工程を示す図である。FIG. 4 is a diagram showing the next step of FIG. 3; 図４の次の工程を示す図である。5 is a diagram showing the next step of FIG. 4; FIG. 図５の次の工程を示す図である。FIG. 6 is a diagram showing the next step of FIG. 5; 図６の次の工程を示す図である。FIG. 7 is a diagram showing the next step of FIG. 6; 図７の次の工程を示す図である。FIG. 8 is a diagram showing the next step of FIG. 7; 図３から図８により製造された単位基板を一括的に積層することを説明するための図である。FIG. 9 is a diagram for explaining collective lamination of the unit substrates manufactured according to FIGS. 3 to 8; FIG. 図３から図８により製造された単位基板を一括的に積層することを説明するための図である。FIG. 9 is a diagram for explaining collective lamination of the unit substrates manufactured according to FIGS. 3 to 8; FIG.

本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。 The terminology used in this application is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular terms include plural terms unless the context clearly dictates otherwise.

本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。 In this application, terms such as "including" or "having" designate the presence of any feature, number, step, act, component, part or combination thereof described herein, It should be understood that nothing precludes the presence or addition of one or more other features, figures, steps, acts, components, parts or combinations thereof.

また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。 In addition, throughout the specification, "above" means to be positioned above or below the target portion, and does not necessarily mean to be positioned above with respect to the direction of gravity.

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されるものではない。 In addition, in the contact relationship between each component, the term “bond” does not mean only the case where each component is in direct physical contact, and another structure intervenes between each component. It is used as a concept that includes the case where each component is in contact with the other configuration.
The size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and the present invention is not necessarily limited thereto.

以下、本発明に係るプリント回路基板及びプリント回路基板の製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明を省略する。
（プリント回路基板） Hereinafter, embodiments of the printed circuit board and the method of manufacturing the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. , and redundant description thereof will be omitted.
(printed circuit board)

（一実施例）
図１は、本発明の一実施例に係るプリント回路基板を示す図である。
図１を参照すると、本発明の一実施例に係るプリント回路基板１０００は、導体パターン層１１０、２１０、３１０、４１０、５１０と、絶縁層１２０、２２０、３２０、４２０と、ビアＶ１と、を含む。 (One example)
FIG. 1 is a diagram showing a printed circuit board according to one embodiment of the present invention.
Referring to FIG. 1, a printed circuit board 1000 according to one embodiment of the present invention includes conductor pattern layers 110, 210, 310, 410 and 510, insulating layers 120, 220, 320 and 420, and vias V1. include.

先ず、図１を参照すると、導体パターン層１１０、２１０、３１０、４１０、５１０は複数形成されるが、相互間の区別が不要な場合は、導体パターン層と通称する。ただし、導体パターン層１１０、２１０、３１０、４１０、５１０の間の区別が必要な場合は、第１導体パターン層１１０、第２導体パターン層２１０、第３導体パターン層３１０、第４導体パターン層４１０、または第５導体パターン層５１０に区別して説明する。 First, referring to FIG. 1, a plurality of conductor pattern layers 110, 210, 310, 410, and 510 are formed, and when it is not necessary to distinguish between them, they are commonly referred to as conductor pattern layers. However, when it is necessary to distinguish between the conductor pattern layers 110, 210, 310, 410, 510, the first conductor pattern layer 110, the second conductor pattern layer 210, the third conductor pattern layer 310, the fourth conductor pattern layer 410 or the fifth conductor pattern layer 510 will be described separately.

また、図１を参照すると、絶縁層１２０、２２０、３２０、４２０は、複数形成されるが、相互間の区別が不要な場合は、絶縁層と通称する。ただし、絶縁層１２０、２２０、３２０、４２０の間の区別が必要な場合は、第１絶縁層１２０、第２絶縁層２２０、第３絶縁層３２０または第４絶縁層４２０に区別する。 Also, referring to FIG. 1, a plurality of insulating layers 120, 220, 320, and 420 are formed, and are commonly referred to as insulating layers when there is no need to distinguish between them. However, when it is necessary to distinguish between the insulating layers 120, 220, 320, and 420, the first insulating layer 120, the second insulating layer 220, the third insulating layer 320, or the fourth insulating layer 420 are distinguished.

導体パターン層１１０、２１０、３１０、４１０、５１０のそれぞれは、互いに離隔して形成される。導体パターン層１１０、２１０、３１０、４１０、５１０のそれぞれは、信号パターン、パワーパターン、グラウンドパターンまたは外部接続端子のうちの少なくともいずれか一つを含むことができる。 Each of the conductor pattern layers 110, 210, 310, 410, 510 are formed apart from each other. Each of the conductor pattern layers 110, 210, 310, 410, and 510 may include at least one of signal patterns, power patterns, ground patterns, and external connection terminals.

導体パターン層１１０、２１０、３１０、４１０、５１０は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）または白金（Ｐｔ）で形成されることができる。 The conductor pattern layers 110, 210, 310, 410, 510 are copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au) or platinum. (Pt).

導体パターン層１１０、２１０、３１０、４１０、５１０のそれぞれのパターンの形状は、すべて同一であってもよく、設計デザインに応じて互いに異ならせて形成されてもよい。 The pattern shapes of the conductor pattern layers 110, 210, 310, 410, and 510 may all be the same, or may be formed differently according to design.

図１には、５層の導体パターン層１１０、２１０、３１０、４１０、５１０が示されているが、これは例示に過ぎない。本実施例に適用される導体パターン層１１０、２１０、３１０、４１０、５１０の数は、設計上の必要等によって様々に変更することができる。 Although five conductor pattern layers 110, 210, 310, 410, 510 are shown in FIG. 1, this is only an example. The number of conductor pattern layers 110, 210, 310, 410, and 510 applied to this embodiment can be changed in various ways depending on design requirements.

絶縁層１２０、２２０、３２０、４２０のそれぞれは、隣接した導体パターン層１１０、２１０、３１０、４１０、５１０を互いに電気的に絶縁するために、隣接した導体パターン層１１０、２１０、３１０、４１０、５１０の間に形成される。例として、第１絶縁層１２０は、互いに隣接している第１導体パターン層１１０と第５導体パターン層５１０とを互いに絶縁させるために、第１導体パターン層１１０と第５導体パターン層５１０との間に形成される。 Each of the insulating layers 120, 220, 320, 420 is provided to electrically insulate the adjacent conductor pattern layers 110, 210, 310, 410, 510 from each other. 510 are formed. As an example, the first insulating layer 120 is formed between the first patterned conductor layer 110 and the fifth patterned conductor layer 510 in order to insulate the first patterned conductor layer 110 and the fifth patterned conductor layer 510 that are adjacent to each other. formed between

絶縁層１２０、２２０、３２０、４２０は、感光性物質を含むことができる。すなわち、絶縁層１２０、２２０、３２０、４２０は、光に反応する感光性物質を含む光硬化性絶縁樹脂であることができる。 The insulating layers 120, 220, 320, 420 can include a photosensitive material. That is, the insulating layers 120, 220, 320, and 420 may be a photocurable insulating resin containing a photosensitive material that reacts to light.

絶縁層１２０、２２０、３２０、４２０が光硬化性である場合、絶縁層１２０、２２０、３２０、４２０は、光により硬化度を調整することができる。ただし、光硬化性の絶縁層１２０、２２０、３２０、４２０は熱硬化性でもあるので、熱により硬化度を調整することもできる。 If the insulating layers 120, 220, 320, 420 are photocurable, the degree of curing of the insulating layers 120, 220, 320, 420 can be adjusted by light. However, since the photocurable insulating layers 120, 220, 320, and 420 are also thermosetting, the degree of curing can be adjusted by heat.

絶縁層１２０、２２０、３２０、４２０が光硬化性である場合、絶縁層１２０、２２０、３２０、４２０は、別途のフォトレジストなしでフォトリソグラフィ工程、すなわち、露光及び現像工程を行うことができる。この場合、フォトリソグラフィ工程を用いて絶縁層１２０、２２０、３２０、４２０にホールを形成することができる。このため、複数のホールを一つの絶縁層１２０、２２０、３２０、４２０に同時に形成することができ、工程を単純化することができる。また、絶縁層１２０、２２０、３２０、４２０に形成されるホールの形状を、様々な形状に形成することができる。例えば、ホールの縦断面形状は、逆台形、正台形、長方形等を有することができる。 If the insulation layers 120, 220, 320, 420 are photocurable, the insulation layers 120, 220, 320, 420 can be subjected to a photolithography process, ie, exposure and development processes, without a separate photoresist. In this case, holes may be formed in the insulating layers 120, 220, 320, and 420 using a photolithography process. Therefore, a plurality of holes can be simultaneously formed in one insulating layer 120, 220, 320, 420, thereby simplifying the process. Also, the holes formed in the insulating layers 120, 220, 320, and 420 may have various shapes. For example, the longitudinal cross-sectional shape of the hole can have an inverted trapezoid, a regular trapezoid, a rectangle, or the like.

光硬化性の絶縁層１２０、２２０、３２０、４２０は、ポジ型（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）またはネガ型（ｎｅｇａｔｉｖｅ ｔｙｐｅ）であることができる。絶縁層１２０、２２０、３２０、４２０がポジ型である場合、露光された部分の光重合体ポリマー結合が切れる。以後、現像工程を行うと、光を受けて光重合体ポリマー結合の切れた部分が除去される。 The photocurable insulating layers 120, 220, 320, 420 can be of positive type or negative type. If the insulating layer 120, 220, 320, 420 is positive acting, the photopolymer polymer bonds in the exposed portions are broken. After that, when a developing process is performed, the part where the photopolymer polymer bond is cut by exposure to light is removed.

絶縁層１２０、２２０、３２０、４２０がネガ型である場合、露光された部分が光重合反応を起こし、単一構造から鎖構造の３次元網状構造となり、現像工程を行うと、光を受けていない部分が除去される。 When the insulating layers 120, 220, 320, and 420 are of a negative type, the exposed portions undergo a photopolymerization reaction, transforming from a single structure into a three-dimensional network structure of chain structures, and when a developing process is performed, they receive light. missing parts are removed.

絶縁層１２０、２２０、３２０、４２０は、光硬化性絶縁樹脂に無機フィラーを含有させたものであってもよい。無機フィラーは、絶縁層１２０、２２０、３２０、４２０の剛性を向上させる。無機フィラーとしては、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、硫酸バリウム（ＢａＳＯ４）、タルク、クレー、雲母粉、水酸化アルミニウム（ＡｌＯＨ３）、水酸化マグネシウム（Ｍｇ（ＯＨ）２）、炭酸カルシウム（ＣａＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、ホウ酸アルミニウム（ＡｌＢＯ３）、チタン酸バリウム（ＢａＴｉＯ３）及びジルコン酸カルシウム（ＣａＺｒＯ３）より構成された群から選択された少なくとも１種以上を用いることができる。 The insulating layers 120, 220, 320, and 420 may be made of a photocurable insulating resin containing an inorganic filler. Inorganic fillers improve the rigidity of insulating layers 120 , 220 , 320 , 420 . Inorganic fillers include silica (SiO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), barium sulfate (BaSO 4 ), talc, clay, mica powder, aluminum hydroxide (AlOH 3 ), magnesium hydroxide. (Mg(OH) 2 ), calcium carbonate ( CaCO3 ), magnesium carbonate ( MgCO3 ), magnesium oxide (MgO), boron nitride (BN), aluminum borate ( AlBO3 ) , barium titanate (BaTiO3) and At least one selected from the group consisting of calcium zirconate (CaZrO 3 ) can be used.

絶縁層１２０、２２０、３２０、４２０のそれぞれは、第１導体パターン層から第４導体パターン層１１０、２１０、３１０、４１０のうちのいずれか一つと共に、後述する単位基板１００、２００、３００、４００に含まれる。すなわち、順次積層工法とは異なって、一括積層工法によりプリント回路基板を製造する本発明の実施例によれば、絶縁層１２０、２２０、３２０、４２０のそれぞれは、互いに別に形成された後に一括的に同時に積層される。 Each of the insulating layers 120, 220, 320, and 420, together with any one of the first to fourth conductive pattern layers 110, 210, 310, and 410, is connected to the unit substrates 100, 200, 300, 400 included. That is, unlike the sequential lamination method, the insulating layers 120, 220, 320, and 420 are separately formed and then collectively formed according to the embodiment of the present invention in which the printed circuit board is manufactured by the batch lamination method. are laminated at the same time.

絶縁層１２０、２２０、３２０、４２０のそれぞれには、第１導体パターン層から第４導体パターン層１１０、２１０、３１０、４１０のうちのいずれか一つが埋め込まれることができる。すなわち、第１絶縁層１２０には、第１導体パターン層１１０の少なくとも一部が埋め込まれることができる。第２絶縁層から第４絶縁層２２０、３２０、４２０のそれぞれには、第２導体パターン層から第４導体パターン層２１０、３１０、４１０のそれぞれが埋め込まれる。 Any one of the first to fourth conductor pattern layers 110, 210, 310, and 410 may be embedded in each of the insulating layers 120, 220, 320, and 420. FIG. That is, at least a portion of the first conductor pattern layer 110 may be embedded in the first insulating layer 120 . The second to fourth conductor pattern layers 210, 310 and 410 are embedded in the second to fourth insulation layers 220, 320 and 420, respectively.

第５導体パターン層５１０は、第１導体パターン層から第４導体パターン層１１０、２１０、３１０、４１０とは異なって、絶縁層１２０、２２０、３２０、４２０に埋め込まれない。これについては、後述する本実施例に係るプリント回路基板の製造方法で詳細に説明する。 The fifth conductor pattern layer 510 is not embedded in the insulating layer 120, 220, 320, 420 unlike the first to fourth conductor pattern layers 110, 210, 310, 410. FIG. This will be described in detail in the manufacturing method of the printed circuit board according to the present embodiment, which will be described later.

ビアＶ１は、隣接している導体パターン層１１０、２１０、３１０、４１０、５１０を互いに接続するために絶縁層１２０、２２０、３２０、４２０を貫通する。例として、ビアＶ１は、隣接している第１導体パターン層１１０と第５導体パターン層５１０とを互いに接続するために、第１絶縁層１２０を貫通して形成される。また、ビアＶ１は、隣接している第１導体パターン層１１０と第２導体パターン層２１０とを互いに接続するために、第２絶縁層２２０を貫通して形成される。
ビアＶ１は、高融点金属層６１０と、高融点金属層６１０の溶融点よりも低い溶融点を有する低融点金属層６２０と、を含む。 Vias V1 pass through insulating layers 120, 220, 320, 420 to connect adjacent conductive pattern layers 110, 210, 310, 410, 510 to each other. As an example, the via V1 is formed through the first insulating layer 120 to connect the adjacent first conductor pattern layer 110 and the fifth conductor pattern layer 510 to each other. Also, the via V1 is formed through the second insulating layer 220 to connect the adjacent first conductor pattern layer 110 and the second conductor pattern layer 210 to each other.
Via V1 includes a high melting point metal layer 610 and a low melting point metal layer 620 having a lower melting point than the melting point of high melting point metal layer 610 .

高融点金属層６１０は、銅（Ｃｕ）を含むことができる。例として、高融点金属層６１０は、銅（Ｃｕ）で形成可能であり、これに限定されることはない。すなわち、高融点金属層６１０は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）または白金（Ｐｔ）で形成可能であり、銅（Ｃｕ）と銅（Ｃｕ）以外の金属のうちの少なくともいずれか１種とを含む合金で形成されることも可能である。 Refractory metal layer 610 may include copper (Cu). By way of example and not limitation, refractory metal layer 610 may be formed of copper (Cu). That is, the refractory metal layer 610 can be made of silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), or platinum (Pt). (Cu) and at least one of metals other than copper (Cu).

低融点金属層６２０は、高融点金属層６１０の溶融点よりも低い溶融点を有し、高融点金属層６１０と導体パターン層１１０、２１０、３１０、４１０、５１０との間に形成される。 The low melting point metal layer 620 has a lower melting point than the high melting point metal layer 610 and is formed between the high melting point metal layer 610 and the conductor pattern layers 110 , 210 , 310 , 410 and 510 .

低融点金属層６２０は、単位基板１００、２００、３００、４００、５００を一括積層する際に少なくとも一部が溶融する。よって、低融点金属層６２０は、単位基板１００、２００、３００、４００、５００を一括積層する際に発生する導体パターン層１１０、２１０、３１０、４１０、５１０の間の圧力ばらつき及び／または導体パターン層１１０、２１０、３１０、４１０、５１０と高融点金属層６１０との間の圧力ばらつきを防止することができる。 At least a portion of the low-melting-point metal layer 620 melts when the unit substrates 100, 200, 300, 400, and 500 are collectively laminated. Therefore, the low-melting-point metal layer 620 prevents pressure variations between the conductor pattern layers 110, 210, 310, 410, and 510 generated when the unit substrates 100, 200, 300, 400, and 500 are collectively laminated and/or the conductor patterns. Pressure variations between the layers 110, 210, 310, 410, 510 and the refractory metal layer 610 can be prevented.

低融点金属層６２０は、一括積層する際に少なくとも一部が溶融するので、高融点金属層６１０及び／または導体パターン層１１０、２１０、３１０、４１０、５１０と容易に層間金属化合物（Ｉｎｔｅｒ－Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、ＩＭＣ）を形成することができる。 Since the low-melting-point metal layer 620 is at least partly melted during collective lamination, the high-melting-point metal layer 610 and/or the conductor pattern layers 110, 210, 310, 410, 510 can easily form an inter-metallic compound (Inter-Metallic compound). Compound, IMC).

層間金属化合物は、高融点金属層６１０及び／または導体パターン層１１０、２１０、３１０、４１０、５１０と低融点金属層６２０との間の結合力を向上させることができ、さらに単位基板１００、２００、３００、４００、５００の間の結合力を向上させることができる。 The interlayer metal compound can improve the bonding strength between the high melting point metal layer 610 and/or the conductor pattern layers 110, 210, 310, 410, 510 and the low melting point metal layer 620, and furthermore, the unit substrates 100, 200 , 300, 400, 500 can be improved.

低融点金属層６２０は、ソルダー材質で形成されることができる。ここで「ソルダー」とは、半田に使用可能な金属材料を意味し、鉛（Ｐｂ）を含む合金であってもよく、鉛を含まなくてもよい。例えば、低融点金属層６２０は、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）及びインジウム（Ｉｎ）またはこれらから選択された金属の合金であることができる。具体的には、本発明の実施例に適用されるソルダーは、銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）及びインジウム（Ｉｎ）のうちの少なくともいずれか１種と、ソルダー全体に対して９０％以上に含有された錫（Ｓｎ）とで構成された合金であることができる。 The low melting point metal layer 620 may be made of a solder material. Here, "solder" means a metal material that can be used for soldering, and may be an alloy containing lead (Pb) or may not contain lead. For example, the low melting point metal layer 620 can be tin (Sn), silver (Ag), copper (Cu), bismuth (Bi) and indium (In) or alloys of metals selected therefrom. Specifically, the solder applied to the embodiments of the present invention contains at least one of silver (Ag), copper (Cu), bismuth (Bi), and indium (In), and It can be an alloy composed of tin (Sn) contained in 90% or more.

低融点金属層６２０には、低融点金属層６２０の全体重量対比０．１ｗｔ％超過１ｗｔ％以下の炭素が含有される。低融点金属層６２０に含有された炭素は、後述する錫メッキ液に含有された有機化合物に由来する。 The low melting point metal layer 620 contains more than 0.1 wt % and 1 wt % or less of carbon relative to the total weight of the low melting point metal layer 620 . Carbon contained in the low-melting-point metal layer 620 is derived from an organic compound contained in the tin plating solution, which will be described later.

低融点金属層６２０は、光沢メッキと通称する、低粗度の形成が可能な電解メッキにより形成される。単位基板１００、２００、３００、４００を一括積層する前に低融点金属層６２０は０．１μｍ以下の表面粗度（Ｒａ）を有する。具体的には、第１単位基板から第４単位基板１００、２００、３００、４００のうちのいずれか一つに形成された低融点金属層６２０は、他の単位基板１００、２００、３００、４００、５００の導体パターン層１１０、２１０、３１０、４１０と接することになる表面の粗度が０．１μｍ以下に形成される。 The low-melting-point metal layer 620 is formed by electroplating, which is commonly called bright plating, and is capable of forming a low roughness. Before the unit substrates 100, 200, 300 and 400 are collectively laminated, the low melting point metal layer 620 has a surface roughness (Ra) of 0.1 μm or less. Specifically, the low-melting-point metal layer 620 formed on any one of the first to fourth unit substrates 100, 200, 300, 400 may be formed on the other unit substrates 100, 200, 300, 400. , 500 of the conductor pattern layers 110, 210, 310, 410 are formed to have a surface roughness of 0.1 μm or less.

低融点金属層６２０の表面粗度が０．１μｍ以下に形成されることにより、一括積層する際に導体パターン層１１０、２１０、３１０、４１０と低融点金属層６２０との間のボイド（ｖｏｉｄ）の発生が低減する。よって、本実施例に係るプリント回路基板１０００は、導体パターン層１１０、２１０、３１０、４１０と低融点金属層６２０との間の接合信頼性を向上することができる。 Since the surface roughness of the low melting point metal layer 620 is formed to be 0.1 μm or less, voids between the conductor pattern layers 110, 210, 310, 410 and the low melting point metal layer 620 are formed during collective lamination. reduces the occurrence of Therefore, the printed circuit board 1000 according to this embodiment can improve the bonding reliability between the conductor pattern layers 110 , 210 , 310 , 410 and the low melting point metal layer 620 .

一方、図１には示されていないが、本実施例に係るプリント回路基板１０００は、最外層に形成された第４導体パターン層４１０及び／または第５導体パターン層５１０を保護するために、第４導体パターン層４１０及び／または第５導体パターン層５１０に形成されたソルダーレジスト層をさらに含むことができる。 On the other hand, although not shown in FIG. 1, the printed circuit board 1000 according to the present embodiment has the following: A solder resist layer formed on the fourth conductor pattern layer 410 and/or the fifth conductor pattern layer 510 may be further included.

ソルダーレジスト層には、本実施例に係るプリント回路基板１０００の外部接続端子を外部に露出する開口部を形成することができる。ソルダーレジスト層は、感光性物質を含むことができ、この場合、開口部はフォトリソグラフィ工程により形成することができる。または、ソルダーレジスト層の開口部は、レーザードリリングにより形成することができる。 The solder resist layer may have openings for exposing the external connection terminals of the printed circuit board 1000 according to the present embodiment. The solder resist layer can contain a photosensitive material, in which case the openings can be formed by a photolithography process. Alternatively, the openings in the solder resist layer can be formed by laser drilling.

（他の実施例）
図２は、本発明の他の実施例に係るプリント回路基板を示す図である。
図２を参照すると、本発明の他の実施例に係るプリント回路基板２０００は、導体パターン層１１０、２１０、３１０、４１０、５１０と、絶縁層１２０、２２０、３２０、４２０、５２０と、第１ビアＶ１と、第２ビアＶ２と、を含む。 (Other examples)
FIG. 2 illustrates a printed circuit board according to another embodiment of the invention.
Referring to FIG. 2, a printed circuit board 2000 according to another embodiment of the present invention includes conductor pattern layers 110, 210, 310, 410, 510, insulating layers 120, 220, 320, 420, 520, and first It includes a via V1 and a second via V2.

本実施例に係るプリント回路基板２０００と本発明の一実施例に係るプリント回路基板１０００とを比べると、第２ビアＶ２が異なるのでこれを中心に説明する。
一方、本実施例に適用される第１ビアＶ１は、本発明の一実施例で説明したビアＶ１に対応する。 Comparing the printed circuit board 2000 according to the present embodiment with the printed circuit board 1000 according to an embodiment of the present invention, the second via V2 is different, so this will be mainly described.
On the other hand, the first via V1 applied to this embodiment corresponds to the via V1 described in the embodiment of the present invention.

図２を参照すると、第２ビアＶ２は、隣接している第１導体パターン層１１０と第５導体パターン層５１０とを接続するために、第１絶縁層１２０及び第５絶縁層５２０に形成される。 Referring to FIG. 2, the second via V2 is formed in the first insulating layer 120 and the fifth insulating layer 520 to connect the first conductive pattern layer 110 and the fifth conductive pattern layer 510 adjacent to each other. be.

第２ビアＶ２は、第１ビアＶ１とは異なって、３層構造を有する。すなわち、第１ビアＶ１は、高融点金属層６１０－低融点金属層６２０の２層構造を有するが、第２ビアＶ２は、高融点金属層６１０－低融点金属層６２０－高融点金属層６１０の３層構造を有する。 The second via V2 has a three-layer structure, unlike the first via V1. That is, the first via V1 has a two-layer structure of high melting point metal layer 610-low melting point metal layer 620, while the second via V2 has a high melting point metal layer 610-low melting point metal layer 620-high melting point metal layer 610. has a three-layer structure.

第２ビアＶ２の高融点金属層６１０及び低融点金属層６２０については、本発明の一実施例に係るプリント回路基板１０００で説明したので詳細な説明を省略する。 The high-melting-point metal layer 610 and the low-melting-point metal layer 620 of the second via V2 have been described in the printed circuit board 1000 according to one embodiment of the present invention, so a detailed description thereof will be omitted.

第２ビアＶ２が３層構造に形成されるのは、第５単位基板５００が第５絶縁層５２０を含むからである。また、単位基板１００、２００、３００、４００、５００を一括積層する際に第５単位基板５００が他の単位基板１００、２００、３００、４００とは異なって、第５導体パターン層５１０が上部に向くように配置されるからである。
第５絶縁層５２０には、本発明の一実施例で説明した第１絶縁層から第４絶縁層１２０、２２０、３２０、４２０に関する説明がそのまま適用される。 The reason why the second via V2 is formed in a three-layer structure is that the fifth unit substrate 500 includes the fifth insulating layer 520 . Also, when the unit substrates 100, 200, 300, 400 and 500 are collectively stacked, the fifth unit substrate 500 differs from the other unit substrates 100, 200, 300 and 400 in that the fifth conductor pattern layer 510 is placed on the top. This is because they are arranged so as to face
For the fifth insulating layer 520, the descriptions of the first to fourth insulating layers 120, 220, 320, and 420 described in the embodiment of the present invention are applied as they are.

一方、図２には、第２ビアＶ２が第１導体パターン層１１０と第５導体パターン層５１０とを互いに接続するために、第１絶縁層１２０及び第５絶縁層５２０に形成されているが、これは例示に過ぎない。すなわち、第２ビアＶ２は、第１導体パターン層１１０と第２導体パターン層２１０とを互いに接続するために第１絶縁層１２０と第２絶縁層２２０に形成されることもできる。 On the other hand, in FIG. 2, the second via V2 is formed in the first insulating layer 120 and the fifth insulating layer 520 to connect the first conductive pattern layer 110 and the fifth conductive pattern layer 510 to each other. , which is only an example. That is, the second via V2 may be formed in the first insulating layer 120 and the second insulating layer 220 to connect the first conductive pattern layer 110 and the second conductive pattern layer 210 to each other.

本実施例に係るプリント回路基板２０００は、本発明の一実施例に係るプリント回路基板１０００とは異なって、一括積層後に第５導体パターン層５１０を形成する工程が削除可能である。 Unlike the printed circuit board 1000 according to an embodiment of the present invention, the printed circuit board 2000 according to this embodiment can eliminate the step of forming the fifth conductive pattern layer 510 after collective lamination.

（プリント回路基板の製造方法）
図３から図１０は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。
具体的には、図３から図８は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図であり、図９及び図１０は、図３から図８により製造された単位基板を一括的に積層することを示す図である。 (Manufacturing method of printed circuit board)
3 to 10 are diagrams sequentially showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.
Specifically, FIGS. 3 to 8 are diagrams sequentially showing a manufacturing process of a unit board applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. FIG. 9 is a view showing collective lamination of the unit substrates manufactured according to FIGS. 3 to 8;

図３から図１０を参照すると、本発明の一実施例に係るプリント回路基板の製造方法は、複数の単位基板それぞれを形成するステップ及び複数の単位基板を一括積層するステップを含む。 3 to 10, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes forming a plurality of unit boards and stacking the plurality of unit boards together.

複数の単位基板それぞれを形成するステップは、導体パターン層を形成するステップと、導体パターン層を埋め込む絶縁層を形成するステップと、絶縁層に高融点金属層を形成するステップと、低融点金属層を高融点金属層に形成するステップと、を含む。
以下では、単位基板を形成するステップと単位基板を一括積層するステップとを区別して説明する。 Forming each of the plurality of unit substrates includes forming a conductor pattern layer, forming an insulating layer in which the conductor pattern layer is embedded, forming a high melting point metal layer on the insulating layer, and forming a low melting point metal layer. into the refractory metal layer.
Hereinafter, the step of forming the unit substrates and the step of stacking the unit substrates collectively will be separately described.

（単位基板の製造方法）
図３から図８は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図である。
具体的には、図３から図８は、第４絶縁層及び第４導体パターン層を含む第４単位基板の製造工程を示す図である。 (Manufacturing method of unit board)
3 to 8 are diagrams sequentially showing a manufacturing process of a unit board applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention.
Specifically, FIGS. 3 to 8 are diagrams showing manufacturing steps of a fourth unit substrate including a fourth insulating layer and a fourth conductive pattern layer.

第４単位基板４００の製造工程に関する説明は、第１単位基板から第３単位基板１００、２００、３００の製造工程にそのまま適用される。よって、以下では第４単位基板４００の製造工程のみを説明し、第１単位基板から第３単位基板１００、２００、３００の製造工程についての説明を省略する。 The description of the manufacturing process of the fourth unit substrate 400 is directly applied to the manufacturing processes of the first to third unit substrates 100 , 200 and 300 . Therefore, only the manufacturing process of the fourth unit substrate 400 will be described below, and the manufacturing processes of the first to third unit substrates 100, 200, and 300 will be omitted.

本実施例の場合、第５単位基板５００は、第１単位基板から第４単位基板１００、２００、３００、４００とは異なって、絶縁層を含まず、第５導体パターン層形成用の銅箔のみで形成される。第５単位基板５００の第５導体パターン層形成用の銅箔は、通常の技術者にとって容易であるので、詳細な説明を省略する。 In this embodiment, unlike the first to fourth unit substrates 100, 200, 300, and 400, the fifth unit substrate 500 does not include an insulating layer, and has a copper foil for forming the fifth conductor pattern layer. formed by only The copper foil for forming the fifth conductor pattern layer of the fifth unit board 500 is easily understood by ordinary engineers, so detailed description thereof will be omitted.

先ず、図３を参照すると、支持フィルムＦの両面に銅箔ＣＦが形成されたキャリアＣ を準備する。銅箔ＣＦは、支持フィルムＦとは別に形成された後に、支持フィルムＦに圧着されることができる。または、銅箔ＣＦは、支持フィルムＦの両面に銅メッキを施して形成することもできる。 First, referring to FIG. 3, a carrier C having a support film F and copper foils CF formed on both sides thereof is prepared. The copper foil CF can be press-bonded to the support film F after being formed separately from the support film F. Alternatively, the copper foil CF can be formed by plating both surfaces of the support film F with copper.

一方、示されていないが、キャリアＣは、支持フィルムＦと銅箔ＣＦとの間に形成された離型層をさらに含むことができる。離型層は、追って第４単位基板４００から支持フィルムＦを除去する際に支持フィルムＦと銅箔ＣＦが容易に分離できるようにする。
次に、図４を参照すると、キャリアＣに第４導体パターン層４１０を形成する。 Meanwhile, although not shown, the carrier C may further include a release layer formed between the support film F and the copper foil CF. The release layer enables the support film F and the copper foil CF to be easily separated when the support film F is removed from the fourth unit substrate 400 later.
Next, referring to FIG. 4, the carrier C is formed with a fourth conductive pattern layer 410 .

第４導体パターン層４１０は、銅箔ＣＦ上に第４導体パターン層４１０のパターンが逆転写されたメッキレジストを形成し、その後、銅箔ＣＦをシード層とする電解メッキを実施して形成することができる。 The fourth conductor pattern layer 410 is formed by forming a plating resist in which the pattern of the fourth conductor pattern layer 410 is reversely transferred on the copper foil CF, and then performing electrolytic plating using the copper foil CF as a seed layer. be able to.

第４導体パターン層４１０を形成した後に、メッキレジストは銅箔ＣＦから除去される。メッキレジストは、銅箔ＣＦ上面の全領域にメッキレジスト形成用物質を形成した後にフォトリソグラフィ工程により形成できる。メッキレジストは、ドライフィルムで形成可能であり、これに限定されることはない。 After forming the fourth conductor pattern layer 410, the plating resist is removed from the copper foil CF. The plating resist can be formed by a photolithography process after forming a plating resist forming material on the entire upper surface of the copper foil CF. The plating resist can be formed of a dry film, and is not limited to this.

一方、以上では、第４導体パターン層４１０の形成方法を、いわゆるＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）法により説明したが、これとは異なって、サブトラックティブ法、セミアディティブ法またはフルアディティブ法により形成することもできる。この場合、上述したキャリアＣの構造とは異なる構造のキャリアを用いることもできる。 On the other hand, the method of forming the fourth conductive pattern layer 410 has been described above by the so-called MSAP (Modified Semi-Additive Process) method, but different from this, a subtractive method, a semi-additive method, or a full-additive method may be used. You can also In this case, a carrier having a structure different from the structure of carrier C described above can also be used.

また、以上では、キャリアＣの上面を基準にして第４導体パターン層４１０を形成する工程を説明したが、これに限定されることはない。すなわち、必要によって、キャリアＣの下面にも第１導体パターン層から第４導体パターン層１１０、２１０、３１０、４１０のうちのいずれか一つを形成するための工程が同時に行われることができる。これは、図５から図７にもそのまま適用されるので、以下の説明は、キャリアＣの上面のみを基準にして説明する。 Moreover, although the process of forming the fourth conductor pattern layer 410 with reference to the upper surface of the carrier C has been described above, the present invention is not limited to this. That is, a process for forming any one of the first to fourth conductor pattern layers 110, 210, 310, and 410 on the bottom surface of the carrier C may be performed at the same time, if necessary. 5 to 7 as they are, the following description is based only on the upper surface of the carrier C. FIG.

次に、図５を参照すると、第４導体パターン層４１０の少なくとも一部が埋め込まれるように第４絶縁層４２０を形成し、第４絶縁層４２０にビアホールＨを形成する。 Next, referring to FIG. 5, a fourth insulating layer 420 is formed to at least partially embed the fourth conductive pattern layer 410, and a via hole H is formed in the fourth insulating layer 420. As shown in FIG.

第４絶縁層４２０は光硬化性であるため、ビアホールＨは、フォトリソグラフィ工程により第４絶縁層４２０に形成することができる。または、ビアホールＨは、レーザードリリングにより形成することもできる。 Since the fourth insulating layer 420 is photocurable, the via hole H can be formed in the fourth insulating layer 420 by a photolithography process. Alternatively, the via hole H can be formed by laser drilling.

第４絶縁層４２０は、真空ラミネートを用いてキャリアＣ上にラミネートされることができる。ただし、ラミネートされて選択的に露光工程を経た第４絶縁層４２０は、一括積層工程前までは、後硬化工程を経ないため半硬化状態（Ｂ－ｓｔａｇｅ）にある。例として、選択的に露光工程を経た第４絶縁層４２０は、完全硬化状態（Ｃ－ｓｔａｇｅ）対比１０～２０％の硬化度を有することができる。 A fourth insulating layer 420 can be laminated onto the carrier C using vacuum lamination. However, the fourth insulating layer 420, which has been laminated and selectively exposed to light, is in a semi-cured state (B-stage) before the batch lamination process because it does not undergo the post-curing process. For example, the fourth insulating layer 420 selectively exposed to light may have a curing degree of 10-20% relative to a completely cured state (C-stage).

一方、必要により、第４絶縁層４２０を別途の工程により完全硬化状態（Ｃ－ｓｔａｇｅ）対比５０％の硬化度を有するように半硬化させることができる。別途の半硬化工程としては、ビアホールＨを形成するためのフォトリソグラフィ工程に使用される光を用いて行うことができる。しかし、この場合でも、第４絶縁層４２０は、一括積層工程前までは完全硬化されない。 On the other hand, if necessary, the fourth insulating layer 420 may be semi-cured by a separate process so as to have a curing degree of 50% compared to the fully cured state (C-stage). As a separate semi-curing process, the light used in the photolithography process for forming the via holes H can be used. However, even in this case, the fourth insulating layer 420 is not completely cured before the batch lamination process.

次に、図６を参照すると、第４絶縁層４２０に高融点金属層６１０を形成する。
高融点金属層６１０は、電解メッキにより形成可能である。電解メッキの場合は、異方性または等方性メッキをすべて含む。 Next, referring to FIG. 6, a refractory metal layer 610 is formed on the fourth insulating layer 420 .
Refractory metal layer 610 can be formed by electrolytic plating. Electroplating includes all anisotropic or isotropic plating.

高融点金属層６１０は、銅電解メッキにより形成され、銅（Ｃｕ）を含むことができる。高融点金属層６１０を電解メッキにより形成するに当たって、シード層として第４導体パターン層４１０を用いることができる。または、シード層としては、第４導体パターン層４１０ではなく別途の工程により形成したものを用いることができる。後者の例として、第４導体パターン層４１０を形成した後に、第４導体パターン層４１０の表面に沿って無電解メッキを用いてシード層を形成し、その上に第４絶縁層４２０を形成することができる。 The refractory metal layer 610 is formed by copper electroplating and can contain copper (Cu). In forming the high melting point metal layer 610 by electroplating, the fourth conductor pattern layer 410 can be used as a seed layer. Alternatively, the seed layer may be formed by a separate process instead of the fourth conductor pattern layer 410 . As an example of the latter, after forming the fourth conductive pattern layer 410, a seed layer is formed along the surface of the fourth conductive pattern layer 410 using electroless plating, and the fourth insulating layer 420 is formed thereon. be able to.

次に、図７を参照すると、高融点金属層６１０に低融点金属層６２０を形成する。低融点金属層６２０は、高融点金属層６１０に接する一面とは反対側の他面の表面粗度（Ｒａ）が、０．１μｍ以下に形成される。 Next, referring to FIG. 7, a low melting point metal layer 620 is formed on the high melting point metal layer 610 . The low-melting-point metal layer 620 has a surface roughness (Ra) of 0.1 μm or less on the other side opposite to the one surface in contact with the high-melting-point metal layer 610 .

低融点金属層６２０は、通常光沢メッキと称され、低粗度を形成することが可能な電解メッキにより形成されるので、他面の粗度（Ｒａ）が０．１μｍ以下に形成されることができる。この低融点金属層６２０を形成するために、錫及び有機化合物が含まれた錫メッキ液を使用する。 The low-melting-point metal layer 620 is usually called bright plating, and is formed by electrolytic plating capable of forming a low roughness. can be done. A tin plating solution containing tin and an organic compound is used to form the low melting point metal layer 620 .

有機化合物は、アセトアルデヒド（ａｃｅｔａｌｄｅｈｙｄｅ）を含む。メッキ液に含まれたアセトアルデヒドは、低融点金属層６２０の表面粗度を低くすることができる。有機化合物は、硫黄系化合物をさらに含むことができる。硫黄系化合物は、チオ尿素（Ｔｈｉｏｕｒｅａ）及びサッカリンのうちのいずれか１種以上を含むことができる。硫黄系化合物は、アセトアルデヒドと同じく、低融点金属層６２０の表面粗度を低くすることができる。 Organic compounds include acetaldehyde. Acetaldehyde contained in the plating solution can reduce the surface roughness of the low melting point metal layer 620 . The organic compound can further include sulfur-based compounds. The sulfur-based compound may include any one or more of thiourea and saccharin. The sulfur-based compound can reduce the surface roughness of the low-melting-point metal layer 620, like acetaldehyde.

錫メッキ液に含まれた有機化合物の濃度は、１００ｐｐｍを超過する。通常の錫メッキ液での有機化合物の濃度が数十ｐｐｍであることに比べて、本実施例に係るプリント回路基板の製造方法に適用する錫メッキ液は、有機化合物の濃度が１００ｐｐｍを超過する。このため、低融点金属層６２０は、通常の錫メッキ層に比べて炭素の含量が相対的に高い。具体的に、低融点金属層６２０には低融点金属層６２０の全体重量対比０．１ｗｔ％超過１ｗｔ％以下の炭素が含有される。これは、通常の錫メッキ層には、錫メッキ層の全体重量対比０．１ｗｔ％以下の炭素が含有されることと対比される。 The concentration of organic compounds contained in the tin plating solution exceeds 100 ppm. While the concentration of organic compounds in ordinary tin plating solutions is several tens of ppm, the concentration of organic compounds in the tin plating solution applied to the method for manufacturing a printed circuit board according to the present embodiment exceeds 100 ppm. . Therefore, the low-melting-point metal layer 620 has a relatively high carbon content compared to a typical tin-plated layer. Specifically, the low melting point metal layer 620 contains more than 0.1 wt % and 1 wt % or less of carbon relative to the total weight of the low melting point metal layer 620 . This is in contrast to the fact that a typical tin-plated layer contains 0.1 wt % or less of carbon relative to the total weight of the tin-plated layer.

次に、図８を参照すると、第４絶縁層４２０からキャリアＣを除去することで第４単位基板４００が製造される。このとき、キャリアＣの銅箔ＣＦと支持フィルムＦとの間に形成された離型層を基準にして支持フィルムＦを先に除去した後に、第４絶縁層４２０の下面に結合された銅箔ＣＦを除去することにより、第４単位基板４００を製造することができる。ただし、第４単位基板４００の剛性のために、銅箔ＣＦは一括積層工程直前に除去することもできる。 Next, referring to FIG. 8, the fourth unit substrate 400 is manufactured by removing the carrier C from the fourth insulating layer 420 . At this time, the copper foil bonded to the lower surface of the fourth insulating layer 420 after removing the support film F first based on the release layer formed between the copper foil CF of the carrier C and the support film F. By removing the CF, the fourth unit substrate 400 can be manufactured. However, due to the rigidity of the fourth unit board 400, the copper foil CF can be removed immediately before the batch lamination process.

（単位基板を一括積層するステップ）
図９及び図１０は、図３から図８により製造された単位基板を一括的に積層することを示す図である。 (Step of collectively laminating unit substrates)
9 and 10 are diagrams showing collective lamination of the unit substrates manufactured according to FIGS. 3 to 8. FIG.

図９を参照すると、単位基板１００、２００、３００、４００、５００を上下に配置し、互いに位置合わせする。このとき、単位基板１００、２００、３００、４００、５００のそれぞれに形成された位置合わせマークを用いて単位基板１００、２００、３００、４００、５００を互いに位置合わせする。 Referring to FIG. 9, the unit substrates 100, 200, 300, 400 and 500 are vertically arranged and aligned with each other. At this time, the unit substrates 100, 200, 300, 400, and 500 are aligned with each other using alignment marks formed on the unit substrates 100, 200, 300, 400, and 500, respectively.

次に、図１０を参照すると、単位基板１００、２００、３００、４００、５００を一括接合した後に、第５導体パターン層５１０を形成する。Ｖ－ｐｒｅｓｓ積層機等を用いて単位基板１００、２００、３００、４００、５００を一括的に高温圧着する。 Next, referring to FIG. 10, after the unit substrates 100, 200, 300, 400 and 500 are collectively bonded, a fifth conductive pattern layer 510 is formed. The unit substrates 100, 200, 300, 400, and 500 are collectively subjected to high-temperature pressure bonding using a V-press lamination machine or the like.

一括積層する際に、温度は１８０～２００℃に設定され、プレス圧力は３０～５０ｋｇ／ｃｍ２に設定されることができるが、この数値に限定されず、一括積層する際の温度及び圧力は、絶縁層１２０、２２０、３２０、４２０の成分または低融点金属層６２０の成分等により異ならせて設定することができる。特に、一括積層する際の温度は、低融点金属層６２０の溶融点以上であることが好ましい。 During batch lamination, the temperature can be set to 180 to 200° C., and the press pressure can be set to 30 to 50 kg/cm2, but not limited to these values. It can be set differently depending on the components of the insulating layers 120, 220, 320 and 420 or the components of the low melting point metal layer 620 or the like. In particular, it is preferable that the temperature during collective lamination is equal to or higher than the melting point of the low-melting-point metal layer 620 .

一括積層する際に、低融点金属層６２０が溶融しながら、隣合う第１導体パターン層から第４導体パターン層１１０、２１０、３１０、４１０及び第５単位基板５００を互いに接合させることができる。この場合、一括積層する際の圧力により低融点金属層６２０が絶縁層１２０、２２０、３２０、４２０側に広がることができる。これにより、低融点金属層６２０の上部断面積と低融点金属層６２０の下部断面積とは互いに異なり得る。
半硬化状態にあった絶縁層１２０、２２０、３２０、４２０は、一括積層後に完全硬化状態になる。 When laminating together, the adjacent first to fourth conductive pattern layers 110, 210, 310, 410 and the fifth unit substrate 500 can be bonded to each other while the low melting point metal layer 620 melts. In this case, the low-melting-point metal layer 620 can spread toward the insulating layers 120, 220, 320, and 420 due to the pressure applied during collective lamination. Accordingly, the upper cross-sectional area of the low melting point metal layer 620 and the lower cross-sectional area of the low melting point metal layer 620 may be different.
The insulating layers 120, 220, 320, and 420 in a semi-cured state are in a completely cured state after the batch lamination.

第５導体パターン層５１０は、第５単位基板５００である第５導体パターン層形成用の銅箔を選択的にエッチングして形成される。第５導体パターン層形成用の銅箔５００に第５導体パターン層５１０のパターンが逆転写されたエッチングレジストを形成し、その後第５導体パターン層形成用の銅箔５００を選択的にエッチングすることにより第５導体パターン層５１０を形成することができる。以後、エッチングレジストは除去される。 The fifth conductor pattern layer 510 is formed by selectively etching the copper foil for forming the fifth conductor pattern layer, which is the fifth unit board 500 . Forming an etching resist in which the pattern of the fifth conductor pattern layer 510 is reversely transferred on the copper foil 500 for forming the fifth conductor pattern layer, and then selectively etching the copper foil 500 for forming the fifth conductor pattern layer. The fifth conductor pattern layer 510 can be formed by. After that, the etching resist is removed.

その後、示していないが、第４導体パターン層４１０及び／または第５導体パターン層５１０のそれぞれにソルダーレジスト層を形成することができる。ソルダーレジスト層は、ソルダーレジストを第４導体パターン層４１０及び／または第５導体パターン層５１０の全面に形成し、その後、第４導体パターン層４１０及び／または第５導体パターン層５１０の一部を開放することで形成することができる。 Thereafter, although not shown, a solder resist layer can be formed on each of the fourth conductor pattern layer 410 and/or the fifth conductor pattern layer 510 . The solder resist layer is formed by forming the solder resist on the entire surface of the fourth conductor pattern layer 410 and/or the fifth conductor pattern layer 510, and then partially covering the fourth conductor pattern layer 410 and/or the fifth conductor pattern layer 510. It can be formed by opening.

ソルダーレジスト層は、上述したように、一括積層工程後に形成されることが可能であり、一括積層工程において単位基板１００、２００、３００、４００、５００と共に積層されることも可能である。 As described above, the solder resist layer can be formed after the batch lamination process, and can be laminated together with the unit substrates 100, 200, 300, 400, and 500 in the batch lamination process.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。 An embodiment of the present invention has been described above. Alternatively, the present invention can be variously modified and changed by deletion, etc., and it can be said that this is also included in the scope of rights of the present invention.

Ｃ キャリア
ＣＦ 銅箔
Ｆ 支持フィルム
Ｈ ビアホール
Ｖ１ 第１ビア
Ｖ２ 第２ビア
１００、２００、３００、４００、５００ 単位基板
１１０、２１０、３１０、４１０、５１０ 導体パターン層
１２０、２２０、３２０、４２０、５２０ 絶縁層
６１０ 高融点金属層
６２０ 低融点金属層
１０００、２０００ プリント回路基板 C carrier CF copper foil F support film H via hole V1 first via V2 second via 100, 200, 300, 400, 500 unit board 110, 210, 310, 410, 510 conductor pattern layer 120, 220, 320, 420, 520 insulating layer 610 high melting point metal layer 620 low melting point metal layers 1000, 2000 printed circuit board

Claims (9)

第１及び第２ 絶縁層と、
前記第１及び第２絶縁層にそれぞれ形成される第１導体パターン層及び第２導体パターン層と、
第１及び第２高融点金属層と前記第１及び第２高融点金属層との間に配置されて前記高融点金属層の溶融点よりも低い溶融点を有する低融点金属層を含み、前記第１導体パターン層と前記第２導体パターン層とを接続するために前記第１及び第２絶縁層を貫通するビアと、を含み、
前記低融点金属層には、前記低融点金属層の全体重量対比０．１ｗｔ％超過１ｗｔ％ 以下の炭素が含有されたプリント回路基板。 first and second an insulating layer;
Saidfirst and secondformed on each insulating layerfirstconductor pattern layer andseconda conductor pattern layer;
a low-melting-point metal layer disposed between the first and second high-melting-point metal layers and the first and second high-melting-point metal layers and having a melting point lower than that of the high-melting-point metal layers;firstConductor pattern layer and saidsecondFor connecting the conductor pattern layerfirst and seconda via through the insulating layer;
The printed circuit board, wherein the low-melting-point metal layer contains more than 0.1 wt% but not more than 1 wt% of carbon relative to the total weight of the low-melting-point metal layer. 前記低融点金属層は、錫（Ｓｎ）を含む請求項１に記載のプリント回路基板。 2. The printed circuit board of claim 1, wherein the low melting point metal layer comprises tin (Sn). 前記低融点金属層は、
銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）及びインジウム（Ｉｎ）のうちの少なくともいずれか１種をさらに含む請求項２に記載のプリント回路基板。 The low melting point metal layer is
3. The printed circuit board of claim 2, further comprising at least one of silver (Ag), copper (Cu), bismuth (Bi) and indium (In). 前記第１及び第２絶縁層は、感光性物質を含む請求項１から請求項３のいずれか１項に記載のプリント回路基板。 4. The printed circuit board of any one of claims 1-3, wherein the first and second insulating layers comprise a photosensitive material. 複数の単位基板のそれぞれを形成するステップと、
前記複数の単位基板を一括積層するステップと、を含み、
前記複数の単位基板のそれぞれを形成するステップは、
導体パターン層を形成するステップと、
前記導体パターン層を埋め込む絶縁層を形成するステップと、
前記絶縁層に高融点金属層を形成するステップと、
前記高融点金属層に接する一面とは反対側の他面の表面粗度（Ｒａ）が、０．１μｍ以下である低融点金属層を前記高融点金属層に形成するステップと、
を含むプリント回路基板の製造方法。 forming each of a plurality of unit substrates;
collectively laminating the plurality of unit substrates,
Forming each of the plurality of unit substrates includes:
forming a conductive pattern layer;
forming an insulating layer that embeds the conductor pattern layer;
forming a refractory metal layer on the insulating layer;
forming a low-melting-point metal layer on the high-melting-point metal layer, the surface roughness (Ra) of which is 0.1 μm or less on the other surface opposite to the surface in contact with the high-melting-point metal layer;
A method of manufacturing a printed circuit board comprising: 前記低融点金属層は、
錫（Ｓｎ）及び有機化合物を含むメッキ液を用いた電解メッキにより形成される請求項５に記載のプリント回路基板の製造方法。 The low melting point metal layer is
6. The method of manufacturing a printed circuit board according to claim 5, wherein the printed circuit board is formed by electrolytic plating using a plating solution containing tin (Sn) and an organic compound. 前記有機化合物は、アセトアルデヒド（ａｃｅｔａｌｄｅｈｙｄｅ）を含む請求項６に記載のプリント回路基板の製造方法。 7. The method of manufacturing a printed circuit board according to claim 6, wherein the organic compound includes acetaldehyde. 前記有機化合物は、硫黄系化合物をさらに含む請求項７に記載のプリント回路基板の製造方法。 8. The method of manufacturing a printed circuit board according to claim 7, wherein the organic compound further includes a sulfur-based compound. 前記メッキ液での前記有機化合物の濃度は、１００ｐｐｍを超過する、請求項６から請求項８のいずれか１項に記載のプリント回路基板の製造方法。 9. The method of manufacturing a printed circuit board according to any one of claims 6 to 8, wherein the concentration of the organic compound in the plating solution exceeds 100 ppm.
JP2017210962A 2016-11-08 2017-10-31 Printed circuit board and printed circuit board manufacturing method Active JP7163549B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0148323 2016-11-08
KR1020160148323A KR102597172B1 (en) 2016-11-08 2016-11-08 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2018078291A JP2018078291A (en) 2018-05-17
JP7163549B2 true JP7163549B2 (en) 2022-11-01

Family

ID=62150768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017210962A Active JP7163549B2 (en) 2016-11-08 2017-10-31 Printed circuit board and printed circuit board manufacturing method

Country Status (2)

Country Link
JP (1) JP7163549B2 (en)
KR (1) KR102597172B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108754385B (en) * 2018-06-22 2019-08-16 北京梦之墨科技有限公司 A kind of printing process of low-melting-point metal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (en) 2003-04-30 2004-11-25 Ibiden Co Ltd Multilayered printed wiring board
JP2005119264A (en) 2003-09-25 2005-05-12 Kyocera Corp Metallic foil with resin film, wiring substrate and its manufacturing method
JP2010123829A (en) 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718793B2 (en) * 1989-12-26 1998-02-25 株式会社神戸製鋼所 Copper or copper alloy with bright tin plating
KR101103301B1 (en) 2009-12-10 2012-01-11 엘지이노텍 주식회사 A build-up printed circuit board with odd-layer and Manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (en) 2003-04-30 2004-11-25 Ibiden Co Ltd Multilayered printed wiring board
JP2005119264A (en) 2003-09-25 2005-05-12 Kyocera Corp Metallic foil with resin film, wiring substrate and its manufacturing method
JP2010123829A (en) 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2018078291A (en) 2018-05-17
KR102597172B1 (en) 2023-11-02
KR20180051253A (en) 2018-05-16

Similar Documents

Publication Publication Date Title
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
JP2013214578A (en) Wiring board and method for manufacturing the same
TWI617225B (en) Printed circuit board and method for manufacturing the same
JP5048005B2 (en) Printed circuit board having metal bumps and manufacturing method thereof
JP2010135720A (en) Printed circuit board comprising metal bump and method of manufacturing the same
JP2019080032A (en) Multilayer printed circuit board
US11011457B2 (en) Wiring substrate
JP7472412B2 (en) Multilayer Printed Circuit Board
JP7163549B2 (en) Printed circuit board and printed circuit board manufacturing method
JP2014082441A (en) Multi-layer type coreless substrate and method of manufacturing the same
JP5861400B2 (en) Semiconductor mounting materials
JP2019029635A (en) Rigid flexible printed circuit board and manufacturing method thereof
JP2014131034A (en) Package substrate and method for manufacturing the same, and package-on-package substrate
KR101947052B1 (en) Multi-layered substrate and method for manufacturing the same
JP7131740B2 (en) Printed circuit boards and packages
JP7423887B2 (en) multilayer printed circuit board
JP7087236B2 (en) Printed circuit board
JP6880432B2 (en) Multilayer printed circuit board
JP4451238B2 (en) Manufacturing method of component-embedded substrate and component-embedded substrate
KR20100132358A (en) Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure
KR101730468B1 (en) Printed circuit board which contains bumps and manufacturing method thereof
JP2012114110A (en) Method for manufacturing multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7163549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150