JP7160550B2 - マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 - Google Patents
マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 Download PDFInfo
- Publication number
- JP7160550B2 JP7160550B2 JP2018076891A JP2018076891A JP7160550B2 JP 7160550 B2 JP7160550 B2 JP 7160550B2 JP 2018076891 A JP2018076891 A JP 2018076891A JP 2018076891 A JP2018076891 A JP 2018076891A JP 7160550 B2 JP7160550 B2 JP 7160550B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- safety
- data
- data packets
- core architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
Description
-第1のCPUおよび第2のCPUを含んでいるリコンフィギュラブルロジックデバイスを備えたマルチコアアーキテクチャを提供するステップ;
-データ分離装置によって、1つまたは複数の安全関連データパケットを、非安全関連データパケットから分離させるステップ;
-安全関連データを処理するように構成されている第1のCPUにおいて安全関連データパケットを処理し、それによって、処理された安全関連データパケットを生成するステップ;
-非安全関連データのみを処理するように構成されている第2のCPUにおいて1つまたは複数の非安全関連データパケットを処理し、それによって、1つまたは複数の処理された非安全関連データパケットを生成するステップ。
-処理された安全関連データパケットを、有利には(マルチチャネルの)ホストインタフェースを使用して、ホスト装置またはホストシステムに伝送するステップ。ホストインタフェースは、有利には、処理された安全関連データパケットを伝送するための1つまたは複数の安全関連チャネルおよび処理された非安全関連データパケットを伝送するための1つまたは複数の非安全関連チャネルを含んでいる。
-少なくとも第2のCPUと通信するように構成されているプログラミングポートを提供するステップ;および
-第2のCPUにおけるファームウェアおよび/または第2のリアルタイムオペレーティングシステムまたは第2の組込みアプリケーションを、有利には第1のCPUにおいて実行されるプロセスに影響を及ぼすことなく、プログラミングポートを介して更新するステップ。
2 リコンフィギュラブルロジックデバイス
2a FPGA(フィールドプログラマブルゲートアレイ)
3 第1のCPU(中央処理装置/第1のマイクロプロセッサ)
4 第2のCPU(中央処理装置/第2のマイクロプロセッサ)
5 プロセッサ間通信装置
6 ディジタルインタフェースモジュール(周辺装置用;例えばホスト装置用)
7 ネットワークインタフェースモジュール(ネットワーク用;例えばTCN装置用)
8 スイッチ
9 データ分離装置
10 ホストインタフェース
11 ホスト装置
12 プログラミングポート
13 インタフェースカード
14 チャネル
14a 第1のチャネル(安全関連データチャネル)
14b 第2のチャネル(非安全関連データチャネル)
15a 第1の入力部
15b 第2の入力部
16 出力ポート
16a フィルタリング装置
16b バッファリング装置(TCNから到来するデータ用)
17 ボード(例えばプリント基板)
18a 第1のリアルタイムオペレーティングシステム
18b 第2のリアルタイムオペレーティングシステム
19a 第1のネットワーク通信ユニット
19b 第2のネットワーク通信ユニット
20a 安全関連アプリケーションを有するユニット
20b 非安全関連アプリケーションを有するユニット
21a 暗号化ユニット(第1のCPU)
21b 暗号化ユニット(第2のCPU)
22 安全層
22* 安全層
23 メモリ
23a メモリ(例えばフラッシュメモリ)
24 コンポーネント
25 ライン
26 ライン
27 ライン
28 ライン
29 ホストドライバ
30 復号ユニット
31 ホストアプリケーション(ユニット)
Claims (14)
- 鉄道安全関連アプリケーションのためのマルチコアアーキテクチャ(1)において、
フィールドプログラマブルゲートアレイ(FPGA)(2a)形式のロジックデバイス(2)を含んでおり、
前記ロジックデバイス(2)は、第1のCPU(3)および第2のCPU(4)を含んでおり、
前記第1のCPU(3)は、安全関連データを処理するように構成されており、
前記第2のCPU(4)は、非安全関連データのみを処理するように構成されており、
前記第1のCPU(3)を前記第2のCPU(4)にリンクさせるプロセッサ間通信装置(5)が設けられており、
前記プロセッサ間通信装置(5)は、前記ロジックデバイス(2)上に実装され、ハードウェアファイアウォールとして使用され、
前記プロセッサ間通信装置(5)は、前記第2のCPU(4)のデータまたは前記第2のCPU(4)におけるデータへのアクセスを許可するが、前記第1のCPU(3)のデータまたは前記第1のCPU(3)におけるデータへのアクセスを拒否するように構成されて、前記第1のCPU(3)は前記第2のCPU(4)におけるデータにアクセスすることができるが、前記第2のCPU(4)は前記第1のCPU(3)におけるデータにアクセスすることはできず、それによって、前記第2のCPU(4)のプロセスによる、前記第1のCPU(3)において実行されるプロセスの干渉かつ/または妨害を阻止し、
前記第1のCPU(3)は、安全関連データを処理する暗号化ユニット(21a)を含み、前記暗号化ユニット(21a)は、安全層(22)を、1つまたは複数の処理された安全関連データパケットに含ませるように構成されている、
マルチコアアーキテクチャ(1)。 - ディジタルインタフェースモジュール(6)が設けられており、前記ディジタルインタフェースモジュール(6)は、1つまたは複数の周辺装置を前記第1のCPU(3)および/または前記第2のCPU(4)に少なくとも間接的に接続するように構成されていることを特徴とする、請求項1記載のマルチコアアーキテクチャ(1)。
- ネットワークインタフェースモジュール(7)が設けられており、前記ネットワークインタフェースモジュール(7)は、1つまたは複数のネットワーク装置を前記第1のCPU(3)および/または前記第2のCPU(4)に少なくとも間接的に接続するように構成されていることを特徴とする、請求項1または2記載のマルチコアアーキテクチャ(1)。
- 前記ネットワークインタフェースモジュール(7)は、マルチポートのイーサネットスイッチ(8)として形成されていることを特徴とする、請求項3記載のマルチコアアーキテクチャ(1)。
- データ分離装置(9)が設けられており、前記データ分離装置(9)は、データを前記安全関連データと前記非安全関連データとに分離させるように構成されていることを特徴とする、請求項1から4までのいずれか1項記載のマルチコアアーキテクチャ(1)。
- 前記データ分離装置(9)は、リコンフィギュラブルロジックデバイス(FPGA)上に実装されていることを特徴とする、請求項5記載のマルチコアアーキテクチャ(1)。
- 前記データ分離装置(9)は、データを、安全度水準1~4を有している安全関連データと、安全度水準0を有しているかまたは安全度水準を有していない非安全関連データとに分離させるように構成されていることを特徴とする、請求項5または6記載のマルチコアアーキテクチャ(1)。
- 処理されたデータパケットをホスト装置(11)に伝送するために前記第1のCPU(3)および/または前記第2のCPU(4)に少なくとも間接的に接続するホストインタフェース(10)が設けられていることを特徴とする、請求項1から7までのいずれか1項記載のマルチコアアーキテクチャ(1)。
- 前記第2のCPU(4)は、再プログラミング可能に構成されており、前記ロジックデバイス(2)は、少なくとも前記非安全関連データを記憶するように構成されたメモリ(23a)を含んでいることを特徴とする、請求項1から8までのいずれか1項記載のマルチコアアーキテクチャ(1)。
- 前記安全層(22)は、チェックサムおよび/または他の情報を前記処理された安全関連データパケットに追加し、それによってホスト装置(11)は、データパケットが完全であるか否かを検出することができることを特徴とする、請求項1から9までのいずれか1項記載のマルチコアアーキテクチャ(1)。
- 1つまたは複数の安全関連データパケットおよび1つまたは複数の非安全関連データパケットを含んでいるデータパケットを処理するための方法において、
請求項1から10までのいずれか1項記載のマルチコアアーキテクチャ(1)を提供するステップであって、前記マルチコアアーキテクチャ(1)はデータ分離装置(9)を含む、ステップと、
前記データ分離装置(9)によって、前記1つまたは複数の安全関連データパケットを、前記非安全関連データパケットから分離させるステップと、
前記安全関連データを処理するように構成されている第1のCPU(3)において前記安全関連データパケットを処理し、それによって、前記第1のCPU(3)の暗号化ユニット(21a)によって含ませられた安全層(22)を含む1つまたは複数の処理された安全関連データパケットを生成するステップと、
前記1つまたは複数の非安全関連データパケットを、非安全関連データのみを処理するように構成されている第2のCPU(4)において処理し、それによって、1つまたは複数の処理された非安全関連データパケットを生成するステップと、
を含んでいる、方法。 - 前記処理された安全関連データパケットをホスト装置(11)またはホストシステムに伝送するステップをさらに含んでいる、請求項11記載の方法。
- 前記第2のCPU(4)と通信するように構成されているプログラミングポート(12)を提供するステップと、
前記第2のCPU(4)におけるファームウェアおよび/または第2のリアルタイムオペレーティングシステムを、プログラミングポートを介して更新するステップと、
をさらに含んでいる、請求項11または12記載の方法。 - 請求項1から10までのいずれか1項記載のマルチコアアーキテクチャ(1)を含んでおり、かつ、ホスト装置(11)を通信ネットワークにリンクさせるように構成されているインタフェースカード(13)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17166428.7 | 2017-04-13 | ||
EP17166428.7A EP3388904B1 (en) | 2017-04-13 | 2017-04-13 | Multicore architecture, interface card and method of processing data packets |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018181344A JP2018181344A (ja) | 2018-11-15 |
JP7160550B2 true JP7160550B2 (ja) | 2022-10-25 |
Family
ID=58632155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018076891A Active JP7160550B2 (ja) | 2017-04-13 | 2018-04-12 | マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3388904B1 (ja) |
JP (1) | JP7160550B2 (ja) |
CN (1) | CN108763145B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT202000009592A1 (it) | 2020-04-30 | 2021-10-30 | Hitachi Rail S P A | Architettura di rete di comunicazione per treni |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188877A (ja) | 2001-10-04 | 2003-07-04 | Hewlett Packard Co <Hp> | 分散ネットワークインフラストラクチャサービスを管理するシステム |
JP2004510252A (ja) | 2000-09-29 | 2004-04-02 | アラクリテック・インコーポレイテッド | インテリジェントネットワークストレージインタフェースシステム及びデバイス |
WO2002057921A9 (en) | 2001-01-19 | 2004-05-13 | Hitachi Ltd | Electronic circuit device |
US20060224811A1 (en) | 2005-03-18 | 2006-10-05 | Sichner Gregg M | Universal safety I/O module |
US20100256921A1 (en) | 2009-04-01 | 2010-10-07 | Winfried Rauer | Field Device Comprising Two Processors |
JP2014514660A (ja) | 2011-04-14 | 2014-06-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 論理コアの動的マッピング |
JP2015018448A (ja) | 2013-07-11 | 2015-01-29 | 横河電機株式会社 | フィールド機器及びデータ処理方法 |
JP2016506546A (ja) | 2012-08-28 | 2016-03-03 | ネットコム、ワイヤレス、リミテッドNetcomm Wirelesslimited | モバイル通信コンピューティングのための装置および方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490350B1 (en) * | 2004-03-12 | 2009-02-10 | Sca Technica, Inc. | Achieving high assurance connectivity on computing devices and defeating blended hacking attacks |
CN101493862A (zh) * | 2009-01-15 | 2009-07-29 | 北京航空航天大学 | 一种算法加速的软硬件协同设计方法 |
CN104820657A (zh) * | 2015-05-14 | 2015-08-05 | 西安电子科技大学 | 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型 |
-
2017
- 2017-04-13 EP EP17166428.7A patent/EP3388904B1/en active Active
-
2018
- 2018-04-12 JP JP2018076891A patent/JP7160550B2/ja active Active
- 2018-04-12 CN CN201810326242.8A patent/CN108763145B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004510252A (ja) | 2000-09-29 | 2004-04-02 | アラクリテック・インコーポレイテッド | インテリジェントネットワークストレージインタフェースシステム及びデバイス |
WO2002057921A9 (en) | 2001-01-19 | 2004-05-13 | Hitachi Ltd | Electronic circuit device |
JP2003188877A (ja) | 2001-10-04 | 2003-07-04 | Hewlett Packard Co <Hp> | 分散ネットワークインフラストラクチャサービスを管理するシステム |
US20060224811A1 (en) | 2005-03-18 | 2006-10-05 | Sichner Gregg M | Universal safety I/O module |
US20100256921A1 (en) | 2009-04-01 | 2010-10-07 | Winfried Rauer | Field Device Comprising Two Processors |
JP2014514660A (ja) | 2011-04-14 | 2014-06-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 論理コアの動的マッピング |
JP2016506546A (ja) | 2012-08-28 | 2016-03-03 | ネットコム、ワイヤレス、リミテッドNetcomm Wirelesslimited | モバイル通信コンピューティングのための装置および方法 |
JP2015018448A (ja) | 2013-07-11 | 2015-01-29 | 横河電機株式会社 | フィールド機器及びデータ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2018181344A (ja) | 2018-11-15 |
EP3388904A1 (en) | 2018-10-17 |
CN108763145B (zh) | 2023-08-18 |
EP3388904B1 (en) | 2023-03-15 |
CN108763145A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7113337B2 (ja) | サーバ装置、車両装置、車両用システム及び情報処理方法 | |
Bello et al. | Recent advances and trends in on-board embedded and networked automotive systems | |
US10009350B2 (en) | Hardware components configured for secure physical separation of communication networks in a vehicle and methods of use thereof | |
EP3407545B1 (en) | Evaluation device, evaluation system, and evaluation method | |
US10609029B2 (en) | High assurance segregated gateway interconnecting different domains | |
JP6849528B2 (ja) | フレーム伝送阻止装置、フレーム伝送阻止方法及び車載ネットワークシステム | |
EP3651437B1 (en) | Protecting a vehicle electronic system | |
CN104901874B (zh) | 互连不同域的高保障安全网关 | |
JP7280412B2 (ja) | ゲートウェイ装置、車載ネットワークシステム及びファームウェア更新方法 | |
JP2011054195A (ja) | 安全性関連処理のバス結合のための方法と装置 | |
JP7160550B2 (ja) | マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 | |
CN111033485B (zh) | 用于在数据处理装置中过滤通过通信连接到达的通信数据的方法、数据处理装置和机动车 | |
EP3918499A1 (en) | Method and configurable hardware module for monitoring a hardware-application | |
US20230021594A1 (en) | Method and device for operating a computing device | |
CN115461742A (zh) | 用于安全地启动容器实例的方法和装置 | |
CN104899133A (zh) | 测试驻留在虚拟化平台上的集成独立安全等级组件 | |
CN115743167A (zh) | 实施至少一个部分自动化驾驶功能的云计算装置和运行云计算装置的方法和计算机程序产品 | |
CN115706676A (zh) | 在车辆的控制器之间进行可信的数据传输的方法、具有控制器的组件、计算机程序和车辆 | |
WO2018020833A1 (ja) | フレーム伝送阻止装置、フレーム伝送阻止方法及び車載ネットワークシステム | |
US20180052805A1 (en) | Microcontroller with a diagnosis module and method for accessing said module of said microcontroller | |
US20160337407A1 (en) | Scalable security architecture systems and methods | |
US20230267204A1 (en) | Mitigating a vehicle software manipulation | |
KR102302299B1 (ko) | 복수 컨트롤러의 통합 프로그램을 통한 제어 방법 | |
CAF | D3. 2-Initial UP2DATE Architecture definition | |
CN113841337A (zh) | 可配置模拟信号链中的动态安全保护 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7160550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |