JP2014514660A - 論理コアの動的マッピング - Google Patents
論理コアの動的マッピング Download PDFInfo
- Publication number
- JP2014514660A JP2014514660A JP2014505374A JP2014505374A JP2014514660A JP 2014514660 A JP2014514660 A JP 2014514660A JP 2014505374 A JP2014505374 A JP 2014505374A JP 2014505374 A JP2014505374 A JP 2014505374A JP 2014514660 A JP2014514660 A JP 2014514660A
- Authority
- JP
- Japan
- Prior art keywords
- core
- physical
- processor
- cores
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013507 mapping Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 22
- 230000004044 response Effects 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims description 36
- 238000012545 processing Methods 0.000 description 23
- 238000012546 transfer Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
- G06F9/5088—Techniques for rebalancing the load in a distributed system involving task migration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
【選択図】図1
Description
図5を参照すると、プロセッサ110を含み得る例示的なコンピュータシステム500の一実施形態が図示されている。コンピュータシステム500は、相互接続部560(例えば、システムバス)を介してシステムメモリ520及びI/Oインターフェース540に接続されたプロセッササブシステム580を含む。I/Oインターフェース540は、1つ以上のI/Oデバイス550に接続されている。コンピュータシステム500は、多様な種類のデバイス(例を非限定的に挙げると、サーバシステム、パーソナルコンピュータシステム、デスクトップコンピュータ、ラップトップ若しくはノートブックコンピュータ、メインフレームコンピュータシステム、ハンドヘルドコンピュータ、ワークステーション、ネットワークコンピュータ又は消費者デバイス(例えば、携帯電話、ページャ若しくはパーソナルデータアシスタント(PDA))のうち任意のものであり得る。また、コンピュータシステム500は、任意の種類のネットワーク型の周辺デバイスであってよい(例えば、記憶装置デバイス、スイッチ、モデム、ルータ等)。便宜上単一のコンピュータシステム500を図示しているが、共に動作する2つ以上のコンピュータシステムとしてシステム500を実装してもよい。
Claims (20)
- プロセッサであって、
複数の物理的コアであって、前記プロセッサは、前記複数の物理的コアに対する論理コアのマッピングを保存するように構成されている、複数の物理的コアと、
前記プロセッサのブート処理の後、前記論理コアを前記複数の物理的コアに再マッピングするように構成された割当ユニットと、
を備える、プロセッサ。 - 前記割当ユニットは、前記複数の物理的コアのうち1つ以上がアイドル状態に入った旨を示す指標を受信するように構成されており、前記割当ユニットは、前記指標の受信に応じて、前記論理コアを再マッピングするように構成されている、請求項1に記載のプロセッサ。
- 前記プロセッサは、前記複数の物理的コアのうち第1の物理的コアが前記アイドル状態に入ったのに応じて、前記第1の物理的コアの実行状態を保存するように構成されており、前記プロセッサは、前記第1の物理的コアが前記アイドル状態を終了したのに応じて、前記複数の物理的コアのうち第2の物理的コアの実行状態を前記第1の物理的コアにロードするように構成されている、請求項2に記載のプロセッサ。
- 前記割当ユニットは、前記論理コアの前回の再マッピングが行われてから経過した時間の長さを決定するように構成されており、前記割当ユニットは、前記時間の長さが閾値を超えるのに応じて、前記論理コアを再マッピングするように構成されている、請求項1に記載のプロセッサ。
- 前記割当ユニットは、前記複数の物理的コアのうち1つ以上の物理的コアそれぞれのワークロードを決定するように構成されており、前記割当ユニットは、前記1つ以上の決定されたワークロードに基づいて、前記論理コアのうち1つ以上の論理コアを前記複数の物理的コアのうち1つ以上の物理的コアに再マッピングするように構成されている、請求項1に記載のプロセッサ。
- 前記割当ユニットは、前記複数の物理的コアのうち1つ以上の物理的コアについての温度情報を受信するように構成されており、前記割当ユニットは、前記受信した温度情報に基づいて、前記論理コアのうち1つ以上の論理コアを前記複数の物理的コアのうち1つ以上の物理的コアに再マッピングするように構成されている、請求項1に記載のプロセッサ。
- 前記プロセッサは、前記複数の物理的コアのうち第1の物理的コアの実行状態と、前記複数の物理的コアのうち第2の物理的コアの実行状態とを保存するように構成されており、前記プロセッサは、前記割当ユニットが前記第1の物理的コア及び第2の物理的コアにマッピングされた論理コアを再マッピングするのに応じて、前記第2の物理的コアの保存された実行状態を前記第1の物理的コアにロードし、前記第1の物理的コアの保存された実行状態を前記第2の物理的コアにロードするように構成されている、請求項1に記載のプロセッサ。
- 前記プロセッサは、前記複数の物理的コアのうち1つの物理的コアをオーバークロックするように構成されており、前記割当ユニットは、前記物理的コアがオーバークロックされている時間の長さに基づいて、論理コアを前記オーバークロックされた物理的コアに再マッピングするように構成されている、請求項1に記載のプロセッサ。
- 前記割当ユニットは、前記論理コアの全てを再マッピングすることなく、前記複数の物理的コアのうちいくつかの物理的コアへの、前記論理コアのうち一部の論理コアの再マッピングを行うように構成されている、請求項1に記載のプロセッサ。
- プロセッサ上の複数の物理的コアが1組のタスクを行うステップであって、前記複数の物理的コアに対する論理コアのマッピングに基づいて、前記1組のタスクが割り当てられるステップと、
前記プロセッサが、オペレーティングシステムの実行中に、前記論理コアを前記複数の物理的コアに再マッピングするステップであって、前記再マッピングに基づいて、追加の組のタスクが割り当てられるステップと、
を含む方法。 - 論理コアが、前記複数の物理的コアのうち第1の物理的コアから前記複数の物理的コアのうち第2の物理的コアに再マッピングされるのに応じて、前記プロセッサが、現在の実行状態を、前記第1の物理的コアから前記第2の物理的コアに転送するステップをさらに含む、請求項10に記載の方法。
- 前記転送するステップは、前記実行状態を、前記プロセッサに接続されたメモリに保存し、前記実行状態を、前記第2の物理的コア上に再ロードするステップを含む、請求項11に記載の方法。
- 前記転送するステップは、前記第2の物理的コアをアイドル状態から終了させて、前記第1の物理的コアの実行状態を再ロードするステップを含む、請求項12に記載の方法。
- 前記プロセッサは、前記複数の物理的コアのうちいくつかの物理的コアの性能状態に基づいて、前記再マッピングを決定する、請求項10に記載の方法。
- 前記再マッピングするステップは、論理コアを、より高い性能状態にある第1の物理的コアからより低い性能状態にある第2の物理的コアに再マッピングするステップを含む、請求項14に記載の方法。
- 前記プロセッサは、前記複数の物理的コアから収集された1つ以上の温度に基づいて、前記再マッピングを決定する、請求項10に記載の方法。
- 前記プロセッサが、前記複数の物理的コアへの前記論理コアの再マッピングを一定間隔で行うステップ、をさらに含む、請求項10に記載の方法。
- コンピュータシステムにおいて実行可能なプログラムによって動作されるデータ構造を含むコンピュータ可読記憶媒体であって、前記プログラムは、前記データ構造上で動作して、前記データ構造によって記述された回路を含むプロセッサを作製するプロセスの一部を行い、前記データ構造によって記述された前記回路は、
複数の物理的コアであって、前記プロセッサが、前記複数の物理的コアに対する論理コアのマッピングを保存するように構成されている、複数の物理的コアと、
前記プロセッサのブート処理の後に、前記論理コアを前記複数の物理的コアに再マッピングするように構成された割当ユニットと、
を含む、コンピュータ可読記憶媒体。 - 前記プロセッサは、実行状態を、前記複数の物理的コアのうち第1の物理的コアからメモリに保存し、論理コアが、前記第1の物理的コアから前記複数の物理的コアのうち第2の物理的コアに再マッピングされるのに応じて、前記実行状態を、前記第2の物理的コアにロードするように構成されている、請求項18に記載のコンピュータ可読記憶媒体。
- 前記コンピュータ可読記憶媒体は、ハードウェア記述言語(HDL)データ、Verilogデータ又はグラフィックデータベースシステムII(GDSII)データを保存する、請求項18に記載のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/087,206 US8910177B2 (en) | 2011-04-14 | 2011-04-14 | Dynamic mapping of logical cores |
US13/087,206 | 2011-04-14 | ||
PCT/US2012/033660 WO2012142512A1 (en) | 2011-04-14 | 2012-04-13 | Dynamic mapping of logical cores |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014514660A true JP2014514660A (ja) | 2014-06-19 |
JP2014514660A5 JP2014514660A5 (ja) | 2015-06-11 |
JP6265885B2 JP6265885B2 (ja) | 2018-01-24 |
Family
ID=46001833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014505374A Active JP6265885B2 (ja) | 2011-04-14 | 2012-04-13 | 論理コアの動的マッピング |
Country Status (6)
Country | Link |
---|---|
US (1) | US8910177B2 (ja) |
EP (1) | EP2697716A1 (ja) |
JP (1) | JP6265885B2 (ja) |
KR (1) | KR101835056B1 (ja) |
CN (1) | CN103477324B (ja) |
WO (1) | WO2012142512A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022975A (ja) * | 2016-08-02 | 2018-02-08 | 日本電気株式会社 | 制御装置及び制御方法 |
JP2018181344A (ja) * | 2017-04-13 | 2018-11-15 | ドゥアゴン アクチエンゲゼルシャフトduagon AG | マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 |
US10261875B2 (en) | 2013-12-18 | 2019-04-16 | Qualcomm Incorporated | Runtime optimization of multi-core system designs for increased operating life and maximized performance |
WO2019167604A1 (ja) * | 2018-03-02 | 2019-09-06 | 住友電気工業株式会社 | 車載制御装置、制御システム、制御方法および制御プログラム |
JP2021507390A (ja) * | 2017-12-19 | 2021-02-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 寿命平均化のためのブート時の物理コア割り当てに関する論理的な疑似ランダム |
WO2024009747A1 (ja) * | 2022-07-08 | 2024-01-11 | ソニーグループ株式会社 | 情報処理装置、情報処理方法、及び、プログラム |
JP7424803B2 (ja) | 2019-01-09 | 2024-01-30 | インテル コーポレイション | グラフィックス・プロセッサ、コンピュータ・プログラム、記憶媒体、及びコマンド実行方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8402530B2 (en) * | 2010-07-30 | 2013-03-19 | Microsoft Corporation | Dynamic load redistribution among distributed servers |
US8966187B2 (en) * | 2011-12-01 | 2015-02-24 | International Business Machines Corporation | Flexible replication with skewed mapping in multi-core chips |
US8782466B2 (en) * | 2012-02-03 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Multiple processing elements |
US9055069B2 (en) | 2012-03-19 | 2015-06-09 | Xcelemor, Inc. | Hardware computing system with software mediation and method of operation thereof |
US9003218B2 (en) * | 2012-05-21 | 2015-04-07 | International Business Machines Corporation | Power shifting in multicore platforms by varying SMT levels |
US8799710B2 (en) * | 2012-06-28 | 2014-08-05 | International Business Machines Corporation | 3-D stacked multiprocessor structures and methods to enable reliable operation of processors at speeds above specified limits |
DE102013108041B4 (de) | 2012-07-31 | 2024-01-04 | Nvidia Corporation | Heterogene Mehrprozessor-Anordnung für ein leistungseffizientes und flächeneffizientes Rechnen |
US9569279B2 (en) * | 2012-07-31 | 2017-02-14 | Nvidia Corporation | Heterogeneous multiprocessor design for power-efficient and area-efficient computing |
KR20140044596A (ko) * | 2012-10-05 | 2014-04-15 | 삼성전자주식회사 | 멀티 코어 프로세서를 구비한 컴퓨팅 시스템 및 그것의 로드 밸런싱 방법 |
CN105210038B (zh) * | 2013-05-15 | 2018-10-30 | 英派尔科技开发有限公司 | 核亲和性位掩码变换 |
US9292293B2 (en) * | 2013-08-08 | 2016-03-22 | Qualcomm Incorporated | Intelligent multicore control for optimal performance per watt |
US9606843B2 (en) * | 2013-12-18 | 2017-03-28 | Qualcomm Incorporated | Runtime optimization of multi-core system designs for increased operating life and maximized performance |
US9917777B2 (en) * | 2014-01-15 | 2018-03-13 | Wind River Systems, Inc. | Method and system for decentralized workload optimization in a data packet processing system using a multicore CPU |
CN105335228B (zh) * | 2014-06-30 | 2018-12-07 | 华为技术有限公司 | 一种内存变更处理方法,及操作系统 |
US9842082B2 (en) * | 2015-02-27 | 2017-12-12 | Intel Corporation | Dynamically updating logical identifiers of cores of a processor |
US9942324B2 (en) | 2015-08-05 | 2018-04-10 | Futurewei Technologies, Inc. | Rebalancing and elastic storage scheme with elastic named distributed circular buffers |
US9864667B2 (en) * | 2015-09-25 | 2018-01-09 | Intel Corporation | Techniques for flexible and dynamic frequency-related telemetry |
US20180341482A1 (en) * | 2015-12-18 | 2018-11-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for utilization of a processing arrangement |
KR102509986B1 (ko) * | 2016-03-28 | 2023-03-14 | 삼성전자주식회사 | 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법 |
US10318363B2 (en) | 2016-10-28 | 2019-06-11 | Advanced Micro Devices, Inc. | System and method for energy reduction based on history of reliability of a system |
CN108038077B (zh) * | 2017-12-28 | 2021-07-27 | 深圳市风云实业有限公司 | 多任务并行数据处理方法及装置 |
US11048540B2 (en) * | 2018-06-29 | 2021-06-29 | Intel Corporation | Methods and apparatus to manage heat in a central processing unit |
US11048549B2 (en) * | 2019-04-04 | 2021-06-29 | Google Llc | Transferral of process state and/or components in computing environments |
US11983576B2 (en) * | 2021-08-04 | 2024-05-14 | International Business Machines Corporation | Accessing topological mapping of cores |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113235A (ja) * | 1997-06-10 | 1999-01-06 | Nec Software Ltd | 仮想プロセッサによるタスク制御システム |
JP2002132741A (ja) * | 2000-10-20 | 2002-05-10 | Hitachi Ltd | プロセッサ追加方法、計算機及び記録媒体 |
JP2006127462A (ja) * | 2004-09-29 | 2006-05-18 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
JP2008513912A (ja) * | 2004-09-28 | 2008-05-01 | インテル・コーポレーション | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 |
JP2008234191A (ja) * | 2007-03-19 | 2008-10-02 | Toshiba Corp | ハードウエアモニタ管理装置及びハードウエアモニタ機能の実行方法 |
WO2009027153A1 (en) * | 2007-08-27 | 2009-03-05 | International Business Machines Corporation | Method of virtualization and os-level thermal management and multithreaded processor with virtualization and os-level thermal management |
US20090293055A1 (en) * | 2008-05-22 | 2009-11-26 | Carroll Martin D | Central Office Based Virtual Personal Computer |
US20100146513A1 (en) * | 2008-12-09 | 2010-06-10 | Intel Corporation | Software-based Thread Remapping for power Savings |
JP2012048545A (ja) * | 2010-08-27 | 2012-03-08 | Lenovo Singapore Pte Ltd | 特定のプロセスを短時間で処理する方法およびコンピュータ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007037006A1 (ja) | 2005-09-29 | 2007-04-05 | Fujitsu Limited | マルチコアプロセッサ |
US7992151B2 (en) | 2006-11-30 | 2011-08-02 | Intel Corporation | Methods and apparatuses for core allocations |
US8028286B2 (en) | 2006-11-30 | 2011-09-27 | Oracle America, Inc. | Methods and apparatus for scheduling threads on multicore processors under fair distribution of cache and other shared resources of the processors |
JP2008152594A (ja) | 2006-12-19 | 2008-07-03 | Hitachi Ltd | マルチコアプロセッサ計算機の高信頼化方法 |
US7840821B2 (en) | 2007-05-18 | 2010-11-23 | Globalfoundries Inc. | Method and apparatus for monitoring energy consumption of an electronic device |
US8180997B2 (en) * | 2007-07-05 | 2012-05-15 | Board Of Regents, University Of Texas System | Dynamically composing processor cores to form logical processors |
US20090235108A1 (en) | 2008-03-11 | 2009-09-17 | Gold Spencer M | Automatic processor overclocking |
US8195962B2 (en) | 2008-11-11 | 2012-06-05 | Globalfoundries Inc. | Method and apparatus for regulating power consumption |
US20100162256A1 (en) | 2008-12-18 | 2010-06-24 | Alexander Branover | Optimization of application power consumption and performance in an integrated system on a chip |
-
2011
- 2011-04-14 US US13/087,206 patent/US8910177B2/en active Active
-
2012
- 2012-04-13 EP EP12716967.0A patent/EP2697716A1/en not_active Ceased
- 2012-04-13 KR KR1020137030265A patent/KR101835056B1/ko active IP Right Grant
- 2012-04-13 WO PCT/US2012/033660 patent/WO2012142512A1/en unknown
- 2012-04-13 CN CN201280018246.0A patent/CN103477324B/zh active Active
- 2012-04-13 JP JP2014505374A patent/JP6265885B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH113235A (ja) * | 1997-06-10 | 1999-01-06 | Nec Software Ltd | 仮想プロセッサによるタスク制御システム |
JP2002132741A (ja) * | 2000-10-20 | 2002-05-10 | Hitachi Ltd | プロセッサ追加方法、計算機及び記録媒体 |
JP2008513912A (ja) * | 2004-09-28 | 2008-05-01 | インテル・コーポレーション | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 |
JP2006127462A (ja) * | 2004-09-29 | 2006-05-18 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
JP2008234191A (ja) * | 2007-03-19 | 2008-10-02 | Toshiba Corp | ハードウエアモニタ管理装置及びハードウエアモニタ機能の実行方法 |
WO2009027153A1 (en) * | 2007-08-27 | 2009-03-05 | International Business Machines Corporation | Method of virtualization and os-level thermal management and multithreaded processor with virtualization and os-level thermal management |
US20090293055A1 (en) * | 2008-05-22 | 2009-11-26 | Carroll Martin D | Central Office Based Virtual Personal Computer |
US20100146513A1 (en) * | 2008-12-09 | 2010-06-10 | Intel Corporation | Software-based Thread Remapping for power Savings |
JP2012048545A (ja) * | 2010-08-27 | 2012-03-08 | Lenovo Singapore Pte Ltd | 特定のプロセスを短時間で処理する方法およびコンピュータ |
Non-Patent Citations (3)
Title |
---|
上野仁, すべてわかる仮想化大全2011, JPN6015024639, 15 November 2010 (2010-11-15), JP, pages 168 - 178, ISSN: 0003097987 * |
中山秀夫: "仮想化,クラウドでどうなる? ソフトウエア・ライセンス", 日経SYSTEMS, vol. 第198号, JPN6015024637, 26 September 2009 (2009-09-26), JP, pages 80 - 85, ISSN: 0003097986 * |
植田省司,外4名: "Linuxやマルチコア環境のデバックを支える仮想化技術", 日経エレクトロニクス, vol. 第916号, JPN6015024636, 2 January 2006 (2006-01-02), JP, pages 115 - 122, ISSN: 0003097985 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10261875B2 (en) | 2013-12-18 | 2019-04-16 | Qualcomm Incorporated | Runtime optimization of multi-core system designs for increased operating life and maximized performance |
JP2018022975A (ja) * | 2016-08-02 | 2018-02-08 | 日本電気株式会社 | 制御装置及び制御方法 |
JP2018181344A (ja) * | 2017-04-13 | 2018-11-15 | ドゥアゴン アクチエンゲゼルシャフトduagon AG | マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 |
JP7160550B2 (ja) | 2017-04-13 | 2022-10-25 | ドゥアゴン アクチエンゲゼルシャフト | マルチコアアーキテクチャ、インタフェースカードおよびデータパケットを処理するための方法 |
JP2021507390A (ja) * | 2017-12-19 | 2021-02-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 寿命平均化のためのブート時の物理コア割り当てに関する論理的な疑似ランダム |
JP7421480B2 (ja) | 2017-12-19 | 2024-01-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 寿命平均化のためのブート時の物理コア割り当てに関する論理的な疑似ランダム |
WO2019167604A1 (ja) * | 2018-03-02 | 2019-09-06 | 住友電気工業株式会社 | 車載制御装置、制御システム、制御方法および制御プログラム |
JPWO2019167604A1 (ja) * | 2018-03-02 | 2021-02-25 | 住友電気工業株式会社 | 車載制御装置、制御システム、制御方法および制御プログラム |
JP7386785B2 (ja) | 2018-03-02 | 2023-11-27 | 住友電気工業株式会社 | 車載制御装置、制御システム、制御方法および制御プログラム |
JP7424803B2 (ja) | 2019-01-09 | 2024-01-30 | インテル コーポレイション | グラフィックス・プロセッサ、コンピュータ・プログラム、記憶媒体、及びコマンド実行方法 |
WO2024009747A1 (ja) * | 2022-07-08 | 2024-01-11 | ソニーグループ株式会社 | 情報処理装置、情報処理方法、及び、プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20120266179A1 (en) | 2012-10-18 |
US8910177B2 (en) | 2014-12-09 |
JP6265885B2 (ja) | 2018-01-24 |
EP2697716A1 (en) | 2014-02-19 |
KR101835056B1 (ko) | 2018-03-08 |
CN103477324B (zh) | 2017-09-08 |
WO2012142512A1 (en) | 2012-10-18 |
CN103477324A (zh) | 2013-12-25 |
KR20140027270A (ko) | 2014-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6265885B2 (ja) | 論理コアの動的マッピング | |
CN109564556B (zh) | 具有条纹和读取/写入事务管理的存储器控制器仲裁器 | |
JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
KR101673500B1 (ko) | 캐시 제어를 위한 방법 및 장치 | |
US10162658B2 (en) | Virtual processor allocation techniques | |
TWI494850B (zh) | 通透地提供給作業系統之非對稱多核心處理器系統 | |
US7769918B2 (en) | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine | |
US20080244227A1 (en) | Design structure for asymmetrical performance multi-processors | |
US8810584B2 (en) | Smart power management in graphics processing unit (GPU) based cluster computing during predictably occurring idle time | |
JP5972981B2 (ja) | マルチコアプラットフォームにおける制約ブート法 | |
TWI570548B (zh) | 包括執行指令集架構之不同部分之多個相異處理器核心之處理器 | |
JP2016527609A (ja) | アクティブなプロセッサに基づく動的電圧及び周波数管理 | |
JP2013536532A (ja) | 処理ノードの動的パフォーマンス制御 | |
JPH11513825A (ja) | 縮小命令セット・コンピューター・マイクロプロセッサーの構造 | |
US20160231935A1 (en) | Memory Configuration Operations for a Computing Device | |
WO2015144477A1 (en) | Thread context restoration in a multithreading computer system | |
US8255721B2 (en) | Seamless frequency sequestering | |
CN117377943A (zh) | 存算一体化并行处理系统和方法 | |
US9747116B2 (en) | Identifying memory of a blade device for use by an operating system of a partition including the blade device | |
WO2017013799A1 (ja) | 計算機及び計算機の制御方法 | |
WO2021021185A1 (en) | Configuring power level of central processing units at boot time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150413 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150514 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160519 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160531 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20160708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6265885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |