JP7159949B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7159949B2
JP7159949B2 JP2019071312A JP2019071312A JP7159949B2 JP 7159949 B2 JP7159949 B2 JP 7159949B2 JP 2019071312 A JP2019071312 A JP 2019071312A JP 2019071312 A JP2019071312 A JP 2019071312A JP 7159949 B2 JP7159949 B2 JP 7159949B2
Authority
JP
Japan
Prior art keywords
semiconductor device
interlayer insulating
insulating film
guard ring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019071312A
Other languages
English (en)
Other versions
JP2020170788A (ja
Inventor
龍太 鈴木
泰 浦上
恵太 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019071312A priority Critical patent/JP7159949B2/ja
Publication of JP2020170788A publication Critical patent/JP2020170788A/ja
Application granted granted Critical
Publication of JP7159949B2 publication Critical patent/JP7159949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
半導体装置は、機能構造が設けられている素子部と終端耐圧構造が設けられている終端部に区画されている半導体基板を備えていることが多い。このような半導体装置の終端耐圧構造としては、複数のガードリング領域が広く採用されている。特許文献1には、複数のガードリング領域が採用された半導体装置が例示されている。
特開2017-168659号公報
ところで、素子部と終端部の各々の半導体基板上には、層間絶縁膜が設けられている。半導体装置がオフのとき、終端部の半導体基板には素子部に向けて横方向に電界が加わる。このため、終端部の層間絶縁膜内に存在する可動イオンが横方向に移動し、終端部の電界分布が経時的に変化することが知られている。このような電界分布の変動は、リーク電流の増加及び耐圧変動等の特性変動を生じさせる。したがって、終端部の層間絶縁膜内に存在する可動イオンの移動を抑える技術が必要とされている。
特許文献1は、終端部の層間絶縁膜を貫通する貫通孔内に設けられた金属プラグを開示する。この金属プラグは、ガードリング領域に接しており、ガードリングの電位を安定させるために設けられている。一方、このような金属プラグが終端部の層間絶縁膜に設けられていると、金属プラグを透過できない種類の可動イオンの移動が抑えられる。
しかしながら、特許文献1の半導体装置では、単一材料で構成された金属プラグが貫通孔内に充填されている。このため、この金属プラグを透過可能な種類の可動イオンに対しては、その移動を抑えることができない。
本明細書は、終端部の層間絶縁膜内に存在する複数種類の可動イオンの移動が抑えられた半導体装置を提供することを目的としている。
本明細書が開示する半導体装置は、機能構造が設けられている素子部と終端耐圧構造が設けられている終端部に区画されている半導体基板と、前記素子部と前記終端部の各々の前記半導体基板上に設けられている層間絶縁膜と、前記終端部の前記層間絶縁膜上に設けられている絶縁性の保護膜と、前記終端部の前記層間絶縁膜を貫通する貫通孔内の一部に設けられている金属膜と、を備えることができる。前記保護膜の一部が、前記貫通孔内に侵入するように設けられている。半導体基板の材料としては、特に限定されるものではないが、シリコン、炭化珪素又は窒化物半導体が例示される。機能構造としては、特に限定されるものではないが、ダイオード、MOSFET又はIGBTが例示される。終端耐圧構造としては、特に限定されるものではないが、FLR(Field Limiting Ring)とも称されるガードリング領域、RESURF(Reduced SURface Field)とも称されるリサーフ領域が例示される。
上記半導体装置では、前記金属膜が設けられている前記貫通孔内に前記保護膜の一部が侵入するように設けられている。これにより、前記貫通孔内に設けられている前記金属膜と前記保護膜の一部は、前記層間絶縁膜の面方向を遮るように配置されている。換言すると、前記層間絶縁膜の面方向において2種類の材料の阻止壁が前記貫通孔内に設けられている。このため、上記半導体装置では、オフのときに、前記終端部の前記層間絶縁膜に存在する複数種類の可動イオンの移動が抑えられる。また、上記半導体装置は、前記保護膜の一部を前記貫通孔内に侵入させるようにすることによって容易に製造することができる。このため、上記半導体装置は、製造が容易な構造を有していると評価することができる。
本実施形態の半導体装置の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の半導体装置を製造する一過程の要部断面図を模式的に示す。 本実施形態の変形例の半導体装置の要部断面図を模式的に示す。 本実施形態の変形例の半導体装置の要部断面図を模式的に示す。
図1に、半導体基板10の素子部10Aと終端部10Bの境界を含む要部断面図を模式的に示す。また、図1は、半導体基板10の表面側の一部を示す要部断面図である。図1に示されるように、半導体装置1は、シリコン単結晶からなる半導体基板10を備えている。半導体基板10は、素子部10Aと終端部10Bに区画されている。終端部10Bは、半導体基板10の表面に対して直交する方向から見たときに(以下、「平面視したときに」という)、素子部10Aの周囲を一巡するように配置されている。なお、この例では、素子部10Aと終端部10Bの境界が、後述する保護膜26の内側端部として定義されている。
半導体基板10は、n型のドリフト領域12、p型のボディ領域14、p+型のボディコンタクト領域16、及び、複数のp型のガードリング領域18を有している。図示省略されているが、半導体基板10の素子部10Aにはさらに、n+型のドレイン領域、n+型のソース領域、及び、絶縁ゲート等が形成されている。これにより、半導体基板10の素子部10Aには、機能構造としてMOSFETが形成されている。この例に代えて、半導体基板10の素子部10Aには、IGBT又はダイオード等の機能構造が形成されていてもよい。
ドリフト領域12は、半導体基板10の素子部10Aと終端部10Bの双方に設けられている。ドリフト領域12は、素子部10Aにおいて電流が縦方向に流れる部分である。また、ドリフト領域12は、ボディ領域14及び複数のガードリング領域18との間でpn接合を構成し、半導体装置1がオフしたときに、空乏層が伸展する領域でもある。ドリフト領域12は、半導体基板10に各種の半導体領域を形成した残部である。
ボディ領域14は、ドリフト領域12上に配置されており、半導体基板10の素子部10Aに設けられているとともに素子部10Aから終端部10Bの一部に延在して設けられている。ボディ領域14は、素子部10Aにおいて、ドリフト領域12とソース領域(図示省略)を隔てており、絶縁ゲート(図示省略)に印加される電圧に基づいてチャネルが形成される領域である。ボディコンタクト領域16は、ボディ領域14上に配置されており、半導体基板10の素子部10Aに設けられている。ボディコンタクト領域16は、半導体基板10の表面に露出する位置に設けられている。
複数のガードリング領域18の各々は、ドリフト領域12上に配置されており、半導体基板10の終端部10Bに設けられている。複数のガードリング領域18の各々は、半導体基板10の表面に露出する位置に設けられている。複数のガードリング領域18は、素子部10Aから離れる方向(この例では、紙面左右方向)に沿って間隔を置いて配置されている。また、複数のガードリング領域18の各々は、平面視したときに、素子部10Aの周囲を一巡するように配置されている。複数のガードリング領域18のうちの最内周側のガードリング領域18は、ボディ領域14の終端部側の端部に接触している。換言すると、ボディ領域14が、素子部10Aから最内周のガードリング領域18まで延在して設けられている。この例に代えて、最内周のガードリング領域18とボディ領域14が離反して形成されていてもよい。最内周のガードリング領域18以外のガードリング領域18の電位はフローティングとなっている。
半導体装置1はさらに、層間絶縁膜22、ソース電極24及び保護膜26を備えている。層間絶縁膜22は、素子部10Aと終端部10Bの各々の半導体基板10の表面上に設けられている。層間絶縁膜22の材料は、例えば酸化シリコンである。ソース電極24は、素子部10Aの層間絶縁膜22の表面上に設けられている。ソース電極24の材料は、例えばアルミニウムである。保護膜26は、終端部10Bの層間絶縁膜22の表面上に設けられている。保護膜26の材料は、例えばポリイミドである。保護膜26のうちの素子部10Aに対応する範囲に開口が形成されており、その開口からソース電極24が露出している。
図1に示されるように、層間絶縁膜22には、ボディコンタクト領域16に対応する位置に第1貫通孔22aが形成されている。この第1貫通孔22aには、金属プラグ32が充填されている。金属プラグ32の材料は、例えばタングステンである。ボディコンタクト領域16とソース電極24は、金属プラグ32を介して電気的に接続されている。
図1に示されるように、層間絶縁膜22には、複数のガードリング領域18の各々に対応する位置に第2貫通孔22bが形成されている。複数の第2貫通孔22bの各々は、平面視したときに、対応するガードリング領域18に沿って、即ち、素子部10Aの周囲を一巡するように形成されている。
第2貫通孔22bには、一対の金属膜34と保護膜26の一部である保護膜部分26aが充填されている。一対の金属膜34の材料は、例えばタングステンである。一対の金属膜34の一方は第2貫通孔22bの一方の側面を被覆しており、一対の金属膜34の他方は第2貫通孔22bの他方の側面を被覆している。一対の金属膜34の各々は、対応するガードリング領域18に接触している。保護膜部分26aは、一対の金属膜34の間に設けられており、対応するガードリング領域18に接触している。このように、層間絶縁膜22の面方向(この例では、紙面左右方向)において、一対の金属膜34と保護膜部分26aが隣接して配置されており、保護膜部分26aが一対の金属膜34によって挟まれるように構成されている。
半導体装置1がオフすると、終端部10Bの半導体基板10には素子部10Aに向けて横方向に(この例では、紙面右向きに)電界が加わる。このため、終端部10Bの半導体基板10上に設けられている層間絶縁膜22内に存在する可動イオンが横方向に移動する。例えば、終端部10Bの層間絶縁膜22に何ら対策が施されていないと、可動イオンの移動によって終端部10Bの電界分布が経時的に変化し、リーク電流の増加及び耐圧変動等の特性変動が生じてしまう。
しかしながら、半導体装置1では、終端部10Bの層間絶縁膜22を貫通するように形成された第2貫通孔22b内に金属膜34と保護膜部分26aが充填されている。金属膜34と保護膜部分26aは、層間絶縁膜22をその面方向において遮るように配置されている。換言すると、層間絶縁膜22の面方向において2種類の材料の阻止壁が第2貫通孔22b内に設けられている。これにより、可動イオンは、金属膜34と保護膜部分26aの組み合わせを透過することができず、その移動が遮られる。
層間絶縁膜22内には、複数種類の可動イオンが存在することが知られている。例えば、可動イオンの中には、金属膜34の材料であるタングステンを透過するものの保護膜部分26aの材料であるポリイミドを透過できない種類の可動イオンが存在する。それとは別に、可動イオンの中には、保護膜部分26aの材料であるポリイミドを透過するものの金属膜34の材料であるタングステンを透過できない種類の可動イオンが存在する。半導体装置1では、第2貫通孔22b内に異なる種類の材料である金属膜34と保護膜部分26aが設けられていることから、複数種類の可動イオンの移動を抑えることができる。特に、金属材料である金属膜34と絶縁材料である保護膜部分26aが用いられていることから、それらの2種類の材料の最適化により、より多くの種類の可動イオンの移動を抑えることができる。
また、半導体装置1では、終端部10Bの層間絶縁膜22に形成される第2貫通孔22bが、ガードリング領域18の上方に配置されている。ガードリング領域18の上方の層間絶縁膜22は、半導体装置1がオフしたときの横方向の電界が比較的に小さい領域である。このような領域に金属膜34と保護膜部分26aからなる阻止壁が設けられているので、可動イオンの移動を効果的に抑えることができる。
次に、図面を参照して半導体装置1の製造方法を説明する。まず、図2に示されるように、半導体基板10を準備する。半導体基板10には、複数種類の半導体領域が形成されている。
次に、図3に示されるように、CVD(Chemical Vapor Deposition)技術を利用して、半導体基板10の表面上に層間絶縁膜22を堆積する。
次に、図4に示されるように、フォトリソグラフィー技術及び異方性ドライエッチング技術を利用して、層間絶縁膜22に第1貫通孔22aと複数の第2貫通孔22bを形成する。このとき、第1貫通孔22aの幅W1は、第2貫通孔22bの幅W2よりも小さい、具体的には、第1貫通孔22aの幅W1は、例えば1μmよりも小さい。第2貫通孔22bの幅W2は、例えば1~3μmである。
次に、図5に示されるように、CVD技術を利用して、層間絶縁膜22の表面上に金属層36を堆積する。第1貫通孔22aの幅W1と第2貫通孔22bの幅W2の相違により、幅の狭い第1貫通孔22aでは金属層36が完全に充填されており、幅の大きい第2貫通孔22bでは金属層36が完全に充填されていない。
次に、図6に示されるように、異方性ドライエッチング技術を利用して、層間絶縁膜22の表面上に堆積した金属層36をエッチバックして除去する。このとき、金属層36は、第1貫通孔22a内に完全に充填された状態で金属プラグ32として残存し、第2貫通孔22bの側面を被覆した状態で金属膜34として残存する。このように、第1貫通孔22aの幅W1と第2貫通孔22bの幅W2の相違を利用することにより、第2貫通孔22bの側面に金属膜34を自己整合的に形成することができる。
次に、図7に示されるように、スパッタ技術を利用して、層間絶縁膜22の表面上にソース電極24を堆積する。
次に、図8に示されるように、フォトリソグラフィー技術及びウェットエッチング技術を利用して、ソース電極24の一部を除去する。
次に、図9に示されるように、層間絶縁膜22の表面上及びソース電極24の表面上に保護膜26を塗布する。このとき、第2貫通孔22bの一対の金属膜34の間に保護膜26の一部が侵入するように充填され、保護膜部分26aが形成される。
次に、素子部10Aに対応する範囲の保護膜26を除去し、ソース電極24を露出させると、図1に示す半導体装置1が完成する。上記したように、第2貫通孔22b及び一対の金属膜34は、第1貫通孔22aを形成する工程及び第1貫通孔22aに金属プラグ32を充填する工程と同時に形成することができる。また、保護膜部分26aは、保護膜26を塗布する工程で同時に形成することができる。このように、半導体装置1は、従来の製造工程を利用して、即ち、専用の工程を付加することなく製造することができる。半導体装置1は、製造が容易な構造を有していると評価することができる。
また、複数種類の可動イオンの移動を抑えるためには、終端部10Bの層間絶縁膜22に複数の貫通孔を形成し、貫通孔の各々には単一材料の阻止壁を形成し、複数の貫通孔の間で異なる材料の阻止壁を形成することも考えられる。しかしながら、このような構成では、製造工程数が大幅に増加するという問題がある。また、終端部10Bの面積が増大するという問題がある。本実施形態の半導体装置1では、1つの貫通孔22bに複数の阻止壁を設けることで、このような問題にも対策することができる。
図10に、変形例の半導体装置2の要部断面図を模式的に示す。半導体装置2は、第1阻止膜37をさらに備えていることを特徴としている。第1阻止膜37は、チタン又は窒化チタンの薄膜であり、図4の貫通孔22a,22bの形成工程と図5の金属層36の堆積工程の間に成膜される。このため、第1阻止膜37は特に、金属プラグ32と半導体基板10の間、金属プラグ32と層間絶縁膜22の間、金属膜34と半導体基板10の間、金属膜34と層間絶縁膜22の間に設けられている。第1阻止膜37は、金属プラグ32及び金属膜34の各々の半導体基板10に対する密着性を高めるとともに、これら金属プラグ32及び金属膜34の各々が半導体基板10側に拡散するのを抑える役割を有している。
図10に示されるように、第2貫通孔22b内に第1阻止膜37が設けられていることにより、層間絶縁膜22の面方向(この例では、紙面左右方向)において、第2貫通孔22b内に金属膜34と保護膜部分26aと第1阻止膜37の3種類の阻止壁が設けられている。このため、半導体装置2は、複数種類の可動イオンの移動をより効果的に抑えることができる。
図11に、変形例の半導体装置3の要部断面図を模式的に示す。半導体装置3は、第2阻止膜38をさらに備えていることを特徴としている。第2阻止膜38は、窒化シリコンの薄膜であり、図8のソース電極24の加工工程と図9の保護膜26の塗布工程の間に成膜される。このため、第2阻止膜38は特に、金属膜34と保護膜26の間に設けられている。
図11に示されるように、第2貫通孔22b内に第2阻止膜38が設けられていることにより、層間絶縁膜22の面方向(この例では、紙面左右方向)において、第2貫通孔22b内に金属膜34と保護膜部分26aと第2阻止膜38の3種類の阻止壁が設けられている。このため、半導体装置3は、複数種類の可動イオンの移動をより効果的に抑えることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体装置
10 :半導体基板
10A :素子部
10B :終端部
12 :ドリフト領域
14 :ボディ領域
16 :ボディコンタクト領域
18 :ガードリング領域
22 :層間絶縁膜
22a :第1貫通孔
22b :第2貫通孔
24 :ソース電極
26 :保護膜
26a :保護膜部分
32 :金属プラグ
34 :金属膜

Claims (2)

  1. 半導体装置であって、
    機能構造が設けられている素子部と終端耐圧構造が設けられている終端部に区画されている半導体基板と、
    前記素子部と前記終端部の各々の前記半導体基板上に設けられている層間絶縁膜と、
    前記終端部の前記層間絶縁膜上に設けられている絶縁性の保護膜と、
    前記終端部の前記層間絶縁膜を貫通する複数の貫通孔の各々の貫通孔内の一部に設けられている金属膜と、を備えており、
    複数の前記貫通孔は、前記素子部から離れる方向に沿って間隔を置いて配置されており、
    前記保護膜の一部が、複数の前記貫通孔の各々の前記貫通孔内に侵入するように設けられている、半導体装置。
  2. 前記終端耐圧構造が複数のガードリング領域であり、
    複数の前記ガードリング領域は、前記素子部から離れる方向に沿って間隔を置いて配置されており、
    複数の前記ガードリング領域の各々は、平面視したときに、前記素子部の周囲を一巡するように配置されており、
    複数の前記貫通孔の各々は、複数の前記ガードリング領域のうちの対応する前記ガードリング領域上に配置されている、請求項1に記載の半導体装置。
JP2019071312A 2019-04-03 2019-04-03 半導体装置 Active JP7159949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019071312A JP7159949B2 (ja) 2019-04-03 2019-04-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019071312A JP7159949B2 (ja) 2019-04-03 2019-04-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2020170788A JP2020170788A (ja) 2020-10-15
JP7159949B2 true JP7159949B2 (ja) 2022-10-25

Family

ID=72746411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019071312A Active JP7159949B2 (ja) 2019-04-03 2019-04-03 半導体装置

Country Status (1)

Country Link
JP (1) JP7159949B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487094B2 (ja) * 2020-12-23 2024-05-20 株式会社 日立パワーデバイス 半導体装置
JP7504066B2 (ja) 2021-08-17 2024-06-21 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175640A (ja) 2013-03-13 2014-09-22 Renesas Electronics Corp 縦型複合パワーmosfet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175640A (ja) 2013-03-13 2014-09-22 Renesas Electronics Corp 縦型複合パワーmosfet

Also Published As

Publication number Publication date
JP2020170788A (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
JP6219704B2 (ja) 半導体装置
US11158557B2 (en) Semiconductor device with a passivation layer and method for producing thereof
US11257944B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6241572B2 (ja) 半導体装置
US8432013B2 (en) Semiconductor device and a method of manufacturing the same
JP6666671B2 (ja) 半導体装置
JP2018113470A5 (ja) トレンチゲート型半導体装置の製造方法
CN106575668B (zh) 半导体装置以及半导体装置的制造方法
US10707312B2 (en) Semiconductor device
WO2013128833A1 (ja) 半導体装置
US9947574B2 (en) Semiconductor device
JP6730078B2 (ja) 半導体装置
JP6639365B2 (ja) 半導体装置
JP2016035989A (ja) 半導体装置
JP2020136472A (ja) 半導体装置
JP2007123570A (ja) 半導体装置
US12100763B2 (en) Semiconductor device having cell section with gate structures partly covered with protective film
JP7159949B2 (ja) 半導体装置
JP7443673B2 (ja) 炭化珪素半導体装置
JP2012160601A (ja) 半導体装置の製造方法
JP2017054928A (ja) 半導体装置
US20150263147A1 (en) Semiconductor device
CN112889158B (zh) 半导体装置
US12557334B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20230042721A1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220926

R151 Written notification of patent or utility model registration

Ref document number: 7159949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250