JP7143824B2 - 圧電素子 - Google Patents

圧電素子 Download PDF

Info

Publication number
JP7143824B2
JP7143824B2 JP2019151741A JP2019151741A JP7143824B2 JP 7143824 B2 JP7143824 B2 JP 7143824B2 JP 2019151741 A JP2019151741 A JP 2019151741A JP 2019151741 A JP2019151741 A JP 2019151741A JP 7143824 B2 JP7143824 B2 JP 7143824B2
Authority
JP
Japan
Prior art keywords
piezoelectric layer
piezoelectric
layer
normal direction
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019151741A
Other languages
English (en)
Other versions
JP2021034494A (ja
Inventor
諭卓 岸本
伸介 池内
勝之 鈴木
文弥 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019151741A priority Critical patent/JP7143824B2/ja
Priority to US16/907,400 priority patent/US11605775B2/en
Publication of JP2021034494A publication Critical patent/JP2021034494A/ja
Application granted granted Critical
Publication of JP7143824B2 publication Critical patent/JP7143824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、圧電素子に関する。
圧電素子の構成を開示した文献として、特開２０１８－１３７２９７号公報(特許文献１)および特開２０１８－０９３１０８号公報(特許文献２)がある。特許文献１に記載された圧電素子においては、２つの振動板が、四角形の３辺において開放され、１辺（支持端）が基板に支持された状態の片持ち梁構造である。振動板は、下層の圧電薄膜、上層の圧電薄膜、電極薄膜、配線電極および付加薄膜によって構成される。各圧電薄膜は３層の電極薄膜で上下に挟まれている。
特許文献２に記載された圧電素子は、表面および裏面を有する基板と、基板の表面に形成された振動板と、振動板における基板側とは反対側の表面に形成された圧電素子とを含んでいる。振動板は、基板上に形成されている。振動板は、基板の開口部の天面部を区画している。圧電素子は、振動板上に形成された第１電極と、第１電極上に形成された第１圧電体膜と、第１圧電体膜上に形成された密着層と、密着層上に形成された第２電極と、第２電極上に形成された第２圧電体膜と、第２圧電体膜上に形成された第３電極とを含んでいる。
特開２０１８－１３７２９７号公報 特開２０１８－０９３１０８号公報
従来の圧電素子においては、基部側から複数の圧電体層を積層することで圧電素子を製造する。このとき、複数の圧電体層の各々が電極に挟まれるように複数の圧電体層を積層すると、基部に近い位置で積層した圧電体層と比較して、基部から離れた位置で積層した圧電体層の結晶性が低下する場合がある。これにより、基部から離れた位置で積層した圧電体層の圧電特性が低下し、素子全体の圧電特性が低下する。
本発明は上記の問題点に鑑みてなされたものであり、圧電特性を向上させることができる、圧電素子を提供することを目的とする。
本発明の第１の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第１主面と、第２主面とを有している。第２主面は、第１主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第１主面側に位置して基部に支持されており、第１主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第１圧電体層と、第２圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第１圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第２圧電体層は、第１圧電体層の基部側とは反対側に配置されている。第２圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第１圧電体層における、第１主面に略平行に形成される格子面でのＸ線回折におけるロッキングカーブの半値幅は、第２圧電体層における半値幅より小さい。第１圧電体層を構成する材料の圧電定数は、第２圧電体層を構成する材料の圧電定数より小さい。
本発明の第１の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第１主面と、第２主面とを有している。第２主面は、第１主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第１主面側に位置して基部に支持されており、第１主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第１圧電体層と、第２圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第１圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第２圧電体層は、第１圧電体層の基部側とは反対側に配置されている。第２圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第１圧電体層は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。第２圧電体層は、ドーパントの濃度が第１圧電体層より高い窒化アルミニウム(ＡｌＮ)からなる。
本発明の第３の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第１主面と、第２主面とを有している。第２主面は、第１主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第１主面側に位置して基部に支持されており、第１主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第１圧電体層と、第２圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第１圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第２圧電体層は、第１圧電体層の基部側とは反対側に配置されている。第２圧電体層は、法線方向において複数の電極層のうちの２つの電極層によって挟まれている。第１圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなる。第２圧電体層は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む窒化アルミニウム(ＡｌＮ)からなる。
本発明によれば、圧電特性を向上できる。
本発明の実施形態１に係る圧電素子の平面図である。 図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。 本発明の実施形態１の第１変形例に係る圧電素子の断面図である。 本発明の実施形態１の第２変形例に係る圧電素子の断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、基部上に中間層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、中間層上にシード層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、シード層上に第１電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第１電極層およびシード層上に第１圧電体層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第１圧電体層上に第２電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層および第１圧電体層上に第２圧電体層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２圧電体層上に第３電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、貫通スリットを形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。
以下、本発明の各実施形態に係る圧電素子について図面を参照して説明する。以下の各実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態１)
図１は、本発明の実施形態１に係る圧電素子の平面図である。図２は、図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。図１および図２に示すように、本発明の実施形態１に係る圧電素子１は、基部１０と、メンブレン部２０とを備えている。
図２に示すように、基部１０は、第１主面１１と、第２主面１２とを有している。第２主面１２は、第１主面１１とは反対側に位置している。基部１０には、第１主面１１から第２主面１２を貫通する開口１３が形成されている。基部１０を構成する材料は特に限定されない。本実施形態において、基部１０は、Ｓｉで構成されている。
基部１０の第１主面１１上には、複数の層２１が積層されている。メンブレン部２０は、複数の層２１からなる。メンブレン部２０は、基部１０の第１主面１１側に位置して基部１０に支持されており、第１主面１１の法線方向から見たときに基部１０と重なっていない。すなわち、本実施形態において、メンブレン部２０は、第１主面１１の法線方向から見て、上記複数の層２１のうち開口１３と重なっている部分である。複数の層２１は、メンブレン部２０から、基部１０の第１主面１１側に延在している。
図２に示すように、メンブレン部２０には、第１主面１１の法線方向に貫通する貫通スリット２２が設けられている。本実施形態において、貫通スリット２２は、上端から下端まで幅が略一定である。
本実施形態において、メンブレン部２０は、第１圧電体層３０と、第２圧電体層４０と、複数の電極層５０と、中間層６０と、シード層７０とを含んでいる。すなわち、メンブレン部２０を構成する複数の層２１は、第１圧電体層３０と、第２圧電体層４０と、複数の電極層５０と、中間層６０と、シード層７０とを有している。複数の層２１は、第１主面１１の法線方向に互いに積層されている。
第１圧電体層３０は、法線方向において複数の電極層５０のうちの２つの電極層５１，５２によって挟まれている。第１圧電体層３０の詳細については後述する。
第２圧電体層４０は、法線方向において複数の電極層５０のうちの２つの電極層５２，５３によって挟まれている。第２圧電体層４０は、第１圧電体層３０の基部１０側とは反対側に配置されている。第２圧電体層４０の詳細については後述する。
複数の電極層５０は、上記法線方向において互いに離れて配置されている。本実施形態において、複数の電極層５０は、第１電極層５１と、第２電極層５２と、第３電極層５３とを有している。第１電極層５１は、第１圧電体層３０の基部１０側に位置している。第２電極層５２は、第１圧電体層３０の基部１０側とは反対側であって、第２圧電体層４０の基部１０側に位置している。第３電極層５３は、第２圧電体層４０の基部１０側とは反対側に位置している。
第１電極層５１および第２電極層５２の各々は、ＭｏまたはＷなどの金属で構成されている。第３電極層５３は、Ｍｏ、Ｗ、ＡｌまたはＴｉなどの金属で構成されている。複数の電極層５０の各々と、隣接する層との間には、ＴｉまたはＮｉＣｒなどで構成された密着層が配置されていてもよい。
中間層６０は、基部１０の第１主面１１上に位置している。中間層６０は、たとえばＳｉＯ2などの誘電体材料で構成されている。
本実施形態において、中間層６０は平板状の外形を有しているが、中間層６０の外形については特に限定されない。図３は、本発明の実施形態１の第１変形例に係る圧電素子の断面図である。本発明の実施形態１の第１変形例に係る圧電素子１ａにおいては、基部１０の開口１３に面する凹部６１ａが設けられている。これにより、メンブレン部２０ａの厚さが、本発明の実施形態１におけるメンブレン部２０より薄くなっている。
図４は、本発明の実施形態１の第２変形例に係る圧電素子の断面図である。本発明の実施形態１に第２変形例に係る圧電素子１ｂにおいては、基部１０の開口１３に連続する第２開口６２ｂが形成されている。これにより、メンブレン部２０ｂの厚さが、本発明の実施形態１の第１変形例におけるメンブレン部２０ａよりさらに薄くなっている。また、第２開口６２ｂは、基部１０から離れるにしたがって開口幅が狭くなっている。
図２に示すように、本発明の実施形態１におけるシード層７０は、中間層６０の基部１０側とは反対側の面上に位置しており、第１電極層５１より基部１０側に位置している。本実施形態において、第１電極層５１は、シード層の基部１０側とは反対側に位置する面上に位置している。
シード層７０は、誘電体材料で構成されている。シード層７０は、圧電性を有する材料で構成されていてもよい。本実施形態において、シード層７０は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなる。ドーパントを含まない窒化アルミニウム(ＡｌＮ)は、ドーパントを含む窒化アルミニウムと比較して結晶性が良好である。
複数の層２１は、第１接続電極８０と、第２接続電極９０とをさらに有している。第１接続電極８０および第２接続電極９０の各々は、第３電極層５３の基部１０側とは反対側から、複数の層２１の積層方向に侵入するように延出している。第１接続電極８０は、第１電極層５１および第３電極層５３の各々に電気的に接続している。第２接続電極９０は、第２電極層５２に電気的に接続している。第１接続電極８０および第２接続電極９０は、Ａｌなどの金属で構成されている。
以下、第１圧電体層３０および第２圧電体層４０の構成の詳細について説明する。
本実施形態においては、第１圧電体層３０は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。なお、本明細書において、ある層が窒化アルミニウムを「主成分として含んでいる」とは、上記のある層を構成する全成分のうちの窒化アルミニウムの比率を原子濃度％で表したとき、当該比率が７０％以上であることを指す。第１圧電体層３０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含んでいる。具体的には、第１圧電体層３０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む窒化アルミニウム(ＡｌＮ)からなる。より具体的には、第１圧電体層３０は、ドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなる。
これにより、第１圧電体層３０を構成する材料の圧電定数は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)の圧電定数ｄ33の値である約５ｐＣ／Ｎより大きくなっている。なお、後述するように、第１圧電体層３０を構成する材料の圧電定数は、第２圧電体層４０を構成する材料の圧電定数より小さい。
本実施形態において、第１圧電体層３０を構成する材料におけるＳｃ、ＡｌおよびＮの組成比をＸ1：(１－Ｙ1)：１としたとき、Ｘ1は０．０１以上０．２５以下とすることが好ましく、０．０５以上０．０７以下とすることがより好ましい。Ｙ1は、Ｘ1の値と等しくてもよいし、第１圧電体層３０の主成分である窒化アルミニウムがＳｃ以外のドーパントを含む場合は、Ｙ1はＸ1の値より大きく、かつ、１未満であってもよい。上記Ｘ1の値が大きくなるほど、窒化アルミニウムの圧電定数は向上するが、結晶性は低下する。ただし、上記Ｘの値が０．４０超になると、Ｘ1の値が大きくなるほど圧電定数は低下する。
第１圧電体層３０における、第１主面１１に略平行に形成される格子面でのＸ線回折(ＸＲＤ：X-Ray Diffraction)におけるロッキングカーブの半値幅は、０．５°以上４°以下である。ロッキングカーブの半値幅は、以下のように測定する。まず、ＸＲＤ装置を用いて、測定対象となる層に対して２θ／ωスキャンを行って特定の格子面における回折ピークを測定する。入射Ｘ線と結晶表面となす角がω、入射Ｘ線の方向と検出器の方向とのなす角が２θである。そして、上記回折ピークを測定した後、検出器を固定して、ωスキャンを行うことにより得られた回折ピークの半値幅が、ロッキングカーブ半値幅となる。この半値幅は、半値全幅(ＦＷＨＭ：Full Width at Half Maximum)である。窒化アルミニウムを主成分とする層の上記半値幅を測定する場合は、(００２)方位における回折ピークについてのロッキングカーブ半値幅を測定する。
本実施形態においては、シード層７０が不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなるのに対し、第１圧電体層３０はドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなるため、第１圧電体層３０における上記半値幅は、シード層７０における上記半値幅より大きい。
本実施形態においては、第２圧電体層４０は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。第２圧電体層４０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含んでいる。具体的には、第２圧電体層４０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む窒化アルミニウム(ＡｌＮ)からなる。より具体的には、第２圧電体層４０は、ドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなる。
第２圧電体層４０の組成比は、第１圧電体層３０の組成比と異なっている。本実施形態においては、第２圧電体層４０は、ドーパントの濃度が第１圧電体層３０より高い窒化アルミニウム(ＡｌＮ)からなる。具体的には、第２圧電体層４０は、スカンジウム(Ｓｃ)の濃度が第１圧電体層３０より高い窒化アルミニウム(ＡｌＮ)からなる。これにより、第２圧電体層４０を構成する材料の圧電定数は、第１圧電体層３０を構成する材料の圧電定数より大きい。本実施形態において、第２圧電体層４０を構成する材料の圧電定数ｄ33は、たとえば２５ｐＣ／Ｎ超である。
本実施形態において、第２圧電体層４０を構成する材料におけるＳｃ、ＡｌおよびＮの組成比をＸ2：(１－Ｙ2)：１としたとき、第２圧電体層４０におけるＸ2の値は、第１圧電体層３０におけるＸ2の値より大きい。第２圧電体層４０におけるＸ2の値は、０．４０以下とすることが好ましい。
本実施形態において、第１圧電体層３０における、第１主面１１に略平行に形成される格子面でのＸ線回折におけるロッキングカーブの半値幅は、第２圧電体層４０における半値幅より小さい。第２圧電体層４０における半値幅は、第１圧電体層３０における半値幅と比較して０．１°以上大きい、または、第１圧電体層３０における半値幅の値の１０％以上大きい。なお、第２圧電体層４０における半値幅と第１圧電体層３０における半値幅との差は、２°以下となる、または、第１圧電体３０における半値幅の値の２００％以下となる。
以下、本発明の実施形態１に係る圧電素子の製造方法について説明する。
図５は、本発明の実施形態１に係る圧電素子の製造方法において、基部上に中間層を設けた状態を示す断面図である。図５に示すように、基部１０の第１主面１１上に、中間層６０を設ける。
図６は、本発明の実施形態１に係る圧電素子の製造方法において、中間層上にシード層を設けた状態を示す断面図である。図６に示すように、中間層６０の基部１０側とは反対側の面上に、シード層７０を成膜する。
図７は、本発明の実施形態１に係る圧電素子の製造方法において、シード層上に第１電極層を設けた状態を示す断面図である。図７に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してＲＩＥ(Deep Reactive Ion Etching)をすることで、シード層７０の中間層６０側とは反対側に、第１電極層５１を設ける。
図８は、本発明の実施形態１に係る圧電素子の製造方法において、第１電極層およびシード層上に第１圧電体層を設けた状態を示す断面図である。図８に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してＲＩＥをすることで、第１電極層５１のシード層７０側とは反対側から第１電極層５１を被覆するように第１圧電体層３０を設ける。シード層７０を積層させた後に第１圧電体層３０を積層するため、第１圧電体層３０の配向乱れにより、第１圧電体層３０の結晶性はシード層７０の結晶性より低下する。
図９は、本発明の実施形態１に係る圧電素子の製造方法において、第１圧電体層上に第２電極層を設けた状態を示す断面図である。図９に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してＲＩＥをすることで、第１圧電体層３０のシード層７０側とは反対側に、第２電極層５２を設ける。
図１０は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層および第１圧電体層上に第２圧電体層を設けた状態を示す断面図である。図１０に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してＲＩＥをすることで、第２電極層５２の第１圧電体層３０側とは反対側から第２電極層５２を被覆するように第２圧電体層４０を設ける。第１圧電体層３０を積層させた後に第２圧電体層４０を積層するため、第２圧電体層４０の配向乱れにより、第２圧電体層４０の結晶性は第１圧電体層３０の結晶性より低下する。
図１１は、本発明の実施形態１に係る圧電素子の製造方法において、第２圧電体層上に第３電極層を設けた状態を示す断面図である。図１１に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してＲＩＥをすることで、第２圧電体層４０の第１圧電体層３０側とは反対側に、第３電極層５３を設ける。
図１２は、本発明の実施形態１に係る圧電素子の製造方法において、貫通スリットを形成した状態を示す断面図である。図１２に示すように、レジストパターンを形成してＲＩＥをすることで、積層された複数の層２１に貫通スリット２２を形成する。また、貫通スリット２２を形成すると同時に、第１接続電極を挿入するための第１の溝８０Ｃおよび第２の溝９０Ｃを形成する。
図１３は、本発明の実施形態１に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図１３に示すように、フォトリソグラフィ法によりレジストパターンを形成した後、リフトオフ法により、第１の溝８０Ｃに第１接続電極８０を設け、第２の溝９０Ｃに第２接続電極９０を設ける。
最後に、基部１０の第２主面１２にフォトリソグラフィ法によりレジストパターンを形成した後、基部１０の第２主面１２側から深掘反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etching）をすることにより、図２に示す開口１３を形成する。上記の工程により、図２に示すような本発明の実施形態１に係る圧電素子１が製造される。
上記のように、本発明の実施形態１に係る圧電素子１においては、第１圧電体層３０における、第１主面１１に略平行に形成される格子面でのＸ線回折におけるロッキングカーブの半値幅は、第２圧電体層４０における半値幅より小さい。第１圧電体層３０を構成する材料の圧電定数は、第２圧電体層４０を構成する材料の圧電定数より小さい。
これにより、圧電素子１の圧電特性を向上できる。詳細には、基部１０に近い位置に配置される第１圧電体層３０の結晶性を高めて圧電特性を向上させるとともに、第２圧電体層４０の圧電定数を高くすることで、第２圧電体層４０の圧電特性の低下を抑制できる。
本実施形態においては、第１圧電体層３０は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。
これにより、第１圧電体層３０を構成する窒化アルミニウムのｃ軸が、第１主面１１に垂直な方向に自己配向するため、窒化アルミニウムの組成によって、圧電特性を制御することが容易となる。ひいては、圧電素子１のデバイス特性をより向上できる。
本実施形態においては、第２圧電体層４０は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。第２圧電体層４０の組成比は、第１圧電体層３０の組成比と異なっている。
これにより、第１圧電体層３０と第２圧電体層４０とが、互いに同一の主成分を含んでいる場合においても、第２圧電体層４０を構成する材料の圧電定数を、第１圧電体層３０を構成する材料の圧電定数より高くすることで、圧電素子１のデバイス特性を向上できる。
本実施形態においては、第２圧電体層４０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含んでいる。
これにより、主成分として窒化アルミニウムを含む第２圧電体層４０の圧電定数を向上させることができる。
本実施形態においては、第２圧電体層４０は、ドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなる。
これにより、他の元素をドーパントとして含む窒化アルミニウムと比較して圧電定数の大きい窒化アルミニウムで第２圧電体層４０を構成することができる。
第１圧電体層３０における上記半値幅は、０．５°以上４°以下である。このように第１圧電体層３０の結晶性が良好であることで、第２圧電体層４０の圧電特性を向上させることができる。
第２圧電体層４０における半値幅は、第１圧電体層３０における半値幅と比較して０．１°以上大きい、または、第１圧電体層３０における半値幅の値の１０％以上大きい。
このように第２圧電体層４０の結晶性が第１圧電体層３０と比較して低い場合であっても、上述のように第２圧電体層４０を構成する材料として圧電定数が第１圧電体層３０より高いものを採用することで、第２圧電体層４０の圧電特性が低下することを抑制することができる。
本実施形態においては、第１圧電体層３０は、窒化アルミニウム(ＡｌＮ)を主成分として含んでいる。第２圧電体層４０は、ドーパントの濃度が第１圧電体層３０より高い窒化アルミニウム(ＡｌＮ)からなる。
これにより、圧電素子１の圧電特性を向上できる。詳細には、第１圧電体層３０と第２圧電体層４０とが互いに同一の主成分を含む材料から構成されている場合であっても、第２圧電体層４０の圧電定数を高くすることで、第２圧電体層４０の圧電特性の低下を抑制できる。
(実施形態２)
以下、本発明の実施形態２に係る圧電素子について説明する。本発明の実施形態２に係る圧電素子は、第１圧電体層３０、第２圧電体層４０、および、シード層７０の各々を構成する材料が、本発明の実施形態１に係る圧電素子１と異なる。よって、本発明の実施形態１に係る圧電素子１と同様である構成については説明を繰り返さない。図１および図２に示すように、本発明の実施形態２に係る圧電素子２は、本発明の実施形態１に係る圧電素子１と同一の外形を有している。
本発明の実施形態２に係る圧電素子２においては、第１圧電体層３０は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなる。これにより、第１圧電体層３０の結晶性が良好となり、第１圧電体層３０の圧電特性を向上させることができる。
また、本実施形態において、第１圧電体層３０は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなり、かつ、第２圧電体層４０は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む窒化アルミニウム(ＡｌＮ)からなる。
これにより、本実施形態においても、圧電素子２の圧電特性を向上できる。詳細には、第１圧電体層３０と第２圧電体層４０とが互いに同一の主成分を含む材料から構成されている場合であっても、基部１０に近い位置に配置される第１圧電体層３０の結晶性を高めて圧電特性を向上させるとともに、第２圧電体層４０の圧電定数を高くすることで、第２圧電体層４０の圧電特性の低下を抑制できる。
本実施形態において、第２圧電体層４０は、ドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなるが、Ｓｃの含有量は特に限定されない。第２圧電体層４０を構成する材料におけるＳｃ、ＡｌおよびＮの組成比をＸ2：(１－Ｙ2)：１としたとき、Ｘ2は０．０１以上０．２５以下とすることが好ましく、０．０５以上０．０７以下とすることが好ましい。
なお、本実施形態において、シード層７０は、圧電性を有さない材料で構成されている。
(実施形態３)
以下、本発明の実施形態３に係る圧電素子について説明する。本発明の実施形態３に係る圧電素子は、第１圧電体層３０および第２圧電体層４０の各々を構成する材料が、本発明の実施形態１に係る圧電素子１と異なる。よって、本発明の実施形態１に係る圧電素子１と同様である構成については説明を繰り返さない。図１および図２に示すように、本発明の実施形態３に係る圧電素子３は、本発明の実施形態１に係る圧電素子１と同一の外形を有している。
本発明の実施形態３に係る圧電素子３においては、第１圧電体層３０および第２圧電体層４０のいずれもが、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなる。そして、本実施形態においては、第１圧電体層３０を構成する窒化アルミニウムの組成比および第２圧電体層４０を構成する窒化アルミニウムの組成比が互いに異なっている。これにより、第１圧電体層３０と第２圧電体層４０とが、互いに同一の主成分を含んでいる場合においても、第２圧電体層４０を構成する材料の圧電定数を、第１圧電体層３０を構成する材料の圧電定数より高くすることができる。
なお、本実施形態においては、Ａｌターゲットを用いた反応性スパッタリング成膜により、第１圧電体層３０および第２圧電体層４０を設ける。第１圧電体層３０および第２圧電体層４０におけるＡｌＮの組成比は、上記反応性スパッタリングにおける背圧、スパッタ圧、ＡｒおよびＮ2などからなる不活性ガスの流量、ＡｒおよびＮ2の流量比、成膜温度、および、スパッタ電力などにより、制御することができる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ａ，１ｂ，２，３ 圧電素子、１０ 基部、１１ 第１主面、１２ 第２主面、１３ 開口、２０，２０ａ，２０ｂ メンブレン部、２１ 複数の層、２２ 貫通スリット、３０ 第１圧電体層、４０ 第２圧電体層、５０ 複数の電極層、５１ 第１電極層、５２ 第２電極層、５３ 第３電極層、６０ 中間層、６１ａ 凹部、６２ｂ 第２開口、７０ シード層、８０ 第１接続電極、８０Ｃ 第１の溝、９０ 第２接続電極、９０Ｃ 第２の溝。

Claims (8)

  1. 第１主面と、該第１主面とは反対側に位置する第２主面とを有する基部と、
    前記基部の第１主面側に位置して前記基部に支持されており、前記第１主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第１圧電体層と、
    前記第１圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第２圧電体層とを含み、
    前記第１圧電体層における、前記第１主面に略平行に形成される格子面でのＸ線回折におけるロッキングカーブの半値幅は、前記第２圧電体層における前記半値幅より小さく、
    前記第１圧電体層を構成する材料の圧電定数は、前記第２圧電体層を構成する材料の圧電定数より小さく、
    前記第１圧電体層は、窒化アルミニウム(ＡｌＮ)を主成分として含み、
    前記第２圧電体層は、窒化アルミニウム(ＡｌＮ)を主成分として含み、
    前記第２圧電体層の組成比は、前記第１圧電体層の組成比と異なる、圧電素子。
  2. 前記第２圧電体層は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む、請求項１に記載の圧電素子。
  3. 前記第２圧電体層は、前記ドーパントとしてスカンジウム(Ｓｃ)を少なくとも含む窒化アルミニウム(ＡｌＮ)からなる、請求項２に記載の圧電素子。
  4. 前記第１圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなる、請求項１から請求項３のいずれか１項に記載の圧電素子。
  5. 前記第１圧電体層における前記半値幅は、０．５°以上４°以下である、請求項１から請求項４のいずれか１項に記載の圧電素子。
  6. 前記第２圧電体層における前記半値幅は、前記第１圧電体層における前記半値幅と比較して０．１°以上大きい、または、前記第１圧電体層における前記半値幅の値の１０％以上大きい、請求項５に記載の圧電素子。
  7. 第１主面と、該第１主面とは反対側に位置する第２主面とを有する基部と、
    前記基部の第１主面側に位置して前記基部に支持されており、前記第１主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第１圧電体層と、
    前記第１圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第２圧電体層とを含み、
    前記第１圧電体層は、窒化アルミニウム(ＡｌＮ)を主成分として含み、
    前記第２圧電体層は、ドーパントの濃度が前記第１圧電体層より高い窒化アルミニウム(ＡｌＮ)からなる、圧電素子。
  8. 第１主面と、該第１主面とは反対側に位置する第２主面とを有する基部と、
    前記基部の第１主面側に位置して前記基部に支持されており、前記第１主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第１圧電体層と、
    前記第１圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの２つの電極層によって挟まれた第２圧電体層とを含み、
    前記第１圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(ＡｌＮ)からなり、
    前記第２圧電体層は、スカンジウム(Ｓｃ)、ニオブ(Ｎｂ)およびマグネシウム(Ｍｇ)のうちの少なくとも１つのドーパントを含む窒化アルミニウム(ＡｌＮ)からなる、圧電素子。
JP2019151741A 2019-08-22 2019-08-22 圧電素子 Active JP7143824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019151741A JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子
US16/907,400 US11605775B2 (en) 2019-08-22 2020-06-22 Piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019151741A JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子

Publications (2)

Publication Number Publication Date
JP2021034494A JP2021034494A (ja) 2021-03-01
JP7143824B2 true JP7143824B2 (ja) 2022-09-29

Family

ID=74646055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019151741A Active JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子

Country Status (2)

Country Link
US (1) US11605775B2 (ja)
JP (1) JP7143824B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135178A1 (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 圧電素子、及び圧電素子を用いた共振子
JP7619214B2 (ja) 2021-08-31 2025-01-22 株式会社デンソー 圧電素子
JP7643363B2 (ja) 2022-01-26 2025-03-11 株式会社デンソー 圧電装置およびその製造方法
US20230270010A1 (en) * 2022-02-18 2023-08-24 Apple Inc. Piezoelectric mems valve for an electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010926A (ja) 2007-05-31 2009-01-15 National Institute Of Advanced Industrial & Technology 圧電体薄膜、圧電体およびそれらの製造方法、ならびに当該圧電体薄膜を用いた圧電体共振子、アクチュエータ素子および物理センサー
JP2011015148A (ja) 2009-07-01 2011-01-20 National Institute Of Advanced Industrial Science & Technology 圧電体薄膜の製造方法および当該製造方法により製造される圧電体薄膜
JP2013128267A (ja) 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2018093108A (ja) 2016-12-06 2018-06-14 ローム株式会社 圧電素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293278A1 (en) * 2011-05-20 2012-11-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising distributed bragg reflector
US9776405B2 (en) * 2014-10-08 2017-10-03 Rohm Co., Ltd. Inkjet apparatus and manufacturing method of inkjet apparatus
US10199565B2 (en) * 2015-08-24 2019-02-05 Rohm Co., Ltd. Device using a piezoelectric element and method for manufacturing the same
US10979023B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.9 GHz c-V2X and DSRC acoustic wave resonator RF filter circuit
JP6846899B2 (ja) * 2016-09-20 2021-03-24 ローム株式会社 インクジェットプリントヘッドおよびその製造方法
JP6894719B2 (ja) 2017-02-21 2021-06-30 新日本無線株式会社 圧電素子
JP6861558B2 (ja) * 2017-03-31 2021-04-21 ローム株式会社 超音波装置
US11152909B2 (en) * 2018-04-19 2021-10-19 Avago Technologies International Sales Pte. Limited Bulk acoustic wave resonators having low atomic weight metal electrodes
US20220040735A1 (en) * 2020-08-06 2022-02-10 Tdk Corporation Dual layer ultrasonic transducer fabrication process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010926A (ja) 2007-05-31 2009-01-15 National Institute Of Advanced Industrial & Technology 圧電体薄膜、圧電体およびそれらの製造方法、ならびに当該圧電体薄膜を用いた圧電体共振子、アクチュエータ素子および物理センサー
JP2011015148A (ja) 2009-07-01 2011-01-20 National Institute Of Advanced Industrial Science & Technology 圧電体薄膜の製造方法および当該製造方法により製造される圧電体薄膜
JP2013128267A (ja) 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2018093108A (ja) 2016-12-06 2018-06-14 ローム株式会社 圧電素子

Also Published As

Publication number Publication date
US20210057634A1 (en) 2021-02-25
JP2021034494A (ja) 2021-03-01
US11605775B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
JP7143824B2 (ja) 圧電素子
KR100489828B1 (ko) Ｆｂａｒ 소자 및 그 제조방법
US9842984B2 (en) Piezoelectric element
US8847470B2 (en) Method for producing piezoelectric thin-film element, piezoelectric thin-film element, and member for piezoelectric thin-film element
CN103548164B (zh) 压电元件用下部电极及具备它的压电元件
JP5932168B2 (ja) 圧電薄膜及びその製造方法、並びに圧電素子
US9246080B2 (en) Ferroelectric thin film and method for producing same
US11495726B2 (en) Piezoelectric element, and resonator using piezoelectric element
JP2011181764A (ja) 圧電体素子及びその製造方法
JP5909656B2 (ja) 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
CN118338759B (zh) 一种压电叠层结构及制造方法
CN113472309B (zh) 压电mems硅谐振器以及电子设备
JP5040403B2 (ja) 圧電薄膜振動装置及びその製造方法
US20230210010A1 (en) Piezoelectric device
US20180108829A1 (en) Method of producing laminated thin film structure, laminated thin film structure, and piezoelectric element including same
CN119213902A (zh) 压电层叠体、压电元件和压电层叠体的制造方法
US8222798B2 (en) Piezoelectric resonator and electrode structure thereof
JP4580766B2 (ja) 薄膜圧電共振器及び薄膜圧電共振器の製造方法
WO2022096774A1 (en) Mems resonator with high quality factor and its use
JP2010080758A (ja) 圧電薄膜の製造方法及び圧電薄膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150