JP7143824B2 - 圧電素子 - Google Patents

圧電素子 Download PDF

Info

Publication number
JP7143824B2
JP7143824B2 JP2019151741A JP2019151741A JP7143824B2 JP 7143824 B2 JP7143824 B2 JP 7143824B2 JP 2019151741 A JP2019151741 A JP 2019151741A JP 2019151741 A JP2019151741 A JP 2019151741A JP 7143824 B2 JP7143824 B2 JP 7143824B2
Authority
JP
Japan
Prior art keywords
piezoelectric layer
piezoelectric
layer
normal direction
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019151741A
Other languages
English (en)
Other versions
JP2021034494A (ja
Inventor
諭卓 岸本
伸介 池内
勝之 鈴木
文弥 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019151741A priority Critical patent/JP7143824B2/ja
Priority to US16/907,400 priority patent/US11605775B2/en
Publication of JP2021034494A publication Critical patent/JP2021034494A/ja
Application granted granted Critical
Publication of JP7143824B2 publication Critical patent/JP7143824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、圧電素子に関する。
圧電素子の構成を開示した文献として、特開2018-137297号公報(特許文献1)および特開2018-093108号公報(特許文献2)がある。特許文献1に記載された圧電素子においては、2つの振動板が、四角形の3辺において開放され、1辺(支持端)が基板に支持された状態の片持ち梁構造である。振動板は、下層の圧電薄膜、上層の圧電薄膜、電極薄膜、配線電極および付加薄膜によって構成される。各圧電薄膜は3層の電極薄膜で上下に挟まれている。
特許文献2に記載された圧電素子は、表面および裏面を有する基板と、基板の表面に形成された振動板と、振動板における基板側とは反対側の表面に形成された圧電素子とを含んでいる。振動板は、基板上に形成されている。振動板は、基板の開口部の天面部を区画している。圧電素子は、振動板上に形成された第1電極と、第1電極上に形成された第1圧電体膜と、第1圧電体膜上に形成された密着層と、密着層上に形成された第2電極と、第2電極上に形成された第2圧電体膜と、第2圧電体膜上に形成された第3電極とを含んでいる。
特開2018-137297号公報 特開2018-093108号公報
従来の圧電素子においては、基部側から複数の圧電体層を積層することで圧電素子を製造する。このとき、複数の圧電体層の各々が電極に挟まれるように複数の圧電体層を積層すると、基部に近い位置で積層した圧電体層と比較して、基部から離れた位置で積層した圧電体層の結晶性が低下する場合がある。これにより、基部から離れた位置で積層した圧電体層の圧電特性が低下し、素子全体の圧電特性が低下する。
本発明は上記の問題点に鑑みてなされたものであり、圧電特性を向上させることができる、圧電素子を提供することを目的とする。
本発明の第1の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第1主面と、第2主面とを有している。第2主面は、第1主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第1主面側に位置して基部に支持されており、第1主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第1圧電体層と、第2圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第1圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第2圧電体層は、第1圧電体層の基部側とは反対側に配置されている。第2圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第1圧電体層における、第1主面に略平行に形成される格子面でのX線回折におけるロッキングカーブの半値幅は、第2圧電体層における半値幅より小さい。第1圧電体層を構成する材料の圧電定数は、第2圧電体層を構成する材料の圧電定数より小さい。
本発明の第1の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第1主面と、第2主面とを有している。第2主面は、第1主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第1主面側に位置して基部に支持されており、第1主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第1圧電体層と、第2圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第1圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第2圧電体層は、第1圧電体層の基部側とは反対側に配置されている。第2圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第1圧電体層は、窒化アルミニウム(AlN)を主成分として含んでいる。第2圧電体層は、ドーパントの濃度が第1圧電体層より高い窒化アルミニウム(AlN)からなる。
本発明の第3の局面に基づく圧電素子は、基部と、メンブレン部とを備えている。基部は、第1主面と、第2主面とを有している。第2主面は、第1主面とは反対側に位置している。メンブレン部は、複数の層からなる。メンブレン部は、基部の第1主面側に位置して基部に支持されており、第1主面の法線方向から見たときに基部と重なっていない。メンブレン部は、複数の電極層と、第1圧電体層と、第2圧電体層とを含んでいる。複数の電極層は、法線方向において互いに離れて配置されている。第1圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第2圧電体層は、第1圧電体層の基部側とは反対側に配置されている。第2圧電体層は、法線方向において複数の電極層のうちの2つの電極層によって挟まれている。第1圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなる。第2圧電体層は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む窒化アルミニウム(AlN)からなる。
本発明によれば、圧電特性を向上できる。
本発明の実施形態1に係る圧電素子の平面図である。 図1の圧電素子をII-II線矢印方向から見た断面図である。 本発明の実施形態1の第1変形例に係る圧電素子の断面図である。 本発明の実施形態1の第2変形例に係る圧電素子の断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、基部上に中間層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、中間層上にシード層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、シード層上に第1電極層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、第1電極層およびシード層上に第1圧電体層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、第1圧電体層上に第2電極層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、第2電極層および第1圧電体層上に第2圧電体層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、第2圧電体層上に第3電極層を設けた状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、貫通スリットを形成した状態を示す断面図である。 本発明の実施形態1に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。
以下、本発明の各実施形態に係る圧電素子について図面を参照して説明する。以下の各実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態1)
図1は、本発明の実施形態1に係る圧電素子の平面図である。図2は、図1の圧電素子をII-II線矢印方向から見た断面図である。図1および図2に示すように、本発明の実施形態1に係る圧電素子1は、基部10と、メンブレン部20とを備えている。
図2に示すように、基部10は、第1主面11と、第2主面12とを有している。第2主面12は、第1主面11とは反対側に位置している。基部10には、第1主面11から第2主面12を貫通する開口13が形成されている。基部10を構成する材料は特に限定されない。本実施形態において、基部10は、Siで構成されている。
基部10の第1主面11上には、複数の層21が積層されている。メンブレン部20は、複数の層21からなる。メンブレン部20は、基部10の第1主面11側に位置して基部10に支持されており、第1主面11の法線方向から見たときに基部10と重なっていない。すなわち、本実施形態において、メンブレン部20は、第1主面11の法線方向から見て、上記複数の層21のうち開口13と重なっている部分である。複数の層21は、メンブレン部20から、基部10の第1主面11側に延在している。
図2に示すように、メンブレン部20には、第1主面11の法線方向に貫通する貫通スリット22が設けられている。本実施形態において、貫通スリット22は、上端から下端まで幅が略一定である。
本実施形態において、メンブレン部20は、第1圧電体層30と、第2圧電体層40と、複数の電極層50と、中間層60と、シード層70とを含んでいる。すなわち、メンブレン部20を構成する複数の層21は、第1圧電体層30と、第2圧電体層40と、複数の電極層50と、中間層60と、シード層70とを有している。複数の層21は、第1主面11の法線方向に互いに積層されている。
第1圧電体層30は、法線方向において複数の電極層50のうちの2つの電極層51,52によって挟まれている。第1圧電体層30の詳細については後述する。
第2圧電体層40は、法線方向において複数の電極層50のうちの2つの電極層52,53によって挟まれている。第2圧電体層40は、第1圧電体層30の基部10側とは反対側に配置されている。第2圧電体層40の詳細については後述する。
複数の電極層50は、上記法線方向において互いに離れて配置されている。本実施形態において、複数の電極層50は、第1電極層51と、第2電極層52と、第3電極層53とを有している。第1電極層51は、第1圧電体層30の基部10側に位置している。第2電極層52は、第1圧電体層30の基部10側とは反対側であって、第2圧電体層40の基部10側に位置している。第3電極層53は、第2圧電体層40の基部10側とは反対側に位置している。
第1電極層51および第2電極層52の各々は、MoまたはWなどの金属で構成されている。第3電極層53は、Mo、W、AlまたはTiなどの金属で構成されている。複数の電極層50の各々と、隣接する層との間には、TiまたはNiCrなどで構成された密着層が配置されていてもよい。
中間層60は、基部10の第1主面11上に位置している。中間層60は、たとえばSiO2などの誘電体材料で構成されている。
本実施形態において、中間層60は平板状の外形を有しているが、中間層60の外形については特に限定されない。図3は、本発明の実施形態1の第1変形例に係る圧電素子の断面図である。本発明の実施形態1の第1変形例に係る圧電素子1aにおいては、基部10の開口13に面する凹部61aが設けられている。これにより、メンブレン部20aの厚さが、本発明の実施形態1におけるメンブレン部20より薄くなっている。
図4は、本発明の実施形態1の第2変形例に係る圧電素子の断面図である。本発明の実施形態1に第2変形例に係る圧電素子1bにおいては、基部10の開口13に連続する第2開口62bが形成されている。これにより、メンブレン部20bの厚さが、本発明の実施形態1の第1変形例におけるメンブレン部20aよりさらに薄くなっている。また、第2開口62bは、基部10から離れるにしたがって開口幅が狭くなっている。
図2に示すように、本発明の実施形態1におけるシード層70は、中間層60の基部10側とは反対側の面上に位置しており、第1電極層51より基部10側に位置している。本実施形態において、第1電極層51は、シード層の基部10側とは反対側に位置する面上に位置している。
シード層70は、誘電体材料で構成されている。シード層70は、圧電性を有する材料で構成されていてもよい。本実施形態において、シード層70は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなる。ドーパントを含まない窒化アルミニウム(AlN)は、ドーパントを含む窒化アルミニウムと比較して結晶性が良好である。
複数の層21は、第1接続電極80と、第2接続電極90とをさらに有している。第1接続電極80および第2接続電極90の各々は、第3電極層53の基部10側とは反対側から、複数の層21の積層方向に侵入するように延出している。第1接続電極80は、第1電極層51および第3電極層53の各々に電気的に接続している。第2接続電極90は、第2電極層52に電気的に接続している。第1接続電極80および第2接続電極90は、Alなどの金属で構成されている。
以下、第1圧電体層30および第2圧電体層40の構成の詳細について説明する。
本実施形態においては、第1圧電体層30は、窒化アルミニウム(AlN)を主成分として含んでいる。なお、本明細書において、ある層が窒化アルミニウムを「主成分として含んでいる」とは、上記のある層を構成する全成分のうちの窒化アルミニウムの比率を原子濃度%で表したとき、当該比率が70%以上であることを指す。第1圧電体層30は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含んでいる。具体的には、第1圧電体層30は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む窒化アルミニウム(AlN)からなる。より具体的には、第1圧電体層30は、ドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなる。
これにより、第1圧電体層30を構成する材料の圧電定数は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)の圧電定数d33の値である約5pC/Nより大きくなっている。なお、後述するように、第1圧電体層30を構成する材料の圧電定数は、第2圧電体層40を構成する材料の圧電定数より小さい。
本実施形態において、第1圧電体層30を構成する材料におけるSc、AlおよびNの組成比をX1:(1-Y1):1としたとき、X1は0.01以上0.25以下とすることが好ましく、0.05以上0.07以下とすることがより好ましい。Y1は、X1の値と等しくてもよいし、第1圧電体層30の主成分である窒化アルミニウムがSc以外のドーパントを含む場合は、Y1はX1の値より大きく、かつ、1未満であってもよい。上記X1の値が大きくなるほど、窒化アルミニウムの圧電定数は向上するが、結晶性は低下する。ただし、上記Xの値が0.40超になると、X1の値が大きくなるほど圧電定数は低下する。
第1圧電体層30における、第1主面11に略平行に形成される格子面でのX線回折(XRD:X-Ray Diffraction)におけるロッキングカーブの半値幅は、0.5°以上4°以下である。ロッキングカーブの半値幅は、以下のように測定する。まず、XRD装置を用いて、測定対象となる層に対して2θ/ωスキャンを行って特定の格子面における回折ピークを測定する。入射X線と結晶表面となす角がω、入射X線の方向と検出器の方向とのなす角が2θである。そして、上記回折ピークを測定した後、検出器を固定して、ωスキャンを行うことにより得られた回折ピークの半値幅が、ロッキングカーブ半値幅となる。この半値幅は、半値全幅(WHM:Full Width at Half Maximum)である。窒化アルミニウムを主成分とする層の上記半値幅を測定する場合は、(002)方位における回折ピークについてのロッキングカーブ半値幅を測定する。
本実施形態においては、シード層70が不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなるのに対し、第1圧電体層30はドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなるため、第1圧電体層30における上記半値幅は、シード層70における上記半値幅より大きい。
本実施形態においては、第2圧電体層40は、窒化アルミニウム(AlN)を主成分として含んでいる。第2圧電体層40は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含んでいる。具体的には、第2圧電体層40は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む窒化アルミニウム(AlN)からなる。より具体的には、第2圧電体層40は、ドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなる。
第2圧電体層40の組成比は、第1圧電体層30の組成比と異なっている。本実施形態においては、第2圧電体層40は、ドーパントの濃度が第1圧電体層30より高い窒化アルミニウム(AlN)からなる。具体的には、第2圧電体層40は、スカンジウム(Sc)の濃度が第1圧電体層30より高い窒化アルミニウム(AlN)からなる。これにより、第2圧電体層40を構成する材料の圧電定数は、第1圧電体層30を構成する材料の圧電定数より大きい。本実施形態において、第2圧電体層40を構成する材料の圧電定数d33は、たとえば25pC/N超である。
本実施形態において、第2圧電体層40を構成する材料におけるSc、AlおよびNの組成比をX2:(1-Y2):1としたとき、第2圧電体層40におけるX2の値は、第1圧電体層30におけるX2の値より大きい。第2圧電体層40におけるX2の値は、0.40以下とすることが好ましい。
本実施形態において、第1圧電体層30における、第1主面11に略平行に形成される格子面でのX線回折におけるロッキングカーブの半値幅は、第2圧電体層40における半値幅より小さい。第2圧電体層40における半値幅は、第1圧電体層30における半値幅と比較して0.1°以上大きい、または、第1圧電体層30における半値幅の値の10%以上大きい。なお、第2圧電体層40における半値幅と第1圧電体層30における半値幅との差は、2°以下となる、または、第1圧電体30における半値幅の値の200%以下となる。
以下、本発明の実施形態1に係る圧電素子の製造方法について説明する。
図5は、本発明の実施形態1に係る圧電素子の製造方法において、基部上に中間層を設けた状態を示す断面図である。図5に示すように、基部10の第1主面11上に、中間層60を設ける。
図6は、本発明の実施形態1に係る圧電素子の製造方法において、中間層上にシード層を設けた状態を示す断面図である。図6に示すように、中間層60の基部10側とは反対側の面上に、シード層70を成膜する。
図7は、本発明の実施形態1に係る圧電素子の製造方法において、シード層上に第1電極層を設けた状態を示す断面図である。図7に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してRIE(Deep Reactive Ion Etching)をすることで、シード層70の中間層60側とは反対側に、第1電極層51を設ける。
図8は、本発明の実施形態1に係る圧電素子の製造方法において、第1電極層およびシード層上に第1圧電体層を設けた状態を示す断面図である。図8に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してRIEをすることで、第1電極層51のシード層70側とは反対側から第1電極層51を被覆するように第1圧電体層30を設ける。シード層70を積層させた後に第1圧電体層30を積層するため、第1圧電体層30の配向乱れにより、第1圧電体層30の結晶性はシード層70の結晶性より低下する。
図9は、本発明の実施形態1に係る圧電素子の製造方法において、第1圧電体層上に第2電極層を設けた状態を示す断面図である。図9に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してRIEをすることで、第1圧電体層30のシード層70側とは反対側に、第2電極層52を設ける。
図10は、本発明の実施形態1に係る圧電素子の製造方法において、第2電極層および第1圧電体層上に第2圧電体層を設けた状態を示す断面図である。図10に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してRIEをすることで、第2電極層52の第1圧電体層30側とは反対側から第2電極層52を被覆するように第2圧電体層40を設ける。第1圧電体層30を積層させた後に第2圧電体層40を積層するため、第2圧電体層40の配向乱れにより、第2圧電体層40の結晶性は第1圧電体層30の結晶性より低下する。
図11は、本発明の実施形態1に係る圧電素子の製造方法において、第2圧電体層上に第3電極層を設けた状態を示す断面図である。図11に示すように、フォトリソグラフィ法により成膜した後、レジストパターンを形成してRIEをすることで、第2圧電体層40の第1圧電体層30側とは反対側に、第3電極層53を設ける。
図12は、本発明の実施形態1に係る圧電素子の製造方法において、貫通スリットを形成した状態を示す断面図である。図12に示すように、レジストパターンを形成してRIEをすることで、積層された複数の層21に貫通スリット22を形成する。また、貫通スリット22を形成すると同時に、第1接続電極を挿入するための第1の溝80Cおよび第2の溝90Cを形成する。
図13は、本発明の実施形態1に係る圧電素子の製造方法において、接続電極を設けた状態を示す断面図である。図13に示すように、フォトリソグラフィ法によりレジストパターンを形成した後、リフトオフ法により、第1の溝80Cに第1接続電極80を設け、第2の溝90Cに第2接続電極90を設ける。
最後に、基部10の第2主面12にフォトリソグラフィ法によりレジストパターンを形成した後、基部10の第2主面12側から深掘反応性イオンエッチング(DRIE:Deep Reactive Ion Etching)をすることにより、図2に示す開口13を形成する。上記の工程により、図2に示すような本発明の実施形態1に係る圧電素子1が製造される。
上記のように、本発明の実施形態1に係る圧電素子1においては、第1圧電体層30における、第1主面11に略平行に形成される格子面でのX線回折におけるロッキングカーブの半値幅は、第2圧電体層40における半値幅より小さい。第1圧電体層30を構成する材料の圧電定数は、第2圧電体層40を構成する材料の圧電定数より小さい。
これにより、圧電素子1の圧電特性を向上できる。詳細には、基部10に近い位置に配置される第1圧電体層30の結晶性を高めて圧電特性を向上させるとともに、第2圧電体層40の圧電定数を高くすることで、第2圧電体層40の圧電特性の低下を抑制できる。
本実施形態においては、第1圧電体層30は、窒化アルミニウム(AlN)を主成分として含んでいる。
これにより、第1圧電体層30を構成する窒化アルミニウムのc軸が、第1主面11に垂直な方向に自己配向するため、窒化アルミニウムの組成によって、圧電特性を制御することが容易となる。ひいては、圧電素子1のデバイス特性をより向上できる。
本実施形態においては、第2圧電体層40は、窒化アルミニウム(AlN)を主成分として含んでいる。第2圧電体層40の組成比は、第1圧電体層30の組成比と異なっている。
これにより、第1圧電体層30と第2圧電体層40とが、互いに同一の主成分を含んでいる場合においても、第2圧電体層40を構成する材料の圧電定数を、第1圧電体層30を構成する材料の圧電定数より高くすることで、圧電素子1のデバイス特性を向上できる。
本実施形態においては、第2圧電体層40は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含んでいる。
これにより、主成分として窒化アルミニウムを含む第2圧電体層40の圧電定数を向上させることができる。
本実施形態においては、第2圧電体層40は、ドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなる。
これにより、他の元素をドーパントとして含む窒化アルミニウムと比較して圧電定数の大きい窒化アルミニウムで第2圧電体層40を構成することができる。
第1圧電体層30における上記半値幅は、0.5°以上4°以下である。このように第1圧電体層30の結晶性が良好であることで、第2圧電体層40の圧電特性を向上させることができる。
第2圧電体層40における半値幅は、第1圧電体層30における半値幅と比較して0.1°以上大きい、または、第1圧電体層30における半値幅の値の10%以上大きい。
このように第2圧電体層40の結晶性が第1圧電体層30と比較して低い場合であっても、上述のように第2圧電体層40を構成する材料として圧電定数が第1圧電体層30より高いものを採用することで、第2圧電体層40の圧電特性が低下することを抑制することができる。
本実施形態においては、第1圧電体層30は、窒化アルミニウム(AlN)を主成分として含んでいる。第2圧電体層40は、ドーパントの濃度が第1圧電体層30より高い窒化アルミニウム(AlN)からなる。
これにより、圧電素子1の圧電特性を向上できる。詳細には、第1圧電体層30と第2圧電体層40とが互いに同一の主成分を含む材料から構成されている場合であっても、第2圧電体層40の圧電定数を高くすることで、第2圧電体層40の圧電特性の低下を抑制できる。
(実施形態2)
以下、本発明の実施形態2に係る圧電素子について説明する。本発明の実施形態2に係る圧電素子は、第1圧電体層30、第2圧電体層40、および、シード層70の各々を構成する材料が、本発明の実施形態1に係る圧電素子1と異なる。よって、本発明の実施形態1に係る圧電素子1と同様である構成については説明を繰り返さない。図1および図2に示すように、本発明の実施形態2に係る圧電素子2は、本発明の実施形態1に係る圧電素子1と同一の外形を有している。
本発明の実施形態2に係る圧電素子2においては、第1圧電体層30は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなる。これにより、第1圧電体層30の結晶性が良好となり、第1圧電体層30の圧電特性を向上させることができる。
また、本実施形態において、第1圧電体層30は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなり、かつ、第2圧電体層40は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む窒化アルミニウム(AlN)からなる。
これにより、本実施形態においても、圧電素子2の圧電特性を向上できる。詳細には、第1圧電体層30と第2圧電体層40とが互いに同一の主成分を含む材料から構成されている場合であっても、基部10に近い位置に配置される第1圧電体層30の結晶性を高めて圧電特性を向上させるとともに、第2圧電体層40の圧電定数を高くすることで、第2圧電体層40の圧電特性の低下を抑制できる。
本実施形態において、第2圧電体層40は、ドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなるが、Scの含有量は特に限定されない。第2圧電体層40を構成する材料におけるSc、AlおよびNの組成比をX2:(1-Y2):1としたとき、X2は0.01以上0.25以下とすることが好ましく、0.05以上0.07以下とすることが好ましい。
なお、本実施形態において、シード層70は、圧電性を有さない材料で構成されている。
(実施形態3)
以下、本発明の実施形態3に係る圧電素子について説明する。本発明の実施形態3に係る圧電素子は、第1圧電体層30および第2圧電体層40の各々を構成する材料が、本発明の実施形態1に係る圧電素子1と異なる。よって、本発明の実施形態1に係る圧電素子1と同様である構成については説明を繰り返さない。図1および図2に示すように、本発明の実施形態3に係る圧電素子3は、本発明の実施形態1に係る圧電素子1と同一の外形を有している。
本発明の実施形態3に係る圧電素子3においては、第1圧電体層30および第2圧電体層40のいずれもが、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなる。そして、本実施形態においては、第1圧電体層30を構成する窒化アルミニウムの組成比および第2圧電体層40を構成する窒化アルミニウムの組成比が互いに異なっている。これにより、第1圧電体層30と第2圧電体層40とが、互いに同一の主成分を含んでいる場合においても、第2圧電体層40を構成する材料の圧電定数を、第1圧電体層30を構成する材料の圧電定数より高くすることができる。
なお、本実施形態においては、Alターゲットを用いた反応性スパッタリング成膜により、第1圧電体層30および第2圧電体層40を設ける。第1圧電体層30および第2圧電体層40におけるAlNの組成比は、上記反応性スパッタリングにおける背圧、スパッタ圧、ArおよびN2などからなる不活性ガスの流量、ArおよびN2の流量比、成膜温度、および、スパッタ電力などにより、制御することができる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1a,1b,2,3 圧電素子、10 基部、11 第1主面、12 第2主面、13 開口、20,20a,20b メンブレン部、21 複数の層、22 貫通スリット、30 第1圧電体層、40 第2圧電体層、50 複数の電極層、51 第1電極層、52 第2電極層、53 第3電極層、60 中間層、61a 凹部、62b 第2開口、70 シード層、80 第1接続電極、80C 第1の溝、90 第2接続電極、90C 第2の溝。

Claims (8)

  1. 第1主面と、該第1主面とは反対側に位置する第2主面とを有する基部と、
    前記基部の第1主面側に位置して前記基部に支持されており、前記第1主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第1圧電体層と、
    前記第1圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第2圧電体層とを含み、
    前記第1圧電体層における、前記第1主面に略平行に形成される格子面でのX線回折におけるロッキングカーブの半値幅は、前記第2圧電体層における前記半値幅より小さく、
    前記第1圧電体層を構成する材料の圧電定数は、前記第2圧電体層を構成する材料の圧電定数より小さ
    前記第1圧電体層は、窒化アルミニウム(AlN)を主成分として含み、
    前記第2圧電体層は、窒化アルミニウム(AlN)を主成分として含み、
    前記第2圧電体層の組成比は、前記第1圧電体層の組成比と異なる、圧電素子。
  2. 前記第2圧電体層は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む、請求項1記載の圧電素子。
  3. 前記第2圧電体層は、前記ドーパントとしてスカンジウム(Sc)を少なくとも含む窒化アルミニウム(AlN)からなる、請求項に記載の圧電素子。
  4. 前記第1圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなる、請求項から請求項のいずれか1項に記載の圧電素子。
  5. 前記第1圧電体層における前記半値幅は、0.5°以上4°以下である、請求項1から請求項のいずれか1項に記載の圧電素子。
  6. 前記第2圧電体層における前記半値幅は、前記第1圧電体層における前記半値幅と比較して0.1°以上大きい、または、前記第1圧電体層における前記半値幅の値の10%以上大きい、請求項に記載の圧電素子。
  7. 第1主面と、該第1主面とは反対側に位置する第2主面とを有する基部と、
    前記基部の第1主面側に位置して前記基部に支持されており、前記第1主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第1圧電体層と、
    前記第1圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第2圧電体層とを含み、
    前記第1圧電体層は、窒化アルミニウム(AlN)を主成分として含み、
    前記第2圧電体層は、ドーパントの濃度が前記第1圧電体層より高い窒化アルミニウム(AlN)からなる、圧電素子。
  8. 第1主面と、該第1主面とは反対側に位置する第2主面とを有する基部と、
    前記基部の第1主面側に位置して前記基部に支持されており、前記第1主面の法線方向から見たときに前記基部と重なっていない、複数の層からなるメンブレン部とを備え、
    前記メンブレン部は、
    前記法線方向において互いに離れて配置された複数の電極層と、
    前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第1圧電体層と、
    前記第1圧電体層の基部側とは反対側に配置され、前記法線方向において前記複数の電極層のうちの2つの電極層によって挟まれた第2圧電体層とを含み、
    前記第1圧電体層は、不可避不純物以外のドーパントを含まない窒化アルミニウム(AlN)からなり、
    前記第2圧電体層は、スカンジウム(Sc)、ニオブ(Nb)およびマグネシウム(Mg)のうちの少なくとも1つのドーパントを含む窒化アルミニウム(AlN)からなる、圧電素子。
JP2019151741A 2019-08-22 2019-08-22 圧電素子 Active JP7143824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019151741A JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子
US16/907,400 US11605775B2 (en) 2019-08-22 2020-06-22 Piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019151741A JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子

Publications (2)

Publication Number Publication Date
JP2021034494A JP2021034494A (ja) 2021-03-01
JP7143824B2 true JP7143824B2 (ja) 2022-09-29

Family

ID=74646055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019151741A Active JP7143824B2 (ja) 2019-08-22 2019-08-22 圧電素子

Country Status (2)

Country Link
US (1) US11605775B2 (ja)
JP (1) JP7143824B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135178A1 (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 圧電素子、及び圧電素子を用いた共振子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010926A (ja) 2007-05-31 2009-01-15 National Institute Of Advanced Industrial & Technology 圧電体薄膜、圧電体およびそれらの製造方法、ならびに当該圧電体薄膜を用いた圧電体共振子、アクチュエータ素子および物理センサー
JP2011015148A (ja) 2009-07-01 2011-01-20 National Institute Of Advanced Industrial Science & Technology 圧電体薄膜の製造方法および当該製造方法により製造される圧電体薄膜
JP2013128267A (ja) 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2018093108A (ja) 2016-12-06 2018-06-14 ローム株式会社 圧電素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293278A1 (en) * 2011-05-20 2012-11-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising distributed bragg reflector
US9776405B2 (en) * 2014-10-08 2017-10-03 Rohm Co., Ltd. Inkjet apparatus and manufacturing method of inkjet apparatus
US10199565B2 (en) * 2015-08-24 2019-02-05 Rohm Co., Ltd. Device using a piezoelectric element and method for manufacturing the same
US10979023B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.9 GHz c-V2X and DSRC acoustic wave resonator RF filter circuit
JP6846899B2 (ja) * 2016-09-20 2021-03-24 ローム株式会社 インクジェットプリントヘッドおよびその製造方法
JP6894719B2 (ja) 2017-02-21 2021-06-30 新日本無線株式会社 圧電素子
JP6861558B2 (ja) * 2017-03-31 2021-04-21 ローム株式会社 超音波装置
US11152909B2 (en) * 2018-04-19 2021-10-19 Avago Technologies International Sales Pte. Limited Bulk acoustic wave resonators having low atomic weight metal electrodes
US20220040735A1 (en) * 2020-08-06 2022-02-10 Tdk Corporation Dual layer ultrasonic transducer fabrication process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010926A (ja) 2007-05-31 2009-01-15 National Institute Of Advanced Industrial & Technology 圧電体薄膜、圧電体およびそれらの製造方法、ならびに当該圧電体薄膜を用いた圧電体共振子、アクチュエータ素子および物理センサー
JP2011015148A (ja) 2009-07-01 2011-01-20 National Institute Of Advanced Industrial Science & Technology 圧電体薄膜の製造方法および当該製造方法により製造される圧電体薄膜
JP2013128267A (ja) 2011-11-18 2013-06-27 Murata Mfg Co Ltd 圧電薄膜共振子及び圧電薄膜の製造方法
JP2018093108A (ja) 2016-12-06 2018-06-14 ローム株式会社 圧電素子

Also Published As

Publication number Publication date
JP2021034494A (ja) 2021-03-01
US11605775B2 (en) 2023-03-14
US20210057634A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR100489828B1 (ko) Fbar 소자 및 그 제조방법
US9842984B2 (en) Piezoelectric element
US8847470B2 (en) Method for producing piezoelectric thin-film element, piezoelectric thin-film element, and member for piezoelectric thin-film element
JP5932168B2 (ja) 圧電薄膜及びその製造方法、並びに圧電素子
US20110115334A1 (en) Surface acoustic wave element
US9246080B2 (en) Ferroelectric thin film and method for producing same
US11495726B2 (en) Piezoelectric element, and resonator using piezoelectric element
JP7143824B2 (ja) 圧電素子
JP5909656B2 (ja) 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
WO2017002341A1 (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP5040403B2 (ja) 圧電薄膜振動装置及びその製造方法
JP4580766B2 (ja) 薄膜圧電共振器及び薄膜圧電共振器の製造方法
JP3705089B2 (ja) 薄膜圧電素子
Kimura et al. Internal stress effects on the piezoelectric properties of Pb (Zr, Ti) O3 superlattice thin films grown on Si substrates
US8222798B2 (en) Piezoelectric resonator and electrode structure thereof
JP5585389B2 (ja) 弾性波素子及びその製造方法
US20230210010A1 (en) Piezoelectric device
CN113472309A (zh) 压电mems硅谐振器以及电子设备
WO2022096774A1 (en) Mems resonator with high quality factor and its use
JP2020077788A (ja) 圧電体薄膜、その製造方法およびその利用
JP2010080758A (ja) 圧電薄膜の製造方法及び圧電薄膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150