JP7137882B2 - 量子ビットセル及び量子ビット集積回路 - Google Patents

量子ビットセル及び量子ビット集積回路 Download PDF

Info

Publication number
JP7137882B2
JP7137882B2 JP2021514166A JP2021514166A JP7137882B2 JP 7137882 B2 JP7137882 B2 JP 7137882B2 JP 2021514166 A JP2021514166 A JP 2021514166A JP 2021514166 A JP2021514166 A JP 2021514166A JP 7137882 B2 JP7137882 B2 JP 7137882B2
Authority
JP
Japan
Prior art keywords
layer
qubit
spin
oscillation
torque oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021514166A
Other languages
English (en)
Other versions
JPWO2020213596A1 (ja
Inventor
均 久保田
慎吾 田丸
章雄 福島
貴洋 森
貴 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2020213596A1 publication Critical patent/JPWO2020213596A1/ja
Application granted granted Critical
Publication of JP7137882B2 publication Critical patent/JP7137882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、固体素子型量子ビットとスピントルク発振器とが配される量子ビットセル及び前記量子ビットセルが複数配される量子ビット集積回路に関する。
マイクロ波により量子2準位系が制御される固体素子型量子ビットの研究が進められている。
前記固体素子型量子ビットは、一般に100mK以下といった極低温の動作環境を必要とし、クライオスタット等の極低温用の温度管理装置内に配される。
前記マイクロ波は、量子ビットの状態制御のため、前記温度管理装置外に置かれたマイクロ波発生器を供給源とし、前記温度管理装置外から前記温度管理装置内に導入されて目的とする前記固体素子型量子ビットに供給される。
例えば、前記マイクロ波発生器と接続された同軸ケーブルにより前記マイクロ波を前記温度管理装置外から前記温度管理装置内に導入した後、前記温度管理装置内に配されたマルチプレクサ及び高周波伝送路を介して、適宜分配された状態の前記マイクロ波を個々の前記固体素子型量子ビットに伝送することが行われている(非特許文献1参照)。
しかしながら、前記高周波伝送路は、電力供給用の配線と異なり、サイズが大きく、また、前記マイクロ波を伝送するための形状制約を伴うことから、大面積化し易いうえ、製造しにくく、前記固体素子型量子ビットを多数配して構成されるマルチビット集積回路の構築を妨げる要因となる。
また、前記高周波伝送路は、目的とするものとは別の前記固体素子型量子ビットにも影響を与える、いわゆるクロストークを発生させ易く、個々の前記固体素子型量子ビットに対する選択的な動作を妨げる要因ともなる。
前記クロストークの問題については、前記高周波伝送路の伝送先にマイクロマグネットを配し、前記マイクロ波の照射を受けて前記マイクロマグネットが発生させる傾斜磁界により、目的とする前記固体素子型量子ビットに前記マイクロ波を選択的に供給することも行われている(非特許文献2参照)。
しかしながら、前記マイクロマグネットは、数十μmオーダーのサイズを持ち、前記固体素子型量子ビットのサイズと比べて遥かに大きいことから、却って、前記固体素子型量子ビットの集積化に対する妨げとなる。
Bishnu Patra, et al., IEEE J. Solid-State Circuits 53, 309 (2018) M. PIORO-LADRIERE, et al., Nature Physics 4, 776 (2008)
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、集積化させ易い構造の量子ビットセル及び量子ビット集積回路を提供することを課題とする。
前記課題を解決するための手段としては、次の通りである。即ち、
<1> 伝搬距離が1μm以下のマイクロ波を放出可能とされ、最大径が1μm以下とされるスピントルク発振器と、前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子2準位系が制御される固体素子型量子ビットと、
を有することを特徴とする量子ビットセル。
<2> スピントルク発振器が、非磁性金属層と発振層との2層積層構造を有するスピン軌道トルク励起型素子で構成される前記<1>に記載の量子ビットセル。
<3> スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに非励起時の前記発振層における磁化が一の方向を向くように構成されるスピンバルブ型素子で構成される前記<1>に記載の量子ビットセル。
<4> スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに非励起時の前記発振層における磁化が渦状分布とされる磁気渦型素子で構成される前記<1>に記載の量子ビットセル。
<5> 固体素子型量子ビットが、半導体量子ビット素子で構成される前記<1>から<4>のいずれかに記載の量子ビットセル。
<6> 半導体量子ビット素子が、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有する前記<5>に記載の量子ビットセル。
<7> 前記<1>から<6>のいずれかに記載の量子ビットセルが複数配されることを特徴とする量子ビット集積回路。
<8> 隣接する2つの量子ビットセルにおいて、一の前記量子ビットセルにおけるスピントルク発振器と他の前記量子ビットセルにおける固体素子型量子ビットとが、前記スピントルク発振器から放出されるマイクロ波の伝搬距離を超える距離だけ離間して配される前記<7>に記載の量子ビット集積回路。
本発明によれば、従来技術における前記諸問題を解決することができ、集積化させ易い構造の量子ビットセル及び量子ビット集積回路を提供することができる。
スピンバルブ型素子の概要を説明するための説明図である。 第1タイプに係るスピンバルブ型素子の概要を説明するための説明図である。 第2タイプに係るスピンバルブ型素子の概要を説明するための説明図である。 第3タイプに係るスピンバルブ型素子の概要を説明するための説明図である。 磁気渦型素子の概要を説明するための説明図である。 スピン軌道トルク励起型素子の概要を説明するための説明図である。 固体素子型量子ビットの動作状況を説明するための説明図である。 第1実施形態に係る量子ビットセルの概要を説明するための断面図である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(1)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(2)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(3)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(4)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(5)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(6)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(7)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(8)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(9)である。 第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(10)である。 第2実施形態に係る量子ビットセルの概要を説明するための断面図である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(1)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(2)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(3)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(4)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(5)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(6)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(7)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(8)である。 第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(9)である。 測定に用いたパルス状のマイクロ波の概要を説明するための説明図である。 パルス列照射前後のドレイン電流変化を縦軸、パルス長を横軸とした測定結果を示す図である。 実施例におけるスピントルク発振器の層構成を示す模式図である。 素子作製のプロセスを示す模式図(1)である。 素子作製のプロセスを示す模式図(2)である。 素子作製のプロセスを示す模式図(3)である。 素子作製のプロセスを示す模式図(4)である。 素子作製のプロセスを示す模式図(5)である。 素子作製のプロセスを示す模式図(6)である。 素子作製のプロセスを示す模式図(7)である。 素子作製のプロセスを示す模式図(8)である。 素子作製のプロセスを示す模式図(9)である。 R-Hカーブ測定の測定結果を示す図である。 発振スペクトル測定の測定結果を示す図である。 発振層における励起時の歳差運動の軌跡を示す模式図である。 計算対象の概要を示す模式図である。
(量子ビットセル)
本発明の量子ビットセルは、スピントルク発振器と、固体素子型量子ビットとを有する。
<スピントルク発振器>
前記スピントルク発振器は、伝搬距離が1μm以下のマイクロ波を放出可能とされ、最大径が1μm以下とされる。
前記スピントルク発振器としては、このような特徴を有するものであれば、特に制限はなく、例えば、公知のスピンバルブ型素子、磁気渦型素子、スピン軌道トルク励起型素子を挙げることができる。
-スピンバルブ型素子-
前記スピンバルブ型素子は、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに、非励起時の前記発振層における磁化が一の方向を向くように構成される。なお、前記参照層、前記非磁性層及び前記発振層は、各層が果たす機能により分類され、前記参照層、前記非磁性層及び前記発振層の各層が、機能を果たす上で必要な中間層などを含む積層体として構成される場合を含む。
前記スピンバルブ型素子の代表的な構造を図1に示す。なお、図1は、前記スピンバルブ型素子の概要を説明するための説明図である。
図1に示すように、スピンバルブ型素子10は、参照層11上に非磁性層12と発振層13とがこの順で積層された3層積層構造を有する。なお、スピンバルブ型素子10は、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層11と非磁性層12とは、図示と異なり、積層順を逆にして配されていてもよい。
参照層11及び発振層13は、それぞれ磁性材料で形成される磁性層であり、これら2つの磁性層における磁化の相対角(図1中の「θ」参照)により、スピンバルブ型素子10の電気抵抗が変化する。この現象は、磁気抵抗(Magneto-Resistance,MR)効果と呼ばれる。一般的に、参照層11及び発振層13における2つの磁化が並行(相対角が0度)のときに電気抵抗が最小となり、反並行(相対角が180度)のときに電気抵抗が最大となる。
前記3層積層構造の膜は、非磁性層12が金属で形成される場合、巨大磁気抵抗(Giant Magneto-Resistance,GMR)膜に分類され、非磁性層12が絶縁体で形成される場合、磁気トンネル接合(Magnetic Tunnel Junction,MTJ)膜に分類される。
前記巨大磁気抵抗膜として構成する場合、参照層11及び発振層13としては、例えば、鉄(Fe)、ニッケル(Ni)、コバルト(Co)及びこれらの合金並びにホイスラー合金等で形成され、非磁性層12としては、例えば、銅(Cu)、銀(Ag)等で形成される。
また、前記磁気トンネル接合膜として構成する場合、参照層11及び発振層13としては、例えば、CoFe及びこれにボロン(B)を付加したCoFeB合金等で形成され、非磁性層12としては、例えば、酸化マグネシウム(MgO)等で形成される。
参照層11は、厚みを発振層13よりも厚くすること、形成材料に反強磁性体を用いて得られるピン止め効果及び大きな磁気異方性等により、参照層11における磁化が励起時に動かないように構成される。
一方、発振層13は、参照層11よりも厚みが薄く、発振層13における磁化が励起時に動くように構成される。
参照層11に電子流が注入されると、参照層11の磁化と並行なスピンを持つ電子が参照層11の磁化と反並行なスピンを持つ電子よりも増加する。
こうしてスピン偏極した電子流が非磁性層12を通過して発振層13に注入されると、電子のスピンが発振層13の磁化に移行する過程でトルク(Spin Transfer Torque,STT)を及ぼし、発振層13に磁化の歳差運動が励起される。
これにより、参照層11及び発振層13における2つの磁化の相対角、ひいてはスピンバルブ型素子10の電気抵抗が磁化の歳差運動の周波数で変化することとなる。また、スピンバルブ型素子10に直流電流を注入すると、磁化の歳差運動により変化する電気抵抗と注入される直流電流との積で与えられる高周波電圧が発生する。
よって、発振層13の磁化の歳差運動に基づき、スピンバルブ型素子10の周囲に高周波磁場が発生する。
前記量子ビットセルでは、こうした高周波磁場に基づき、スピンバルブ型素子10の周囲に局所的に発生するマイクロ波を前記固体素子型量子ビットの操作に用いる。
スピンバルブ型素子10は、代表的な構造を例示するものであり、磁化の特徴により次の第1タイプ~第3タイプに分類できる。
先ず、第1タイプに係るスピンバルブ型素子を、図2を参照しつつ説明する。なお、図2は第1タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図2に示すように第1タイプに係るスピンバルブ型素子10Aは、参照層11A上に非磁性層12Aと発振層13Aとがこの順で積層された3層積層構造を有する。なお、第1タイプに係るスピンバルブ型素子10Aは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層11Aと非磁性層12とは、図示と異なり、積層順を逆にして配されていてもよい。
第1タイプに係るスピンバルブ型素子10Aでは、発振層13Aの厚みが1nm~3nm程度とされる。
また、第1タイプに係るスピンバルブ型素子10Aでは、非励起時において、参照層11A及び発振層13Aの磁化が層内方向を向くように構成される。
また、形状による磁気異方性を利用するため、一般に前記3層積層構造が楕円柱状となるように加工される。
発振層13Aの磁化は、非励起時で外部磁場、内部異方性磁場等で決まる平衡条件を満たす層内の特定の方向(初期方向)を向いており、参照層11Aに直流電流が注入されると、発振層13Aの磁化が動き、前記平衡条件における前記初期方向の周囲を歳差運動する。
歳差運動の周波数は、発振層13Aの磁化が受けるトータルの有効磁場と発振層13Aの飽和磁化とによって決まる強磁性共鳴の周波数となり、数GHz~数10GHzのマイクロ波領域に属する。
よって、第1タイプに係るスピンバルブ型素子10Aでは、直流電流を注入することにより、歳差運動を励起して周囲にマイクロ波磁界を発生させることができる。
なお、第1タイプに係るスピンバルブ型素子10Aとしては、下記参考文献1を参考として構成することができる。
参考文献1:S. I. Kiselev, et al., Nature 425, 380 (2003)
次に、第2タイプに係るスピンバルブ型素子を、図3を参照しつつ説明する。なお、図3は、第2タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図3に示すように第2タイプに係るスピンバルブ型素子10Bは、参照層11B上に非磁性層12Bと発振層13Bとが、この順で積層された3層積層構造を有する。なお、第2タイプに係るスピンバルブ型素子10Bは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層11Bと非磁性層12Bとは、図示と異なり、積層順を逆にして配されていてもよい。
第2タイプに係るスピンバルブ型素子10Bでは、発振層13Bの厚みが1nm~3nm程度とされ、参照層11Bの厚みが発振層13Bよりも厚く構成される。
第2タイプに係るスピンバルブ型素子10Bでは、非励起時において、参照層11Bの磁化が積層方向を向いており、発振層13Bの磁化が層内方向を向いている。
また、形状による磁気異方性を抑制するため、一般に前記3層積層構造が円柱状となるように加工される。
第2タイプに係るスピンバルブ型素子10Bでは、参照層11Bに直流電流が注入されると、参照層11Bの垂直磁化によってスピン偏極した電子流により、発振層13Bの磁化が層内方向から層内方向と直交する垂直軸に向かって立ち上がるようにトルク(STT)が働く。これにより、発振層13Bの磁化は反磁場が作るトルクを受けて垂直軸の周りを歳差運動するように動く。
歳差運動の周波数は、発振層13Bの磁化が受けるトータルの有効磁場による強磁性共鳴の周波数となるが、発振層13Bが受ける有効磁場の中には、自身による反磁界が含まれており、反磁界の大きさは、発振層13Bの磁化の層内方向からの立ち上がり角度によって変化する。つまり、立ち上がり角度が大きくなるにつれ、反磁界も大きくなる。
この立ち上がり角度は、参照層11Bに注入された直流電流の大きさによって変化するため、第2タイプに係るスピンバルブ型素子10Bにおいても、直流電流の制御により歳差運動の励起強度を制御し、周囲にマイクロ波磁界を発生させることができる。
なお、第2タイプに係るスピンバルブ型素子10Bとしては、下記参考文献2を参考として構成することができる。
参考文献2:D. Houssameddine, et al., Nat. Mater. 6, 447 (2007)
次に、第3タイプに係るスピンバルブ型素子を、図4を参照しつつ説明する。なお、図4は、第3タイプに係るスピンバルブ型素子の概要を説明するための説明図である。
図4に示すように第3タイプに係るスピンバルブ型素子10Cは、参照層11C上に非磁性層12Cと発振層13Cとがこの順で積層された3層積層構造を有する。なお、第3タイプに係るスピンバルブ型素子10Cは、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層11Cと非磁性層12Cとは、図示と異なり、積層順を逆にして配されていてもよい。
第3タイプに係るスピンバルブ型素子10Cでは、発振層13Cの厚みが1nm~3nm程度とされ、参照層11Cの厚みが発振層13Cよりも厚く構成される。
第3タイプに係るスピンバルブ型素子10Cでは、非励起時において、参照層11C及び発振層13Cのそれぞれで磁化が層内方向を向いている。
また、形状による磁気異方性を抑制するため、一般に前記3層積層構造が円柱状とされる。
第3タイプに係るスピンバルブ型素子10Cでは、発振層13Cの表面に垂直な方向(発振層13Cの積層方向)の磁界を印加した条件で、参照層11Cに直流電流が注入されると、第2タイプに係るスピンバルブ型素子10Bと同様、発振層13Cにトルク(STT)が働き、層内方向と直交する垂直軸の周りを歳差運動するように磁化が動く。その際、その軌道の半分では、トルク(STT)が歳差運動のエネルギーを与え、もう半分では、トルク(STT)が歳差運動のエネルギーを奪う形となるが、発振層13Cの磁化が参照層11Cの磁化と並行側に傾いている場合と、発振層13Cの磁化が参照層11Cの磁化と反並行側に傾いている場合とでは、トルク(STT)の大きさが非対称であるため、トータルのエネルギー収支は、歳差運動一周のトータルでゼロとはならず、常に正となり、定常的に歳差運動が励起されることとなる。
これにより、第3タイプに係るスピンバルブ型素子10Cにおいても、直流電流の注入により、発振層13Cの磁化の歳差運動が励起されて周囲にマイクロ波磁界を発生させることができる。
なお、第3タイプに係るスピンバルブ型素子10Cとしては、下記参考文献3を参考として構成することができる。
参考文献3:H. Kubota, et al., Appl. Phys. Express 6, 103003 (2013)
-磁気渦型素子-
前記磁気渦型素子は、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに、非励起時の前記発振層における磁化が渦状分布とされる。なお、前記参照層、前記非磁性層及び前記発振層は、各層が果たす機能により分類され、前記参照層、前記非磁性層及び前記発振層の各層が、機能を果たす上で必要な中間層などを含む積層体として構成される場合を含む。
前記磁気渦型素子は、前記スピンバルブ型素子と共通した構造及び特性を多く有し、以下では、前記スピンバルブ型素子と異なる構造及び特性を中心に説明をする。
前記磁気渦型素子の構造及び特性について図5を参照しつつ説明する。なお、図5は、磁気渦型素子の概要を説明するための説明図である。
図5に示すように磁気渦型素子15は、参照層16上に非磁性層17と発振層18とがこの順で積層された3層積層構造を有する。なお、磁気渦型素子15は、図示しない上部電極及び下部電極により、直流電流が注入可能とされる。また、参照層16と非磁性層17とは、図示と異なり、積層順を逆にして配されていてもよい。
磁気渦型素子15では、発振層18の厚みが3nm~10nm程度とされ、発振層13A~13Cよりも大きく設定される。
また、一般に前記3層積層構造が円柱状とされる。
磁気渦型素子15では、非励起時の発振層18における磁化の向きがスピンバルブ型素子10A~10Cと大きく異なり、非励起時において、発振層18の磁化が渦状分布とされ、磁気渦を形成している。この磁気渦の中心(磁気渦コア)は、非励起時において、発振層18の中心点にある。磁気渦は、発振層18が一様に磁化される際、その縁で生じる減磁界が、縁に沿って磁化が曲がることにより生じる交換相互作用磁場よりも強いときに発現する。
参照層16の磁化は、非励起時において、発振層18と同様に渦状分布(図5参照)とされるもの、面内方向とされるものの両方がある。
磁気渦型素子15では、参照層16に直流電流が注入されると、参照層16の磁化によってスピン偏極した電子流により、発振層18にトルク(STT)が働き、磁気渦コアが発振層18の中心を中心点として、その周囲を回転する。この回転により、発振層18における平均の磁化が回転周波数で変化し、この回転周波数でのマイクロ波磁場が発生する。
磁気渦型素子15では、スピンバルブ型素子10A~10Cと異なり、発振の周波数が、磁気渦コアの回転周波数で決まる。この回転周波数は、スピンバルブ型素子10A~10Cにおける歳差運動に基づくマイクロ波磁界の周波数よりも、一桁ほど低く、数100MHz~2GHz程度とされる。
一方、磁気渦は、構造的に安定であり、また、発振層18が発振層13A~13Cよりも大きな厚みと直径とで構成されることから、熱に対する安定性に優れる利点を有する。また、マイクロ波磁場の発生が磁気渦コアの回転に基づく磁気渦型素子15では、磁化の歳差運動に基づくスピンバルブ型素子10A~10Cよりも、鋭い発振ピークが得られる利点を有する。
なお、磁気渦型素子15としては、下記参考文献4を参考として構成することができる。
参考文献4:V. S. Pribiag, et al., Nat. Phys. 3, 498 (2007)
-スピン軌道トルク励起型素子-
前記スピン軌道トルク励起型素子は、非磁性金属層と発振層との2層積層構造を有する。
前記スピン軌道トルク励起型素子としては、特に制限はなく、公知の素子構造を採用することができる。
前記スピン軌道トルク励起型素子の素子構造を図6に示す。なお、図6は、前記スピン軌道トルク励起型素子の概要を説明するための説明図である。
図6に示すように、スピン軌道トルク励起型素子20は、非磁性金属層21上に発振層22が積層された2層積層構造を有する。なお、非磁性金属層21の両端側に図示しない端部電極が接続され、非磁性金属層21に直流電流が注入可能とされる。
非磁性金属層21としては、白金(Pt)、タンタル(Ta)といった原子数が大きく、その結果、大きなスピン軌道相互作用(Spin Orbit Interaction,SOI)を示す金属により形成される。
非磁性金属層21の厚みとしては、1nm~2nm程度とされる。
また、発振層22としては、前記スピンバルブ型素子における前記発振層と同様に形成される。
非磁性金属層21に直流電流を注入すると、スピン軌道相互作用(SOI)により、層内の電子流の向きと垂直な方向のスピンを持つ2つの電子(アップスピン、ダウンスピン)のうち、同一極性のもの同士が非磁性金属層21の上面側と下面側とに分離して偏在する。
すると、非磁性金属層21上に積層される発振層22に対し、スピン偏極した電子が注入され、発振層22の層内で磁化の歳差運動が励起され、周囲にマイクロ波磁界が発生する。
歳差運動の周波数は、発振層22の磁化が受けるトータルの有効磁場と発振層22の飽和磁化とによって決まる強磁性共鳴の周波数となり、数GHz~数10GHzのマイクロ波領域に属する。
前記スピントルク発振器では、前記スピンバルブ型素子、前記磁気渦型素子、前記スピン軌道トルク励起型素子のいずれの素子構造を有する場合であっても、構成層の積層方向のサイズ及び構成層の層内方向のサイズのそれぞれが、最大でも500nm~1μmであり、前記量子ビットセルの小型化に伴う易集積化に寄与する。なお、前記各サイズは、最小のもので10nm程度とされる。
また、前記スピントルク発振器から放出されるマイクロ波としては、前記発振層における磁化の歳差運動及び前記磁気渦コアの回転に基づき発生するマイクロ波磁場に由来し、その伝搬距離としては、10nm~1μmである。よって、この伝搬距離以下の間隔で前記スピントルク発振器の近傍に前記固体素子型量子ビットを配することで、前記量子ビットセルの小型化に伴う易集積化に寄与する。
また、後述の実施形態とともに説明するが、前記スピントルク発振器の形成プロセスは、従来の半導体製造プロセスと親和性を持ち、製造し易さの観点からも前記量子ビットセルの易集積化に寄与する。
<固体素子型量子ビット>
前記固体素子型量子ビットは、前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子2準位系が制御される。
前記量子2準位系は、2つの独立した量子状態で構成され、前記各量子状態は、|0>状態と|1>状態との2つで1つの量子情報を保持する量子ビットとして表現される。
図7に示すように、2つの前記量子状態間のエネルギー差をΔEとすると、前記固体素子型量子ビットは、ΔEに相当するエネルギーの前記マイクロ波の照射を受けたときに、前記マイクロ波と共鳴(ラビ共鳴)して|0>状態と|1>状態とが重なり、前記マイクロ波の照射時間に応じて、|0>状態と|1>状態とを、それらの中間状態をとりながら反復する、ラビ振動と呼ばれる振動を起こす。
そのため、前記固体素子型量子ビットでは、前記マイクロ波の照射時間を制御することで、前記量子ビットの|0>状態、|1>状態及びこれらの中間状態である重ね合わせ状態を制御することができる。
ΔEとしては、500μeV以下とされ、その多くは0.5μeV~100μeV程度である。このΔEに相当するエネルギーの電磁波の周波数は、100MHz~24GHzである。本明細書において、「マイクロ波」とは、100MHz~24GHzの波長帯に属する電磁波を意味する。
なお、図7は、前記固体素子型量子ビットの動作状況を説明するための説明図である。
前記固体素子型量子ビットとしては、特に制限はなく、例えば、超伝導量子ビット素子、半導体量子ビット素子、カラーセンター型量子ビット素子として分類される各種量子ビット素子等が挙げられる。
前記超伝導量子ビット素子は、超伝導体材料を利用して構成される量子ビット素子であり、例えば、磁束量子ビット素子、トランズモン型などの電荷量子ビット素子、位相量子ビット素子等が挙げられる。
前記半導体量子ビット素子は、半導体材料を利用して構成される量子ビット素子であり、例えば、ゲート定義型量子ビット素子、MOSFET(電界効果トランジスタ)型量子ビット素子、ドナー型量子ビット素子、TFET(トンネル電界効果トランジスタ)型量子ビット素子等が挙げられる。なお、これらの量子ビット素子は、制御される前記量子情報の情報担体に着目して、電荷量子ビット素子とスピン量子ビット素子とに分類され、前記スピン量子ビット素子は、更に、電子スピン量子ビット素子と核スピン量子ビット素子とに分類されて呼称されることがある。
前記カラーセンター型量子ビットは、結晶格子中の点欠陥に対する光応答性で量子ビットが表現される量子ビット素子であり、例えば、ダイヤモンドNVセンター量子ビット素子、SiCシリコン空孔センター量子ビット素子等が挙げられる。
前記固体素子型量子ビットとしては、これらの中でも、従来の半導体製造プロセスとの親和性が高く、製造し易さの観点から前記量子ビットセルの易集積化に寄与する前記半導体量子ビット素子が好ましい。
また、前記半導体量子ビット素子の中でも、前記MOSFET型量子ビット素子及び前記TFET型量子ビット素子、つまり、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有するものが好ましく、更に、前記半導体材料がシリコンとされるものが特に好ましい。このような構造の前記半導体量子ビット素子とすると、従来の半導体製造プロセスで用いられる多くの製造設備を利用することができ、製造し易さの観点から前記量子ビットセルの易集積化に大きく寄与することができる。
[第1実施形態]
次に、本発明の前記量子ビットセルの実施形態を図面を参照しつつ説明する。
先ず、第1実施形態に係る量子ビットセルについて図8を参照しつつ説明する。なお、図8は、第1実施形態に係る量子ビットセルの概要を説明するための断面図である。
図8に示すように、第1実施形態に係る量子ビットセル1は、前記スピントルク発振器としてのスピンバルブ型素子10(図1参照)と、前記固体素子型量子ビットとしての半導体量子ビット素子50とを有する。
半導体量子ビット素子50は、前記ソース部と前記ドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層51の前記チャネル領域上に絶縁酸化膜52を介してゲート電極53が配されるトランジスタ構造を有する。
含半導体層51としては、ソース領域(前記ソース部)とドレイン領域(前記ドレイン部)との間にチャネル領域が形成された半導体層及びソース電極(前記ソース部)とドレイン電極(前記ドレイン部)との間に半導体材料によりチャネル領域が形成された層状構造物として構成することができる。
含半導体層51のゲート電極53が形成される面側は、ゲート電極53を含め絶縁材料(例えば、SiO)で形成される第1コンタクト層101で被覆される。
含半導体層51の前記ソース部は、第1コンタクト層101に対し厚み方向に貫通させて形成される金属電極104と接続され、また、含半導体層51の前記ドレイン部は、第1コンタクト層101に対し厚み方向に貫通させて形成される金属電極103と接続される。
第1コンタクト層101における半導体量子ビット素子50と接する側と反対側の面上には、下部電極110を介してスピンバルブ型素子10が配され、スピンバルブ型素子10上に上部電極111が配される。
下部電極110、スピンバルブ型素子10及び上部電極111は、前記絶縁材料で形成されるとともに第1コンタクト層101上に積層される第2コンタクト層102で被覆される。
下部電極110は、第2コンタクト層102に対し厚み方向に向けて埋設される金属電極107と接続され、また、上部電極111は、第2コンタクト層102に対し厚み方向に向けて埋設される金属電極106と接続される。これにより、スピンバルブ型素子10に対する電気接続が構築可能とされる。
また、第2コンタクト層102には、厚み方向に貫通させて形成される金属電極105が金属電極103と接続されるように配され、また、厚み方向に貫通させて形成される金属電極108が金属電極104と接続されるように配される。これにより、半導体量子ビット素子50に対する電気接続が構築可能とされる。
ここで、半導体量子ビット素子50は、スピンバルブ型素子10から放出される前記マイクロ波の伝搬距離以下の間隔でスピンバルブ型素子10の近傍にされ、前記マイクロ波により量子状態が制御可能とされる。
また、スピンバルブ型素子10のサイズは、最大径で1μm以下とすることができる。
したがって、第1実施形態に係る量子ビットセル1は、狭い領域に作り込むことができ、集積化させ易い構造とされる。
次に、第1実施形態に係る量子ビットセル1の製造プロセスについて、図9(a)~(j)を参照しつつ説明する。なお、図9(a)~(j)は、第1実施形態に係る量子ビットセル1の製造プロセスの概要を説明するための断面図(1)~(10)である。
先ず、図9(a)に示すように、半導体量子ビット素子50(含半導体層51、絶縁酸化膜52及びゲート電極53)、第1コンタクト層101及び金属電極103,104が形成された下地構造物を製造する。この下地構造物は、従来のMOSFET(電界効果トランジスタ)型量子ビット、TFET(トンネル電界効果トランジスタ)型量子ビットの製造方法に準じて製造することができる。
次に、図9(b)に示すように、第1コンタクト層101上に、下部電極形成材料層110’と参照層形成材料層11’と非磁性層形成材料層12’と発振層形成材料層13’とをこの順で積層形成する。
なお、これらの層は、形成材料が金属、絶縁体とされ、蒸着法又はスパッタ法により形成される。ここでは、形成材料が全て金属である場合を想定して説明を続ける。
次に、図9(c)に示すように、第1マスク(不図示)を用いたリソグラフィ加工及びドライエッチング加工によりスピンバルブ型素子10を形成する。
また、図9(d)に示すように、第2マスク(不図示)を用いたリソグラフィ加工及びドライエッチング加工により下部電極110を形成する。
次に、図9(e)に示すように、第1コンタクト層101上に前記絶縁材料を堆積させた後、化学機械研磨(Chemical Mechanical Polishing,CMP)加工によりスピンバルブ型素子10の最上層である発振層13が露出するように第2コンタクト層形成材料層102’を形成する。
次に、図9(f)に示すように、スパッタ法により第2コンタクト層形成材料層102’上に上部電極形成材料層111’を形成する。
また、図9(g)に示すように、第3マスク(不図示)を用いたリソグラフィ加工及びドライエッチング加工により上部電極111を形成する。
次に、図9(h)に示すように、化学気相堆積法(Chemical Vapor Deposition; CVD)により第2コンタクト層形成材料層102’上に同じ前記絶縁材料を堆積させて第2コンタクト層102を形成する。
次に、図9(i)に示すように、第4マスク(不図示)を用いたリソグラフィ加工及びドライエッチング加工により第2コンタクト層102に対しコンタクトホール105’~108’を形成する。
また、図9(j)に示すように、金属めっき法によりコンタクトホール105’~108’に対し金属電極105~108を埋め込み形成する。
また、ゲート電極53に対する電気接続としては、図9(j)における紙面奥方向又は手前方向でスピンバルブ型素子10を避けた位置において、第1コンタクト層101の形成時に金属電極103,104に準じた金属電極を形成し、第2コンタクト層102の形成時に金属電極105~108に準じた金属電極を形成することで構築される。
以上により、第1実施形態に係る量子ビットセル1(図8参照)が形成される。
なお、第1実施形態に係る量子ビットセル1では、スピンバルブ型素子10を有した構成で説明したが、スピンバルブ型素子10に代えて磁気渦型素子15(図5参照)を用いて構成することができ、また、図9(a)~(j)を用いて説明した製造プロセスに準じて形成することができる。
[第2実施形態]
次に、第2実施形態に係る量子ビットセルについて図10を参照しつつ説明する。なお、図10は、第2実施形態に係る量子ビットセルの概要を説明するための断面図である。
図10に示すように、第2実施形態に係る量子ビットセル1’は、前記スピントルク発振器としてのスピン軌道トルク励起型素子20(図6参照)と、前記固体素子型量子ビットとしての半導体量子ビット素子50とを有し、前記スピントルク発振器としてスピンバルブ型素子10に代えてスピン軌道トルク励起型素子20を配する点で、第1実施形態に係る量子ビットセル1と異なる。これ以外の構成は、第1実施形態に係る量子ビットセル1と同様であるため、同一符号で図示するとともに重複した説明を省略する。
ここで、スピン軌道トルク励起型素子20のサイズは、最大径で1μm以下とすることができる。
したがって、第2実施形態に係る量子ビットセル1’は、第1実施形態に係る量子ビットセル1と同様に、狭い領域に作り込むことができ、集積化させ易い構造とされる。
次に、第2実施形態に係る量子ビットセル1’の製造プロセスについて、図11(a)~(i)を参照しつつ説明する。なお、図11(a)~(i)は、第2実施形態に係る量子ビットセル1’の製造プロセスの概要を説明するための断面図(1)~(9)である。
先ず、図11(a)に示すように、半導体量子ビット素子50(含半導体層51、絶縁酸化膜52及びゲート電極53)、第1コンタクト層101及び金属電極103,104が形成された下地構造物を製造する。
次に、図11(b)に示すように、蒸着法又はスパッタ法により第1コンタクト層101上に、非磁性金属層形成材料層21’と発振層形成材料層22’とをこの順で積層形成する。
次に、図11(c)に示すように、第1’マスクを用いたリソグラフィ加工により、発振層形成材料層22’上に発振層加工用レジストFを形成する。
次に、図11(d)に示すように、ドライエッチング加工により発振層22を形成する。
次に、図11(e)に示すように、酸素アッシング処理及びレジスト除去剤(例えば、デュポン社製EKC683やSPM洗浄液(硫酸:過酸化水素=4:1))での薬液処理により発振層加工用レジストFを除去する。なお、図11(c)から図11(e)に示したリソグラフィ加工及びドライエッチング加工は、これらの加工法の代表例を示すものであり、量子ビットセル1,1’についての他の製造工程においても、同様の加工法を適用することができる。
次に、図11(f)に示すように、第2’マスクを用いたリソグラフィ加工及びドライエッチング加工により非磁性金属層21を形成する。
次に、図11(g)に示すように、化学気相堆積法(Chemical Vapor Deposition;CVD)により前記絶縁材料を堆積させ、第1コンタクト層101上に第2コンタクト層102を形成する。
次に、図11(h)に示すように、第3’マスクを用いたリソグラフィ加工及びドライエッチング加工により第2コンタクト層102に対しコンタクトホール105’~108’を形成する。
また、図11(i)に示すように、金属めっき法によりコンタクトホール105’~108’に対し金属電極105~108を埋め込み形成する。
以上により、第2実施形態に係る量子ビットセル1’(図10参照)が形成される。
第1実施形態に係る量子ビットセル1及び第2実施形態に係る量子ビットセル1’の各製造プロセスは、ともに従来の半導体製造プロセスと親和性を持ち、製造し易さの観点からも易集積化に寄与する。
中でも、第2実施形態に係る量子ビットセル1’では、第1実施形態に係る量子ビットセル1よりも製造し易く、より実用的な集積化技術を提示する。
即ち、第2実施形態に係る量子ビットセル1’の製造プロセス(図11(a)~(i))では、マスクを用いた処理が第1’マスク~第3’マスクを用いた3度であるのに対し、第1実施形態に係る量子ビットセル1の製造プロセス(図9(a)~(j))では、マスクを用いた処理が第1マスク~第4マスクを用いた4度であることから、第2実施形態に係る量子ビットセル1’では、第1実施形態に係る量子ビットセル1よりも製造プロセスの工程数を減らすことができるとともにマスク位置の多重調整等による製造プロセス自体の複雑化を避けることができる。
また、第2コンタクト層102に対するコンタクトホール106’,107’の形成について、第2実施形態に係る量子ビットセル1’では、同じ深さで形成できるのに対し、第1実施形態に係る量子ビットセル1では、異なる深さでの形成となる。スピンバルブ型素子10の厚み及び上部電極111の厚みによって深さが大きく異なる場合、コンタクトホール形成の難易度が増すことから、同じ深さでコンタクトホール106’,107’を形成する第2実施形態に係る量子ビットセル1’では、第1実施形態に係る量子ビットセル1よりも製造プロセスを簡単なものとすることができる。
(量子ビット集積回路)
本発明の量子ビット集積回路は、本発明の前記量子ビットセルが複数配されて構成される。
前記量子ビット集積回路では、隣接する2つの前記量子ビットセルにおいて、一の前記量子ビットセルにおける前記スピントルク発振器と他の前記量子ビットセルにおける前記固体素子型量子ビットとが、前記スピントルク発振器から放出される前記マイクロ波の前記伝搬距離を超える距離だけ離間して配されることが好ましい。
即ち、このように構成される場合、隣接する2つの前記量子ビットセルにおけるクロストークを抑制しつつ、前記量子ビット集積回路に複数の前記量子ビットセルを密に配することができる。
なお、上記説明以外の前記量子ビット集積回路の構成としては、本発明の効果を妨げない限り、公知の量子ビット集積回路についての諸構成を適宜採用することができる。
本発明の前記量子ビットセルを構成する、前記固体素子型量子ビット及び前記スピントルク発振器のそれぞれが持つ特性を明らかにするため、これら固体素子型量子ビット及びスピントルク発振器を個別に製造し、特性の測定に供した。以下、具体的に説明する。
体素子型量子ビットセルの製造>
実施例における前記固体素子型量子ビットとして、前記トランジスタ構造を有する前記半導体量子ビット素子を次のように製造した。
先ず、ハンドル用Si層上に、厚み145nmのSiO絶縁層(BOX層)と、厚み50nmのp型不純物が1×1015cm-3程度ドープされたSi製の前記半導体層(前記含半導体層)とが、この順で形成されたSOIウエハを用意した。
次に、このSOIウエハの前記半導体層上に保護酸化膜を厚み5nmで形成した。
次に、電子線リソグラフィーにより、前記保護酸化膜上に厚み200nmの第1レジスト層を形成した。
次に、前記第1レジスト層をマスクとして、5keVの加速エネルギー及び2×1015cm-2のドーズ量で、前記保護酸化膜上からAsを用いたイオン注入を行い、前記半導体層内に前記ソース領域(前記ソース部)を形成した。
次に、酸素アッシング処理により、前記第1レジスト層を除去し、表面をSPM(Sulfuric Acid Peroxide Mixture)洗浄した。SPM洗浄は、洗浄液として、HSOとH を4:1の割合で混合させたものを用い、120℃の温度で洗浄処理を行った。
次に、SPM洗浄された前記保護酸化膜上に厚み200nmの第2レジスト層を形成した。
次に、前記第2レジスト層をマスクとして、5keVの加速エネルギー及び2×1015cm-2のドーズ量で、前記保護酸化膜上からBFを用いたイオン注入を行い、前記半導体層内に前記ドレイン領域(前記ドレイン部)を形成した。
前記ソース領域及び前記ドレイン領域の形成は、これらの領域間のゲート長が60nmとなる条件で行った。
次に、前記ソース領域形成後に行った方法と同様の方法で、前記酸素アッシング処理及び前記SPM洗浄を行い、前記第2レジスト層を除去するとともに、除去後の前記保護酸化膜の表面を清浄化した。
次に、Nガス雰囲気の大気圧下で、1,000℃の温度で1秒間、活性化アニール処理し、前記ソース領域及び前記ドレイン領域中の各不純物物質を活性化させた。
次に、前記保護酸化膜側から、Alを15keVの加速エネルギー及びドーズ量5×1013cm-2でイオン注入するとともに、Nを15keVの加速エネルギー及びドーズ量5×1013cm-2でイオン注入し、前記ソース領域、前記ドレイン領域及びこれら領域の間にチャネル領域を形成可能な前記半導体層の各表層側に、量子ドット形成不純物であるAl及びNを含む量子ドット形成半導体領域を形成した。
次に、Nガス雰囲気の大気圧下で、450℃の温度で60時間、活性化アニール処理し、前記量子ドット形成半導体領域中のAl及びNを活性化させた。
次に、1%濃度の希フッ酸(DHF)を用いて、前記保護酸化膜を除去した。
次に、SC2洗浄液(HClとHの混合液)を用い、80℃の温度条件下で5分間洗浄した。
次に、ALD法により、250℃の温度条件下でHfOを堆積させ、前記量子ドット形成半導体領域上に厚み3.6nmの前記絶縁酸化膜(ゲート絶縁膜)を形成した。なお、この絶縁酸化膜の厚みは、SiO膜換算膜厚(EOT:Equivalent Oxide Thickness)で1.5nmである。
次に、スパッタリング法により、前記絶縁酸化膜上にTaN(厚み10nm)とpoly-Si(厚み50nm)とを積層させた積層構造の電極層を厚み60nmで形成した。
次に、マスクを用いたリソグラフィー加工により、前記絶縁酸化膜及び前記電極層の形状を行い、前記ソース領域及び前記ドレイン領域の各領域上に前記電極層の形成材料からなる前記ソース電極及び前記ドレイン電極を形成し、また、前記チャネル領域上に前記絶縁酸化膜を介して前記電極層の形成材料からなる前記ゲート電極を形成した。
以上により、実施例における前記固体素子型量子ビットとして前記トランジスタ構造を有する前記半導体量子ビット素子を製造した。
体素子型量子ビットの特性の測定>
実施例における前記体素子型量子ビットの特性の測定を次のように行った。
先ず、実施例における前記固体素子型量子ビットの素子形成に用いた前記SOIウエハを割断し、前記固体素子型量子ビットを含む小片を切り出した。
次に、前記小片を素子評価用パッケージ(京セラ社製、C-DIP)上に銀ペーストでマウントし、前記ソース電極、前記ドレイン電極及び前記ゲート電極を、それぞれ前記素子評価用パッケージ側の電極にワイヤボンディングで接続し、測定用試料を形成した。
次に、この測定用試料を冷凍機(オックスフォード・インストゥルメンツ社製、STD TESLATRON 14T SYSTEM GA)内の冷却部に挿入して搭載した。また、前記小片上の数mm離れた前記冷却部内の位置にマイクロ波照射用電線を配置した。
次に、前記素子評価用パッケージ側の前記電極と前記マイクロ波照射用電線とを、前記冷凍機中の配線により外部設置の測定機器群に接続した。
具体的には、前記ドレイン電極及び前記ゲート電極と接続される前記素子評価用パッケージ側の前記各電極に対し、電圧源(横河計測社製、7651 programable DC source)を接続した。また、前記ドレイン電極と接続される前記素子評価用パッケージ側の前記電極に対し、電流を増幅し電圧として出力するアンプ(DL Instruments社製、電流増幅器1211)も接続し、得られる電流は、電圧値としてデジタルマルチメータ(キーサイト・テクノロジ社製、34401A)で測定した。前記マイクロ波照射用電線に対し、マイクロ波発生器(キーサイト・テクノロジ社製、E8257D)を接続した。なお、前記ソース電極と接続される前記素子評価用パッケージ側の前記電極は、接地させている。
前記冷凍機は、外部磁場印加機構を備えており、これにより前記小片に外部磁場が印加可能とされる。
次に、前記冷凍機の温度を1.5Kまで下げた後、0.276Tの外部磁場を印加するとともに、前記ドレイン電極及び前記ゲート電極に対し、前記電圧源を用いて、それぞれ0.33V、-0.36Vの電圧を印加した。この状態で、前記マイクロ波発生器に対し、周波数を9.01MHz、出力電力を-14dBmに設定し、パルス状に整形されたマイクロ波を前記マイクロ波照射用電線から前記小片に照射し、交流磁場を前記体素子型量子ビットに印加した。
なお、ここでの出力電力は、前記マイクロ波発生器の設定値であり、前記マイクロ波照射用電線と前記体素子型量子ビットとの間の距離に応じた電力の減衰があるため、実際に前記体素子型量子ビットに印加される交流磁場の強度と異なる。
また、パルス状のマイクロ波は、図12に示すように、パルス長τの多数のパルスが周期Tで連続的に連なるパルス列として照射した。なお、本測定では、周期Tを2μsとし、パルス長τを最大1μsとした。このような照射方法によれは、パルス長τが前記体素子型量子ビットに対するマイクロ波の照射時間に等しいこととなる。
なお、図12は、測定に用いたパルス状のマイクロ波の概要を説明するための説明図である。
パルス列照射前後のドレイン電流変化を縦軸、パルス長を横軸とした測定結果を図13に示す。
該図13に示されるように、パルス長に依存した電流振動が観測されている。これは量子ビット動作を示すラビ振動であり、|0>と|1>との量子状態が、中間状態を介在して変化していることを示している。
なお、図13に示す測定結果では、背景電流の存在により右肩上がりに電流が変化し、また、量子状態の緩和に伴い振幅が減衰する結果となっている。
ここで、理想的なラビ振動は、次式(1),(2)で表される。
Figure 0007137882000001
ただし、前記式(1),(2)中、Pは、ラビ振動の振動の大きさを示し、ωは、ラビ振動の角周波数を示し、gは、量子ビットとなる電子のg因子を示し、μは、ボーア磁子(物理定数)を示し、h-(エイチバー)は、プランク定数を示し、Bは、前記体素子型量子ビットに印加されている交流磁場強度を示す。なお、g因子は、別の実験から2.3と計算される。
前記式(1),(2)を用いて、図13から観測されるラビ振動Pの周期(0.25μs)から角周波数ωを計算し、交流磁場強度Bを求めると約0.5mTとなる。
よって、図13に示される前記体素子型量子ビットの量子ビット動作は、約0.5mTの交流磁場強度で実現されていることが分かる。
なお、一般的には、0.1mT~数mT程度の交流磁場強度で量子ビット動作を実現することが求められ、実施例における前記体素子型量子ビットの量子ビット動作は、好適な動作特性を有するといえる。
<スピントルク発振器の製造>
実施例における前記スピントルク発振器として、前記スピンバルブ型素子(前記第3タイプ)を次のように製造した。
実施例における前記スピントルク発振器は、図14に示す層構成で製造した。なお、図14は、実施例における前記スピントルク発振器の層構成を示す模式図である。
具体的には、シリコン基板(信越化学社製、熱酸化膜500nm、N型、結晶方位(100))上に、バッファー層35、参照層31、非磁性層32、発振層33、キャップ層36及び保護層37をこの順で形成して製造した。各層の形成は、スパッタリング装置(キヤノンアネルバ社製、C-7100)を用いて、各層の形成材料をターゲットとした高周波マグネトロンスパッタを超高真空(10-6Pa~10-7Pa)下で行うことで実施した。
バッファー層35は、前記シリコン基板側から厚み5nmのTa層、厚み20nmのCu層及び厚み3nmのTa層をこの順で積層して形成した。
参照層31は、バッファー層35側から厚み15nmのPtMn層(反強磁性体層)31a、厚み3nmのCoFe層(強磁性体層)31b、厚み0.8nmのRu層31c及び厚み3nmのCoFeB層(強磁性体層)31dをこの順で積層して形成した。CoFe層(強磁性体層)31b及びCoFeB層(強磁性体層)31dにおける磁化の方向は、ともに層内方向とされ、かつ、一方が他方と逆の層内方向とされる。
非磁性層32は、厚み1nmのMgO層とし、前記磁気トンネル接合(MTJ)膜として形成した。
発振層33は、厚み2nmのFeB層(強磁性体発振層)とし、非磁性層32及びキャップ層36との界面において垂直磁気異方性が誘起されるとともに励起時に磁化が層内方向と直交する垂直軸の周りを歳差運動するように動く層として形成した。
キャップ層36は、厚み1nm未満のMgO層として形成した。
保護層37は、キャップ層36側から厚み7nmのRu層及び厚み5nmのTa層をこの順で積層して形成した。
以上により、実施例における前記スピントルク発振器として、前記シリコン基板上に形成された強磁性トンネル接合(MTJ)型スピントルク発振器30を構成する。
この強磁性トンネル接合(MTJ)型スピントルク発振器30の構成及び形成方法により、図15(a)~(i)に示すプロセスで素子化を行った。なお、図15(a)~(i)は、素子作製のプロセスを示す模式図(1)~(9)である。また、図中、強磁性トンネル接合(MTJ)型スピントルク発振器30及びその形成材料層30’は、図面の簡単化のため、前記シリコン基板から近い順に積層された前記参照層、前記非磁性層及び前記発振層の3層のみをシンボル化して示している。以下、具体的に説明する。
先ず、図15(a)に示すように、強磁性トンネル接合型スピントルク発振器30の形成材料層30’上にレジスト層41aを形成した。
次に、図15(b)に示すように、レジスト層41aをマスクとしたエッチングを行い、形成材料層30’の形状を加工し、強磁性トンネル接合型スピントルク発振器30を形成した。
次に、図15(c)に示すように、SiO層(絶縁層)42をスパッタにより堆積し、強磁性トンネル接合型スピントルク発振器30の周囲をSiO層42で被覆した。
次に、図15(d)に示すように、レジスト層41aをリフトオフにより除去した。
次に、図15(e)に示すように、レジストマスク(不図示)を用いたエッチングにより、SiO層42の一部を除去し、前記参照層の一部が露出された状態とした。
次に、図15(f)に示すように、高周波マグネトロンスパッタ装置を用いたスパッタにより、厚み200nmのAu層を一様に堆積させ、前記発振層上に上部電極43a、前記参照層上に下部電極43bを形成した。
次に、図15(g)に示すように、上部電極43a及び下部電極43b上にレジスト層41bを形成した。
次に、図15(h)に示すように、レジスト層41bをマスクとしたエッチングを行い、上部電極43aの一部を除去し、上部電極43aと下部電極43bとを分離した。
次に、図15(i)に示すように、レジスト層41bをリフトオフにより除去した。
以上により、実施例における前記スピントルク発振器を素子化した。
なお、製造した前記スピントルク発振器における、前記参照層よりも細径とした前記発振層の直径dは、350nmである。
<スピントルク発振器の特性の測定>
実施例における前記スピントルク発振器に対し、下記参考文献5に記載の測定方法により、前記R-Hカーブ測定及び発振スペクトル測定を行った。
参考文献5:S. Tamaru, et al. “Bias field angle dependence of the self-oscillation of spin torque oscillators having a perpendicularly magnetized free layer and in-plane magnetized reference layer.” Applied Physics Express 7.6 (2014): 063005
前記R-Hカーブ測定は、前記スピントルク発振器を構成する前記発振層の積層方向と同一方向のバイアス磁界Hを印加して行った。前記R-Hカーブ測定の測定結果を図16に示す。
図16に示すように、磁気抵抗RACは、バイアス磁界Hの磁界強度が-0.3mTの時に最も大きく、この時、最も小さな磁気抵抗RAC(12.65Ω)との差は、1.5Ωであった。
この結果から、前記スピントルク発振器のMR比は24%であると見積もられる。
前記発振スペクトル測定は、バイアス磁界Hの磁界強度を490.56mT、バイアス電圧Vを-225mVとし、また、バイアス磁界Hの印加方向を前記スピントルク発振器を構成する前記発振層の面とのなす角が78°となる方向として行った。前記発振スペクトル測定の測定結果を図17に示す。
図17に示すように、前記スピントルク発振器の発振スペクトルは、9.01MHz付近にピークを持ち、前記スピントルク発振器の発振周波数は、9.0077GHzであった。
この発振周波数は、実施例における前記体素子型量子ビットの動作検証時に用いた前記マイクロ波発生器の周波数(9.01GHz)に等しく、前記体素子型量子ビットの動作に適用することができる。
実施例における前記体素子型量子ビットの動作は、約0.5mTの磁場強度下で確認されている。
そこで、前記発振周波数の特性に加え、前記スピントルク発振器が前記体素子型量子ビットに印加可能な磁場強度とこれらの間の距離との関係を計算した。
先ず、前記スピントルク発振器を構成する前記発振層における励起時の歳差運動の角度θpは、図18に示す歳差運動の軌跡で描かれる錐体の頂角を2θpとして、46°と計算される。なお、この歳差運動の角度θpは、下記参考文献6における式(2)~(4)に基づき、前記MR比(24%)を用いて計算した。なお、図18は、前記発振層における励起時の歳差運動の軌跡を示す模式図である。
参考文献6:B. Wang, et al. "Diameter dependence of emission power in MgO-based nano-pillar spin-torque oscillators." Applied Physics Letters 108.25 (2016): 253502.
次に、得られたθに基づき、図19に示す前記発振層の磁化Mが周囲に発生させるマイクロ波磁界が、前記発振層の直上に距離r離れた位置に及ぼす磁場強度を計算した。なお、この計算は、前記発振層の厚みtを2nmとし、前記発振層の直径dを350nmとし、前記発振層の飽和磁束密度BをVSM測定から見積もられた値の1.8Tとし、磁場強度に関する公知の算定式に基づき行った。なお、図19は、計算対象の概要を示す模式図である。
その結果、距離rを305nmとした位置で磁場強度が0.5mT(rms)の直流磁界が作用する計算結果が得られた。
つまり、実施例における前記スピントルク発振器を前記固体素子型量子ビットから305nm程度の間隔で配することで、前記スピントルク発振器は、前記体素子型量子ビットを動作させることができる。
前記R-Hカーブ測定及び前記発振スペクトル測定の各測定は、室温環境下で行っている。そのため、前記固体素子型量子ビットの動作温度(低温環境)における前記スピントルク発振器の特性について、更に検討する。
前記スピントルク発振器における前記発振層の形成材料である強磁性体FeBは、前記発振層の形成材料としてより一般的なCoFeBと非常に近い磁気特性及び同じBCC結晶構造を持っている。CoFeBのキュリー温度は、750K~900Kと非常に高い温度であり、また、その飽和磁化は、温度低下とともに徐々に上昇する(下記参考文献7参照)。従って、FeBの飽和磁化もCoFeBと同様の温度依存性を示すものと考えられる。また、前記強磁性トンネル接合(MTJ)型スピントルク発振器における前記MR比も、温度低下とともに上昇する(下記参考文献8,9参照)。スピン偏極率は、前記MR比に比例することから、前記スピン偏極率も、前記MR比と同様の温度依存性を示すと考えられる。
前記スピントルク発振器に注入される電流の大きさが一定であるとすると、低温環境下では、前記スピン偏極率の上昇とともに前記スピントルク発振器が大振幅で発振し、また、前記飽和磁化も上昇するので、これらの相乗効果により、前記スピントルク発振器は、より大きな交流磁界を発生させることが想定される。
前記スピントルク発振器における前記発振周波数は、前記発振層が感じるトータルの実効磁界によって決まる。異方性磁界は、一般に低温で増加することから(下記参考文献7参照)、低温環境下においては、前記スピントルク発振器の発振周波数が上昇することが想定される。ただし、前記異方性磁界は、トータルの実効磁界の中の一つに過ぎないため、他の磁界(例えば外部印加磁界)を調整することにより補償可能である。
前記スピントルク発振器の発振特性において最も顕著な温度依存性を示すのはスペクトル線幅であり、温度低下とともに減少する。これは、前記発振層が感じる熱擾乱磁界が減少するためであり、むしろ、低温環境下で前記スピントルク発振器を前記固体素子型量子ビットの操作に用いる観点からは、非常に好ましい特性といえる。
以上から、実施例における前記スピントルク発振器は、必要に応じて前記外部印加磁界での調整を行うことで、低温環境下でも、前記固体素子型量子ビットの操作に用いることができる。
参考文献7:K.-M. Lee et al., AIP Advances 7, 065107 (2017)
参考文献8:S. Yuasa et al., J. Phys. Soc. Jpn. 77, 031001 (2008)
参考文献9:S. G. Wang et al., Phys. Rev. B, 78, 180411 (2008)
なお、実施例における前記スピントルク発振器は、前記強磁性トンネル接合(MTJ)型スピントルク発振器として構成されるが、他のタイプの前記スピントルク発振器においても、同様の(低温)動作が可能と考えられる。
即ち、前記スピントルク発振器は、そのタイプに応じて、周波数、出力、発振閾値電流などの各種発振特性に差異がみられるものの、下記参考文献10~13を通じて理解されるように、およそ、前記飽和磁化、前記異方性磁界、前記スピン偏極率等の各種磁気特性が、前述の温度依存性と整合した挙動を示すことから、実施例における前記スピントルク発振器と同様に考えることができる。
参考文献10:M. L. Schneider et al., Phys. Rev. B 80, 144412 (2009)
参考文献11:J. F. Sierra et al., Appl. Phys. Lett. 101, 062407 (2012)
参考文献12:P. Bortolotti et al., Appl. Phys. Lett. 100, 042408 (2012)
参考文献13:R. H. Liu et al., Phys. Rev. Lett. 110, 147601 (2013)
なお、本実施例では、個々の特性を明らかにするため、前記固体素子型量子ビットと前記スピントルク発振器とを別々に製造しているが、図11(a)~(i)に示す例のように、これらを一体に形成して本発明に係る前記量子ビットセルを製造することができる。
1,1’ 量子ビットセル
10,10A,10B,10C スピンバルブ型素子
11,11A,11B,11C,16,31 参照層
11’ 参照層形成材料層
12,12A,12B,12C,17,32 非磁性層
12’ 非磁性層形成材料層
13,13A,13B,13C,18,22,33 発振層
13’22’ 発振層形成材料層
15 磁気渦型素子
20 スピン軌道トルク励起型素子
21 非磁性金属層
21’ 非磁性金属層形成材料層
30 強磁性トンネル接合(MTJ)型スピントルク発振器
30’ 形成材料層
31a PtMn層
31b CoFe層
31c Ru層
31d CoFeB層
34 シリコン基板
35 バッファー層
36 キャップ層
37 保護層
41a,b レジスト層
42 SiO
43a 上部電極
43b 下部電極
50 半導体量子ビット素子
51 含半導体層
52 絶縁酸化膜
53 ゲート電極
101 第1コンタクト層
102 第2コンタクト層
102’ 第2コンタクト層形成材料層
103,104,105,106,107,108 金属電極
105’,106’,107’,108’ コンタクトホール
110 下部電極
110’ 下部電極形成材料層
111 上部電極
111’ 上部電極形成材料層
発振層形成用レジスト

Claims (8)

  1. 伝搬距離が1μm以下のマイクロ波を放出可能とされ、最大径が1μm以下とされるスピントルク発振器と、
    前記伝搬距離以下の間隔で前記スピントルク発振器の近傍に配され、前記マイクロ波により量子2準位系が制御される固体素子型量子ビットと、
    を有することを特徴とする量子ビットセル。
  2. スピントルク発振器が、非磁性金属層と発振層との2層積層構造を有するスピン軌道トルク励起型素子で構成される請求項1に記載の量子ビットセル。
  3. スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに非励起時の前記発振層における磁化が一の方向を向くように構成されるスピンバルブ型素子で構成される請求項1に記載の量子ビットセル。
  4. スピントルク発振器が、参照層及び非磁性層の積層体と前記積層体上に積層される発振層とで構成される3層積層構造を有するとともに非励起時の前記発振層における磁化が渦状分布とされる磁気渦型素子で構成される請求項1に記載の量子ビットセル。
  5. 固体素子型量子ビットが、半導体量子ビット素子で構成される請求項1から4のいずれかに記載の量子ビットセル。
  6. 半導体量子ビット素子が、ソース部とドレイン部との間に半導体材料で構成されるチャネル領域が形成される含半導体層上に絶縁酸化膜を介してゲート電極が配されるトランジスタ構造を有する請求項5に記載の量子ビットセル。
  7. 請求項1から6のいずれかに記載の量子ビットセルが複数配されることを特徴とする量子ビット集積回路。
  8. 隣接する2つの量子ビットセルにおいて、一の前記量子ビットセルにおけるスピントルク発振器と他の前記量子ビットセルにおける固体素子型量子ビットとが、前記スピントルク発振器から放出されるマイクロ波の伝搬距離を超える距離だけ離間して配される請求項7に記載の量子ビット集積回路。
JP2021514166A 2019-04-15 2020-04-14 量子ビットセル及び量子ビット集積回路 Active JP7137882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019076914 2019-04-15
JP2019076914 2019-04-15
PCT/JP2020/016392 WO2020213596A1 (ja) 2019-04-15 2020-04-14 量子ビットセル及び量子ビット集積回路

Publications (2)

Publication Number Publication Date
JPWO2020213596A1 JPWO2020213596A1 (ja) 2021-12-02
JP7137882B2 true JP7137882B2 (ja) 2022-09-15

Family

ID=72837836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021514166A Active JP7137882B2 (ja) 2019-04-15 2020-04-14 量子ビットセル及び量子ビット集積回路

Country Status (3)

Country Link
US (1) US20220222564A1 (ja)
JP (1) JP7137882B2 (ja)
WO (1) WO2020213596A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053039A1 (ja) * 2022-09-08 2024-03-14 株式会社日立製作所 量子ビットアレイおよび量子ビットの制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049009A (ja) 2005-08-11 2007-02-22 Nippon Telegr & Teleph Corp <Ntt> 量子ビット装置及び量子ビットの制御方法
JP2014216596A (ja) 2013-04-30 2014-11-17 日本電信電話株式会社 量子ビットの構成方法
JP2017117884A (ja) 2015-12-22 2017-06-29 国立研究開発法人産業技術総合研究所 スピントルク型マイクロ波発振器
US20180330266A1 (en) 2015-11-27 2018-11-15 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049009A (ja) 2005-08-11 2007-02-22 Nippon Telegr & Teleph Corp <Ntt> 量子ビット装置及び量子ビットの制御方法
JP2014216596A (ja) 2013-04-30 2014-11-17 日本電信電話株式会社 量子ビットの構成方法
US20180330266A1 (en) 2015-11-27 2018-11-15 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins
JP2017117884A (ja) 2015-12-22 2017-06-29 国立研究開発法人産業技術総合研究所 スピントルク型マイクロ波発振器

Also Published As

Publication number Publication date
JPWO2020213596A1 (ja) 2021-12-02
US20220222564A1 (en) 2022-07-14
WO2020213596A1 (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
JP6719515B2 (ja) スピン−軌道トルク磁気素子
US20180301266A1 (en) Magnetic structures having dusting layer
EP3143649B1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic device applications
JP4633689B2 (ja) マイクロ波発振素子及びその製造方法、並びに該マイクロ波発振素子を備えたマイクロ波発振装置
JP5071908B2 (ja) ナノ構造体を有する磁気及び電気エネルギーの相互変換素子
RU2367057C2 (ru) Способ формирования структур магнитных туннельных переходов для магниторезистивной магнитной памяти произвольного доступа и структура магнитного туннельного перехода для магниторезистивной магнитной памяти произвольного доступа (варианты)
JP2020088388A (ja) ホウ素非含有自由層のためのハイブリッド酸化物/金属キャップ層。
JP2010205975A (ja) 磁性膜を用いた信号処理デバイスおよび信号処理方法
JPWO2010134435A1 (ja) 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
CN106252503A (zh) 基于反铁磁材料的超高频自旋微波振荡器
JP5219046B2 (ja) マイクロ波発振素子及びマイクロ波発振装置
US20220173307A1 (en) Topological Insulator/Normal Metal Bilayers as Spin Hall Materials for Spin Orbit Torque Devices, and Methods of Fabrication of Same
JP2010225835A (ja) スピントランジスタ及び論理回路装置
JP7137882B2 (ja) 量子ビットセル及び量子ビット集積回路
Locatelli et al. Basic spintronic transport phenomena
Blamire et al. Nanopillar junctions
Kent et al. Magnetization dynamics
Kato et al. Spin phase protection in interference of electron spin waves in lightly hydrogenated graphene
Surampalli et al. Voltage Controlled Interlayer Exchange Coupling and Magnetic Anisotropy Effects in Perpendicular Magnetic Heterostructures
Chopra A technical note on magnetic tunneling junctions, their types, structures and significance in spintronics
Fan Unidirectional Magnetoresistive Behaviors: Materials, Characterization, and Prospects
Nonnig Magnetotransport in bismuth/cobalt multilayers: rationalizing spin-orbit proximity effect
Safi Tailoring charge to spin conversion in novel materials for efficient spintronics
JP2016189375A (ja) 磁気抵抗効果素子
Moorsom Electron transfer and spin injection in C60-ferromagnetic composites

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7137882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150