JP7125208B2 - NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD - Google Patents

NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD Download PDF

Info

Publication number
JP7125208B2
JP7125208B2 JP2018148756A JP2018148756A JP7125208B2 JP 7125208 B2 JP7125208 B2 JP 7125208B2 JP 2018148756 A JP2018148756 A JP 2018148756A JP 2018148756 A JP2018148756 A JP 2018148756A JP 7125208 B2 JP7125208 B2 JP 7125208B2
Authority
JP
Japan
Prior art keywords
information
circuit
closed circuit
noise
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018148756A
Other languages
Japanese (ja)
Other versions
JP2020024574A (en
Inventor
康夫 松原
勝次 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2018148756A priority Critical patent/JP7125208B2/en
Publication of JP2020024574A publication Critical patent/JP2020024574A/en
Application granted granted Critical
Publication of JP7125208B2 publication Critical patent/JP7125208B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ノイズ解析装置及びノイズ解析方法に関する。 The present invention relates to a noise analysis device and a noise analysis method.

近年、電子機器の基板設計において、パワー・インテグリティ(PI)解析を行い、ノイズの発生を十分に抑えた基板構成とすることは、非常に重要な事項となっている。特に、電子機器の多機能化に伴って回路規模が増大する傾向にあると共に、消費電力の増大により適切な電源供給の設計は難しい作業になってきている。 2. Description of the Related Art In recent years, in board design for electronic equipment, it has become very important to perform power integrity (PI) analysis and to design a board configuration that sufficiently suppresses noise generation. In particular, as electronic devices become more multi-functional, the circuit scale tends to increase, and power consumption increases, making designing an appropriate power supply a difficult task.

引用文献1では、高速解析しつつ、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することのできる不要輻射解析方法を提案している。 In Cited Document 1, the effects of decoupling due to resistance, capacitance, and inductance of the power supply and ground are reflected in the power supply current calculation while performing high-speed analysis, so that unnecessary radiation of LSI can be evaluated in a realistic time on simulation. We propose a method of analysis of unwanted radiation that can

特開2002-164434号公報JP-A-2002-164434

DCDCコンバータのノイズ解析を高精度に実施するためには、例えば、回路シミュレーション解析ツールと、電磁界シミュレーション解析ツールを連携して解析することが考えられる。しかし、回路シミュレーション解析ツールにおいて、解析に必要な部品のデータ(例えばSPICE形式のデータ)が入手しにくい。また、入手できたとしても精度が悪く、正しい解析ができないことがあった。 In order to perform noise analysis of a DCDC converter with high precision, for example, it is conceivable to perform analysis in cooperation with a circuit simulation analysis tool and an electromagnetic field simulation analysis tool. However, in circuit simulation analysis tools, it is difficult to obtain component data (for example, data in SPICE format) necessary for analysis. Moreover, even if it is possible to obtain it, the accuracy is poor and correct analysis may not be possible.

また、電磁界シミュレーション解析ツールにおいて、効率良く解析を行うためにプリント基板などをモデリングすることが難しく、計算量が膨大となり、短時間で解析を行うことができなかった。このため例えば、DCDCコンバータでは、スイッチング回路の動作状態が短い周期で変化するので、この動作を再現して逐次解析することは困難であった。 In addition, in the electromagnetic field simulation analysis tool, it is difficult to model the printed circuit board and the like in order to perform the analysis efficiently. For this reason, for example, in a DCDC converter, since the operating state of the switching circuit changes in a short cycle, it has been difficult to reproduce and sequentially analyze this operation.

そこで、本発明の目的は、DCDCコンバータのノイズの解析を簡易に行うことが可能な技術を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a technique capable of easily analyzing noise in a DCDC converter.

上記課題を解決するため、本発明のノイズ解析装置は、
解析対象とする装置の回路情報を取得する情報取得部と、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
を備える。
In order to solve the above problems, the noise analysis device of the present invention includes:
an information acquisition unit that acquires circuit information of a device to be analyzed;
a closed circuit extraction unit that extracts information on a closed circuit including switching elements from the circuit information;
a replacing unit that converts the information of the closed circuit into equivalent closed circuit information by replacing the information of the switching element among the information of the closed circuit with information of the equivalent circuit;
an observation point setting unit that sets an observation point based on the equivalent closed circuit information;
a noise analysis unit that calculates the amount of noise when the circuit indicated by the equivalent closed circuit information is observed at the observation point;
Prepare.

前記解析対象とする装置は、DCDCコンバータであってもよい。 The device to be analyzed may be a DCDC converter.

前記ノイズ解析装置は、前記閉回路抽出部が、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。
In the noise analysis device, the closed circuit extracting unit uses the closed circuit as a first closed circuit, and extracts information on a second closed circuit that is a closed circuit that includes the switching element and is different from the first closed circuit. extract from the information,
wherein the replacing unit replaces the information on the switching element with the information on the equivalent circuit in the composite circuit information obtained by adding the information on the second closed circuit in addition to the information on the first closed circuit, thereby obtaining the composite circuit information may be used as the equivalent closed circuit information.

前記ノイズ解析装置は、前記置換部が、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出してもよい。
In the noise analysis device, the replacement unit replaces the switching element with a current source as the equivalent circuit,
The noise analysis unit may calculate the amount of noise using data obtained by actually measuring the current flowing through the switching element in advance as data of the current supplied from the current source.

前記ノイズ解析装置は、前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出してもよい。 In the noise analysis device, the noise analysis unit may calculate the amount of noise with respect to information obtained by adding information of components other than the circuit of the device to be analyzed to the equivalent closed circuit information.

前記ノイズ解析装置は、前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。
In the noise analysis device, the device to be analyzed includes an integrated circuit including the switching element,
The closed circuit extraction unit may extract a closed circuit including the integrated circuit from the circuit information.

前記ノイズ解析装置は、前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出してもよい。 In the noise analysis device, the noise analysis unit may calculate the amount of noise with respect to information obtained by adding information about noise entering from outside the device to be analyzed to the equivalent closed circuit information.

上記課題を解決するため、本発明のノイズ解析方法は、
解析対象とする装置の回路情報を取得する情報取得ステップと、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出ステップと、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換ステップと、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定ステップと、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析ステップと、
をコンピュータが実行する。
In order to solve the above problems, the noise analysis method of the present invention includes:
an information acquisition step of acquiring circuit information of a device to be analyzed;
a closed circuit extraction step of extracting information on a closed circuit including switching elements from the circuit information;
A replacing step of replacing the information of the switching element among the information of the closed circuit with the information of the equivalent circuit to make the information of the closed circuit equivalent closed circuit information;
an observation point setting step of setting an observation point based on the equivalent closed circuit information;
a noise analysis step of calculating a noise amount when the circuit indicated by the equivalent closed circuit information is observed at the observation point;
is executed by the computer.

前記ノイズ解析方法において、前記解析対象とする装置は、DCDCコンバータであってもよい。 In the noise analysis method, the device to be analyzed may be a DCDC converter.

前記ノイズ解析方法は、前記閉回路抽出ステップで、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換ステップで、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。
In the noise analysis method, in the closed circuit extraction step, the closed circuit is defined as a first closed circuit, and information on a second closed circuit that includes the switching element and is different from the first closed circuit is obtained from the circuit. extract from the information,
In the replacing step, out of the composite circuit information obtained by adding the information about the second closed circuit in addition to the information about the first closed circuit, by replacing the information about the switching element with the information about the equivalent circuit, the composite circuit information may be used as the equivalent closed circuit information.

前記ノイズ解析方法は、前記置換ステップで、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。
In the noise analysis method, in the replacement step, the switching element is replaced with a current source as the equivalent circuit;
The amount of noise may be calculated in the noise analysis step using data obtained by actually measuring the current flowing through the switching element in advance as the data of the current supplied from the current source.

前記ノイズ解析方法は、前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。 In the noise analysis method, the noise amount may be calculated in the noise analysis step for information obtained by adding information on components other than the circuit of the device to be analyzed to the equivalent closed circuit information.

前記ノイズ解析方法は、前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出ステップで、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。
In the noise analysis method, the device to be analyzed includes an integrated circuit including the switching element,
In the closed circuit extraction step, a closed circuit including the integrated circuit may be extracted from the circuit information.

前記ノイズ解析方法は、前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。 In the noise analysis method, the noise amount may be calculated in the noise analysis step for information obtained by adding information about noise entering from outside the apparatus to be analyzed to the equivalent closed circuit information.

上記課題を解決するため、本発明は、前記ノイズ解析方法の各ステップをコンピュータに実行させるためのノイズ解析プログラムであってもよい。また、本発明は、前記ノイズ解析プログラムをコンピュータが読取可能に記憶した記憶媒体であってもよい。 In order to solve the above problems, the present invention may also be a noise analysis program for causing a computer to execute each step of the noise analysis method. The present invention may also be a storage medium storing the noise analysis program in a computer-readable manner.

本発明によれば、DCDCコンバータのノイズの解析を簡易に行うことが可能な技術を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the technique which can analyze the noise of a DCDC converter simply can be provided.

ノイズ解析装置の構成を示す図である。It is a figure which shows the structure of a noise-analysis apparatus. ノイズ解析装置のハードウェア構成を示す図である。It is a figure which shows the hardware constitutions of a noise-analysis apparatus. 本実施形態に係るノイズ解析方法の一例を示す図である。It is a figure which shows an example of the noise analysis method which concerns on this embodiment. 入力された回路情報の一例を示す図である。It is a figure which shows an example of the input circuit information. 抽出した閉回路情報の一例を示す図である。It is a figure which shows an example of the closed circuit information which was extracted. DCDCコンバータの一例を示す図である。It is a figure which shows an example of a DCDC converter. 等価回路に置換した等価閉回路を示す図である。It is a figure which shows the equivalent closed circuit replaced by the equivalent circuit. 等価閉回路に観測点を設定した例を示す図である。It is a figure which shows the example which set the observation point to the equivalent closed circuit. ノイズ解析装置が算出したZパラメータを示す図A diagram showing the Z parameter calculated by the noise analyzer ノイズ解析装置が算出した近傍界ノイズ分布を示す図である。It is a figure which shows near-field noise distribution which the noise-analysis apparatus calculated. Zパラメータと、その許容値を示す図Diagram showing Z parameter and its allowable value スイッチング回路に集積回路を用いた例を示す図である。It is a figure which shows the example which used the integrated circuit for the switching circuit. 置換後の等価閉回路を示す図である。It is a figure which shows the equivalent closed circuit after replacement. 昇圧型のDCDCコンバータを用いた例を示す図である。FIG. 3 is a diagram showing an example using a step-up DCDC converter; 等価回路に置換した等価閉回路を示す図である。It is a figure which shows the equivalent closed circuit replaced by the equivalent circuit. スイッチング回路にLSIを用いた例を示す図である。It is a figure which shows the example which used LSI for a switching circuit. 置換後の等価閉回路を示す図である。It is a figure which shows the equivalent closed circuit after replacement. 第一閉回路に加え、第二閉回路を抽出した例を示す図である。It is a figure which shows the example which extracted the 2nd closed circuit in addition to the 1st closed circuit. 置換した等価閉回路を示す図である。It is a figure which shows the replaced equivalent closed circuit. 変形例2に係るノイズ解析方法を示す図である。FIG. 11 is a diagram showing a noise analysis method according to Modification 2; 変形例3に係るノイズ解析方法を示す図である。FIG. 11 is a diagram showing a noise analysis method according to Modification 3;

〈第一実施形態〉
以下、本発明の実施の形態について説明する。図1は、ノイズ解析装置10の構成を示す図である。このノイズ解析装置10は、DCDCコンバータ20の回路情報を取得し、この回路情報からスイッチング回路を抽出し、このスイッチング回路のスイッチング素子を等価回路に置き換えてノイズ解析を行う。これにより、ノイズ解析装置10は、DCD
Cコンバータ20から発生するノイズのシミュレーションを短時間で行えるようにするもである。
〈装置構成〉
ノイズ解析装置10は、図1に示すように、情報取得部11、閉回路抽出部12、置換部13、観測点設定部14、ノイズ解析部15を備えている。
<First embodiment>
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below. FIG. 1 is a diagram showing the configuration of a noise analysis device 10. As shown in FIG. This noise analysis apparatus 10 acquires circuit information of the DCDC converter 20, extracts a switching circuit from this circuit information, replaces the switching elements of this switching circuit with an equivalent circuit, and performs noise analysis. As a result, the noise analysis device 10 uses the DCD
The purpose is to enable simulation of noise generated from the C converter 20 in a short period of time.
<Device configuration>
The noise analysis device 10 includes an information acquisition unit 11, a closed circuit extraction unit 12, a substitution unit 13, an observation point setting unit 14, and a noise analysis unit 15, as shown in FIG.

情報取得部11は、解析対象とする電子機器の少なくともDCDCコンバータ20の回路情報を取得する。ここで回路情報は、DCDCコンバータ20の回路を示す情報であり、当該回路を構成する部品の形状や仕様等を示す情報である。例えば当該回路のCAD(computer-aided design)データである。当該回路を構成する部品としては例えば、プリ
ント基板や、当該プリント基板に形成される配線パターン、プリント基板に設けられる素子、当該回路に電力を供給する電源が挙げられる。回路情報としては、例えば、プリント基板の形状や層構成、材質、配線パターンの形状や素子との接続位置、素子の仕様(容量、寸法、電気特性等)を含む。
The information acquisition unit 11 acquires at least circuit information of the DCDC converter 20 of the electronic device to be analyzed. Here, the circuit information is information that indicates the circuit of the DCDC converter 20, and is information that indicates the shape, specifications, and the like of the parts that constitute the circuit. For example, it is CAD (computer-aided design) data of the circuit. Examples of components that make up the circuit include a printed circuit board, wiring patterns formed on the printed circuit board, elements provided on the printed circuit board, and a power source that supplies power to the circuit. The circuit information includes, for example, the shape, layer structure, and material of the printed circuit board, the shape of the wiring pattern, the connection position with the element, and the specifications of the element (capacity, dimensions, electrical characteristics, etc.).

閉回路抽出部12は、前記回路情報から、スイッチング回路のスイッチング素子を含む閉回路の情報を抽出する。 A closed circuit extractor 12 extracts information on a closed circuit including switching elements of a switching circuit from the circuit information.

置換部13は、前記閉回路の情報のうち、スイッチング素子の情報を等価回路の情報に置き換えることにより、閉回路の情報を等価閉回路情報とする。例えば、置換部13は、閉回路に含まれるスイッチング素子のうち少なくとも一つを電流の供給源(ノイズ供給源)に置き換え、この置き換え後の回路の情報を等価閉回路情報とする。 The replacement unit 13 replaces the switching element information in the closed circuit information with the equivalent circuit information, thereby converting the closed circuit information into equivalent closed circuit information. For example, the replacement unit 13 replaces at least one of the switching elements included in the closed circuit with a current supply source (noise supply source), and uses information about the circuit after this replacement as equivalent closed circuit information.

観測点設定部14は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。例えば、前記閉回路において、ノイズの供給源となる電流源と、この電流源からの電流の供給先でノイズを伝搬させる箇所に観測点を設定する。なお、具体的な設定箇所については後述する。 The observation point setting unit 14 sets observation points for observing noise based on the equivalent closed circuit information. For example, in the closed circuit, observation points are set at a current source serving as a noise supply source and a location where noise is propagated to a current supply destination from this current source. Note that specific setting locations will be described later.

ノイズ解析部15は、前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出する。このノイズ量の算出手法としては、所謂PIシミュレーションといった公知の解析技術を用いることができるため、詳細な説明は省略する。 The noise analysis unit 15 calculates the amount of noise when the circuit indicated by the equivalent closed circuit information is observed at the observation point. As a method for calculating the amount of noise, a known analysis technique such as so-called PI simulation can be used, so detailed description thereof will be omitted.

図2は、ノイズ解析装置10のハードウェア構成を示す図である。図2に示すように、ノイズ解析装置10は、接続バス110によって相互に接続されたCPU(Central Processing Unit)101、メモリ102、入出力IF103、通信IF104を有する情報
処理装置(コンピュータ)である。CPU101は、情報処理装置全体の制御を行う中央処理演算装置である。CPU101はプロセッサとも呼ばれる。ただし、CPU101は、単一のプロセッサに限定される訳ではなく、マルチプロセッサ構成であってもよい。また、単一のソケットで接続される単一のCPU101がマルチコア構成であってもよい。
FIG. 2 is a diagram showing the hardware configuration of the noise analysis device 10. As shown in FIG. As shown in FIG. 2 , the noise analysis device 10 is an information processing device (computer) having a CPU (Central Processing Unit) 101 , a memory 102 , an input/output IF 103 and a communication IF 104 that are interconnected by a connection bus 110 . A CPU 101 is a central processing unit that controls the entire information processing apparatus. CPU 101 is also called a processor. However, the CPU 101 is not limited to a single processor, and may have a multiprocessor configuration. Also, a single CPU 101 connected by a single socket may have a multi-core configuration.

メモリ102は、主記憶装置と補助記憶装置とを含む。主記憶装置は、CPU101の作業領域,プログラムやデータの記憶領域,通信データのバッファ領域として使用される。主記憶装置は、例えば、Random Access Memory(RAM),或いはRAMとRead Only Memory(ROM)との組み合わせで形成される。主記憶装置は、CPU101がプログラムやデータをキャッシュしたり、作業領域を展開したりする記憶媒体である。主記憶装置は、例えば、フラッシュメモリ、RAM(Random Access Memory)やROM(Read Only Memory)を含む。補助記憶部は、CPU101により実行されるプログラムや、動作の設定情報などを記憶する記憶媒体である。補助記憶装置は、例えば、HDD(Hard-disk Drive)やSSD(Solid State Drive)、EPROM(Erasable Programmable ROM)、フ
ラッシュメモリ、USBメモリ、メモリカード等である。本実施形態では、不揮発性記憶
媒体である補助記憶装置の記憶領域の一部に回路情報や設定情報等を記憶している。
Memory 102 includes a main memory and an auxiliary memory. The main memory is used as a work area for the CPU 101, a storage area for programs and data, and a buffer area for communication data. The main memory is formed by, for example, random access memory (RAM) or a combination of RAM and read only memory (ROM). The main storage device is a storage medium in which the CPU 101 caches programs and data and develops work areas. The main memory includes, for example, flash memory, RAM (Random Access Memory), and ROM (Read Only Memory). The auxiliary storage unit is a storage medium that stores programs executed by the CPU 101, operation setting information, and the like. Auxiliary storage devices are, for example, HDDs (Hard-disk Drives), SSDs (Solid State Drives), EPROMs (Erasable Programmable ROMs), flash memories, USB memories, memory cards, and the like. In this embodiment, circuit information, setting information, and the like are stored in part of the storage area of the auxiliary storage device, which is a non-volatile storage medium.

入出力IF103は、ノイズ解析装置10に接続するセンサや操作部、CDやDVD等の記憶媒体からデータを読み取るディスクドライブ、メモリカード等の記憶媒体に対してデータの読み書きを行うリーダ/ライタ、表示装置、プリンタ等の機器との間でデータの入出力を行うインターフェースである。通信IF104は、通信回線を介して他の装置との通信を行うインターフェース(通信モジュール)である。なお、上記の構成要素はそれぞれ複数に設けられてもよいし、一部の構成要素を設けないようにしてもよい。 The input/output IF 103 includes a sensor and an operation unit connected to the noise analysis device 10, a disk drive for reading data from storage media such as CDs and DVDs, a reader/writer for reading and writing data from storage media such as memory cards, and a display. An interface that inputs and outputs data to and from equipment such as devices and printers. The communication IF 104 is an interface (communication module) that communicates with other devices via a communication line. In addition, each of the above components may be provided in plurality, or some components may not be provided.

ノイズ解析装置10では、CPU101が、アプリケーションプログラム(ノイズ解析プログラム)を実行することにより、図1に示す情報取得部11、閉回路抽出部12、置換部13、観測点設定部14、ノイズ解析部15といった各処理部として機能する。但し、上記各処理部の少なくとも一部の処理がDSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)等によって提供されてもよい。また、
上記各処理部の少なくとも一部が、FPGA(Field-Programmable Gate Array)等の専
用LSI(large scale integration)、その他のデジタル回路であってもよい。また、
上記各処理部の少なくとも一部にアナログ回路を含む構成としてもよい。
In the noise analysis device 10, the CPU 101 executes an application program (noise analysis program) to perform the information acquisition unit 11, the closed circuit extraction unit 12, the substitution unit 13, the observation point setting unit 14, and the noise analysis unit shown in FIG. 15 functions as each processing unit. However, at least part of the processing of each processing unit may be provided by a DSP (Digital Signal Processor), an ASIC (Application Specific Integrated Circuit), or the like. again,
At least part of each of the above processing units may be a dedicated LSI (large scale integration) such as an FPGA (Field-Programmable Gate Array), or other digital circuits. again,
An analog circuit may be included in at least part of each processing unit.

〈ノイズ解析方法〉
次に本実施形態のノイズ解析装置10が実行するノイズ解析方法について説明する。図3は、本実施形態に係るノイズ解析方法の一例を示す図である。ノイズ解析装置10は、電源が投入された場合や、ユーザにより解析処理の開始を指示する操作がなされた場合に、図3の処理を開始する。
<Noise analysis method>
Next, a noise analysis method executed by the noise analysis apparatus 10 of this embodiment will be described. FIG. 3 is a diagram showing an example of the noise analysis method according to this embodiment. The noise analysis apparatus 10 starts the process of FIG. 3 when the power is turned on or when the user performs an operation to instruct the start of the analysis process.

ステップS10にて、ノイズ解析装置10は、DCDCコンバータ20を含む解析対象機器の回路情報を取得する。例えば、予めCADにより作成された回路情報を記憶装置に記憶しておき、この記憶装置から読み出すことで回路情報を取得する。また、他の装置から受信することでもよい。更に、ユーザが、操作部を操作することにより一部の情報を入力するようにしてもよい。図4は、入力された回路情報の一例を示す図である。なお、図4では、主に回路の平面形状を示したが、回路情報は裏面や層間の基板構成を示す情報も有している。また、回路情報は、形状だけでなく、各部品の種別や仕様等の属性の情報も有している。 In step S<b>10 , the noise analysis device 10 acquires circuit information of the equipment to be analyzed including the DCDC converter 20 . For example, circuit information created by CAD is stored in a storage device in advance, and the circuit information is obtained by reading the information from the storage device. Also, it may be received from another device. Furthermore, the user may input part of the information by operating the operation unit. FIG. 4 is a diagram showing an example of input circuit information. Although FIG. 4 mainly shows the planar shape of the circuit, the circuit information also includes information indicating the substrate configuration on the back surface and between layers. In addition, the circuit information includes not only the shape but also attribute information such as the type and specifications of each component.

ステップS20にて、ノイズ解析装置10は、回路情報に基づき、多くのノイズが発生すると推定されるDCDCコンバータ20のスイッチング素子を含む閉回路の情報を抽出する。図5は、抽出した閉回路情報の一例を示す図、図6は、DCDCコンバータ20の一例を示す図である。図6に示すDCDCコンバータ20は、電源21と接続され、この電源21から入力される電力の電圧を降圧して負荷22へ出力する。DCDCコンバータ20は、入力コンデンサC1や、スイッチング素子Qt,Qb、コイルL1、出力コンデンサC2を有している。なお、図6では、説明の便宜上、主要な要素のみを示し、スイッチング素子Qt,Qbのゲートへ制御信号を供給する制御回路等、一部の要素については省略して示している。 In step S20, noise analysis apparatus 10 extracts information on a closed circuit including switching elements of DCDC converter 20, which is estimated to generate a lot of noise, based on the circuit information. FIG. 5 is a diagram showing an example of the extracted closed circuit information, and FIG. 6 is a diagram showing an example of the DCDC converter 20. As shown in FIG. DCDC converter 20 shown in FIG. The DCDC converter 20 has an input capacitor C1, switching elements Qt and Qb, a coil L1, and an output capacitor C2. For convenience of explanation, FIG. 6 shows only main elements and omits some elements such as a control circuit that supplies control signals to the gates of the switching elements Qt and Qb.

入力コンデンサC1は、一端が電源21の正極に接続され、他端が電源21の負極、即ちGNDライン23と接続されている。スイッチング素子Qtは、一端子(ドレイン)が電源21の正極と接続され、他端子(ソース)がスイッチング素子Qbの一端子(ドレイン)及びコイルL1と接続されている。スイッチング素子Qbは、一端子(ドレイン)がスイッチング素子Qtの一端子(ソース)及びコイルL1と接続され、他端子(ソース)がGNDラインと接続されている。 The input capacitor C<b>1 has one end connected to the positive electrode of the power supply 21 and the other end connected to the negative electrode of the power supply 21 , that is, the GND line 23 . The switching element Qt has one terminal (drain) connected to the positive electrode of the power supply 21 and the other terminal (source) connected to one terminal (drain) of the switching element Qb and the coil L1. The switching element Qb has one terminal (drain) connected to one terminal (source) of the switching element Qt and the coil L1, and the other terminal (source) connected to the GND line.

また、コイルL1は、一端がスイッチング素子Qtのソースとスイッチング素子Qbのドレインとの間に接続され、他端が出力コンデンサC2と接続されている。出力コンデンサC2は、一端がコイルL1及び負荷22、即ちDCDCコンバータの出力端(正極)と接続され、他端がGNDライン23を介して負荷22、即ちDCDCコンバータの出力端(負極)と接続されている。 The coil L1 has one end connected between the source of the switching element Qt and the drain of the switching element Qb, and the other end connected to the output capacitor C2. One end of the output capacitor C2 is connected to the coil L1 and the load 22, that is, the output end (positive electrode) of the DCDC converter, and the other end is connected to the load 22, that is, the output end (negative electrode) of the DCDC converter through the GND line 23. ing.

ノイズ解析装置10は、回路情報から、スイッチング素子やコイル、コンデンサが、図6のように接続されて、DCDCコンバータ20を構成している回路の情報を抽出し、このうち、スイッチング素子Qt,Qbと、この入力側に設けられた入力コンデンサC1と、これらを接続する配線パターンとを閉回路(スイッチング回路)として抽出する(図5)。なお、図5、図6の回路は一例であり、例えば、DCDCコンバータ20が他の構成であってもよい。また、スイッチング素子は、ユニポーラトランジスタに限らず、バイポーラトランジスタであってもよい。 The noise analysis device 10 extracts from the circuit information the information of the circuit in which the switching elements, coils, and capacitors are connected as shown in FIG. Then, the input capacitor C1 provided on the input side and the wiring pattern connecting them are extracted as a closed circuit (switching circuit) (FIG. 5). The circuits in FIGS. 5 and 6 are examples, and the DCDC converter 20 may have other configurations, for example. Also, the switching element is not limited to a unipolar transistor, and may be a bipolar transistor.

ステップS30にて、ノイズ解析装置10は、閉回路の情報のうち、スイッチング素子Qt,Qbの情報を等価回路の情報に置き換える。本実施形態では、閉回路に二つのスイッチング素子Qt,Qbが含まれるが、ノイズの影響において支配的なのは、GNDライン23側に接続されたスイッチング素子Qbである。このためGNDライン23側に接続されたスイッチング素子Qbを電流源(ノイズ源)Qbeに置換し、正極側に接続されたスイッチング素子Qtはドレイン-ソース間を導通させる配線パターンQteに置換する。図7は、等価回路に置換した等価閉回路を示す図である。この等価閉回路を示す情報を等価閉回路情報と称す。なお、DCDCコンバータ20が、他の構成をとる場合もGNDライン側に接続されたスイッチング素子を電流源に置換し、そうでないスイッチング素子はソース-ドレイン間を導通させる配線パターンに置換する。また、スイッチング素子が一つである場合には、これを電流源に置換する。 In step S30, the noise analysis apparatus 10 replaces the information of the switching elements Qt and Qb among the information of the closed circuit with the information of the equivalent circuit. In this embodiment, the closed circuit includes two switching elements Qt and Qb, but the switching element Qb connected to the GND line 23 is dominant in the influence of noise. Therefore, the switching element Qb connected to the GND line 23 side is replaced with a current source (noise source) Qbe, and the switching element Qt connected to the positive electrode side is replaced with a wiring pattern Qte that conducts between the drain and the source. FIG. 7 is a diagram showing an equivalent closed circuit replaced with an equivalent circuit. Information indicating this equivalent closed circuit is referred to as equivalent closed circuit information. When the DCDC converter 20 has another configuration, the switching element connected to the GND line side is replaced with a current source, and the other switching element is replaced with a wiring pattern that conducts between the source and the drain. Also, when there is one switching element, it is replaced with a current source.

ステップS40にて、ノイズ解析装置10は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。図8は、等価閉回路に観測点を設定した例を示す図である。ノイズ解析装置10は、前記閉回路において、例えば、ノイズの供給源となる電流源Qbeの両端に第一観測点P1a,P1bを設定する。また、ノイズ解析装置10は、この電流源Qbeからの電力を蓄積または放出することでノイズを伝搬させる入力コンデンサC1の両端に第二観測点P2a,P2bを設定する。 In step S40, noise analysis apparatus 10 sets an observation point for observing noise based on the equivalent closed circuit information. FIG. 8 is a diagram showing an example in which observation points are set in an equivalent closed circuit. The noise analysis device 10 sets the first observation points P1a and P1b at both ends of the current source Qbe, which is the source of noise in the closed circuit, for example. The noise analysis device 10 also sets second observation points P2a and P2b across the input capacitor C1 that propagates noise by accumulating or discharging power from the current source Qbe.

ステップS50にて、ノイズ解析装置10は、図8に示す等価閉回路について観測点P1a,P1b,P2a,P2bで観測した場合のノイズ量を算出する。図9は、ノイズ解析装置10が算出したZパラメータを示す図、図10は、ノイズ解析装置10が算出した近傍界ノイズ分布を示す図である。 At step S50, the noise analysis apparatus 10 calculates the amount of noise when the equivalent closed circuit shown in FIG. 8 is observed at observation points P1a, P1b, P2a, and P2b. 9 is a diagram showing the Z parameter calculated by the noise analysis device 10, and FIG. 10 is a diagram showing the near-field noise distribution calculated by the noise analysis device 10. FIG.

図9では、横軸に電流源Qbeから供給される電流(正弦波)の周波数をとり、縦軸にインピーダンスをとって、ノイズの大きさを示している。なお、輻射ノイズについて求める場合には、第一観測点P1a,P1b間で観測を行った場合のZ11パラメータを取得し、放射ノイズについて求める場合には、第一観測点P1a,P1bと第二観測点P2a,P2bとの間で観測を行った場合のZ21パラメータを取得する。 In FIG. 9, the frequency of the current (sine wave) supplied from the current source Qbe is plotted on the horizontal axis, and the impedance is plotted on the vertical axis to indicate the magnitude of noise. When obtaining the radiation noise, obtain the Z11 parameter when observation is performed between the first observation points P1a and P1b, and when obtaining the radiation noise, obtain the first observation points P1a and P1b and Obtain the Z21 parameter when observation is performed between the points P2a and P2b.

また、ノイズ解析装置10は、電流源Qbeから電流を供給する際のノイズ量や、この電流が各配線パターンを流れる際のノイズ量、入力コンデンサC1が電力を蓄積又は放出する際のノイズ量など、各部品で発生するノイズ量を求め、その位置毎に示して、図10のような近傍界ノイズ分布を出力する。 The noise analysis device 10 also measures the amount of noise when the current is supplied from the current source Qbe, the amount of noise when this current flows through each wiring pattern, the amount of noise when the input capacitor C1 stores or discharges power, and the like. , the amount of noise generated in each component is obtained, and shown for each position, and a near-field noise distribution such as that shown in FIG. 10 is output.

なお、電流源Qbeから供給する電流は、正弦波に限らず、実測データを用いてもよい
。例えば、予めスイッチング素子Qbについて、周波数を変えて動作させた際のドレイン-ソース間の電流を実測し、この実測データを用いてノイズ量の算出、即ちノイズの解析を行ってもよい。これによって、より精度の高い解析結果を得ることができる。
Note that the current supplied from the current source Qbe is not limited to a sine wave, and actual measurement data may be used. For example, the current between the drain and the source of the switching element Qb may be measured in advance when the switching element Qb is operated at different frequencies, and the measured data may be used to calculate the amount of noise, that is, analyze the noise. This makes it possible to obtain more accurate analysis results.

ステップS60にて、ノイズ解析装置10は、ステップS50で算出したノイズ量の可否、即ちノイズ量が許容値以下に抑えられているか否かを判定する。例えば、図11のようにZパラメータについて、周波数毎の許容値(図11中の破線)51を設定しておき、ステップS50で算出したノイズ量が許容値51を超えていればNG(否)、超えていなければOK(可)と判定する。 In step S60, the noise analysis apparatus 10 determines whether the noise amount calculated in step S50 is acceptable, that is, whether the noise amount is suppressed to an allowable value or less. For example, as shown in FIG. 11, for the Z parameter, an allowable value (broken line in FIG. 11) 51 is set for each frequency, and if the amount of noise calculated in step S50 exceeds the allowable value 51, NG , it is determined to be OK (possible).

ノイズ解析装置10は、ステップS60で肯定判定であれば、図3の処理を終了し、否定判定であれば、ステップS70へ移行する。 If the determination in step S60 is affirmative, the noise analysis apparatus 10 ends the processing of FIG. 3, and if the determination is negative, the process proceeds to step S70.

ステップS70にて、ノイズ解析装置10は、ユーザに対し、ノイズ量が許容できない値であることを通知して修正を促す。例えば、ノイズ解析装置10は、図11に示すように、許容値51を超えたノイズのピークが現れた周波数(図11では600MHz)を求め、この周波数の近傍ノイズ分布を表示することにより、どのようにノイズが伝搬し、どの箇所からノイズが発生しているか、即ち改善すべき箇所を示す。これにより、例えばユーザが、配線パターンの幅や長さ等を変えて取り回しを変更できるようにしている。 In step S70, the noise analysis apparatus 10 notifies the user that the amount of noise is an unacceptable value and prompts the user to make corrections. For example, as shown in FIG. 11, the noise analysis apparatus 10 obtains the frequency (600 MHz in FIG. 11) at which a noise peak exceeding the allowable value 51 appears, and displays the neighborhood noise distribution of this frequency to determine which The noise propagates as shown, and it indicates from which point the noise is generated, that is, the point to be improved. As a result, for example, the user can change the wiring pattern by changing the width and length of the wiring pattern.

ユーザによって回路情報が変更された場合には、図3の処理を再度実行して、変更後の回路情報を取得し、ステップS60で肯定判定されるまで繰り返す。 If the circuit information is changed by the user, the process of FIG. 3 is executed again to acquire the circuit information after the change, and the process is repeated until an affirmative determination is made in step S60.

これにより、ノイズ量を十分に抑えた設計を達成できる。そして、本実施形態では、電子機器のなかでもノイズの発生が多いDCDCコンバータ20のスイッチング回路に限定し、このスイッチング素子Qt,Qbを等価回路に置き換えてノイズの解析を行うので、簡易にノイズの発生量が算出でき、短時間でノイズの解析を行うことができる。 This makes it possible to achieve a design in which the amount of noise is sufficiently suppressed. In the present embodiment, the switching circuit of the DCDC converter 20, which generates a lot of noise among electronic devices, is limited to the switching circuit, and the switching elements Qt and Qb are replaced with an equivalent circuit to analyze the noise. The generation amount can be calculated, and the noise can be analyzed in a short time.

図12は、スイッチング回路に集積回路を用いた例を示す図である。図12において、IC52は、MOSFET(スイッチング素子)を内蔵した集積回路である。IC52は、電源入力端子Vinが電源21の正極と接続し、スイッチング端子Lxが、コイルL1と接続し、パワーGND端子PGがGNDライン23と接続している。 FIG. 12 is a diagram showing an example of using an integrated circuit for a switching circuit. In FIG. 12, IC 52 is an integrated circuit containing a MOSFET (switching element). The IC 52 has a power input terminal Vin connected to the positive electrode of the power supply 21 , a switching terminal Lx connected to the coil L 1 , and a power GND terminal PG connected to the GND line 23 .

この場合、ノイズ解析装置10は、前述と同様にステップS10で回路情報を取得し、ステップS20にて、入力コンデンサC1と、IC52と、これらを接続する配線パターンとを閉回路(スイッチング回路)として抽出する。 In this case, the noise analysis apparatus 10 acquires circuit information in step S10 in the same manner as described above, and in step S20, the input capacitor C1, the IC 52, and the wiring pattern connecting them are regarded as a closed circuit (switching circuit). Extract.

ステップS30にて、ノイズ解析装置10は、IC52内のスイッチング素子Qbが配置されているスイッチング端子Lx-パワーGND端子PG間を電流源Qbeに置き換える。また、スイッチング素子Qtが配置されている電源入力端子Vin-スイッチング端子Lx間を配線パターンQteに置き換える。図13は、置換後の等価閉回路を示す図である。なお、この電流源Qbeや配線パターンQteと置き換える箇所の情報は、IC52の属性情報として回路情報に含めておく。 In step S30, the noise analysis device 10 replaces the switching terminal Lx where the switching element Qb in the IC 52 is arranged and the power GND terminal PG with the current source Qbe. Also, the wiring pattern Qte replaces the power input terminal Vin where the switching element Qt is arranged and the switching terminal Lx. FIG. 13 is a diagram showing an equivalent closed circuit after replacement. The information on the portion to be replaced with the current source Qbe and the wiring pattern Qte is included in the circuit information as attribute information of the IC 52 .

ステップS40にて、ノイズ解析装置10は、スイッチング端子LxとパワーGND端子PGとに第一観測点P1a,P1bを設定し、入力コンデンサC1の両端に第二観測点P2a,P2bを設定する。ステップS50~S70については前述と同様である。 In step S40, the noise analysis device 10 sets first observation points P1a and P1b at the switching terminal Lx and the power GND terminal PG, and sets second observation points P2a and P2b at both ends of the input capacitor C1. Steps S50 to S70 are the same as described above.

このように、スイッチング回路に集積回路を用いた場合でも前述と同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。 As described above, even when an integrated circuit is used as a switching circuit, noise can be analyzed in a short time by replacing it with an equivalent circuit as described above.

図14は、昇圧型のDCDCコンバータ20Aを用いた例を示す図である。図14に示すDCDCコンバータ20Aは、電源21と接続され、この電源21から入力される電力の電圧を昇圧して負荷22へ出力する。 FIG. 14 is a diagram showing an example using a step-up DCDC converter 20A. DCDC converter 20A shown in FIG.

DCDCコンバータ20Aは、コイルL2や、スイッチング素子Qt,Qb、出力コンデンサC2を有している。なお、図14では、説明の便宜上、主要な要素のみを示し、一部の要素については省略して示している。 The DCDC converter 20A has a coil L2, switching elements Qt and Qb, and an output capacitor C2. In addition, in FIG. 14, for convenience of explanation, only main elements are shown, and some elements are omitted.

コイルL2は、一端が電源21の正極に接続され、他端がスイッチング素子Qtのソースとスイッチング素子Qbのドレインとの間に接続されている。スイッチング素子Qtは、一端が出力コンデンサC2及び負荷22、即ちDCDCコンバータの出力端(正極)と接続され、他端がスイッチング素子Qbの一端子(ドレイン)と接続されている。スイッチング素子Qbは、一端子(ドレイン)がスイッチング素子Qtの一端子(ソース)及びコイルL1と接続され、他端子(ソース)がGNDラインと接続されている。 The coil L2 has one end connected to the positive electrode of the power supply 21 and the other end connected between the source of the switching element Qt and the drain of the switching element Qb. The switching element Qt has one end connected to the output capacitor C2 and the load 22, that is, the output terminal (positive electrode) of the DCDC converter, and the other end connected to one terminal (drain) of the switching element Qb. The switching element Qb has one terminal (drain) connected to one terminal (source) of the switching element Qt and the coil L1, and the other terminal (source) connected to the GND line.

出力コンデンサC2は、一端がスイッチング素子Qtのドレイン及び負荷22、即ちDCDCコンバータの出力端(正極)と接続され、他端がGNDライン23を介して負荷22、即ちDCDCコンバータの出力端(負極)と接続されている。 One end of the output capacitor C2 is connected to the drain of the switching element Qt and the load 22, i.e., the output end (positive electrode) of the DCDC converter, and the other end is connected to the load 22, i.e., the output end (negative electrode) of the DCDC converter, via a GND line 23. is connected with

ノイズ解析装置10は、前述と同様にステップS10で回路情報を取得する。ステップS20にて、ノイズ解析装置10は、回路情報から、スイッチング素子やコイル、コンデンサが、図14のように接続されて、昇圧型のDCDCコンバータ20Aを構成している回路の情報を抽出し、このうち、スイッチング素子Qt,Qbと、この出力側に設けられた出力コンデンサC2と、これらを接続する配線パターンとを閉回路(スイッチング回路)として抽出する。 The noise analysis device 10 acquires circuit information in step S10 as described above. In step S20, the noise analysis apparatus 10 extracts from the circuit information the information of the circuit in which the switching elements, coils, and capacitors are connected as shown in FIG. Among them, the switching elements Qt and Qb, the output capacitor C2 provided on the output side, and the wiring pattern connecting them are extracted as a closed circuit (switching circuit).

ステップS30にて、ノイズ解析装置10は、閉回路の情報のうち、スイッチング素子Qt,Qbの情報を等価回路の情報に置き換える。この置換は、図6の例と同様であり、ノイズ解析装置10は、GNDライン23側に接続されたスイッチング素子Qbを電流源(ノイズ源)Qbeに置換し、ノイズ解析装置10については、正極側に接続されたスイッチング素子Qtはドレイン-ソース間を導通させる配線パターンQteに置換する。図15は、等価回路に置換した等価閉回路を示す図である。 In step S30, the noise analysis apparatus 10 replaces the information of the switching elements Qt and Qb among the information of the closed circuit with the information of the equivalent circuit. This replacement is the same as in the example of FIG. The switching element Qt connected to the side is replaced with a wiring pattern Qte that conducts between the drain and the source. FIG. 15 is a diagram showing an equivalent closed circuit replaced with an equivalent circuit.

ステップS40にて、ノイズ解析装置10は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。例えば、ノイズ解析装置10は、前記閉回路において、ノイズの供給源となる電流源Qbeの両端に第一観測点P1a,P1bを設定する。また、ノイズ解析装置10は、この電流源Qbeからの電力を蓄積または放出することでノイズを伝搬させる出力コンデンサC2の両端に第二観測点P2a,P2bを設定する。
このように、前述の例(図6)と異なるDCDCコンバータ20Aを用いた場合でも同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。
In step S40, noise analysis apparatus 10 sets an observation point for observing noise based on the equivalent closed circuit information. For example, the noise analysis device 10 sets the first observation points P1a and P1b at both ends of the current source Qbe, which is the source of noise in the closed circuit. The noise analyzer 10 also sets second observation points P2a and P2b across the output capacitor C2 that propagates noise by accumulating or discharging power from the current source Qbe.
As described above, even when the DCDC converter 20A different from the above-described example (FIG. 6) is used, the noise can be analyzed in a short time by similarly replacing it with an equivalent circuit.

図16は、スイッチング回路にLSIを用いた例を示す図である。図16において、LSI53は、MOSFET(スイッチング素子)を内蔵した集積回路である。LSI53は、電源入力端子VDDがコイルL1と接続し、GND端子VSSがGNDライン23と接続している。コンデンサC3,C4は、一端がLSI53の電源入力端子VDDとコイルL1との間に接続し、他端がGNDライン23と接続している。 FIG. 16 is a diagram showing an example using an LSI for a switching circuit. In FIG. 16, LSI 53 is an integrated circuit containing a MOSFET (switching element). The LSI 53 has a power input terminal VDD connected to the coil L1 and a GND terminal VSS connected to the GND line 23 . The capacitors C3 and C4 have one ends connected between the power supply input terminal VDD of the LSI 53 and the coil L1, and the other ends connected to the GND line 23 .

ノイズ解析装置10は、前述と同様にステップS10で回路情報を取得し、ステップS20にて、LSI53と、出力コンデンサC2と、これらを接続する配線パターンとを閉
回路(スイッチング回路)として抽出する。
The noise analysis apparatus 10 acquires circuit information in step S10 in the same manner as described above, and in step S20 extracts the LSI 53, the output capacitor C2, and the wiring pattern connecting them as a closed circuit (switching circuit).

ステップS30にて、ノイズ解析装置10は、LSI53内のスイッチング素子Qbが配置されている電源入力端子VDD-GND端子VSS間を電流源Qbeに置き換える。図17は、置換後の等価閉回路を示す図である。なお、この電流源Qbeと置き換える箇所の情報は、LSI53の属性情報として回路情報に含めておく。 In step S30, the noise analysis apparatus 10 replaces the power supply input terminal VDD-GND terminal VSS where the switching element Qb in the LSI 53 is arranged with the current source Qbe. FIG. 17 is a diagram showing an equivalent closed circuit after replacement. Information on the portion to be replaced with the current source Qbe is included in the circuit information as attribute information of the LSI 53 .

ステップS40にて、ノイズ解析装置10は、電源入力端子VDDとGND端子VSSとに第一観測点P1a,P1bを設定する。また、ノイズ解析装置10は、等価閉回路情報に基づき、電流源Qbeからの電力を蓄積または放出することでノイズを伝搬させる出力コンデンサC2の両端に第二観測点P2a,P2bを設定する。なお、コンデンサC2~C4のうち、何れに第二観測点P2a,P2bを設定するかは、回路情報に示される各コンデンサの配置や仕様などによって特定できる。例えば、閉回路中で最もノイズの発生量が多い素子の両端に設定する。ステップS50~S70については前述と同様である。 In step S40, the noise analysis apparatus 10 sets first observation points P1a and P1b at the power supply input terminal VDD and the GND terminal VSS. The noise analysis device 10 also sets second observation points P2a and P2b across the output capacitor C2 that propagates noise by accumulating or discharging power from the current source Qbe based on the equivalent closed circuit information. It should be noted that which of the capacitors C2 to C4 the second observation points P2a and P2b are to be set can be specified by the layout and specifications of each capacitor indicated in the circuit information. For example, it is set at both ends of the element that generates the most noise in the closed circuit. Steps S50 to S70 are the same as described above.

このように、スイッチング回路にLSIを用いた場合でも前述と同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。 As described above, even when an LSI is used for the switching circuit, the noise can be analyzed in a short time by replacing it with an equivalent circuit in the same manner as described above.

〈変形例1〉
前述の実施形態では、ステップS20で、図7に示すように一つの閉回路を抽出したが、これに限らず複数の閉回路を抽出してもよい。なお、他の構成は、前述の実施形態と同じであるので、再度の説明を省略する。
<Modification 1>
In the above-described embodiment, in step S20, one closed circuit is extracted as shown in FIG. 7, but not limited to this, a plurality of closed circuits may be extracted. Since other configurations are the same as those of the above-described embodiment, repetitive description is omitted.

本例のノイズ解析装置10は、例えば、前述のスイッチング素子Qbと入力コンデンサC1を含む閉回路を第一閉回路とし、スイッチング素子Qbを含む閉回路であって第一閉回路とは異なる第二閉回路の情報を回路情報から抽出する。図18は、第一閉回路に加え、スイッチング素子Qbと、出力コンデンサC2と、コイルL1と、これらを接続する配線パターンとを含む第二閉回路を抽出した例を示している。 For example, the noise analysis device 10 of the present embodiment uses the closed circuit including the switching element Qb and the input capacitor C1 as the first closed circuit, and the closed circuit including the switching element Qb and different from the first closed circuit. Closed circuit information is extracted from the circuit information. FIG. 18 shows an example of extracting the second closed circuit including the switching element Qb, the output capacitor C2, the coil L1, and the wiring pattern connecting them in addition to the first closed circuit.

ステップS30にて、ノイズ解析装置10は、第一閉回路の情報に加えて第二の情報を加えた複合回路情報のうち、スイッチング素子Qbの情報を等価回路(電流源Qbe)の情報に置き換えることにより、前記複合回路情報を等価閉回路情報とする。図19は、置換した等価閉回路を示す図である。この等価閉回路情報を用いてノイズ解析を行う以降のステップS40~S70については前述と同様である。なお、本例では、二つの閉回路を抽出したが、第二閉回路を複数抽出し、三つ以上の閉回路を抽出し、これらの等価閉回路情報を用いてノイズ解析を行うようにしてもよい。 In step S30, the noise analysis device 10 replaces the information of the switching element Qb with the information of the equivalent circuit (current source Qbe) in the composite circuit information obtained by adding the second information in addition to the information of the first closed circuit. Thus, the composite circuit information is used as equivalent closed circuit information. FIG. 19 is a diagram showing the replaced equivalent closed circuit. Steps S40 to S70 after performing noise analysis using this equivalent closed circuit information are the same as described above. In this example, two closed circuits are extracted, but a plurality of second closed circuits are extracted, three or more closed circuits are extracted, and noise analysis is performed using these equivalent closed circuit information. good too.

このように、閉回路を複数抽出することにより、広い範囲でノイズ解析を行うことができる。 By extracting a plurality of closed circuits in this manner, noise analysis can be performed in a wide range.

〈変形例2〉
前述の実施形態では、回路情報に基づいてノイズ解析を行ったが、回路以外の構成要素の情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の実施形態と同じであるため、再度の説明を省略する。
<Modification 2>
In the above-described embodiments, noise analysis was performed based on circuit information, but noise analysis may be performed by adding information on components other than the circuit. Since other configurations are the same as those of the above-described embodiment, the description thereof will be omitted.

図20は、変形例2に係るノイズ解析方法を示す図である。なお、ステップS10~S40については、前述の図3の例と同じである。 FIG. 20 is a diagram showing a noise analysis method according to Modification 2. In FIG. Note that steps S10 to S40 are the same as in the example of FIG. 3 described above.

ステップS45にて、ノイズ解析装置10は、電子機器の回路以外の構成要素の情報を等価閉回路情報に追加する。なお、回路以外の構成要素とは、例えば、筐体、シャーシ、
シールドなど、回路の周囲に存在するものである。これら構成要素の形状や、位置、材質等の情報を等価閉回路情報に追加する。
In step S45, the noise analysis apparatus 10 adds information on components other than the circuit of the electronic device to the equivalent closed circuit information. Components other than circuits include, for example, housings, chassis,
It is something that exists around the circuit, such as a shield. Information such as the shape, position, and material of these components is added to the equivalent closed circuit information.

ステップS50にて、ノイズ解析装置10は、ステップS45で構成要素の情報を加えた等価閉回路情報について、ノイズ解析を行いノイズ量を算出する。 In step S50, the noise analysis device 10 performs noise analysis on the equivalent closed circuit information to which the information on the constituent elements is added in step S45, and calculates the amount of noise.

これにより、筐体等の構成要素が存在する実機に近い状態でノイズ解析を行うことができる。 As a result, noise analysis can be performed in a state close to a real machine in which components such as a housing are present.

〈変形例3〉
前述の変形例2では、回路以外の構成要素の情報を加えてノイズ解析を行ったが、更に外から侵入するノイズの情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の変形例2と同じであるため、再度の説明を省略する。
<Modification 3>
In Modification 2 described above, noise analysis is performed by adding information on components other than the circuit, but noise analysis may be performed by adding information on noise entering from the outside. Since the rest of the configuration is the same as that of Modified Example 2 described above, repetitive description will be omitted.

図21は、変形例3に係るノイズ解析方法を示す図である。なお、ステップS10~S45については、前述の図20の例と同じである。 FIG. 21 is a diagram showing a noise analysis method according to Modification 3. As shown in FIG. Note that steps S10 to S45 are the same as in the example of FIG. 20 described above.

ステップS47にて、ノイズ解析装置10は、DCDCコンバータの外、或は電子機器の外から侵入するノイズの情報を記憶装置から読み出して等価閉回路情報に追加する。なお、外から侵入するノイズの情報は、予め当該電子機器に外から侵入するノイズを実測し、記憶装置に記憶しておく。 In step S47, the noise analysis apparatus 10 reads out information on noise entering from outside the DCDC converter or the electronic device from the storage device and adds it to the equivalent closed circuit information. As for the information on the noise entering from the outside, the noise entering the electronic device from the outside is actually measured in advance and stored in the storage device.

ステップS50にて、ノイズ解析装置10は、ステップS47で外から侵入するノイズの情報を加えた等価閉回路情報について、ノイズ解析を行いノイズ量を算出する。 In step S50, the noise analysis apparatus 10 performs noise analysis on the equivalent closed circuit information to which the information of the noise entering from the outside is added in step S47, and calculates the amount of noise.

これにより、外部環境による影響を含めたノイズ解析を行うことができる。なお、本変形例3では、変形例2に係る図20の処理にステップS47の処理を加えたが、これに限らず前述の実施形態に係る図3の処理にステップS47の処理を加えた構成とし、回路以外の構成要素の情報を加える処理(ステップS45)を省略してもよい。 Accordingly, noise analysis including the influence of the external environment can be performed. In addition, in this modified example 3, the process of step S47 is added to the process of FIG. 20 according to the modified example 2, but the configuration is not limited to this, and the process of FIG. , and the process of adding information on components other than the circuit (step S45) may be omitted.

以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。 Although the embodiments of the present invention have been described above, they are merely examples, and the present invention is not limited to these. Various modifications are possible.

10 :ノイズ解析装置
11 :情報取得部
12 :閉回路抽出部
13 :置換部
14 :観測点設定部
15 :ノイズ解析部
20 :DCDCコンバータ
20A :DCDCコンバータ
21 :電源
22 :負荷
23 :GNDライン
51 :許容値
53 :LSI
10: Noise analysis device 11: Information acquisition unit 12: Closed circuit extraction unit 13: Substitution unit 14: Observation point setting unit 15: Noise analysis unit 20: DCDC converter 20A: DCDC converter 21: Power supply 22: Load 23: GND line 51 : Allowable value 53 : LSI

Claims (8)

解析対象とする装置の回路情報を取得する情報取得部と、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
を備えるノイズ解析装置。
an information acquisition unit that acquires circuit information of a device to be analyzed;
a closed circuit extraction unit that extracts information on a closed circuit including switching elements from the circuit information;
a replacing unit that converts the information of the closed circuit into equivalent closed circuit information by replacing the information of the switching element among the information of the closed circuit with information of the equivalent circuit;
an observation point setting unit that sets an observation point based on the equivalent closed circuit information;
a noise analysis unit that calculates the amount of noise when the circuit indicated by the equivalent closed circuit information is observed at the observation point;
A noise analysis device with
前記解析対象とする装置はDCDCコンバータであることを特徴とする請求項1に記載のノイズ解析装置。 2. A noise analysis apparatus according to claim 1, wherein said apparatus to be analyzed is a DCDC converter. 前記閉回路抽出部が、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報とする請求項1又は2に記載のノイズ解析装置。
The closed circuit extracting unit uses the closed circuit as a first closed circuit, extracts information on a second closed circuit that is a closed circuit that includes the switching element and is different from the first closed circuit, from the circuit information;
wherein the replacing unit replaces the information on the switching element with the information on the equivalent circuit in the composite circuit information obtained by adding the information on the second closed circuit in addition to the information on the first closed circuit, thereby obtaining the composite circuit information 3. The noise analysis apparatus according to claim 1, wherein is the equivalent closed circuit information.
前記置換部が、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出する請求項1~3の何れか一項に記載のノイズ解析装置。
the replacement unit replaces the switching element with a current source as the equivalent circuit;
4. The noise analysis unit according to any one of claims 1 to 3, wherein the noise analysis unit calculates the amount of noise using data obtained by actually measuring the current flowing through the switching element in advance as the data of the current supplied from the current source. noise analyzer.
前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項1~4の何れか一項に記載のノイズ解析装置。 5. The noise analysis unit according to any one of claims 1 to 4, wherein the noise analysis unit calculates the noise amount with respect to information obtained by adding information on components other than the circuit of the device to be analyzed to the equivalent closed circuit information. noise analyzer. 前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出する請求項1~5の何れか一項に記載のノイズ解析装置。
The device to be analyzed comprises an integrated circuit including the switching element,
6. The noise analysis apparatus according to claim 1, wherein said closed circuit extraction unit extracts a closed circuit including said integrated circuit from said circuit information.
前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項1~6の何れか一項に記載のノイズ解析装置。 7. The noise analysis unit according to any one of claims 1 to 6, wherein the noise analysis unit calculates the amount of noise with respect to information obtained by adding information about noise entering from outside the device to be analyzed to the equivalent closed circuit information. noise analyzer. 解析対象とする装置の回路情報を取得するステップと、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出するステップと、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とするステップと、
前記等価閉回路情報に基づいて、観測点を設定するステップと、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するステップと、
をコンピュータが実行するノイズ解析方法。
a step of acquiring circuit information of a device to be analyzed;
a step of extracting closed circuit information including switching elements from the circuit information;
A step of converting the information of the closed circuit into equivalent closed circuit information by replacing the information of the switching element with the information of the equivalent circuit among the information of the closed circuit;
setting an observation point based on the equivalent closed circuit information;
a step of calculating a noise amount when the circuit indicated by the equivalent closed circuit information is observed at the observation point;
a computer-implemented noise analysis method.
JP2018148756A 2018-08-07 2018-08-07 NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD Active JP7125208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018148756A JP7125208B2 (en) 2018-08-07 2018-08-07 NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018148756A JP7125208B2 (en) 2018-08-07 2018-08-07 NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD

Publications (2)

Publication Number Publication Date
JP2020024574A JP2020024574A (en) 2020-02-13
JP7125208B2 true JP7125208B2 (en) 2022-08-24

Family

ID=69618761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018148756A Active JP7125208B2 (en) 2018-08-07 2018-08-07 NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD

Country Status (1)

Country Link
JP (1) JP7125208B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164434A (en) 2000-11-27 2002-06-07 Matsushita Electric Ind Co Ltd Method and apparatus for analyzing spurious radiation
JP2011053830A (en) 2009-08-31 2011-03-17 Toshiba Corp Design support apparatus and design support method
JP2013242649A (en) 2012-05-18 2013-12-05 Denso Corp Noise analyzer, noise analysis method and noise analysis program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164434A (en) 2000-11-27 2002-06-07 Matsushita Electric Ind Co Ltd Method and apparatus for analyzing spurious radiation
JP2011053830A (en) 2009-08-31 2011-03-17 Toshiba Corp Design support apparatus and design support method
JP2013242649A (en) 2012-05-18 2013-12-05 Denso Corp Noise analyzer, noise analysis method and noise analysis program

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
春日 貴志 ほか,スイッチング動作に伴う電磁界放射についての基礎検討,電子情報通信学会2003年総合大会講演論文集,日本,社団法人電子情報通信学会,2003年03月03日,第424頁
李 戈 ほか,コモンソース形アクティブクランプ回路を用いたDC-DCコンバータノイズ発生機構の解析,電子情報通信学会2003年総合大会講演論文集,日本,社団法人電子情報通信学会,2003年03月03日,第426頁

Also Published As

Publication number Publication date
JP2020024574A (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US7643980B2 (en) Electromagnetic field analysis apparatus, method and computer program
JP4946573B2 (en) Decoupling cell placement method and decoupling cell placement device
CN112966465B (en) Circuit simulation method and device
JP2006253187A (en) Power source analyzing method and program for analyzing power source analysis
US7962320B2 (en) Method, apparatus and program for creating a power pin model of a semiconductor integrated circuit
JP7125208B2 (en) NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD
JP2006190149A (en) Low power consumption design method for semiconductor integrated circuit
US6704680B2 (en) Method for decoupling capacitor optimization for a temperature sensor design
JP5304460B2 (en) Printed wiring board power circuit design apparatus, printed wiring board power circuit design method and program
TW202247031A (en) Method and system for designing context aware circuit
JP2009199338A (en) Design support device and method for power supply circuit
JP4539376B2 (en) Transmission signal waveform analysis method and program
US20180203952A1 (en) Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus
JP5561274B2 (en) Power supply design system, power supply design method, and power supply design program
JPWO2006109750A1 (en) Integrated circuit device evaluation device, evaluation method, and evaluation program
US8341579B2 (en) Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
JP4614094B2 (en) Resonance frequency calculation device and resonance frequency calculation method
JP5082793B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP4760622B2 (en) Electromagnetic radiation analysis apparatus, analysis method, and analysis program
JP6435706B2 (en) Circuit board model generator
JP2004192618A (en) Layout check system
US11442084B2 (en) Current sensor circuitry
JP2009116410A (en) Electric property estimation program, electric property estimation device and electric property estimation method
JP2011014028A (en) Method and apparatus for determining decoupling capacitance, and program
JP2009099047A (en) Printed circuit board design system, and printed circuit board design method and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220809

R150 Certificate of patent or registration of utility model

Ref document number: 7125208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150