JP7124023B2

JP7124023B2 - コントローラ

Info

Publication number: JP7124023B2
Application number: JP2020156097A
Authority: JP
Inventors: 克敏中川; 裕太山田
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp; Toshiba Infrastructure Systems and Solutions Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp; Toshiba Infrastructure Systems and Solutions Corp
Priority date: 2020-09-17
Filing date: 2020-09-17
Publication date: 2022-08-23
Anticipated expiration: 2040-09-17
Also published as: US20230273586A1; AU2021342862A1; CN115956238A; JP2022049843A; AU2021342862B2; WO2022059270A1

Description

本発明の実施形態は、コントローラに関する。

従来から、産業プラントにおける機器群に接続される入出力装置と接続され、ＣＰＵ（Central Processing Unit）モジュールを備えるコントローラがある。また、近年は、ＣＰＵのマルチコア化が進み、複数のＣＰＵコアのそれぞれでコントローラプロセスを実行し、それぞれのコントローラプロセスによって同一の入出力装置にアクセスする構成もある。

ＣＰＵコアが実行するコントローラプロセスは、制御対象機器の時間的制約からリアルタイム性が求められ、定周期でタスク処理を実現する。また、ＣＰＵコアは、コントローラプロセスによって、定周期処理の前段では、演算の対象となるＩ／Ｏデータの入出力処理を行っている。

特開２０１０－１８６２４１号公報国際公開第２０１２／０８６０４０号特開２０１８－２９３２６号公報

しかしながら、従来技術において、１つのコントローラプロセスから入出力処理で入出力装置にアクセスしている場合、他のコントローラプロセスはその入出力装置にアクセスできないので待たされる。このように、コントローラプロセスの待ち時間が発生し、入出力処理が遅延すると、タスク処理も遅延するので、リアルタイム性の点で改善の余地がある。

そこで、本発明の実施形態の課題は、産業プラントにおける機器群に接続される入出力装置と接続され、所定の処理単位で処理を実行する複数の処理部から入出力装置へのアクセスの待ち時間を低減することができるコントローラを提供することである。

実施形態のコントローラは、産業プラントにおける機器群に接続される入出力装置と接続され、所定の処理単位で処理を実行する複数の処理部を備えるコントローラであって、それぞれの前記処理部は、アクセス要求データの送信先である前記入出力装置に対するアクセスの待ち時間と、前記アクセス要求データに従って出力を要求するデータを分割するか否かを決定するためのデータサイズの閾値であるアクセス分割サイズ閾値と、の対応関係を示す分割テーブルを記憶する分割テーブル記憶部と、前記分割テーブルを参照して、出力予定のアクセス要求データに従って出力を要求するデータのサイズが、現在の前記アクセスの待ち時間に対応する前記アクセス分割サイズ閾値よりも大きい場合、当該出力を要求するデータを前記アクセス分割サイズ閾値以下のサイズに分割して前記アクセス要求データを更新する分割部と、所定の周期でタスク処理部によって実行されるタスク処理の前段の入出力処理で、前記アクセス要求データを前記入出力装置に対して出力する際に、前記分割部によって前記アクセス要求データが更新された場合には、更新された前記アクセス要求データを前記入出力装置に対して出力する出力処理部と、前記入出力装置から前記アクセス要求データに対応するデータを入力する入力処理部と、を備える。

図１は、第１実施形態の制御システムの全体構成の一例を示す図である。図２は、第１実施形態のコントローラの機能構成の一例を示すブロック図である。図３は、第１実施形態の分割テーブルの一例を示す図である。図４は、第１実施形態のＣＰＵコアによる処理の一例を示すフローチャートである。図５は、第１実施形態におけるＣＰＵコアの入出力処理の説明図である。図６は、第１実施形態におけるＣＰＵコアのアクセス要求データの分割処理の説明図である。図７は、第１実施形態におけるＩＯＣＴＬ統計情報の取得処理の説明図である。図８は、第１実施形態におけるアクセス分割サイズ閾値の設定処理の説明図である。図９は、第１実施形態のタスク実行処理の説明図である。図１０は、第２実施形態のＣＰＵコアによる処理の一例を示すフローチャートである。図１１は、第３実施形態のタスク実行処理の説明図である。

以下、本発明のコントローラの実施形態について、図面を参照して説明する。

（第１実施形態）
図１は、第１実施形態の制御システムＳの全体構成の一例を示す図である。本実施形態の制御システムＳは、例えば、産業プラントに適用されるシステムである。図１に示すように、制御システムＳは、ＰＣ（Personal Computer）１と、コントローラ２と、を備える。

ＰＣ１は、ユーザが、コントローラ２で実行するアプリケーションプログラムの生成や、コントローラ２の稼動状況をモニタリングするために用いるコンピュータである。ＰＣ１は、ソフトウェアであるエンジニアリングツール１１を有する。エンジニアリングツール１１は、制御システムＳに関するシステム構築、プログラミング、モニタリング、情報収集、監視等を行うソフトウェアである。ＰＣ１は、エンジニアリングツール１１の機能によってコントローラ２を管理する。

コントローラ２は、産業プラントにおける機器群に接続されるＩ／Ｏ機器３（入出力装置）と通信路５で接続され、所定の処理単位（例えばスレッド単位）で処理を実行する複数の処理部（例えばＣＰＵコア）を備える。コントローラ２は、マルチコアＣＰＵ２０、２１、ＲＡＭ（Random Access Memory）２２、ＨＤＤ（Hard Disk Drive）２３、ツールインタフェース２４、Ｉ／Ｏインタフェース２５、および、バス２６を備える。

マルチコアＣＰＵ２０、２１は、複数のＣＰＵコア（以下、単に「コアともいう。）を有するＣＰＵである。マルチコアＣＰＵ２０は、コアＡ３０１およびコアＢ３０２を備える。マルチコアＣＰＵ２１は、コアＣ３０３およびコアＤ３０４を備える。なお、マルチコアＣＰＵ２０、２１それぞれが有するコアの数は一例であり、２つに限らない。マルチコアＣＰＵ２０、２１は、コントローラ２全体を制御する。ＲＡＭ２２は、マルチコアＣＰＵ２０、２１の動作領域であり、書き込み可能な記憶媒体である。

ＨＤＤ２３は、制御ソフトウェア、ブート処理プログラム、アプリケーションプログラム、ＯＳ（Operating System）等を記憶する。

ツールインタフェース２４は、通信路４を介してＰＣ１との間で情報の送受信を行うためのインタフェースである。通信路４は、ＰＣ１とコントローラ２を結ぶ通信路であり、例えば、Ｅｔｈｅｒｎｅｔ（登録商標）やＵＳＢ（Universal Serial Bus）などの高速の通信路であるが、それらに限定されない。

Ｉ／Ｏインタフェース２５は、通信路５を介してＩ／Ｏ機器３との間で情報の送受信を行うためのインタフェースである。通信路５は、コントローラ２とＩ／Ｏ機器３を結ぶ通信路である。また、バス２６は、コントローラ２の内部のデータ伝送路である。

Ｉ／Ｏ機器３は、産業プラントを構成する機器群との入出力を行うための機器である。Ｉ／Ｏ機器３としては、例えば、制御対象設備に設置されたセンサ等からの信号の入力を行う入力装置（ＡＩ（Analog Input）機器、ＤＩ（Digital Input）機器）や、制御対象設備のアクチュエータ等に対して信号の出力を行う出力装置（ＡＯ（Analog Output）機器、ＤＯ（Digital Output）機器）がある。図１では、Ｉ／Ｏ機器３およびＩ／Ｏインタフェース２５は１つずつ記載されているが、これに限らない。例えば、プラントの構成によって、Ｉ／Ｏ機器３およびＩ／Ｏインタフェース２５の数は異なる。ただし、以下では、一組のＩ／Ｏ機器３およびＩ／Ｏインタフェース２５に着目して説明する。

図２は、第１実施形態のコントローラ２の機能構成の一例を示すブロック図である。コントローラ２は、マルチコアＣＰＵ２０のコアＡ３０１によって動作するコントローラプロセスとして、コントローラスレッド４１Ａを実現する。また、コントローラ２は、マルチコアＣＰＵ２０のコアＢ３０２によって動作するコントローラプロセスとして、コントローラスレッド４１Ｂを実現する。以下、コントローラスレッド４１Ａ、４１Ｂのうち、主に代表してコントローラスレッド４１Ａについて説明する。

さらに、コントローラ２は、マルチコアＣＰＵ２１のコアＣ３０３によって動作するコントローラプロセスとして、コントローラスレッド４１Ｃを実現する。また、マルチコアＣＰＵ２１のコアＤ３０４によって動作するコントローラプロセスとして、コントローラスレッド４１Ｄを実現する。

コントローラスレッド４１Ａは、機能構成として、入力処理部４２１と、出力処理部４２２と、ドライバＡＰＩ（Application Program Interface）４３と、を備える。ドライバＡＰＩ４３は、取得部４３０と、タスク処理部４３１と、分割部４３２と、変更部４３３と、調整部４３４と、分割テーブル記憶部４３５と、処理優先度閾値記憶部４３６と、を備える。なお、コントローラスレッド４１Ｂ、４１Ｃ、４１Ｄも、コントローラスレッド４１Ａと同様の構成を備えているものとして、説明を省略する。

分割テーブル記憶部４３５と処理優先度閾値記憶部４３６は、例えば、ＲＡＭ２２（図１）、ＨＤＤ２３（図１）によって実現される（詳細は後述）。

分割テーブル記憶部４３５は、Ｉ／Ｏ機器３に対するアクセスの待ち時間と、出力予定のアクセス要求データに従って出力を要求するデータを分割するか否かを決定するためのデータサイズの閾値であるアクセス分割サイズ閾値と、の対応関係を示す分割テーブルを記憶する。

ここで、図３は、第１実施形態の分割テーブルの一例を示す図である。分割テーブルは、アクセスの待ち時間ごとにアクセス分割サイズ閾値が定義されたテーブルである。例えば、アクセスの待ち時間が長いほど、アクセス分割サイズ閾値は小さい。

図２に戻って、入力処理部４２１は、各種情報の入力処理を行う。入力処理部４２１は、例えば、Ｉ／Ｏ機器３からアクセス要求データに対応するデータを入力する。

出力処理部４２２は、各種情報の出力処理を行う。出力処理部４２２は、例えば、所定の周期でタスク処理部４３１によって実行されるタスク処理の前段の入出力処理でアクセス要求データをＩ／Ｏ機器３に対して出力する。その際に、出力処理部４２２は、アクセス要求データが分割部４３２によって更新されたときは、更新されたアクセス要求データをＩ／Ｏ機器３に対して出力する。出力を要求するデータの残りについても必要に応じて分割部４３２で更新し、Ｉ／Ｏ機器３に対して出力を要求する。

取得部４３０は、コントローラスレッド４１や、デバイスドライバ５２や、Ｉ／Ｏ機器３などから、各種情報を取得する。

タスク処理部４３１は、Ｉ／Ｏ機器３から取得したデータに基づいて所定のタスク処理を行う。

分割部４３２は、分割テーブル記憶部４３５に記憶されている分割テーブルを参照して、出力予定のアクセス要求データに従って出力を要求するデータのサイズが、現在のアクセスの待ち時間に対応するアクセス分割サイズ閾値よりも大きい場合、当該出力を要求するデータをアクセス分割サイズ閾値以下のサイズに分割してアクセス要求データを更新する。

また、コントローラ２は、統計情報記憶部２１０を記憶する。統計情報記憶部２１０は、例えば、ＲＡＭ２２（図１）、ＨＤＤ２３（図１）によって実現される。統計情報記憶部２１０は、Ｉ／Ｏ機器３に対するアクセス要求データの平均待ち時間と、アクセス要求データの平均処理時間と、を含む統計情報を記憶する。

例えば、図７のＩＯＣＴＬ統計情報５５は、統計情報の一例である。ＩＯＣＴＬ統計情報５５は、ＣＰＵコアＡ～Ｄ毎のＩＯＣＴＬ平均待ち時間５５１と、全体ＩＯＣＴＬ平均待ち時間５５２と、ＣＰＵコアＡ～Ｄ毎のＩＯＣＴＬ平均処理時間５５３と、全体ＩＯＣＴＬ平均処理時間５５４と、を含む情報である。

図２に戻って、変更部４３３は、分割テーブルにおけるアクセス分割サイズ閾値を変更する。変更部４３３は、例えば、統計情報記憶部２１０に記憶されている統計情報（図７のＩＯＣＴＬ統計情報５５）に基づいて、分割テーブルにおけるアクセス分割サイズ閾値を変更する（詳細は後述）。調整部４３４については、第３実施形態で説明する。

図４は、第１実施形態のＣＰＵコアによる処理の一例を示すフローチャートである。なお、コアＡ３０１、コアＢ３０２、コアＣ３０３、コアＤ３０４のそれぞれが図４の処理を行うが、代表してコアＡ３０１を動作主体とする。

コアＡ３０１がアクセス要求データをＩ／Ｏ機器３に送信（出力）する場合、まず、ステップＳ１０１において、分割部４３２は、分割テーブル記憶部４３５に記憶されている分割テーブルを参照して、出力予定のアクセス要求データに従って出力を要求するデータのサイズが、現在のアクセスの待ち時間に対応するアクセス分割サイズ閾値よりも大きいか否かを判定し、Ｙｅｓの場合はステップＳ１０２に進み、Ｎｏの場合はステップＳ１０３に進む。

ステップＳ１０２において、分割部４３２は、アクセス要求データに従って出力を要求するデータをアクセス分割サイズ閾値以下のサイズに分割してアクセス要求データを更新する。そして、ステップＳ１０３において、出力処理部４２２は、Ｉ／Ｏ機器３にアクセス要求データを出力する。ステップＳ１０２を経由している場合、出力処理部４２２は、Ｉ／Ｏ機器３に、ステップＳ１０２で更新されたアクセス要求データを出力する。

以下、さらに具体的な例について説明する。図５は、第１実施形態におけるＣＰＵコアの入出力処理の説明図である。コントローラ２において、ＲＡＭ２２にユーザプロセス空間４０とＯＳ５０によるカーネル空間５１が生成される。そして、ユーザプロセス空間４０において、ＣＰＵモジュール上で動作するコントローラプロセスは、複数のコントローラスレッド４１Ａ、４１Ｂ、４１Ｃ、４１Ｄに分割されている。例えば、コアＡ３０１がコントローラスレッド４１Ａを実現し、コアＢ３０２がコントローラスレッド４１Ｂを実現し、コアＣ３０３がコントローラスレッド４１Ｃを実現し、コアＤ３０４がコントローラスレッド４１Ｄを実現する。

なお、本実施形態では、２つのマルチコアＣＰＵ２０、２１に搭載された２つずつのコア（コアＡ～Ｄ）によって各コントローラスレッドを実現するものとしたが、これに限定されない。例えば、各コントローラスレッドは、１つのマルチコアＣＰＵに搭載された４つのコアによって実現してもよいし、あるいは、ＣＰＵ自体が４つに分離しているマルチプロセッサ構成によって実現してもよい。また、処理単位は、コントローラスレッド単位に限定されず、例えば、コントローラプロセス単位であってもよい。

以下、説明を簡潔にするために、コントローラスレッドを動作主体として記載する場合がある。また、コントローラスレッド４１Ａ、４１Ｂ、４１Ｃ、４１Ｄについて、同様の動作を行う場合には、代表してコントローラスレッド４１Ａについて説明する場合がある。また、コントローラスレッドを単に「スレッド」ともいう。

コントローラスレッド４１Ａは、設定された制御周期に従ったタスク実行時間となるようにタスク実行処理を周期的に繰り返し実施する。ここで、図９は、第１実施形態のタスク実行処理の説明図である。図９に示すように、タスク実行処理９１は、入出力処理９２と、タスク処理９３と、同期処理９４と、から構成される。このようなタスク実行処理９１が周期的に繰り返される。

図５に戻って、コントローラスレッド４１Ａは、入出力処理９２（図９）でＩ／Ｏ機器３にアクセスする場合、ドライバＡＰＩ４３によってデバイスドライバ５２にＩＯＣＴＬ（システムコール）を発行する。これを受けて、デバイスドライバ５２は、ＩＯＣＴＬ処理によってＩ／Ｏ機器３へアクセスを行う。

また、デバイスドライバ５２は、デバイスオブジェクト５３と、ドライバオブジェクト５６と、を有する。デバイスオブジェクト５３は、ＩＯＣＴＬ待ちキュー５４と、ＩＯＣＴＬ統計情報５５と、を有する。

ドライバオブジェクト５６は、ＩＯＣＴＬエントリ５７を有する。ＩＯＣＴＬエントリ５７は、ＰＩＯ（Programmed I/O）読み出し、ＰＩＯ書き込み、ＤＭＡ（Direct Memory Access）読み出し、ＤＭＡ書き込みなどの情報を記憶する。

デバイスドライバ５２は、Ｉ／Ｏ機器３へのアクセスを開始した後は、アクセスを中断することができない。つまり、デバイスドライバ５２が一つのスレッドのＩＯＣＴＬ処理を実施中、他のスレッドのＩＯＣＴＬ処理はＩＯＣＴＬ待ちキュー５４に格納されて待たされる。

デバイスドライバ５２は、処理中であったＩＯＣＴＬ処理が終了すると、ＩＯＣＴＬ待ちキュー５４の先頭のスレッドをデキューし、ＩＯＣＴＬ処理を開始する。また、デバイスドライバ５２の処理は、他スレッドへの実行の切り替えを禁止した状態で実施する。したがって、ＩＯＣＴＬ処理の待ち時間が増えると、コントローラスレッドのスキャン実行時間の遅延につながる。

ドライバＡＰＩ４３は、アクセス分割サイズ閾値を含む分割テーブル（図３）を保持している。以下、図６も併せて参照する。図６は、第１実施形態におけるＣＰＵコアのアクセス要求データの分割処理の説明図である。なお、スレッド優先度閾値６４については第２実施形態で説明する。

ドライバＡＰＩ４３は、コントローラスレッド４１からドライバＡＰＩ４３の関数呼び出しがあった時（図６のＳ１）、要求アクセスサイズ６１（アクセス要求データに従って出力を要求するデータのサイズ）を残りアクセスサイズ６３に保存する。

次に、ドライバＡＰＩ４３は、要求アクセスサイズ６１とアクセス分割サイズ閾値６２（図３参照）を比較し、要求アクセスサイズ６１がアクセス分割サイズ閾値６２より大きい場合は、要求アクセスサイズ６１をアクセス分割サイズ閾値６２のサイズに変更し（図６のＳ２）、デバイスドライバ５２へＩＯＣＴＬ処理を要求する（図６のＳ３）。

デバイスドライバ５２の処理が完了し、ドライバＡＰＩ４３に動作が復帰した時（図６のＳ４の後）、ドライバＡＰＩ４３は、残りアクセスサイズ６３から要求アクセスサイズ６１を減算し、残りアクセスサイズ６３が存在する場合は、残りアクセスサイズ６３を要求アクセスサイズ６１とし、デバイスドライバ５２へＩＯＣＴＬ処理の要求を繰り返し実行する。

また、デバイスドライバ５２の動作が完了し、ドライバＡＰＩ４３に動作が復帰すると、他の実行優先度が高いスレッドへの実行の切り替えが可能となる。前記のようにコントローラスレッド４１からＩ／Ｏ機器３へのアクセス要求データに従って出力を要求するデータをドライバＡＰＩ４３でアクセス分割サイズ閾値６２以下のアクセスサイズに分割してアクセス要求データを更新して、デバイスドライバ５２に要求することで、コントローラスレッド４１間のＩ／Ｏ機器３へのアクセスの競合時に、実行優先度の高いコントローラスレッド４１が、実行優先度の低いコントローラスレッド４１のために待たされる時間を低減することができる。また、図６のＳ４の後、ドライバＡＰＩ４３からコントローラスレッド４１にＩ／Ｏ機器３からのデータが渡される（図６のＳ５）。

以下、図７、図８も併せて参照する。図７は、第１実施形態におけるＩＯＣＴＬ統計情報の取得処理の説明図である。図８は、第１実施形態におけるアクセス分割サイズ閾値の設定処理の説明図である。ドライバＡＰＩ４３は、アクセス分割サイズ閾値設定ＡＰＩ７２（変更部４３３）を具備しており、コントローラスレッド４１がアクセス分割サイズ閾値設定ＡＰＩ７２を呼び出した時（図８のＳ２１、Ｓ２２）、アクセス分割サイズ閾値設定ＡＰＩ７２はパラメータで指定された値をアクセス分割サイズ閾値６２に設定する。これにより、コントローラスレッド４１がタスク処理９３（図９）を開始しているＲＵＮ状態においてもアクセス分割サイズ閾値６２を動的に変更することが可能となる。また、図８に示すように、ドライバＡＰＩ４３はＩＯＣＴＬ平均待ち時間取得ＡＰＩ８１（取得部４３０）を具備している。

また、アクセス分割サイズ閾値６２は、より具体的に、以下のようにして変更することができる。図７に示すように、デバイスドライバ５２は、ＩＯＣＴＬ統計情報５５として、ＣＰＵコアＡ～Ｄ毎のＩＯＣＴＬ平均待ち時間５５１と全体ＩＯＣＴＬ平均待ち時間５５２とＣＰＵコアＡ～Ｄ毎のＩＯＣＴＬ平均処理時間５５３と全体ＩＯＣＴＬ平均処理時間５５４とを含む情報を保持しており、ＩＯＣＴＬ処理の終了時にＩＯＣＴＬ統計情報５５の更新を行う。

また、ドライバＡＰＩ４３は、ＩＯＣＴＬ統計情報取得ＡＰＩ７１（取得部４３０）を具備しており、コントローラスレッド４１からＩＯＣＴＬ統計情報の取得を要求された時に（図７のＳ１１）、デバイスドライバ５２で保持しているＩＯＣＴＬ統計情報５５を取得し（図７のＳ１２、Ｓ１３）、コントローラスレッド４１に応答する（図７のＳ１４）。これにより、コントローラスレッド４１は、ＩＯＣＴＬ統計情報５５を認識することができる。

コントローラスレッド４１のアクセス分割サイズ閾値設定ＡＰＩ７２は、前記機能を使用して認識した全体ＩＯＣＴＬ平均待ち時間５５２と全体ＩＯＣＴＬ平均処理時間５５４と、コントローラスレッド４１のタスク実行時間（図９のタスク実行処理９１の時間）に応じてあらかじめ設定されているＩＯＣＴＬ処理の上限時間から適切なアクセス分割サイズ閾値６２を算出し、アクセス分割サイズ閾値６２をＲＵＮ状態において動的に変更することが可能となる。

このように、第１実施形態のコントローラ２によれば、Ｉ／Ｏ機器３へのアクセス要求データを、出力を要求するデータのサイズが現在のアクセスの待ち時間に対応するアクセス分割サイズ閾値よりも大きい場合に、当該サイズがアクセス分割サイズ閾値以下のサイズになるように分割してアクセス要求データを更新することで、アクセスの待ち時間を低減することができる。

また、アクセス分割サイズ閾値を、動的、かつ、統計情報に基づいて適切な値に変更することができる。

（第２実施形態）
次に、第２実施形態について説明する。第１実施形態と同様の事項については、説明を適宜省略する。図２において、分割部４３２は、分割テーブル記憶部４３５の分割テーブルを参照して、出力予定のアクセス要求データに従って出力を要求するデータのサイズが現在のアクセスの待ち時間に対応するアクセス分割サイズ閾値よりも大きい場合であって、かつ、アクセス要求データの処理の優先度が処理優先度閾値記憶部４３６（図２）に記憶された当該処理に対応する優先度閾値（図６のスレッド優先度閾値６４）以下の場合に、アクセス要求データに従って出力を要求するデータをアクセス分割サイズ閾値以下のサイズに分割してアクセス要求データを更新する。

図１０は、第２実施形態のＣＰＵコアによる処理の一例を示すフローチャートである。図４の場合と同様、代表してコアＡ３０１を動作主体とする。

コアＡ３０１がアクセス要求データをＩ／Ｏ機器３に送信（出力）する場合、まず、ステップＳ１００において、分割部４３２は、処理優先度閾値記憶部４３６を参照して、処理対象のスレッドの優先度が優先度閾値以下であるか否かを判定し、Ｙｅｓの場合はステップＳ１０１に進み、Ｎｏの場合はステップＳ１０３に進む。

ステップＳ１０１において、分割部４３２は、分割テーブル記憶部４３５に記憶されている分割テーブルを参照して、アクセス要求データに従って出力を要求するデータのサイズが、現在のアクセスの待ち時間に対応するアクセス分割サイズ閾値よりも大きいか否かを判定し、Ｙｅｓの場合はステップＳ１０２に進み、Ｎｏの場合はステップＳ１０３に進む。

ステップＳ１０２において、分割部４３２は、アクセス要求データに従って出力を要求するデータをアクセス分割サイズ閾値以下のサイズに分割してアクセス要求データを更新する。そして、ステップＳ１０３において、出力処理部４２２は、Ｉ／Ｏ機器３に対してアクセス要求データを出力する。ステップＳ１０２を経由している場合、出力処理部４２２は、Ｉ／Ｏ機器３に、ステップＳ１０２で更新されたアクセス要求データを出力する。

このようにして、第２実施形態のコントローラ２によれば、処理優先度閾値記憶部４３６（ドライバＡＰＩ４３）でスレッドの優先度の閾値を保持しており、ドライバＡＰＩ４３が実行された時、実行中のスレッドの優先度と閾値を比較し、実行中のスレッドの優先度が閾値以下の場合に、アクセス要求データに従って要求するデータをアクセス分割サイズ閾値６２以下のサイズに分割してアクセス要求データを更新して、デバイスドライバ５２に要求する。これにより、実行優先度の高いスレッドのオーバヘッドが削減され、実効性の高いアクセスの待ち時間の低減を実現できる。

（第３実施形態）
次に、第３実施形態について説明する。第１実施形態と同様の事項については、説明を適宜省略する。図２において、調整部４３４は、統計情報記憶部２１０に記憶された統計情報（図７のＩＯＣＴＬ統計情報５５）に基づいて、平均待ち時間が小さくなるように、複数のスレッドそれぞれの処理周期の繰り返しのタイミングを調整する。

図１１は、第３実施形態のタスク実行処理の説明図である。図１１（ａ）は、ＣＰＵコアＡの処理周期を示している。ここで、調整部４３４は、統計情報記憶部２１０に記憶された統計情報に基づいて、平均待ち時間が小さくなるように、例えば、ＣＰＵコアＢのタスク実行処理の開始タイミングを調整する。

図１１（ｂ）は、ＣＰＵコアＢの処理周期を示している。図１１（ａ）におけるＣＰＵコアＡのタスク実行処理の開始タイミング１０１と比較して、図１１（ｂ）におけるＣＰＵコアＢのタスク実行処理の開始タイミング１０３は、開始調整時間１０２の分だけ遅く調整されている。

調整部４３４は、開始調整時間１０２を、例えば、「プロセスの動作するコア番号×全体ＩＯＴＣＬ平均待ち時間」を「タスク実行時間－全体ＩＯＴＣＬ平均待ち時間－全体ＩＯＴＣＬ平均処理時間」で除算した余りとして算出することができる。

このようにして、第３実施形態のコントローラ２によれば、ＩＯＣＴＬ統計情報５５に基づいて平均待ち時間が小さくなるようにスレッドごとのタスク実行処理の開始タイミングを調整することで、コントローラスレッド間の入出力処理の競合を削減することができ、アクセスの待ち時間をより低減することができる。

なお、上述の各実施形態のコントローラ２で実行されるプログラムは、ＨＤＤなどに記録されている。当該プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、フレキシブルディスク、ＣＤ－Ｒ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成しても良い。さらに、当該プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、当該プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。また、当該プログラムを、ＲＯＭ等に予め組み込んで提供するように構成しても良い。

当該プログラムは、上述した各部（入力処理部４２１、出力処理部４２２、取得部４３０、タスク処理部４３１、分割部４３２、変更部４３３、調整部４３４）を含むモジュール構成となっており、実際のハードウェアとしてはマルチコアＣＰＵ２０、２１が上記ＨＤＤから制御処理プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされて主記憶装置上に生成されるようになっている。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…ＰＣ、２…コントローラ、３…Ｉ／Ｏ機器、４、５…通信路、１１…エンジニアリングツール、２０、２１…マルチコアＣＰＵ、２２…ＲＡＭ、２３…ＨＤＤ、２４…ツールインタフェース、２５…Ｉ／Ｏインタフェース、２６…バス、３０１…コアＡ、３０２…コアＢ、３０３…コアＣ、３０４…コアＤ

Claims

産業プラントにおける機器群に接続される入出力装置と接続され、所定の処理単位で処理を実行する複数の処理部を備えるコントローラであって、
それぞれの前記処理部は、
アクセス要求データの送信先である前記入出力装置に対するアクセスの待ち時間と、前記アクセス要求データに従って出力を要求するデータを分割するか否かを決定するためのデータサイズの閾値であるアクセス分割サイズ閾値と、の対応関係を示す分割テーブルを記憶する分割テーブル記憶部と、
前記分割テーブルを参照して、出力予定のアクセス要求データに従って出力を要求するデータのサイズが、現在の前記アクセスの待ち時間に対応する前記アクセス分割サイズ閾値よりも大きい場合、当該出力を要求するデータを前記アクセス分割サイズ閾値以下のサイズに分割して前記アクセス要求データを更新する分割部と、
所定の周期でタスク処理部によって実行されるタスク処理の前段の入出力処理で、前記アクセス要求データを前記入出力装置に対して出力する際に、前記分割部によって前記アクセス要求データが更新された場合には、更新された前記アクセス要求データを前記入出力装置に対して出力する出力処理部と、
前記入出力装置から前記アクセス要求データに対応するデータを入力する入力処理部と、
を備えるコントローラ。
それぞれの前記処理部は、
前記入出力装置に対するアクセスの平均待ち時間と、前記アクセス要求データの平均処理時間と、を含む統計情報に基づいて、前記分割テーブルにおける前記アクセス分割サイズ閾値を変更する変更部を、さらに備える、請求項１に記載のコントローラ。
それぞれの前記処理部は、
処理ごとの優先度の閾値である優先度閾値を記憶する処理優先度閾値記憶部を、さらに備え、
前記分割部は、前記分割テーブルを参照して、出力予定の前記アクセス要求データに従って出力を要求するデータのサイズが現在の前記アクセスの待ち時間に対応する前記アクセス分割サイズ閾値よりも大きい場合であって、かつ、前記アクセス要求データの処理の優先度が前記処理優先度閾値記憶部に記憶された当該処理に対応する前記優先度閾値以下の場合に、前記アクセス要求データに従って出力を要求するデータを前記アクセス分割サイズ閾値以下のサイズに分割して前記アクセス要求データを更新する、請求項１に記載のコントローラ。
それぞれの前記処理部は、
前記入出力装置に対するアクセスの平均待ち時間と、前記アクセス要求データの平均処理時間と、を含む統計情報に基づいて、前記平均待ち時間が小さくなるように、前記周期の繰り返しのタイミングを調整する調整部を、さらに備える請求項１に記載のコントローラ。