JP7122899B2 - 電源ユニット、及び電源 - Google Patents

電源ユニット、及び電源 Download PDF

Info

Publication number
JP7122899B2
JP7122899B2 JP2018138653A JP2018138653A JP7122899B2 JP 7122899 B2 JP7122899 B2 JP 7122899B2 JP 2018138653 A JP2018138653 A JP 2018138653A JP 2018138653 A JP2018138653 A JP 2018138653A JP 7122899 B2 JP7122899 B2 JP 7122899B2
Authority
JP
Japan
Prior art keywords
power supply
power
voltage
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018138653A
Other languages
English (en)
Other versions
JP2020017003A (ja
Inventor
洋 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2018138653A priority Critical patent/JP7122899B2/ja
Publication of JP2020017003A publication Critical patent/JP2020017003A/ja
Application granted granted Critical
Publication of JP7122899B2 publication Critical patent/JP7122899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、入力された電圧を変換し、外部機器へ変換した電圧を供給する電源ユニット、及び電源に関する。
一般に、入力された電圧を変換し、外部機器へ変換した電圧を供給する電源ユニットでは、並列運転方式が採用されている。例えば、下記特許文献1に開示されるように、上記並列運転方式を採用する電源ユニットは、入力された電圧を所定の電圧に変換する電源を並列に複数接続して、各電源のうちの少なくとも一つにより外部機器へ電圧を供給するものである。これにより、上記電源ユニットは、小容量から高容量まで様々な市場ニーズに対応することができる。
ところで、並列運転方式を採用する電源ユニットには、並列に接続された複数の電源のうちの少なくとも一つで故障が発生した場合に、故障が発生した電源において異常電流が発生する。当該異常電流から正常動作している電源を保護するため、各電源の出力部には、オアダイオード回路、又はオアFET回路等のブロッキング回路が設けられている。これにより、上記電源ユニットは、電源で故障が発生した場合に発生する異常電流が並列に接続された他の電源に流入することを防ぐことができる。
特開2002-215273号公報
一方で、上記ブロッキング回路には、ダイオード又はトランジスタ等の電子部品が含まれるため、単純な電気経路と比較して、電力ロスが多く発生する。例えば、並列に接続された複数の電源が設けられる電源ユニットであって複数の電源のいずれか一つにより外部機器へ電圧を供給する場合、動作させる電源以外の動作させていない他の電源で発生する故障を考慮する必要がない。このため、他の電源から流入する上記異常電流を考慮する必要がなく、上記ブロッキング回路は不要である。すなわち、上記ブロッキング回路を各電源の出力部に常時設置する場合、電源ユニットの運用形態によっては、無駄な電力ロスが発生するという問題がある。
本発明はこのような事情を考慮してなされたものであり、その目的とするところは、運用形態に応じて、上記ブロッキング回路を機能させるか否かを選択的に切り替えて、電力ロスを最小化することができる電源ユニット、及び電源を提供することにある。
上記目的を達成するため、本実施形態に係る電源ユニットにおいて、入力端及び出力端と、前記入力端から入力した電圧を変換し、前記出力端に接続された前記外部機器へ変換した前記電圧を出力するコンバータと、前記コンバータ及び前記出力端の間に設けられ、前記出力端から流入する異常電流から前記コンバータを保護するブロッキング回路と、前記ブロッキング回路と並列に接続されるリレースイッチとを含み、並列に接続される複数の電源と、前記複数の電源各々に含まれる前記リレースイッチにおけるオンオフ動作を制御する制御部と、を具備する。前記複数の電源のうちの少なくとも二つ以上の前記電源により、変換した前記電圧を前記外部機器へ出力する場合において、前記複数の電源各々に含まれる全ての前記リレースイッチは、前記制御部によりオフされる。前記複数の電源のいずれか一つにより、変換した前記電圧を前記外部機器へ出力する場合において、前記複数の電源のうち、前記電圧を出力している前記電源に含まれる前記リレースイッチは、前記制御部によりオンされ、前記複数の電源のうち、前記電圧を出力していない前記電源に含まれる前記リレースイッチは、前記制御部によりオフされる。
上記構成によれば、本実施形態に係る電源ユニットにおいて、複数の電源のうちの少なくとも二つ以上の電源により、変換した電圧を外部機器へ出力する場合において、複数の電源各々に含まれる全てのリレースイッチは、制御部によりオフされる。これにより、本実施形態に係る電源ユニット、及び電源は、上記ブロッキング回路を機能させて、上記コンバータを保護することができる。また、複数の電源のいずれか一つにより、変換した電圧を外部機器へ出力する場合において、複数の電源のうち、電圧を出力している電源に含まれるリレースイッチは、制御部によりオンされる。これにより、本実施形態に係る電源ユニット、及び電源は、電力ロスを生じるブロッキング回路を介さずに、コンバータから出力される電圧を外部機器へ供給することができる。また、複数の電源のうち、電圧を出力していない電源に含まれるリレースイッチは、制御部によりオフされる。これにより、本実施形態に係る電源ユニット、及び電源は、上記ブロッキング回路を機能させて、上記コンバータを保護することができる。
本実施形態に係る電源ユニット、及び電源は、運用形態に応じて、ブロッキング回路を機能させるか否かを選択的に切り替えて、電力ロスを最小化することができる。
本実施形態に係る電源ユニット、及びその他の構成を示すブロック図である。 図1に示す複数の電源各々に含まれるブロッキング回路、及びリレースイッチの一例を示す図である。 図1に示す電源の制御回路において、電源が動作している場合であって、他の制御回路から動作信号を受信した場合、又は受信しない場合のリレースイッチ及びブロッキング回路の半導体スイッチのオンオフ動作を示すタイミングチャートである。 本実施形態に係る電源を一つ使用して、外部機器へ変換した電圧を供給する電源ユニットを示すブロック図である。
以下、本発明の一実施形態に係る電源ユニット、及び電源について、図面を参照して説明する。なお、本実施形態は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
図1は、本実施形態に係る電源ユニット1、及びその他の構成を示すブロック図である。図2は、図1に示す複数の電源21~2n(n:整数)各々に含まれるブロッキング回路41~4n(n:整数)、及びリレースイッチ51~5n(n:整数)の一例を示す図である。
図1に示す電源ユニット1は、入力端Tin及び出力端Toutの間に複数の電源21~2nが並列に接続される。また、電源ユニット1は、複数の電源21~2n各々に含まれるリレースイッチ51~5nにおけるオンオフ動作を含めて、複数の電源21~2n各々を制御する制御部を有する。本実施形態における制御部は、複数の電源21~2n各々に対応付けて設けられ、リレースイッチ51~5nにおけるオンオフ動作を含めて、複数の電源21~2n各々を制御する複数の制御回路61~6nからなる。本実施形態における複数の制御回路61~6nは、例えば、複数の電源21~2n各々に設けられている。本実施形態に係る電源ユニット1は、入力端Tinから入力される電圧を複数の電源21~2nのうちの少なくとも一つにより変換して、出力端Toutから出力する。出力端Toutには、電源ユニット1から出力される電圧の供給を受ける外部機器3が接続される。例えば、電源ユニット1は、複数の電源21~2nにより、分担して外部機器3へ変換した電圧を供給してもよい。また、電源ユニット1は、複数の電源21~2nのいずれか一つにより外部機器3へ変換した電圧を供給してもよい。
図1に示す電源21は、入力端T11、出力端T21、コンバータ31、ブロッキング回路41、及びリレースイッチ51を含む。同様に、図1に示す電源2nは、入力端T1n(n:整数)、出力端T2n(n:整数)、コンバータ3n(n:整数)、ブロッキング回路4n、リレースイッチ5nを含む。ここで、本実施形態に係る電源21~2nは、同一の規格で設計、開発、及び生産されたものであると仮定し、説明の便宜上、電源21に含まれる構成についてのみ詳細に説明し、電源2nに含まれる構成については詳細な説明を省略する。
コンバータ31は、入力端T11から入力した電圧を変換し、出力端T21へ変換した電圧を出力する。ここで、本実施形態におけるコンバータ31は、非絶縁型AC-DCコンバータ、絶縁型AC-DCコンバータ、非絶縁型DC-DCコンバータ、又は絶縁型DC-DCコンバータのうちの少なくとも一つである。
ブロッキング回路41は、コンバータ31及び出力端T21の間に設けられる。ブロッキング回路41は、並列に接続される他の電源22~2nに起因する異常電流からコンバータ31を保護する。
例えば、図2に示すように、ブロッキング回路41は、半導体スイッチTr、及び切替回路Cを有する。本実施形態における半導体スイッチTrは、例えば、nチャネルMOSFETである。半導体スイッチTrのドレインは、コンバータ31の出力側に接続される。半導体スイッチTrのソースは、出力端T21に接続される。半導体スイッチTrのゲートは、後述するコンパレータICの出力端Voutと接続される。切替回路Cは、半導体スイッチTrと並列に接続されるコンパレータICを有する。本実施形態におけるコンパレータICの正極入力端Vin1は、抵抗R1を介して、半導体スイッチTrのドレイン側に接続される。また、本実施形態におけるコンパレータICの負極入力端Vin2は、抵抗R2を介して、半導体スイッチTrのソース側に接続される。
本実施形態におけるブロッキング回路41において、半導体スイッチTrのドレイン側の電位が半導体スイッチTrのソース側の電位より高い場合(例えば、コンバータ31から出力された所定の電圧が印加された場合)、コンパレータICは、高い振幅レベルの信号を半導体スイッチTrのゲートへ出力する。これにより、半導体スイッチTrにおけるゲート-ドレイン間電圧がオンとなり、半導体スイッチTrにおけるドレイン-ソース間電圧がオンとなる。すなわち、半導体スイッチTrは、オンとなる。
また、半導体スイッチTrのソース側の電位が半導体スイッチTrのドレイン側の電位より高い場合(例えば、並列に接続される他の電源22~2nに起因する異常電流が電源21に流入した場合)、コンパレータICは、低い振幅レベルの信号を半導体スイッチTrのゲートへ出力する。これにより、半導体スイッチTrにおけるゲート-ドレイン間電圧がオフとなり、半導体スイッチTrにおけるドレイン-ソース間電圧がオフとなる。すなわち、半導体スイッチTrは、オフとなる。これにより、本実施形態に係る電源21は、上記異常電流からコンバータ31を保護することができる。ここで、上記異常電流は、例えば、他の電源22~2nを活線挿入した場合に発生する突入電流、又は他の電源22~2nの故障及び異常動作に起因する過電流である。
リレースイッチ51は、ブロッキング回路41と並列に接続される。本実施形態におけるリレースイッチ51は、例えば、コイルや図2に示す機械式スイッチSW等の部品を有する有接点リレースイッチ、又はトライアックやトランジスタ等の電子部品を有する無接点リレースイッチである。
制御回路61は、マイコン、又はIC等の所定のプロセッサを有する。本実施形態における制御回路61は、電源21を制御する。例えば、制御回路61は、電源ユニット1の運用形態に応じて、コンバータ31の動作を制御する。また、制御回路61は、リレースイッチ51におけるオンオフ動作を制御する。例えば、制御回路61は、電源21が動作している場合、電源21の動作に関する動作信号を他の電源22~2nに含まれる他の制御回路62~6nへ送信する。
具体的には、制御回路61は、ブロッキング回路41及び電源の出力端T21の間に接続された図示しない電圧検知器において、電圧が検知されているか否かにより、電源21が動作しているか否かを判断する。さらに、制御回路61は、上記電圧検知器において電圧が検知されていれば、上記動作信号を他の電源22~2nに含まれる他の制御回路62~6nへ送信する。なお、上記電圧検出器は、電源21に組み込まれるものであっても、電源ユニット1の外部に設置するものであってもよい。また、制御回路61は、他の電源22~2nの動作に関する動作信号を他の電源22~2n各々に含まれる他の制御回路62~6nから受信する。
ここで、上記動作信号は、例えば、制御回路61~6nが動作していることを通知する動作通知信号、又は単にリレースイッチ51~5nをオン、又はオフするための接点信号である。また、上記制御回路61~6nは、電気的接続手段、又は光学的接続手段により相互に接続されている。なお、電気的接続手段とは、例えば、電線、電気回路、又は所定の規格で設計、開発、及び生産された電気ケーブルである。また、光学的接続手段とは、例えば、発光素子、及び受光素子である。
さらに、制御回路61は、電源21が動作している場合であって他の制御回路62~6nのうちの少なくとも一つから他の電源22~2nの動作に関する動作信号を受信した場合、リレースイッチ51をオフする。また、制御回路61は、電源21が動作している場合であって他の全ての制御回路62~6nから上記動作信号を受信しない場合、リレースイッチ51をオンする。
ここで、本実施形態における制御回路61において、電源21が動作している場合であって、他の制御回路62~6nから上記動作信号を受信した場合、又は受信しない場合のリレースイッチ51及びブロッキング回路41の半導体スイッチTrのオンオフ動作について、図3を参照して詳しく説明する。
図3は、図1に示す電源21の制御回路61において、電源21が動作している場合であって、他の制御回路62~6nから上記動作信号を受信した場合、又は受信しない場合のリレースイッチ51及びブロッキング回路41の半導体スイッチTrのオンオフ動作を示すタイミングチャートである。なお、図3は、本実施形態に係る電源ユニット1が複数の電源21~2nのいずれか一つにより外部機器3へ変換した電圧を供給する単独運転、及び複数の電源21~2nにより外部機器3へ変換した電圧を供給する並列運転を順次実行する運用形態でのタイミングチャートを示している。
まず、電源21が動作している場合であって、上記動作信号を受信した場合(図3に示す動作信号がオンの場合)、他の電源22~2nのうちの少なくとも一つが動作している。言い換えれば、電源ユニット1は、複数の電源21~2nのうちの少なくとも二つ以上の電源により、変換した電圧を外部機器3へ出力する並列運転を実行している。このため、制御回路61は、リレースイッチ51をオフする。さらに、リレースイッチ51をオフすることで、コンバータ31から出力された電圧が半導体スイッチTrに印加されるため、半導体スイッチTrのドレイン側の電位、及び半導体スイッチTrのソース側の電位の差が生じる。このため、上述の通り、半導体スイッチTrはオンとなる。すなわち、本実施形態に係る電源ユニット1は、複数の電源21~2nのうちの少なくとも二つ以上の電源により外部機器3へ変換した電圧を供給する場合、リレースイッチ51をオフすることで、上記ブロッキング回路41を機能させて、上記コンバータ31を保護することができる。
言い換えれば、本実施形態に係る電源ユニット1は、複数の電源21~2nのうちの少なくとも二つ以上の電源により、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2n各々に含まれる全てのリレースイッチ51~5nは、対応付けられた制御回路61~6nによりオフされる。したがって、本実施形態に係る電源ユニット1は、上記ブロッキング回路41を機能させて、上記コンバータ31を保護することができる。
次に、電源21が動作している場合であって、上記動作信号を受信しない場合(図3に示す動作信号がオフの場合)、他の電源22~2nが動作していない。言い換えれば、電源ユニット1は、複数の電源21~2nのいずれか一つにより、変換した電圧を外部機器3へ出力する単独運転を実行している。このため、制御回路61は、リレースイッチ51をオンする。これにより、半導体スイッチTrのドレイン側、及び半導体スイッチTrのソース側が短絡されるため、半導体スイッチTrのドレイン側の電位、及び半導体スイッチTrのソース側の電位の差がなくなり、半導体スイッチTrはオフとなる。また、半導体スイッチTrのドレイン側、及び半導体スイッチTrのソース側が短絡されることで、コンバータ31から出力される電圧を外部機器3へ供給するための迂回経路が形成される。すなわち、本実施形態に係る電源ユニット1は、複数の電源21~2nのいずれか一つにより外部機器3へ変換した電圧を供給する場合、リレースイッチ51をオンすることで、電力ロスを生じるブロッキング回路41を介さずに、コンバータ31から出力される電圧を外部機器3へ供給することができる。
言い換えれば、本実施形態に係る電源ユニット1は、複数の電源21~2nのいずれか一つにより、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2nのうち、電圧を出力している電源に含まれるリレースイッチ51~5nは、対応付けられた制御回路61~6nによりオンされる。これにより、本実施形態に係る電源ユニット1は、電力ロスを生じるブロッキング回路41~4nを介さずに、コンバータ31~3nから出力される電圧を外部機器3へ供給することができる。また、本実施形態に係る電源ユニット1は、複数の電源21~2nのうち、電圧を出力していない電源に含まれるリレースイッチ51~5nは、対応付けられた制御回路61~6nによりオフされる。これにより、本実施形態に係る電源ユニット1は、上記ブロッキング回路41~4nを機能させて、上記コンバータ31~3nを保護することができる。
(総括)
上述の通り、本実施形態に係る電源ユニット1は、並列に接続される複数の電源21~2n、及び制御部を備える。上記電源21~2nは、入力端T11~T1n、出力端T21~T2n、入力端T11~T1nから入力した電圧を変換し、出力端T21~T2nへ変換した電圧を出力するコンバータ31~3n、コンバータ31~3n及び出力端T21~T2nの間に設けられ、並列に接続される他の電源21~2nに起因する異常電流からコンバータ31~3nを保護するブロッキング回路41~4n、及びブロッキング回路41~4nと並列に接続されるリレースイッチ51~5nを含む。上記制御部は、複数の電源21~2n各々に含まれる構成(例えば、リレースイッチ51~5n)に対応付けて設けられ、リレースイッチ51~5nにおけるオンオフ動作を含めて、複数の電源21~2n各々を制御する複数の制御回路61~6nからなる。複数の電源21~2nのうちの少なくとも二つ以上の電源により、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2n各々に含まれる全てのリレースイッチ51~5nは、制御部によりオフされる。また、複数の電源21~2nのいずれか一つにより、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2nのうち、電圧を出力している電源21~2nに含まれるリレースイッチ51~5nは、制御部によりオンされる。また、複数の電源21~2nのうち、電圧を出力していない電源21~2nに含まれるリレースイッチ51~5nは、制御部によりオフされる。
上記構成によれば、複数の電源21~2nのうちの少なくとも二つ以上の電源により、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2n各々に含まれる全てのリレースイッチ51~5nは、制御部によりオフされる。これにより、本実施形態に係る電源ユニット1、及び電源21~2nは、上記ブロッキング回路41~4nを機能させて、上記コンバータ31~3nを保護することができる。また、複数の電源21~2nのいずれか一つにより、変換した電圧を外部機器3へ出力する場合において、複数の電源21~2nのうち、電圧を出力している電源に含まれるリレースイッチ51~5nは、制御部によりオンされる。これにより、本実施形態に係る電源ユニット1、及び電源21~2nは、電力ロスを生じるブロッキング回路41~4nを介さずに、コンバータ31~3nから出力される電圧を外部機器3へ供給することができる。また、複数の電源21~2nのうち、電圧を出力していない電源に含まれるリレースイッチ51~5nは、制御部によりオフされる。これにより、本実施形態に係る電源ユニット1、及び電源21~2nは、上記ブロッキング回路41~4nを機能させて、上記コンバータ31~3nを保護することができる。
かくして、本実施形態に係る電源ユニット1、及び電源21~2nは、運用形態に応じて、上記ブロッキング回路41~4nを機能させるか否かを選択的に切り替えて、電力ロスを最小化することができる。
ここで、本実施形態に係る電源ユニット1において、ブロッキング回路41~4n各々は、上記半導体スイッチTr、及び切替回路Cを有している。しかしながら、本実施形態における電源ユニット1、及び電源21~2nは、これに限定されない。例えば、本実施形態におけるブロッキング回路41~4n各々は、公に知られている様々なブロッキング回路を適宜置き換え可能である。
また、図4に示すように、本実施形態に係る電源21は、一つの電源21により、変換した電圧を外部機器3へ供給する電源ユニット1にも適用することができる。一つの電源21により、変換した電圧を外部機器3へ供給する電源ユニット1に設けられる場合、制御回路61は、リレースイッチ51を常にオンする。これにより、本実施形態に係る電源ユニット1、及び電源21は、電力ロスを生じるブロッキング回路41を介さずに、コンバータ31から出力される電圧を外部機器3へ供給することができる。
また、本実施形態に係る電源ユニット1において、制御回路61~6nが制御部として機能している。しかしながら、本実施形態に係る電源ユニット1はこれに限定されない。例えば、本実施形態に係る電源ユニット1において、電源ユニット1に設けられた1つの制御部により、複数の電源21~2nを統括して制御してもよい。
また、本実施形態に係る電源ユニット1では、上記単独運転、及び並列運転を順次実行している。しかしながら、本実施形態に係る電源ユニット1はこれに限定されない。例えば、本実施形態に係る電源ユニット1は、単独運転、又は並列運転のいずれか一つを実行してもよい。
また、上記説明において用いた「所定のプロセッサ」という文言は、例えば、CPU(Central Processing Unit)、又はMPU(Micro Processing Unit)等の専用又は汎用のプロセッサ、若しくは、特定用途向け集積回路(ASIC:Application Specific Integrated Circuit)、プログラマブル論理デバイス(例えば、単純プログラマブル論理デバイス(SPLD:Simple Programmable Logic Device)、複合プログラマブル論理デバイス(CPLD:Complex Programmable Logic Device)、及びフィールドプログラマブルゲートアレイ(FPGA:Field Programmable Gate Array)等を意味する。また、本実施形態の各構成要素(各処理部)は、単一のプロセッサに限らず、複数のプロセッサによって実現するようにしてもよい。さらに、複数の構成要素(複数の処理部)を、単一のプロセッサによって実現するようにしてもよい。
1 電源ユニット
21~2n 電源
3 外部機器
31~3n コンバータ
41~4n ブロッキング回路
51~5n リレースイッチ
61~6n 制御回路
C 切替回路
IC コンパレータ
R1,R2 抵抗
SW 機械式スイッチ
T11~T1n 入力端
T21~T2n 出力端
Tin 入力端
Tout 出力端
Tr 半導体スイッチ
Vin1 正極入力端
Vin2 負極入力端
Vout 出力端

Claims (4)

  1. 変換した電圧を外部機器へ出力する電源ユニットにおいて、
    入力端及び出力端と、前記入力端から入力した電圧を変換し、前記出力端に接続された前記外部機器へ変換した前記電圧を出力するコンバータと、前記コンバータ及び前記出力端の間に設けられ、前記出力端から流入する異常電流から前記コンバータを保護するブロッキング回路と、前記ブロッキング回路と並列に接続されるリレースイッチとを含み、並列に接続される複数の電源と、
    前記複数の電源各々に含まれる前記リレースイッチにおけるオンオフ動作を制御する制御部と、を具備し、
    前記制御部は、前記複数の電源各々に対応付けて設けられ、前記リレースイッチのオンオフ動作を制御する複数の制御回路からなり、
    前記制御回路は、対応付けられた前記電源の動作に関する動作信号を他の前記制御回路へ送信し、
    前記複数の電源のうちの少なくとも二つ以上の前記電源により、変換した前記電圧を前記外部機器へ出力している場合において、前記複数の電源各々に含まれる全ての前記リレースイッチは、対応付けられた前記制御回路によりオフされ、
    前記複数の電源のいずれか一つにより、変換した前記電圧を前記外部機器へ出力している場合において、前記複数の電源のうち、前記電圧を出力している前記電源に含まれる前記リレースイッチは、対応付けられた前記制御回路によりオンされ、前記複数の電源のうち、前記電圧を出力していない前記電源に含まれる前記リレースイッチは、前記制御部によりオフされる、電源ユニット。
  2. 前記ブロッキング回路は、半導体スイッチ、及び前記半導体スイッチのオンオフを切り替える切替回路を有する、請求項に記載の電源ユニット。
  3. 入力端と、出力端と、を備える電源であって、
    前記入力端から入力した電圧を出力電圧に変換するコンバータと、前記コンバータと前記出力端との間に設けられ、前記出力端から流入する異常電流から前記コンバータを保護するブロッキング回路と、前記コンバータと前記出力端との間で前記ブロッキング回路と並列に接続されたリレースイッチと、前記リレースイッチのオンオフ動作を制御する制御回路と、を含み、
    前記コンバータにより変換された前記出力電圧は、前記ブロッキング回路および前記リレースイッチのいずれか一方を経由して前記出力端に伝達されるように構成されており、
    前記リレースイッチがオンのときは、前記出力電圧が前記リレースイッチを経由して前記出力端に伝達され、
    前記リレースイッチがオフのときは、前記出力電圧が前記ブロッキング回路を経由して前記出力端に伝達される、電源。
  4. 請求項3に記載の電源を複数備え、前記複数の電源の前記入力端の各々が接続されるとともに前記出力端の各々が互いに接続されて、前記複数の電源が前記入力端と前記出力端との間で並列に動作する電源ユニットであって、
    前記複数の電源の各々の前記制御回路は、当該電源の動作に関する動作信号を、他の電源の制御回路に送信し、
    当該電源の前記制御回路が、前記他の電源からの前記動作信号を受信したときは、当該電源にある前記リレースイッチをオフにし、
    当該電源の前記制御回路が、前記他の電源からの前記動作信号を受信しないときは、当該電源の前記リレースイッチをオンにする、電源ユニット。
JP2018138653A 2018-07-24 2018-07-24 電源ユニット、及び電源 Active JP7122899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018138653A JP7122899B2 (ja) 2018-07-24 2018-07-24 電源ユニット、及び電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018138653A JP7122899B2 (ja) 2018-07-24 2018-07-24 電源ユニット、及び電源

Publications (2)

Publication Number Publication Date
JP2020017003A JP2020017003A (ja) 2020-01-30
JP7122899B2 true JP7122899B2 (ja) 2022-08-22

Family

ID=69580293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018138653A Active JP7122899B2 (ja) 2018-07-24 2018-07-24 電源ユニット、及び電源

Country Status (1)

Country Link
JP (1) JP7122899B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215273A (ja) 2001-01-19 2002-07-31 Nec Kofu Ltd 電源システム及び活線挿抜方法
JP2005312195A (ja) 2004-04-22 2005-11-04 Fuji Electric Systems Co Ltd 電池の充放電回路
JP2008029160A (ja) 2006-07-25 2008-02-07 Yazaki Corp バックアップ電源装置
JP2008203981A (ja) 2007-02-16 2008-09-04 Fujitsu Ltd 電源制御回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037030A (ja) * 1989-06-02 1991-01-14 Borugen Denki Kk バッテリー・バックアップ回路におけるスイッチ装置
JP2817747B2 (ja) * 1991-11-15 1998-10-30 三菱電機株式会社 電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215273A (ja) 2001-01-19 2002-07-31 Nec Kofu Ltd 電源システム及び活線挿抜方法
JP2005312195A (ja) 2004-04-22 2005-11-04 Fuji Electric Systems Co Ltd 電池の充放電回路
JP2008029160A (ja) 2006-07-25 2008-02-07 Yazaki Corp バックアップ電源装置
JP2008203981A (ja) 2007-02-16 2008-09-04 Fujitsu Ltd 電源制御回路

Also Published As

Publication number Publication date
JP2020017003A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
CN111469783B (zh) 电源装置
US20140084967A1 (en) Drive circuit for switching element
JP6003819B2 (ja) トランジスタ駆動回路
WO2015064206A1 (ja) 半導体装置
KR20170142868A (ko) 파워 서플라이를 위한 진단 시스템
JP7122899B2 (ja) 電源ユニット、及び電源
US8907583B1 (en) LED driving device
WO2017164029A1 (ja) 電子スイッチ装置及び電子スイッチシステム
JP2020150347A (ja) 車両用電子装置
US10812065B2 (en) Power supply control apparatus
JP2016127363A (ja) 信号出力回路
JP6202208B2 (ja) パワー半導体素子の電流検出装置
US20200295596A1 (en) Power supply circuit and electronic device
US10599198B2 (en) Load driving device
US20130200866A1 (en) Semiconductor integrated circuit
JP2008289308A (ja) 過電流検出回路及びこれを用いた電子装置
US20180217652A1 (en) Electronic device
KR101103387B1 (ko) 스위칭 전원 장치 및 이의 동작 방법
JP5637886B2 (ja) 半導体リレー
JPWO2018012168A1 (ja) 電子制御装置
WO2014027524A1 (ja) 半導体モジュール
JP2010233355A (ja) 保護制御装置
JP5781108B2 (ja) 光結合装置
WO2019229959A1 (ja) 出力装置及び出力方法
JP6766352B2 (ja) インタフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220809

R150 Certificate of patent or registration of utility model

Ref document number: 7122899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150