JP2020150347A - 車両用電子装置 - Google Patents

Abstract

【課題】操作スイッチの出力電圧を遮断する半導体スイッチにおけるゲート電圧の高圧化を抑制し、低電圧タイプの半導体スイッチの適用を可能とする。【解決手段】本発明に係る車両用電子装置は、入力電圧を操作スイッチの作動態様に応じた所定の出力電圧に変換するスイッチ部と、前記出力電圧を入力して前記操作スイッチの作動態様を求める作動態様取得部と、前記出力電圧の前記作動態様取得部への入力、遮断を切り換える半導体スイッチ部と、前記半導体スイッチ部を制御する制御部と、を備え、前記半導体スイッチ部は、Ｐチャネル型半導体素子とＮチャネル型半導体素子とを並列接続してなり、前記制御部は、前記Ｐチャネル型半導体素子のゲート端子に第１ゲート電圧を印加し、前記Ｎチャネル型半導体素子のゲート端子に前記第１ゲート電圧とは反転関係にある第２ゲート電圧を印加する。【選択図】図１

Description

本発明は、入力電圧を操作スイッチの作動態様に応じた所定の出力電圧に変換するスイッチ部を備えた車両用電子装置に関する。

特許文献１には、電動の駐車ブレーキ機構の動作を指示する操作スイッチとして、内部に配置された抵抗素子により操作態様に応じてそれぞれ異なる電圧信号を出力する操作スイッチが開示されている。

国際公開第２０１７／０３８６８５号

上記のように、操作態様に応じてそれぞれ異なる電圧信号を発生させる操作スイッチを用いる車両用電子装置では、制御装置が操作スイッチの出力電圧を読み込んで、操作スイッチの操作態様を電圧レベルに基づき判断することになる。
このため、例えば、暗電流（待機電流）を減らすために、操作スイッチと制御装置との間にＮ型ＭＯＳＦＥＴからなる半導体スイッチを配置する場合、Ｎ型ＭＯＳＦＥＴの導通／非導通の制御において、通過させたい電圧であるドレイン側の電圧よりもゲート端子に印加するゲート電圧を十分に高くしてＮ型ＭＯＳＦＥＴのオン抵抗を低く抑え、出力電圧のレベル判断の精度を維持する必要が生じる。
このため、半導体スイッチを大型化して高耐圧化させたり、高いゲート電圧を生成するためにトランジスタ等を用いた高電圧変換回路を設けたりする必要が生じ、コストアップや部品実装面積の増大などが生じるおそれがあった。

本発明は、従来の実情に鑑みてなされたものであり、その目的は、ゲート電圧の高圧化を抑制し、低電圧タイプの半導体スイッチの適用を可能とすることで、コスト及び部品実装面積の抑制を図れる、車両用電子装置を提供することにある。

本発明によれば、その１つの態様において、車両用電子装置は、入力電圧を操作スイッチの作動態様に応じた所定の出力電圧に変換するスイッチ部と、前記出力電圧を入力して前記操作スイッチの作動態様を求める作動態様取得部と、前記出力電圧の前記作動態様取得部への入力、遮断を切り換える半導体スイッチ部と、前記半導体スイッチ部を制御する制御部と、を備え、前記半導体スイッチ部は、Ｐチャネル型半導体素子とＮチャネル型半導体素子とを並列接続してなり、前記制御部は、前記Ｐチャネル型半導体素子のゲート端子に第１ゲート電圧を印加し、前記Ｎチャネル型半導体素子のゲート端子に前記第１ゲート電圧とは反転関係にある第２ゲート電圧を印加する。

本発明によれば、ゲート電圧の高圧化が抑制され、低電圧タイプの半導体スイッチの適用が可能になり、コスト及び部品実装面積の抑制を図れる。

本発明に係る車両用電子装置の第１実施形態を示す回路図である。 Ｎ型ＭＯＳＦＥＴのオン抵抗の一般特性を示す線図である。 Ｎ型ＭＯＳＦＥＴのオン抵抗に対するＰ型ＭＯＳＦＥＴのオン抵抗の特性を示す線図である。 Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとの並列接続回路における合成抵抗を示す線図である。 ＮＯＴ回路を用いて一方のゲート信号を生成する構成とした第２実施形態を示す回路図である。 入力電圧側の半導体スイッチ部をＰ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴとの並列接続回路で構成した第３実施形態を示す回路図である。

以下、本発明に係る車両用電子装置の実施形態を図面に基づいて説明する。
図１は、車両の運転者が操作する操作スイッチの作動態様に応じてアクチュエータを制御する車両用電子装置の一態様を示す。

係る車両用電子装置は、例えば、車両の電動パーキングブレーキなどに適用でき、電動パーキングブレーキの場合、操作スイッチは電動パーキングブレーキの作動（アプライ）／解除（リリース）を指示するスイッチで、アクチュエータはブレーキパッドを駆動する電動モータとなる。
図１において、車両用電子装置１００は、操作スイッチ２０Ａ（外部操作部）を含むスイッチ部２０、及び、スイッチ部２０からの信号（出力電圧）を入力し、アクチュエータ１０の操作信号（制御信号）を出力する電子制御装置（ＥＣＵ）３０を備える。

スイッチ部２０は、運転者が操作スイッチ２０Ａを操作したときに、電子制御装置３０に送る電圧信号の電圧値を切り換える回路を備える。詳細には、スイッチ部２０は、操作スイッチ２０Ａに連動して電圧出力経路の抵抗値を切り換えることで、入力電圧を操作スイッチ２０Ａの作動態様に応じた所定の出力電圧に変換する。
電子制御装置３０は、ＣＰＵ、ＲＯＭ、ＲＡＭなどを含むマイクロコンピュータ３０Ａを備え、スイッチ部２０の出力電圧に基づき操作スイッチ２０Ａの作動態様を求める作動態様取得部としての機能を有し、求めた作動態様に基づきアクチュエータ１０の作動を制御する。

スイッチ部２０は、２つの入力端子２１Ａ，２１Ｂと、２つの出力端子２２Ａ，２２Ｂと、４つの抵抗配線２３Ａ，２３Ｂ，２３Ｃ，２３Ｄと、２つ一体の第１切換子２４Ａ，２４Ｂ、２つ一体の第２切換子２５Ａ，２５Ｂと、を有する。
２つの入力端子２１Ａ，２１Ｂは、電子制御装置３０のマイクロコンピュータ３０Ａと共通の電源ＶＣＣ（例えば、５Ｖ）にそれぞれ接続している。

２つの出力端子２２Ａ，２２Ｂは、マイクロコンピュータ３０Ａの２つの入力ポート（アナログ値検出部）３０Ａ-１、３０Ａ-２に接続している。
第１切換子２４Ａ，２４Ｂは、操作スイッチ２０Ａと機械的に連動して作動し、入力端子２１Ａと抵抗配線２３Ａとを接続し、入力端子２１Ｂと抵抗配線２３Ｃとを接続する第１切換位置（図１に示した切換位置）と、入力端子２１Ｂと抵抗配線２３Ａとを接続し、入力端子２１Ｂと抵抗配線２３Ｃとを接続する第２切換位置とに切り換わる。

また、第２切換子２５Ａ，２５Ｂは、操作スイッチ２０Ａと機械的に連動して第１切換子２４Ａ，２４Ｂと一体に作動し、出力端子２２Ｂと抵抗配線２３Ａとを接続し、出力端子２２Ａと抵抗配線２３Ｃとを接続する第１切換位置（図１に示した切換位置）と、出力端子２２Ｂと抵抗配線２３Ｂとを接続し、出力端子２２Ａと抵抗配線２３Ｄとを接続する第２切換位置とに切り換わる。
つまり、運転者による操作スイッチ２０Ａの操作に伴って、第２切換子２５Ａ，２５Ｂは、出力端子２２Ｂに接続される抵抗配線を抵抗配線２３Ａと抵抗配線２３Ｂとのいずれかに切り換え、また、出力端子２２Ａに接続される抵抗配線を抵抗配線２３Ｃと抵抗配線２３Ｄとのいずれかに切り換える。

また、抵抗配線２３Ｂ及び抵抗配線２３Ｄの一端は、第１切換子２４Ａ，２４Ｂを介さずに入力端子２１Ａに接続している。
例えば、操作スイッチ２０Ａが押されていない状態では、第１切換子２４Ａ，２４Ｂ及び第２切換子２５Ａ，２５Ｂは図１に示す切換位置を保持し、操作スイッチ２０Ａが押されると、第１切換子２４Ａ，２４Ｂ及び第２切換子２５Ａ，２５Ｂは一体的に作動し、図１に示す第１切換位置とは逆の第２切換位置に切り換わる。

つまり、操作スイッチ２０Ａが押されていない状態では、入力端子２１Ａ、抵抗配線２３Ａ及び出力端子２２Ｂが接続され、また、入力端子２１Ｂ、抵抗配線２３Ｃ及び出力端子２２Ａが接続され、操作スイッチ２０Ａが押された状態では、入力端子２１Ａ、抵抗配線２３Ｂ及び出力端子２２Ｂが接続され、また、入力端子２１Ａ、抵抗配線２３Ｄ及び出力端子２２Ａが接続される。
４つの抵抗配線２３Ａ，２３Ｂ，２３Ｃ，２３Ｄがそれぞれ有する抵抗素子（抵抗器）２６Ａ，２６Ｂ，２６Ｃ，２６Ｄの抵抗値は、相互に異なる値に設定してある。

このため、出力端子２２Ｂからは、抵抗素子２６Ａ又は抵抗素子２６Ｂで分圧された電圧が出力され、出力端子２２Ａからは、抵抗素子２６Ｃ又は抵抗素子２６Ｄで分圧された電圧が出力され、出力端子２２Ａ，２２Ｂからの出力電圧は、操作スイッチ２０Ａの作動態様（操作スイッチ２０Ａが押されたか否か）によって切り換わる。
したがって、電子制御装置３０（作動態様取得部）は、出力端子２２Ａからの出力電圧及び／又は出力端子２２Ｂからの出力電圧と、基準電圧との比較に基づき操作スイッチ２０Ａの作動態様（操作スイッチ２０Ａが押されたか否か）を求め、求めた作動態様に応じてアクチュエータ１０を制御する。

上記のように、スイッチ部２０において、操作スイッチ２０Ａの作動態様で出力電圧が切り換わる系統を２重に設けた冗長系とすることで、２系統のうちの一方に障害が生じても、電子制御装置３０は、残る１系統で運転者による操作スイッチ２０Ａの作動態様を検知できる。
なお、２つの出力端子２２Ａ，２２Ｂと、マイクロコンピュータ３０Ａの２つの入力ポート３０Ａ-１、３０Ａ-２を接続する出力ライン３１-１，３１-２とグランドとの間には、抵抗素子３２-１，３２-２を接続してあり、マイクロコンピュータ３０Ａが読み込む電圧は、抵抗素子２６Ａ，２６Ｂ，２６Ｃ，２６Ｄと抵抗素子３２-１，３２-２との分圧比によって決まる。

また、電子制御装置３０は、スイッチ部２０に流れる待機電流（暗電流）を減らすためにスイッチ部２０の入出経路を選択的に遮断する半導体スイッチ部３３，３４を内部に備え、この半導体スイッチ部３３，３４のオン（導通）／オフ（非導通）は、マイクロコンピュータ３０Ａ（制御部）が制御する。
半導体スイッチ部３３は、電源ＶＣＣと入力端子２１Ａとの間に配置したＰ型ＭＯＳＦＥＴ（Ｐチャネル型半導体素子）３３Ａで構成され、図１に示す切換位置での待機状態で、Ｐ型ＭＯＳＦＥＴ３３Ａを非導通（オフ）とすることで、出力端子２２Ｂを経て電圧を出力する系統への入力電圧を遮断する。

一方、半導体スイッチ部３４は、出力端子２２Ａと入力ポート３０Ａ-１とを結ぶ出力ライン３１-１（換言すれば、スイッチ部２０と作動態様取得部との間）に配置した、Ｐ型ＭＯＳＦＥＴ（Ｐチャネル型半導体素子）３４ＡとＮ型ＭＯＳＦＥＴ（Ｎチャネル型半導体素子）３４Ｂとの並列接続回路で構成され、Ｐ型ＭＯＳＦＥＴ３４Ａ及びＮ型ＭＯＳＦＥＴ３４Ｂを非導通（オフ）とすることで、出力端子２２Ａを経由する電圧出力経路を遮断する。
つまり、半導体スイッチ部３４は、スイッチ部２０の出力電圧のマイクロコンピュータ３０Ａ（作動態様取得部）への入力、遮断を切り換える半導体スイッチ部である。
待機状態において半導体スイッチ部３３，３４の双方を非導通（オフ）に制御すれば、入力端子２１Ａへの電源電圧の供給が遮断され、かつ、入力端子２１Ｂから出力端子２２Ａを結ぶ経路での出力が遮断され、スイッチ部２０（２系統のスイッチ部２０）を介した電流の流れが遮断されるため、待機電流（暗電流）を減らすことができる。

半導体スイッチ部３３，３４を構成する各ＭＯＳＦＥＴ３３Ａ，３４Ａ，３４Ｂのゲート端子には、マイクロコンピュータ３０Ａの出力ポート（出力端子）から出力されるゲート制御信号（ゲート電圧）が直接印加される。
Ｐ型ＭＯＳＦＥＴ３３Ａ及びＰ型ＭＯＳＦＥＴ３４Ａのゲート端子には、マイクロコンピュータ３０Ａの出力ポート３０Ａ-３から出力される第１ゲート制御信号ＧＣ１（第１ゲート電圧信号）が直接印加され、Ｎ型ＭＯＳＦＥＴ３４Ｂのゲート端子には、マイクロコンピュータ３０Ａの出力ポート３０Ａ-４から出力される第２ゲート制御信号ＧＣ２（第２ゲート電圧信号）が直接印加される。

ここで、第２ゲート制御信号ＧＣ２は、第１ゲート制御信号ＧＣ１とは反転関係にある信号（電圧）である。
マイクロコンピュータ３０Ａ（制御部）は、半導体スイッチ部３３，３４を導通状態（オン状態）とする場合、第１ゲート制御信号ＧＣ１をローレベル、第２ゲート制御信号ＧＣ２をハイレベルとする。
一方、マイクロコンピュータ３０Ａ（制御部）は、半導体スイッチ部３３，３４を非導通状態（オフ状態）として暗電流を減らす場合、第１ゲート制御信号ＧＣ１をハイレベル、第２ゲート制御信号ＧＣ２をローレベルとする。

半導体スイッチ部３３を構成するＰ型ＭＯＳＦＥＴ３３Ａのソース電圧は、電源ＶＣＣの電圧（５Ｖ）で一定であるから、Ｐ型ＭＯＳＦＥＴ３３Ａのゲート端子にローレベルの第１ゲート制御信号ＧＣ１を印加すれば、電位的にソースよりもゲートが十分に低くなって、Ｐ型ＭＯＳＦＥＴ３３Ａはオン抵抗が十分に小さい導通状態（オン状態）になり、電源ＶＣＣの電圧を略そのまま通過させることができる。

一方、半導体スイッチ部３４を構成するＰ型ＭＯＳＦＥＴ３４Ａのソース電圧は、抵抗素子２６Ｃ，２６Ｄによって電源ＶＣＣの電圧（換言すれば、スイッチ部２０の入力電圧）よりも低い電圧になる。
そして、Ｐ型ＭＯＳＦＥＴ３４Ａのゲート端子にローレベルの第１ゲート制御信号ＧＣ１を印加したとき、ソース電圧が低いときほど（出力端子２２Ａに接続される抵抗素子の抵抗値が高いときほど）Ｐ型ＭＯＳＦＥＴ３４Ａのオン抵抗が上がり、逆に、ソース電圧が高いときほど（出力端子２２Ａに接続される抵抗素子の抵抗値が低いときほど）Ｐ型ＭＯＳＦＥＴ３４Ａのオン抵抗が減ることになる。

また、Ｐ型ＭＯＳＦＥＴ３４Ａのゲート端子にローレベルの第１ゲート制御信号ＧＣ１が印加されるとき、Ｎ型ＭＯＳＦＥＴ３４Ｂのゲート端子にはハイレベル（５Ｖ）の第２ゲート制御信号ＧＣ２が印加される。
Ｎ型ＭＯＳＦＥＴの場合、通過させたい電圧であるドレイン電圧よりもゲート端子に印加するゲート電圧を十分に高くする必要が生じる。つまり、図２に示すように、ゲート電圧を十分に高くすることで、オン抵抗が十分に小さい導通状態（オン状態）になり、ドレイン電圧を通過させることができる。

しかし、Ｎ型ＭＯＳＦＥＴ３４Ｂのドレイン電圧は、抵抗素子２６Ｃ，２６Ｄによって電源ＶＣＣの電圧（５Ｖ）よりも低い電圧となる。
そして、Ｎ型ＭＯＳＦＥＴのドレイン電圧が低いときほど（出力端子２２Ａに接続される抵抗素子の抵抗値が高いほど）、相対的にゲート電圧がドレイン電圧よりも高くなってＮ型ＭＯＳＦＥＴのオン抵抗が下がり、逆に、ドレイン電圧が高いときほど（出力端子２２Ａに接続される抵抗素子の抵抗値が低いときほど）、ゲート電圧とドレイン電圧との差が小さくなってＮ型ＭＯＳＦＥＴのオン抵抗が上がることになる。

このように、半導体スイッチ部３４を構成するＰ型ＭＯＳＦＥＴ３４ＡとＮ型ＭＯＳＦＥＴ３４Ｂとは、出力端子２２Ａの出力電圧の変化に対するオン抵抗の変化傾向が逆になる。
つまり、図３に示すように、スイッチ部２０の出力電圧が高くＮ型ＭＯＳＦＥＴ３４Ｂのオン抵抗が高くなる条件ではＰ型ＭＯＳＦＥＴ３４Ａのオン抵抗が十分に小さくなり、逆に、スイッチ部２０の出力電圧が低くＰ型ＭＯＳＦＥＴ３４Ａのオン抵抗が高くなる条件ではＮ型ＭＯＳＦＥＴ３４Ｂのオン抵抗が十分に小さくなり、合成抵抗としては、図４に示すように、出力端子２２Ａの出力電圧変化に対してオン抵抗が小さい値で推移し、出力端子２２Ａの出力電圧が切り換わっても通過させることが可能である。

例えば、半導体スイッチ部３４をＮ型ＭＯＳＦＥＴで構成する場合、出力端子２２Ａの出力電圧が高くても通過させるためには、Ｎ型ＭＯＳＦＥＴのゲート電圧を十分に高くする必要があり、そのためには、例えば車載バッテリの電圧Ｖ_BAT（図２参照。例えば、Ｖ_BAT＝１２Ｖ）をＮ型ＭＯＳＦＥＴのゲート端子に印加する高電圧変換回路を設け、また、Ｎ型ＭＯＳＦＥＴを高耐圧化する必要が生じる。
これに対し、半導体スイッチ部３４を、Ｐ型ＭＯＳＦＥＴ３４ＡとＮ型ＭＯＳＦＥＴ３４Ｂとの並列接続回路で構成すれば、Ｎ型ＭＯＳＦＥＴ３４Ｂのゲート端子に印加する電圧がマイクロコンピュータ３０Ａの電源ＶＣＣの電圧であっても、出力端子２２Ａの出力電圧を通過させて、操作スイッチ２０Ａの作動態様を正しく求めることができる。

したがって、半導体スイッチ部３４をＮ型ＭＯＳＦＥＴのみで構成する場合に比べ、コスト及び部品実装面積の抑制を図れる。
なお、半導体スイッチ部３４を構成するＰ型ＭＯＳＦＥＴ３４Ａとして、Ｎ型ＭＯＳＦＥＴ３４Ｂの素子面積よりも大きな素子面積のものを採用することが好ましい。
一般に、Ｐ型ＭＯＳＦＥＴ３４ＡとＮ型ＭＯＳＦＥＴ３４Ｂとの素子面積が同等である場合、Ｐ型ＭＯＳＦＥＴ３４Ａのオン抵抗がＮ型ＭＯＳＦＥＴ３４Ｂよりも大きくなる傾向があるため、Ｎ型ＭＯＳＦＥＴ３４Ｂよりも大きな素子面積のＰ型ＭＯＳＦＥＴ３４Ａを採用して合成抵抗を小さく抑える。

図１に示した実施形態において、マイクロコンピュータ３０Ａ（制御部）は、第１ゲート制御信号ＧＣ１と、第１ゲート制御信号ＧＣ１とは反転関係にある第２ゲート制御信号ＧＣ２とを出力するが、係る構成に限定されるものではない。
図５に示した第２実施形態では、電子制御装置３０は、第２ゲート制御信号ＧＣ２（一方のゲート電圧信号）を反転させてＰ型ＭＯＳＦＥＴ３３Ａ，３４Ａのゲート端子に印加する第１ゲート制御信号ＧＣ１（他方のゲート電圧信号）を生成するＮＯＴ回路３５を備える。

係る構成であれば、マイクロコンピュータ３０Ａは、第１ゲート制御信号ＧＣ１を生成して出力する必要がなく、マイクロコンピュータ３０Ａの出力端子（出力ポート）の占有を減らし、また、マイクロコンピュータ３０Ａの処理負荷を減らすことができる。
なお、マイクロコンピュータ３０Ａが、Ｐ型ＭＯＳＦＥＴ３３Ａ，３４Ａのゲート端子に印加する第１ゲート制御信号ＧＣ１を出力し、この第１ゲート制御信号ＧＣ１を反転させるＮＯＴ回路を設け、Ｎ型ＭＯＳＦＥＴ３４Ｂのゲート端子に印加する第２ゲート制御信号ＧＣ２を、第１ゲート制御信号ＧＣ１をＮＯＴ回路で反転させて生成することができる。

また、図６に示す第３実施形態のように、半導体スイッチ部３３をＰ型ＭＯＳＦＥＴ３３ＡとＮ型ＭＯＳＦＥＴ３３Ｂとの並列接続回路で構成し、Ｐ型ＭＯＳＦＥＴ３３Ａのゲート端子に第１ゲート制御信号ＧＣ１を印加し、Ｎ型ＭＯＳＦＥＴ３３Ｂに第２ゲート制御信号ＧＣ２を印加させることができる。
この場合、スイッチ部２０の電源Ｖｓの電圧（入力電圧）が、マイクロコンピュータ３０Ａの電源電圧（例えば、５Ｖ）よりも低い電圧であっても、電源Ｖｓの電圧を通過させることができ、高い汎用性を備えることになる。
なお、半導体スイッチ部３３をＰ型ＭＯＳＦＥＴ３３ＡとＮ型ＭＯＳＦＥＴ３３Ｂとの並列接続回路で構成する場合も、マイクロコンピュータ３０Ａが、第１ゲート制御信号ＧＣ１と第２ゲート制御信号ＧＣ２との一方を出力し、他方をＮＯＴ回路で生成することができる。

上記実施形態で説明した各技術的思想は、矛盾が生じない限りにおいて、適宜組み合わせて使用することができる。
また、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
例えば、操作スイッチ２０Ａは、電動パーキングブレーキの作動／解除を指示するスイッチに限定されず、本願発明は、車両が備える各種の操作スイッチに適用できる。

また、上記実施形態では、スイッチ部２０は、操作スイッチ２０Ａの作動態様に応じて出力電圧が変動する系統を２系統備えるが、１系統又は３系統以上であってもよい。
また、上記の複数系統がそれぞれ異なる電源から相互に異なる入力電圧を入力することができる。

また、本願発明は、操作スイッチ２０Ａの作動態様を３パターン以上に判別するシステムにも適用可能である。
また、スイッチ部２０の出力電圧から操作スイッチ２０Ａの作動態様を求める作動態様取得部としての機能を備えるマイクロコンピュータと、半導体スイッチ部３３，３４を制御するマイクロコンピュータとを個別に備えるシステムとすることができる。

１０…アクチュエータ、２０…スイッチ部、２０Ａ…操作スイッチ、３０…電子制御装置、３０Ａ…マイクロコンピュータ（作動態様取得部、制御部）、２１Ａ，２１Ｂ…入力端子、２２Ａ，２２Ｂ…出力端子、２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ…抵抗配線、２４Ａ，２４Ｂ…第１切換子、２５Ａ，２５Ｂ…第２切換子、２６Ａ，２６Ｂ，２６Ｃ，２６Ｄ…抵抗素子、３３，３４…半導体スイッチ部、３３Ａ，３４Ａ…Ｐ型ＭＯＳＦＥＴ（Ｐチャネル型半導体素子）、３４Ｂ…Ｎ型ＭＯＳＦＥＴ（Ｎチャネル型半導体素子）、３５…ＮＯＴ回路、１００…車両用電子装置

Claims (4)

1. 入力電圧を操作スイッチの作動態様に応じた所定の出力電圧に変換するスイッチ部と、
   前記出力電圧を入力して前記操作スイッチの作動態様を求める作動態様取得部と、
   前記出力電圧の前記作動態様取得部への入力、遮断を切り換える半導体スイッチ部と、
   前記半導体スイッチ部を制御する制御部と、
   を備え、
   前記半導体スイッチ部は、Ｐチャネル型半導体素子とＮチャネル型半導体素子とを並列接続してなり、
   前記制御部は、前記Ｐチャネル型半導体素子のゲート端子に第１ゲート電圧を印加し、前記Ｎチャネル型半導体素子のゲート端子に前記第１ゲート電圧とは反転関係にある第２ゲート電圧を印加する、
   車両用電子装置。
2. 前記制御部はマイクロコンピュータを含み、
   前記マイクロコンピュータの出力ポートは、前記第１ゲート電圧と前記第２ゲート電圧との少なくとも一方を出力する、
   請求項１記載の車両用電子装置。
3. 前記マイクロコンピュータの出力ポートは、前記第１ゲート電圧と前記第２ゲート電圧とのいずれか一方のゲート電圧を出力し、他方のゲート電圧は前記一方のゲート電圧を入力するＮＯＴ回路によって生成する、
   請求項２記載の車両用電子装置。
4. 前記Ｐチャネル型半導体素子の素子面積は、前記Ｎチャネル型半導体素子の素子面積よりも大きい、
   請求項１から請求項３のいずれか１つに記載の車両用電子装置。