JP7091917B2

JP7091917B2 - 差動信号伝送回路

Info

Publication number: JP7091917B2
Application number: JP2018144622A
Authority: JP
Inventors: 亮太浅岡
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2018-07-31
Filing date: 2018-07-31
Publication date: 2022-06-28
Anticipated expiration: 2038-07-31
Also published as: JP2020022073A

Description

本発明は、差動信号伝送回路に関する。

たとえば、レーザプリンタでは、プリント速度が上がるほど、画像データ処理などを実行するメイン基板から露光用のレーザダイオード（ＬＤ：ＬａｓｅｒＤｉｏｄｅ）の発振を制御するＬＤ基板にデータを高速で伝送する必要が生じる。

基板間でデータを高速に伝送する方式として、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ：低電圧差動信号伝送方式）が知られている。ＬＶＤＳでは、基板間がＰ信号線（ポジティブ信号線）およびＮ信号線（ネガティブ信号線）で接続され、それらのＰ信号線およびＮ信号線に互いに逆位相の信号が流れる。そのため、Ｐ信号線およびＮ信号線をそれぞれ流れる信号にコモンモードノイズが乗ってもそれらが相殺されるので、ノイズ耐性に優れている。

特開２００４－１５３６２６号公報

コモンモードノイズを良好に相殺するためには、Ｐ信号線とＮ信号線とをなるべく等長に引き回す必要がある。ところが、基板上の回路が密で複雑であると、Ｐ信号線およびＮ信号線の引き回しが制約を受け、Ｐ信号線とＮ信号線との信号線長にずれが生じる。その結果、Ｐ信号線およびＮ信号線をそれぞれ流れる信号に大きなコモンモードノイズが残り、信号品質が低下する。

本発明の目的は、作動信号を伝送する２つの第１伝送線路と第２伝送線路とが等長でない構成であっても、コモンモードノイズを低減できる、差動信号伝送回路を提供することである。

前記の目的を達成するため、本発明に係る差動信号伝送回路は、送信側回路と受信側回路との間に介在され、差動信号を伝送する第１伝送線路および第２伝送線路を含む差動信号伝送回路であって、第１伝送線路には、第１接続点で第１終端抵抗が接続され、第２伝送線路には、第２接続点で第２終端抵抗が接続され、第１伝送線路および第２伝送線路は、コモンモードノイズが入ったときに、コモンモードノイズの第２接続点への到達タイミングが第１接続点への到達タイミングよりも早いように設けられており、第１終端抵抗とグランドとに第１容量の第１コンデンサが接続され、第２終端抵抗とグランドとに第１容量よりも大きい第２容量の第２コンデンサが接続されている。

この構成によれば、第１伝送線路および第２伝送線路にコモンモードノイズが入ったときに、コモンモードノイズは、第１伝送線路における第１終端抵抗の接続点である第１接続点に到達するよりも先に、第２伝送線路における第２終端抵抗の接続点である第２接続点に到達する。第２終端抵抗とグランドとの間には、第１終端抵抗とグランドとの間に介在されている第１コンデンサよりも大きい容量を有する第２コンデンサが介在されている。そのため、第２接続点に到達したコモンモードノイズがなまらされて、そのなまらされたコモンモードノイズと第１接続点に到達するコモンモードノイズとが互いに打ち消し合う。その結果、受信側回路に入力されるコモンモードノイズを低減することができ、信号品質を向上させることができる。

本発明によれば、作動信号を伝送する２つの第１伝送線路と第２伝送線路とが等長でない構成であっても、コモンモードノイズを低減することができる。

本発明の一実施形態に係る差動信号伝送回路が形成された受信側基板およびこれに接続される送信側基板の構成を図解的に示す平面図である。差動信号伝送回路（受信側）の回路図である。第１終端抵抗および第２終端抵抗に４７００ｐＦの容量を有する単一のコンデンサが共通に接続され、Ｐ信号線の全長がＮ信号線の全長よりも５ｍｍ短い構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１終端抵抗および第２終端抵抗に４７００ｐＦの容量を有する単一のコンデンサが共通に接続され、Ｐ信号線の全長がＮ信号線の全長よりも３ｍｍ短い構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１終端抵抗および第２終端抵抗に４７００ｐＦの容量を有する単一のコンデンサが共通に接続され、Ｐ信号線の全長がＮ信号線の全長よりも４ｍｍ短い構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１終端抵抗および第２終端抵抗に４７００ｐＦの容量を有する単一のコンデンサが共通に接続され、Ｐ信号線の全長がＮ信号線の全長よりも１ｍｍ短い構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１終端抵抗および第２終端抵抗に単一のコンデンサが共通に接続され、Ｐ信号線の全長がＮ信号線の全長よりも０．１ｍｍ短い構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１コンデンサに２２００ｐＦの容量を有するコンデンサが採用され、第２コンデンサに４７００ｐＦの容量を有するコンデンサが採用された構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１コンデンサに２２０ｐＦの容量を有するコンデンサが採用され、第２コンデンサに４７００ｐＦの容量を有するコンデンサが採用された構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１コンデンサに１００ｐＦの容量を有するコンデンサが採用され、第２コンデンサに４７００ｐＦの容量を有するコンデンサが採用された構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１コンデンサに４７ｐＦの容量を有するコンデンサが採用され、第２コンデンサに４７００ｐＦの容量を有するコンデンサが採用された構成の差動信号伝送回路の差動出力電圧の波形を示す図である。第１コンデンサに１０ｐＦの容量を有するコンデンサが採用され、第２コンデンサに４７００ｐＦの容量を有するコンデンサが採用された構成の差動信号伝送回路の差動出力電圧の波形を示す図である。（ａ）ＩＥＣ６１０００－４－２の企画書に記載された静電気試験の波形を出力できるシミュレーション回路で差動信号伝送回路のグランドに静電気（図１に破線で示す）を印加した時のグランド波形の一例を示す図、（ｂ）ＩＥＣ６１０００－４－２の企画書に記載された静電気試験の波形を出力できるシミュレーション回路で差動信号伝送回路のグランドに静電気を印加した場合に、その回路モデルから出力される差動出力電圧の波形を示す図である。

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。

＜制御部＞
図１に示される制御部１は、送信側基板２および受信側基板３を備えている。制御部１は、たとえば、レーザプリンタに搭載される。送信側基板２は、画像データ処理などを実行するメイン基板であり、受信側基板３は、露光用のレーザダイオードの発振を制御するＬＤ基板であってもよいし、タッチパネルの表示などを制御するタッチパネル基板であってもよい。また、制御部１は、インクジェットプリンタに搭載されてもよい。この場合、送信側基板２は、画像データ処理などを実行するメイン基板であり、受信側基板３は、インクヘッドを制御するインクヘッド基板であってもよい。

送信側基板２には、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）１１および送信側コネクタ１２が実装されている。

ＡＳＩＣ１１（送信側回路の一例）は、たとえば、半導体チップに作り込まれて、樹脂パッケージで封止されている。樹脂パッケージは、複数のピンを保持しており、ＡＳＩＣ１１と各ピンとは、樹脂パッケージ内で電気的に接続されている。各ピンは、樹脂パッケージから外部に延出し、送信側基板２の表面に形成された配線１３に接続されている。ＡＳＩＣ１１は、差動ドライバを含む。

送信側コネクタ１２は、複数のピン１４を有している。複数のピン１４は、一方向に一定のピッチで２列をなすよう千鳥配置されている。各ピン１４は、送信側基板２上の配線１３に接続されている。送信側コネクタ１２には、基板間接続のためのＦＦＣ（Flexible Flat Cable：フレキシブルフラットケーブル）４の一端が接続される。

受信側基板３には、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２１および受信側コネクタ２２が実装されている。

ＩＣ２１（受信側回路の一例）は、たとえば、半導体チップに作り込まれて、樹脂パッケージで封止されている。樹脂パッケージは、複数のピンを保持しており、ＩＣ２１と各ピンとは、樹脂パッケージ内で電気的に接続されている。各ピンは、樹脂パッケージから外部に延出し、受信側基板３の表面に形成された配線２３に接続されている。ＩＣ２１は、差動レシーバ２４（図２参照）を含む。

受信側コネクタ２２は、複数のピン２５を有している。複数のピン２５は、一方向に一定のピッチで２列をなすよう千鳥配置されている。各ピン２５は、受信側基板３上の配線２３に接続されている。受信側コネクタ２２には、ＦＦＣ４の他端が接続される。これにより、送信側コネクタ１２の各ピン１４と受信側コネクタ２２の各ピン２５とは、ＦＦＣ４（ケーブルの一例）を介して電気的に接続される。

＜差動信号伝送回路＞
受信側基板３には、ＩＣ２１と受信側コネクタ２２との間に、差動信号伝送回路５が作り込まれている。差動信号伝送回路５は、Ｎ信号線（ネガティブ信号線）３１、Ｐ信号線（ポジティブ信号線）３２、およびガードリンググランド３３，３４（グランドの一例）が含まれる。Ｎ信号線３１、Ｐ信号線３２およびガードリンググランド３３，３４は、受信側基板３の表面に形成された配線２３の一部を構成している。

Ｎ信号線３１（第１伝送線路の一例）およびＰ信号線３２（第２伝送線路の一例）は、たとえば、互いに平行をなして、ＩＣ２１と受信側コネクタ２２との対向方向に直線状に延びている。Ｎ信号線３１の一方側の端部には、ＩＣ２１のＮ信号線用のピンが接続されている。Ｐ信号線３２の一方側の端部には、ＩＣ２１のＰ信号線用のピンが接続されている。Ｎ信号線３１の他方側の端部には、受信側コネクタ２２のピン２５であって、ＩＣ２５から遠い側の列に配置されたＮ信号線用のピン２５が接続される。Ｐ信号線３２の他方側の端部には、受信側コネクタ２２のＩＣ２１から近い側の列に配置されているピン２５であって、Ｎ信号線用のピン２５の隣のＰ信号線用のピン２５が接続される。これにより、Ｐ信号線３２は、Ｎ信号線３１よりも全長（ＩＣ２１のピンの接続点と受信側コネクタ２２のピン２５の接続点との間の距離）が短い。

なお、Ｎ信号線３１およびＰ信号線３２は、直線状に延びているとしたが、この実施形態では、Ｐ信号線３２の全長がＮ信号線３１の全長よりも短ければ、Ｎ信号線３１およびＰ信号線３２の各途中部が屈曲していてもよい。

ガードリンググランド３３は、Ｎ信号線３１に対応して設けられ、Ｎ信号線３１に対してＰ信号線３２側とは反対側に形成されている。ガードリンググランド３３の一端部には、ＩＣ２１のピンが接続され、ガードリンググランド３３の他端部には、受信側コネクタ２２のピン２５が接続されている。ガードリンググランド３４は、Ｐ信号線３２に対応して設けられており、Ｐ信号線３２に対してＮ信号線３１側とは反対側に形成されている。ガードリンググランド３４の一端部には、ＩＣ２１のピンが接続され、ガードリンググランド３４の他端部には、受信側コネクタ２２のピン２５が接続されている。受信側基板３の裏面には、グランドベタパターン３５が形成されており、ガードリンググランド３３，３４は、それぞれ受信側基板３を厚さ方向に貫通するスルーホール３６，３７を介してグランドベタパターン３５と電気的に接続されている。

なお、ガードリンググランド３３，３４には、ＩＣ２１のピンおよび受信側コネクタ２２のピン２５の両方が接続されていてもよいが、それらの一方または両方が接続されていなくてもよい。

そして、Ｎ信号線３１には、図１および図２に示されるように、ＩＣ２１のピンの接続部位の近傍の第１接続点４１で第１分岐線４２の一端が分岐して接続されている。第１分岐線４２の他端には、第１終端抵抗４３の一端が接続されている。第１終端抵抗４３の他端には、第１中間線４４の一端が接続され、第１中間線４４の他端には、第１コンデンサ４５の一端が接続されている。第１コンデンサ４５の他端は、第１グランド接続線４６を介して、ガードリンググランド３３と電気的に接続されている。

また、Ｐ信号線３２には、ＩＣ２１のピンの接続部位の近傍の第２接続点５１で第２分岐線５２の一端が分岐して接続されている。Ｐ信号線３２におけるＩＣ２１のピンの接続部位とその近傍の第２接続点５１との距離は、Ｎ信号線３１におけるＩＣ２１のピンの接続部位とその近傍の第１接続点４１との距離とほぼ等しい。第２分岐線５２の長さは、第１分岐線４２の長さとほぼ等しい。第２分岐線５２の他端には、第２終端抵抗５３の一端が接続されている。第２終端抵抗５３の他端には、第２中間線５４の一端が接続され、第２中間線５４の他端には、第２コンデンサ５５の一端が接続されている。第２コンデンサ５５の他端は、第２グランド接続線５６を介して、ガードリンググランド３４と電気的に接続されている。

第１終端抵抗４３、第１コンデンサ４５、第２終端抵抗５３および第２コンデンサ５５は、受信側基板３の表面に実装されており、第１分岐線４２、第１中間線４４、第１グランド接続線４６、第２分岐線５２、第２中間線５４および第２グランド接続線５６は、受信側基板３の表面に形成されている。また、第１中間線４４には、受信側基板３を厚さ方向に貫通するスルーホール６１が接続され、第２中間線５４には、受信側基板３を厚さ方向に貫通するスルーホール６２が接続されている。スルーホール６１，６２の各他端は、受信側基板３の裏面に形成された配線６３に接続されている。

第１終端抵抗４３および第２終端抵抗５３には、同一の抵抗値を有する抵抗器が採用されている。第１コンデンサ４５には、所定の第１容量を有するコンデンサ（キャパシタ）が採用されている。第２コンデンサ５５は、Ｎ信号線３１とＰ信号線３２との全長の差に応じて、第１コンデンサ４５の第１容量よりも大きい第２容量を有するコンデンサ（キャパシタ）が採用されている。

＜差動出力電圧波形＞
シミュレーションにより、図１および図２に示される構成から第１コンデンサ４５および第２コンデンサ５５が省略され、第１終端抵抗４３および第２終端抵抗５３の他端に単一のコンデンサが共通に接続された差動信号伝送回路であって、Ｐ信号線３２の全長がＮ信号線３１の全長よりも５ｍｍ短い構成、３ｍｍ短い構成、２ｍｍ短い構成、１ｍｍ短い構成および０．１ｍｍ短い構成の差動信号伝送回路のモデルをそれぞれ作った。図１３（ａ）は、ＩＥＣ６１０００－４－２の企画書に記載された静電気試験の波形を出力できるシミュレーション回路で差動信号伝送回路のグランドに静電気（図１に破線で示す）を印加した時のグランド波形の一例を示す図である。この図１３（ａ）に示されるようにグランド電圧が変化する放電電流波形を各モデルの差動信号伝送回路に入力して、各差動信号伝送回路に接続された差動レシーバ２４から出力される差動出力電圧の波形を観測した。その観測波形が図３、図４、図５、図６および図７に示されている。また、図１３（ａ）に示されるようにグランド電圧が時間変化する放電電流波形を差動伝送回路に入力して、差動伝送回路のグランドに静電気を印加した場合に、その回路モデルから出力される差動出力電圧の波形が図１３（ｂ）に示されている。図１３（ｂ）を参照して理解されるように、グランドに静電気が印加されたタイミングで、差動出力電圧の波形にリンギング（振動）が発生する。

なお、シミュレーションのモデルでは、コンデンサとして、たとえば、４７００ｐＦの容量を有するものを採用した。また、シミュレーションのモデルでは、Ｎ信号線３１におけるＩＣ２１のピンの接続部位と第１終端抵抗４３と間の距離とＰ信号線３２におけるＩＣ２１のピンの接続部位と第２終端抵抗５３との間の距離とを同じに設定した。

Ｎ信号線３１およびＰ信号線３２には、互いに逆位相の信号が流れる。すなわち、Ｎ信号線３１を流れる信号のレベル（電位）が負であるときには、Ｐ信号線３２を流れる信号のレベルが正となり、Ｎ信号線３１を流れる信号のレベルが正であるときには、Ｐ信号線３２を流れる信号のレベルが負となる。差動出力電圧のレベルは、Ｐ信号線３２を流れる信号のレベルからＮ信号線３１を流れる信号のレベルを減算した値となる。そのため、差動レシーバ２４から出力される信号は、たとえば、差動出力電圧がプラスである区間がハイレベル（オン）信号となり、差動出力電圧がマイナスである区間がローレベル（オフ）信号となる。

図３、図４、図５、図６および図７に示される観測波形では、差動出力電圧が観測開始から３回目にマイナスとなる区間Ｓにコモンモードノイズが現れている。

Ｐ信号線３２の全長がＮ信号線３１の全長よりも５ｍｍ短い構成の差動信号伝送回路のモデルでは、図３に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ１の変動が生じている。

Ｐ信号線３２の全長がＮ信号線３１の全長よりも３ｍｍ短い構成の差動信号伝送回路のモデルでは、図４に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ２の変動が生じている。最大振幅Ａ２は、最大振幅Ａ１よりも小さい。

Ｐ信号線３２の全長がＮ信号線３１の全長よりも２ｍｍ短い構成の差動信号伝送回路のモデルでは、図５に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ３の変動が生じている。最大振幅Ａ３は、最大振幅Ａ２よりも小さい。

Ｐ信号線３２の全長がＮ信号線３１の全長よりも１ｍｍ短い構成の差動信号伝送回路のモデルでは、図６に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ４の変動が生じている。最大振幅Ａ４は、最大振幅Ａ３よりも小さい。

Ｐ信号線３２の全長がＮ信号線３１の全長よりも０．１ｍｍ短い構成の差動信号伝送回路のモデルでは、図７に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ５の変動が生じている。最大振幅Ａ５は、最大振幅Ａ４よりも小さい。

以上から、図３～図７に示される観測波形の比較により、Ｎ信号線３１の全長とＰ信号線３２の全長との差が大きいほど、Ｎ信号線３１およびＰ信号線３２をそれぞれ流れる電流に乗ったコモンモードノイズが相殺されずに残り、信号品質が低下することが理解される。

これに対し、シミュレーションにより、前述の図１および図２に示される構成の差動信号伝送回路５のモデルを作り、差動信号伝送回路５に接続された差動レシーバ２４から出力される差動出力電圧の波形を観測した。

シミュレーションのモデルとしては、第１コンデンサ４５に２２００ｐＦの容量を有するコンデンサを採用した構成、２２０ｐＦの容量を有するコンデンサを採用した構成、１００ｐＦの容量を有するコンデンサを採用した構成、４７ｐＦの容量を有するコンデンサを採用した構成および１０ｐＦの容量を有するコンデンサを採用した構成の差動信号伝送回路５のモデルを作った。各モデルでは、Ｐ信号線３２の全長がＮ信号線３１の全長よりも５ｍｍ短く、第２コンデンサ５５に４７００ｐＦの容量を有するものを採用した。また、各モデルでは、Ｎ信号線３１におけるＩＣ２１のピンの接続部位と第１終端抵抗４３と間の距離とＰ信号線３２におけるＩＣ２１のピンの接続部位と第２終端抵抗５３との間の距離とを同じに設定した。

各モデルにおける差動出力電圧の観測波形が図８、図９、図１０、図１１および図１２に示されている。これらの観測波形では、差動出力電圧が観測開始から３回目にマイナスとなる区間Ｓにコモンモードノイズが現れている。

第１コンデンサ４５に２２００ｐＦの容量を有するコンデンサを採用したモデルでは、図８に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ６の変動が生じている。

第１コンデンサ４５に２２０ｐＦの容量を有するコンデンサを採用したモデルでは、図９に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ７の変動が生じている。最大振幅Ａ７は、最大振幅Ａ６よりも小さい。

第１コンデンサ４５に１００ｐＦの容量を有するコンデンサを採用したモデルでは、図１０に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ８の変動が生じている。最大振幅Ａ８は、最大振幅Ａ７よりも小さい。

第１コンデンサ４５に４７ｐＦの容量を有するコンデンサを採用したモデルでは、図１１に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ９の変動が生じている。最大振幅Ａ９は、最大振幅Ａ８よりも小さい。

第１コンデンサ４５に１０ｐＦの容量を有するコンデンサを採用したモデルでは、図１２に示されるように、コモンモードノイズにより、差動出力電圧に最大振幅Ａ１０の変動が生じている。最大振幅Ａ１０は、最大振幅Ａ６～Ａ９のいずれよりも大きい。

図３および図８に示される各観測波形を参照して、コモンモードノイズにより差動出力電圧に生じている変動の最大振幅Ａ１，Ａ６を比較して理解されるように、前述の図１および図２に示される構成の差動信号伝送回路５では、第１終端抵抗４３および第２終端抵抗５３の他端に単一のコンデンサが共通に接続された差動信号伝送回路と比べて、コモンモードノイズにより差動出力電圧に生じている変動の最大振幅Ａ６が最大振幅Ａ１よりも小さく、差動出力電圧の波形に現れるコモノンモードノイズが低減されて、信号品質が向上している。

また、図８、図９、図１０および図１１に示される観測波形を比較して、コモンモードノイズにより差動出力電圧に生じている変動の最大振幅がＡ６＞Ａ７＞Ａ８＞Ａ９の関係であることが判り、第１コンデンサ４５の第１容量と第２コンデンサ５５の第２容量との差が大きいほど、つまり第１コンデンサ４５の第１容量が小さいほど、差動出力電圧の波形に現れるコモノンモードノイズが低減されて、信号品質が向上していることが理解される。

さらに、図１２に示される観測波形から、第１コンデンサ４５の第１容量がＮ信号線３１とガードリンググランド３３との間に生じる寄生容量程度に小さいと、コモンモードノイズにより差動出力電圧に生じている変動の最大振幅Ａ１０が第１コンデンサ４５に２２００ｐＦの容量を有するコンデンサを採用したモデルでコモンモードノイズにより差動出力電圧に生じる変動の最大振幅Ａ６よりも大きく、差動出力電圧の波形に現れるコモノンモードノイズの低減の効果が小さく、信号品質が低いことが理解される。

＜作用効果＞
Ｐ信号線３２がＮ信号線３１よりも短いので、Ｎ信号線３１およびＰ信号線３２にコモンモードノイズが入ったときに、コモンモードノイズは、Ｎ信号線３１における第１終端抵抗４３の接続点である第１接続点４１に到達するよりも先に、Ｐ信号線３２における第２終端抵抗５３の接続点である第２接続点５１に到達する。第２終端抵抗５３とガードリンググランド３４との間には、第１終端抵抗４３とガードリンググランド３３との間に介在されている第１コンデンサ４５よりも大きい容量を有する第２コンデンサ５５が介在されている。そのため、第２接続点５１に到達したコモンモードノイズがなまらされて、そのなまらされたコモンモードノイズと第１接続点４１に到達するコモンモードノイズとが互いに打ち消し合う。その結果、ＩＣ２１に入力されるコモンモードノイズを低減することができ、信号品質を向上させることができる。

図１２に示される観測波形から理解されるように、第１コンデンサ４５の第１容量は、Ｎ信号線３１とガードリンググランド３３との間に生じる寄生容量よりも大きいことが好ましい。これにより、差動出力電圧の波形に現れるコモノンモードノイズを効果的に低減することができ、信号品質を向上させることができる。

＜変形例＞
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。

たとえば、前述の実施形態では、Ｐ信号線３２がＮ信号線３１よりも短いことにより、コモンモードノイズが第１接続点４１に到達するよりも先に第２接続点５１に到達する構成を取り上げた。コモンモードノイズが第１接続点４１および第２接続点５１に到達するタイミングの差は、Ｎ信号線３１およびＰ信号線３２の各全長の差に限らず、第１接続点４１および第２接続点５１の各位置、Ｎ信号線３１とガードリンググランド３３との距離、Ｐ信号線３２とガードリンググランド３４との距離、ならびにＮ信号線３１とＰ信号線３２との距離のうちの少なくとも１つによっても生じる。

また、本発明は、コモンモードノイズが第２接続点５１に到達するよりも先に第１接続点４１に到達する構成に適用することもできる。

その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

３：受信側基板
４：ＦＦＣ
５：差動信号伝送回路
１１：ＡＳＩＣ
２１：ＣＰＵ
２３：配線
３１：Ｎ信号線
３２：Ｐ信号線
３３，３４：ガードリンググランド
４１：第１接続点
４３：第１終端抵抗
４５：第１コンデンサ
５１：第２接続点
５３：第２終端抵抗
５５：第２コンデンサ
６１，６２：スルーホール
６３：配線

Claims

送信側回路と受信側回路との間に介在され、差動信号を伝送する第１伝送線路および第２伝送線路を含む差動信号伝送回路であって、
前記第１伝送線路には、第１接続点で第１終端抵抗が接続され、
前記第２伝送線路には、第２接続点で第２終端抵抗が接続され、
前記第１伝送線路および前記第２伝送線路は、コモンモードノイズが入ったときに、コモンモードノイズの前記第２接続点への到達タイミングが前記第１接続点への到達タイミングよりも早いように設けられており、
前記第１終端抵抗とグランドとに第１容量の第１コンデンサが接続され、
前記第２終端抵抗と前記グランドとに前記第１容量よりも大きい第２容量の第２コンデンサが接続されている、差動信号伝送回路。
請求項１に記載の差動信号伝送回路であって、
前記第１容量は、前記第１伝送線路と前記グランドとの間の寄生容量よりも大きい、差動信号伝送回路。
請求項１または２に記載の差動信号伝送回路であって、
基板をさらに備え、
前記第１伝送線路、前記第２伝送線路、前記第１終端抵抗、前記第２終端抵抗、前記第１コンデンサおよび前記第２コンデンサは、前記基板の一方面に配置され、
前記第１伝送線路および前記第２伝送線路は、それぞれ前記基板を貫通するスルーホールを介して、前記基板の前記一方面と反対側の他方面に形成された配線に接続されている、差動信号伝送回路。
請求項１～３のいずれか一項に記載の差動信号伝送回路であって、
前記第１伝送線路に対応して第１グランドが設けられ、
前記第２伝送線路に対応して第２グランドが設けられており、
前記第１伝送線路および前記第２伝送線路は、前記第１伝送線路および前記第２伝送線路の各全長、前記第１接続点および前記第２接続点の各位置、前記第１伝送線路と前記第１グランドとの距離、前記第２伝送線路と前記第２グランドとの距離、ならびに前記第１伝送線路と前記第２伝送線路との距離のうちの少なくとも１つの調整により、コモンモードノイズの前記第２接続点への到達タイミングが前記第１接続点への到達タイミングよりも早いように設けられている、差動信号伝送回路。
請求項１～４のいずれか一項に記載の差動信号伝送回路であって、
前記送信側回路には、ケーブルの一端が接続され、
前記差動信号伝送回路には、前記ケーブルの一端と反対側の他端が接続される、差動信号伝送回路。