JP7082558B2 - 炭化珪素半導体装置とその製造方法 - Google Patents

炭化珪素半導体装置とその製造方法 Download PDF

Info

Publication number
JP7082558B2
JP7082558B2 JP2018192380A JP2018192380A JP7082558B2 JP 7082558 B2 JP7082558 B2 JP 7082558B2 JP 2018192380 A JP2018192380 A JP 2018192380A JP 2018192380 A JP2018192380 A JP 2018192380A JP 7082558 B2 JP7082558 B2 JP 7082558B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
insulating film
nitrogen
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018192380A
Other languages
English (en)
Other versions
JP2020061475A (ja
Inventor
典武 磯村
行彦 渡辺
侑佑 山下
恵太 片岡
克博 朽木
順 斎藤
徹 大西
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2018192380A priority Critical patent/JP7082558B2/ja
Publication of JP2020061475A publication Critical patent/JP2020061475A/ja
Application granted granted Critical
Publication of JP7082558B2 publication Critical patent/JP7082558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本明細書が開示する技術は、炭化珪素半導体装置とその製造方法に関する。
絶縁ゲートを備えた炭化珪素半導体装置の開発が進められている。この種の炭化珪素半導体装置は、炭化珪素基板と、その炭化珪素基板の表面上に設けられている酸化シリコンのゲート絶縁膜と、そのゲート絶縁膜を介して炭化珪素基板の表面に対向するゲート電極と、を備えている。
炭化珪素基板とゲート絶縁膜の界面は、界面準位密度が高く、キャリア移動度が低いことが知られている。特許文献1及び特許文献2は、窒素を含むガス(アンモニア、亜酸化窒素、一酸化窒素など)の雰囲気下の熱処理により、炭化珪素基板とゲート絶縁膜の界面に窒素を浸透させる窒化処理を行う技術を開示する。このような窒化処理が行われると、界面準位密度が低下し、キャリア移動度が高くなることが分かっている。
特開2011-82454号公報 特開2015-53372号公報
本発明者らの検討によると、窒化処理を行った炭化珪素半導体装置において、ゲート電圧を印加した前後において、ゲート閾値電圧が大きく変動することが分かってきた。本明細書は、このようなゲート閾値電圧の変動が抑えられた炭化珪素半導体装置とその製造方法を提供することを目的とする。
本明細書が開示する半導体装置は、炭化珪素基板と、前記炭化珪素基板の表面上に設けられている酸化シリコンのゲート絶縁膜と、前記ゲート絶縁膜を介して前記炭化珪素基板の前記表面に対向するゲート電極と、を備えることができる。前記ゲート絶縁膜とゲート電極は、プレーナ型の絶縁ゲートとして構成されてもよく、前記炭化珪素基板に形成されたトレンチ内にトレンチ型の絶縁ゲートとして構成されてもよい。プレーナ型の絶縁ゲートとして構成される場合、前記炭化珪素基板の前記表面は、前記炭化珪素基板の一方の主面をいう。トレンチ型の絶縁ゲートとして構成される場合、前記炭化珪素基板の前記表面は、前記炭化珪素基板に形成されたトレンチの内壁面をいう。この炭化珪素半導体装置では、前記炭化珪素基板の前記表面がSi面であり、そのSi面のSiと結合する炭素サイトの少なくとも一部に窒素が配位している。さらに、この炭化珪素半導体装置では、前記炭化珪素基板の前記表面をX線吸収分光法により分析した場合に、光子エネルギーが395~405eVの範囲に現れる強度の最小値となる極小値をAとし、光子エネルギーが400~410eVの範囲に現れる強度の最大値となる極大値をBとし、前記極小値Aの光子エネルギーと前記極大値Bの光子エネルギーの間の範囲に現れる極大値をCとすると、(C-A)/(B-A)が0.1以下である。なお、「(C-A)/(B-A)が0.1以下」という特定には、極大値Cが現れない場合も含まれる。
上記実施形態の炭化珪素半導体装置では、前記炭化珪素基板の前記Si面の直下の炭素サイトに窒素が配位し、さらに、格子間に窒素が残存していない。このような炭化珪素半導体装置では、ゲート閾値電圧の変動が優位に抑えられる。
本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素基板のSi面上に酸化シリコンのゲート絶縁膜を成膜する成膜工程と、前記成膜工程の後に、窒素を含むガスの雰囲気下において1000℃よりも高い温度で、前記炭化珪素基板と前記ゲート絶縁膜の界面に窒素を浸透させる窒化処理工程と、前記窒化処理工程の後に、窒素ガスの雰囲気下において、前記炭化珪素基板の温度を降温させる降温工程と、を備えることができる。前記降温工程では、前記炭化珪素基板の温度が1000℃を下回る時の降温速度が5℃/分よりも小さく設定されている。前記窒化処理工程は、一酸化窒素を含むガス雰囲気下で実施されてもよい。この製造方法によると、前記炭化珪素基板の前記Si面の直下の炭素サイトに窒素が配位し、さらに、格子間に窒素が残存していない炭化珪素半導体装置が製造される。
炭化珪素半導体装置が備える絶縁ゲートの要部断面図の模式図である。 炭化珪素半導体装置が備える絶縁ゲートを製造する方法を示すフローチャートである。 ゲート絶縁膜と炭化珪素基板の界面近傍の原子構造の模式図である。 X線吸収分光法による原子構造分析の結果を示す図である。
図1は、炭化珪素半導体装置が備える絶縁ゲート10の要部断面図の模式図である。炭化珪素半導体装置は、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)又はIGBT(Insulated Gate Bipolar Transistor)である。絶縁ゲート10は、プレーナ型又はトレンチ型として構成される。
絶縁ゲート10は、炭化珪素基板12とゲート絶縁膜14とゲート電極16がこの順で積層して構成されている。炭化珪素基板12は、六方晶の炭化珪素(SiC)を材料とする基板であり、この例では、4H-SiCが用いられている。炭化珪素基板12とゲート絶縁膜14の界面13において、炭化珪素基板12の表面は、±10°のオフ角を有するSi面(0001)である。
ゲート絶縁膜14は、炭化珪素基板12の表面上に設けられており、炭化珪素基板12の表面に接している。ゲート絶縁膜14は、二酸化珪素(SiO)を材料とする。ゲート絶縁膜14の厚みは、例えば、50~150nmである。この例では、ゲート絶縁膜14の厚みは約75nmである。
ゲート電極16は、ゲート絶縁膜14の表面上に設けられており、ゲート絶縁膜14に接している。ゲート電極16は、ゲート絶縁膜14を介して炭化珪素基板12の表面に対向している。ゲート電極16が対向する炭化珪素基板12の表面は、チャネル領域として機能する。ゲート電極16は、不純物がドープされたポリシリコンを材料とする。この例に代えて、ゲート電極16は、アルミニウム等の金属及び金属化合物(例えば、TiSi)であってもよい。
図2を参照して、炭化珪素半導体装置の絶縁ゲート10を製造する方法を説明する。まず、4Hポリタイプの炭化珪素基板12を準備する。炭化珪素基板12の表面は、Si面である。
次に、炭化珪素基板12の表面上に、ゲート絶縁膜14を形成する(ST1)。ゲート絶縁膜14は、例えば、熱酸化技術を利用して炭化珪素基板12の表面上に形成される。熱酸化の条件は、例えば、酸素ガスを用いて、乾燥雰囲気下、1100℃~1300℃(例えば1200℃)の温度で熱酸化を行ってもよい。また、例えば、水蒸気を含む湿潤雰囲気下、1000℃~1300℃(例えば1100℃)の温度で熱酸化を行ってもよい。熱酸化の処理時間は目的とする絶縁膜の膜厚によって設定すればよい。この例では、熱酸化の条件は、乾燥酸素雰囲気下、1300℃、0.1時間である。なお、ゲート絶縁膜14は、熱酸化膜に限定されず、例えば、CVD(Chemical Vapor Deposition)法を利用して形成してもよい。
次に、熱処理(アニール)を利用して、炭化珪素基板12とゲート絶縁膜14の界面13に窒素を浸透させる窒化処理を行う(ST2)。窒化処理工程では、ゲート絶縁膜14が形成された炭化珪素基板12を、窒素を含むガスの雰囲気下で熱処理する。浸透した窒素は、炭化珪素基板12の表面のSi面のシリコンに結合する炭素サイトの少なくとも一部に配位する。換言すると、浸透した窒素は、炭化珪素基板12の表面のSi面のシリコンの3つと結合しており、炭化珪素基板12の表面から第2層の炭素サイトに配位している。図3に、炭素サイトに窒素が配位した様子を示す。図3中の破線が炭化珪素基板12とゲート絶縁膜14の界面13を示す。省略しているが、破線よりも紙面上側にゲート絶縁膜14が形成されている。図3に示されるように、炭化珪素基板12の表面のSi面のシリコンに結合する炭素サイトの少なくとも一部に窒素が配位している。
窒化処理で用いられる窒素を含むガスは、例えば、一酸化窒素(NO)、亜酸化窒素(NO)、二酸化窒素(NO)等の窒素酸化物ガス、及び、アンモニア(NH)である。これらの窒素を含むガスは、1種単独で用いてもよく、2種以上を混合して用いてもよい。また、窒素を含むガスは、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガスを含んでいてもよい。窒化処理の熱処理温度は、1000℃以上の温度であり、例えば1250℃~1350℃の範囲であってもよい。窒化処理の熱処理時間としては、例えば、10分~120分の範囲が挙げられる。
次に、窒素ガスの雰囲気下で炭化珪素基板12を降温する降温処理を行う(ST3)。この降温処理工程では、まず、炉内のガスを窒化処理で用いた窒素を含むガスから不活性な窒素ガスに置換する。炉内が窒素ガスのみで充満されたら、炭化珪素基板12の温度を降温させる。このとき、炭化珪素基板12の温度が1100℃から900℃に降下するときの降温速度、特に、1000℃を下回る時の降温速度が5℃/分よりも小さく設定されている。例えば、降温速度が1℃/分~5℃/分の間である。炭化珪素基板12の温度が1000℃を下回る時、炭化珪素基板12の表面上に形成されたゲート絶縁膜14が相転移によって動き、これにより、炭化珪素基板12の表面の構造歪みが生じる。このとき、炭化珪素基板12が窒素ガスの雰囲気下にあると、炭化珪素基板12の表面から格子間窒素が脱離する。これにより、炭化珪素基板12とゲート絶縁膜14の界面のうちの炭化珪素基板12の表面では、炭素サイトに配位した窒素のみが存在することとなる。
次に、ゲート絶縁膜14の表面上に、ゲート電極16を形成する(ST4)。この例では、CVD法を利用して、不純物がドープされたポリシリコンのゲート電極16を形成する。以上の工程を経て、炭化珪素半導体装置の絶縁ゲート10が形成される。
次に、上記工程を経て形成された絶縁ゲートをX線吸収分光分析装置により分析を行った。図4は、炭化珪素基板12とゲート絶縁膜14の界面のうちの炭化珪素基板12の表面をX線吸収分光法によって原子構造分析をした結果である。炭化珪素基板12の表面にX線を照射し、照射X線のエネルギー(光子エネルギー)を変えながら、電子放出の結果として流れる試料電流を計測した。比較例は、上記製造方法のうちの降温工程において、1100℃から900℃に降下するときの降温速度が5℃/分よりも大きい例である。
実施例及び比較例のいずれにおいても、光子エネルギーが395~405eVの範囲に強度の最小値且つ極小値が現れ、光子エネルギーが400~410eVの範囲に強度の最大値且つ極大値が現れる。光子エネルギーが400~410eVの範囲に現れる最大値且つ極大値となるピークは、炭化珪素基板12の表面のSi面のシリコンに結合する炭素サイトに配位した窒素を示す。比較例ではさらに、上述の最小値且つ極小値の強度を「A」とし、上述の最大値且つ極大値の強度を「B」とすると、「A」の光子エネルギーと「B」の光子エネルギーの間の範囲に極大値となるプレピークが現れる。このプレピークの強度を「C」とすると、比較例では、(C-A)/(B-A)が0.1よりも大きい。このようなプレピークは、炭化珪素基板12の表面のSi面のシリコンに結合する炭素サイトとは別の炭素サイトに配位した窒素、又は、格子間窒素によるものと考えられる。一方、実施例では、(C-A)/(B-A)が0.1以下、好ましくは0.05以下、より好ましくはプレピークが検出限度以下である。この例では、プレピークが検出されていない。
実施例と比較例のCV特性を測定すると、いずれのCVカーブにもヒステリシスが現れる。そのヒステリシスの電圧幅(ゲート閾値電圧の変動に対応する)は、実施例では6mVであり、比較例では145mVであった。このように、実施例の絶縁ゲートは、ゲート閾値電圧の変動が顕著に抑えられることが確認された。この理由としては、上記したように、炭化珪素基板12の表面のSi面のシリコンに結合する炭素サイトの少なくとも一部に窒素が配位していること、及び、格子間窒素が残存していないこと、によるものと推察される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:絶縁ゲート
12:炭化珪素基板
14:ゲート絶縁膜
16:ゲート電極

Claims (3)

  1. 炭化珪素基板と、
    前記炭化珪素基板の表面上に設けられている酸化シリコンのゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記炭化珪素基板の前記表面に対向するゲート電極と、を備えており、
    前記炭化珪素基板の前記表面がSi面であり、
    前記炭化珪素基板では、前記Si面のSiと結合する炭素サイトの少なくとも一部に窒素が配位しており、
    前記炭化珪素基板の前記表面をX線吸収分光法により分析した場合に、光子エネルギーが395~405eVの範囲に現れる強度の最小値且つ極小値をAとし、光子エネルギーが400~410eVの範囲に現れる強度の最大値且つ極大値をBとし、前記極小値Aの光子エネルギーと前記極大値Bの光子エネルギーの間の範囲に現れる極大値をCとすると、(C-A)/(B-A)が0.1以下である、炭化珪素半導体装置。
  2. 炭化珪素基板のSi面上に酸化シリコンのゲート絶縁膜を成膜する成膜工程と、
    前記成膜工程の後に、窒素を含むガスの雰囲気下において1000℃よりも高い温度で、前記炭化珪素基板と前記ゲート絶縁膜の界面に窒素を浸透させる窒化処理工程と、
    前記窒化処理工程の後に、窒素ガスの雰囲気下において前記炭化珪素基板の温度を降温させる降温工程と、を備えており、
    前記降温工程では、前記炭化珪素基板の温度が1000℃を下回る時の降温速度が5℃/分よりも小さく設定されている、炭化珪素半導体装置の製造方法。
  3. 前記窒化処理工程は、一酸化窒素を含むガスの雰囲気下で実施される、請求項2に記載の炭化珪素半導体装置の製造方法。
JP2018192380A 2018-10-11 2018-10-11 炭化珪素半導体装置とその製造方法 Active JP7082558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018192380A JP7082558B2 (ja) 2018-10-11 2018-10-11 炭化珪素半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018192380A JP7082558B2 (ja) 2018-10-11 2018-10-11 炭化珪素半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2020061475A JP2020061475A (ja) 2020-04-16
JP7082558B2 true JP7082558B2 (ja) 2022-06-08

Family

ID=70220339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018192380A Active JP7082558B2 (ja) 2018-10-11 2018-10-11 炭化珪素半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP7082558B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117326B (zh) * 2020-09-25 2022-02-18 中国科学院半导体研究所 Mos器件的制备方法及mos器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280381A (ja) 2001-03-22 2002-09-27 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2007201343A (ja) 2006-01-30 2007-08-09 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2011091186A (ja) 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013247141A (ja) 2012-05-23 2013-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2015015672A1 (ja) 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280381A (ja) 2001-03-22 2002-09-27 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2007201343A (ja) 2006-01-30 2007-08-09 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2011091186A (ja) 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013247141A (ja) 2012-05-23 2013-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2015015672A1 (ja) 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020061475A (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
US9893153B2 (en) Semiconductor device and method of manufacturing the same
CA2442929C (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) Method of N2O annealing an oxide layer on a silicon carbide layer
JP5920684B2 (ja) 半導体装置
JP6505466B2 (ja) 半導体装置及びその製造方法
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
JP2016157762A (ja) 半導体装置及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
US11295951B2 (en) Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2006210818A (ja) 半導体素子およびその製造方法
US20200091297A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6667809B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2009212366A (ja) 半導体装置の製造方法
JP7082558B2 (ja) 炭化珪素半導体装置とその製造方法
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP2016201500A (ja) 炭化ケイ素mos型半導体装置およびその製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
JP6785202B2 (ja) 炭化珪素半導体装置
JP6844176B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020150242A (ja) 半導体装置
JP2019121676A (ja) 半導体装置
US20240313083A1 (en) Semiconductor device manufacturing method
JP2019169486A (ja) 半導体装置及びその製造方法
JP2013149842A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220527

R150 Certificate of patent or registration of utility model

Ref document number: 7082558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150