JP7078005B2 - Silicon wafer flattening method - Google Patents

Silicon wafer flattening method Download PDF

Info

Publication number
JP7078005B2
JP7078005B2 JP2019070180A JP2019070180A JP7078005B2 JP 7078005 B2 JP7078005 B2 JP 7078005B2 JP 2019070180 A JP2019070180 A JP 2019070180A JP 2019070180 A JP2019070180 A JP 2019070180A JP 7078005 B2 JP7078005 B2 JP 7078005B2
Authority
JP
Japan
Prior art keywords
silicon wafer
flattening
wafer
scanning
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019070180A
Other languages
Japanese (ja)
Other versions
JP2020170756A (en
Inventor
秀光 岡部
靖之 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019070180A priority Critical patent/JP7078005B2/en
Publication of JP2020170756A publication Critical patent/JP2020170756A/en
Application granted granted Critical
Publication of JP7078005B2 publication Critical patent/JP7078005B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコンウェーハの平坦化加工方法に関する。 The present invention relates to a method for flattening a silicon wafer.

半導体基板として、単結晶シリコン基板が広く用いられている。また、単結晶シリコン基板表面に、SiO層などの絶縁膜を設け、該絶縁膜を介して半導体デバイス形成領域となる単結晶シリコン層(一般的に「活性層」と呼ばれる。)を形成したSOI(Silicon on Insulator)構造を有するSOIウェーハが注目されている。これら種々の構造を備えるウェーハは、形成される半導体デバイスに応じて使い分けられている。以下、本明細書において、単結晶シリコン基板およびSOIウェーハを総称してシリコンウェーハと称し、単結晶シリコン基板のことを「バルク」のシリコンウェーハと称する。 As a semiconductor substrate, a single crystal silicon substrate is widely used. Further, an insulating film such as a SiO 2 layer is provided on the surface of the single crystal silicon substrate, and a single crystal silicon layer (generally referred to as an "active layer") serving as a semiconductor device forming region is formed via the insulating film. SOI wafers having an SOI (Silicon on Insulator) structure are attracting attention. Wafers having these various structures are used properly according to the semiconductor device to be formed. Hereinafter, in the present specification, a single crystal silicon substrate and an SOI wafer are collectively referred to as a silicon wafer, and a single crystal silicon substrate is referred to as a “bulk” silicon wafer.

ここで、所望の厚みおよび厚み均一性を備えるシリコンウェーハを得るため、単結晶シリコンインゴットからスライスされたウェーハに対し、研削研磨等による薄膜化工程と、仕上げ研磨処理を行う工程との間に、プラズマエッチングなどの局所ドライエッチング法による平坦化加工工程が行われることがある。また、局所ドライエッチング法を用いる平坦化加工工程は、活性層用のシリコンウェーハを、絶縁膜を介してバルクのシリコンウェーハと貼り合わせ、当該活性層用のシリコンウェーハから活性層を得る際にも広く用いられている。 Here, in order to obtain a silicon wafer having a desired thickness and thickness uniformity, a wafer sliced from a single crystal silicon ingot is subjected to a thinning step by grinding and polishing and a step of performing a finish polishing process. A flattening process may be performed by a local dry etching method such as plasma etching. Further, in the flattening process using the local dry etching method, the silicon wafer for the active layer is bonded to the bulk silicon wafer via an insulating film, and the active layer is obtained from the silicon wafer for the active layer. Widely used.

さて、局所ドライエッチング法では、ウェーハ表面に対向させて設けられたエッチングガス(活性種ガス)の噴霧ノズルと、ウェーハ表面における局所的な被加工領域との相対位置をウェーハ表面上で走査しながら、当該被加工領域に対してエッチングガスを噴射させることが通常である。そして、噴霧ノズルと被加工領域との相対位置を走査する際には、図1に例示するように、シリコンウェーハ10のウェーハ表面に沿って、噴霧ノズルを水平な一方向へ折り返し走査し、この折り返し走査を所定の走査ピッチ幅Pで繰り返し行う。なお、噴霧ノズルのウェーハ表面上での走査は通常、シリコンウェーハ10を載置するステージのステージ走査により行われる。以下、説明の便宜のため、上述した折り返し走査における主走査方向である「水平な一方向」をY方向と称し、「走査ピッチ幅方向」をX方向と称することがある。また、ウェーハ表面上で噴霧ノズルを単に「走査する」と言う場合、噴霧ノズルと、被加工領域との「相対位置」の走査を意味する。ステージ走査によって当該相対位置を走査してもよいし、噴霧ノズルの走査により当該相対位置を走査してもよいし、両者の走査を組み合わせても構わない。 In the local dry etching method, the relative position between the etching nozzle of the etching gas (active seed gas) provided facing the wafer surface and the local work area on the wafer surface is scanned on the wafer surface. , It is usual to inject an etching gas onto the work area. Then, when scanning the relative position between the spray nozzle and the work area, as illustrated in FIG. 1, the spray nozzle is folded back and scanned in one horizontal direction along the wafer surface of the silicon wafer 10. The folded scan is repeated with a predetermined scan pitch width P. The scanning of the spray nozzle on the wafer surface is usually performed by stage scanning of the stage on which the silicon wafer 10 is placed. Hereinafter, for convenience of explanation, the "horizontal one direction" which is the main scanning direction in the above-mentioned folded scan may be referred to as the Y direction, and the "scanning pitch width direction" may be referred to as the X direction. Further, when the spray nozzle is simply "scanned" on the wafer surface, it means scanning the "relative position" between the spray nozzle and the work area. The relative position may be scanned by stage scanning, the relative position may be scanned by scanning the spray nozzle, or both scans may be combined.

なお、シリコンウェーハ10の局所的な被加工領域毎のエッチング量を調整するため、平坦化加工に先立ち予めシリコンウェーハ10の面内厚み分布を測定しておく。そして、この測定結果に基づいて当該被加工領域毎のエッチング量を算出し、各部のエッチング量に応じてウェーハの表面に対するY方向の走査速度を調整することが一般的である。 In order to adjust the etching amount for each local workpiece region of the silicon wafer 10, the in-plane thickness distribution of the silicon wafer 10 is measured in advance prior to the flattening process. Then, it is common to calculate the etching amount for each work area based on the measurement result and adjust the scanning speed in the Y direction with respect to the surface of the wafer according to the etching amount of each part.

また、こうした局所ドライエッチング法によるウェーハ表面の平坦化加工は、1バッチ中の複数枚(通常、数十枚)のウェーハに対して、1枚ずつ行われる。 Further, the wafer surface flattening process by such a local dry etching method is performed one by one for a plurality of (usually several tens) wafers in one batch.

ところで、局所ドライエッチング法による平坦化加工は、シリコンウェーハを洗浄するなどして、自然酸化膜を除去し、ベア(bare)なシリコン(以下、「ベアシリコン」)の露出面に対して加工を行う場合と、自然酸化膜を残した状態で加工を行う場合とが知られている。このうち、前者の場合はベアシリコンの露出面にパーティクル等の不純物が付着し、加工品質に影響を及ぼす場合があることが知られている。一方、後者の場合、例えば特許文献1に記載されているように、平坦化加工後のウェーハ厚み分布において、X方向の走査ピッチ幅Pと同じ間隔で凹凸状の厚み分布斑が形成され得ることが知られている。 By the way, in the flattening process by the local dry etching method, the natural oxide film is removed by cleaning the silicon wafer, and the exposed surface of bare silicon (hereinafter referred to as "bare silicon") is processed. It is known that the process is performed and the process is performed with the natural oxide film left. Of these, in the former case, it is known that impurities such as particles adhere to the exposed surface of bare silicon, which may affect the processing quality. On the other hand, in the latter case, for example, as described in Patent Document 1, uneven thickness distribution spots can be formed at the same interval as the scanning pitch width P in the X direction in the wafer thickness distribution after the flattening process. It has been known.

特許文献1では、こうした走査ピッチ幅Pに対応する周期での凹凸状の厚み分布斑の形成を防止するため、まず、シリコンウェーハ表面の自然酸化膜を除去するための1回目の噴霧ノズル走査を行い、次いで、ベアシリコンの露出面に対して2回目の噴霧ノズル走査を行い、シリコンウェーハを平坦化する。 In Patent Document 1, in order to prevent the formation of uneven thickness distribution spots in the cycle corresponding to the scanning pitch width P, first, the first spray nozzle scanning for removing the natural oxide film on the surface of the silicon wafer is performed. Then, a second spray nozzle scan is performed on the exposed surface of the bare silicon to flatten the silicon wafer.

特開2004-55931号公報Japanese Unexamined Patent Publication No. 2004-55931

しかしながら、特許文献1の手法では、シリコンウェーハのウェーハ表面上を噴霧ノズルが2回走査することとなり、生産性の点で懸念がある。また、特許文献1における自然酸化膜除去後の2回目の走査を行うための走査条件は、自然酸化膜が付いた状態でのシリコンウェーハの厚み分布に基づくところ、自然酸化膜除去後の2回目の膜厚分布状態が、自然酸化膜除去前と同じであるとは限らない。本来、エッチングレートを調整するためには、自然酸化膜除去後の状態で膜厚分布を測定し、当該測定結果を用いてエッチングレートを調整する必要があるものの、そうした測定は現実的でない。そのため、ウェーハ表面上での噴霧ノズルの走査は1回とすることが望ましい。 However, in the method of Patent Document 1, the spray nozzle scans twice on the wafer surface of the silicon wafer, and there is a concern in terms of productivity. Further, the scanning condition for performing the second scan after the removal of the natural oxide film in Patent Document 1 is based on the thickness distribution of the silicon wafer with the natural oxide film attached, and is the second scan after the removal of the natural oxide film. The film thickness distribution state of is not always the same as that before the removal of the natural oxide film. Originally, in order to adjust the etching rate, it is necessary to measure the film thickness distribution in the state after removing the natural oxide film and adjust the etching rate using the measurement result, but such measurement is not realistic. Therefore, it is desirable that the spray nozzle is scanned once on the wafer surface.

ここで、噴霧ノズルの走査を1回として、SOIウェーハの活性層に対し、ドライエッチング法による平坦化加工を所定条件下で本発明者らは実験を行った。その際の加工前後の膜厚分布の一例を図2のグラフに示す。なお、実験にあたり、走査ピッチ幅を4mmとした。図2より、走査ピッチ幅4mmに対応する周期で凹凸状の膜厚分布斑が形成されていることが確認できる。本発明者らがさらに検討したところ、活性層用基板の1バッチ単位で、こうした膜厚分布斑が顕著に発生しやすい場合や、生じ難い場合があることが判明した。さらには、1バッチの処理中、バッチ前半では膜厚分布斑が生じないものの、バッチ後半で膜厚分布斑が生じる場合があることが判明した。 Here, the present inventors conducted an experiment in which the active layer of the SOI wafer was flattened by a dry etching method under predetermined conditions with one scanning of the spray nozzle. An example of the film thickness distribution before and after processing at that time is shown in the graph of FIG. In the experiment, the scanning pitch width was set to 4 mm. From FIG. 2, it can be confirmed that uneven film thickness distribution spots are formed at a cycle corresponding to the scanning pitch width of 4 mm. Further studies by the present inventors have revealed that such film thickness distribution spots may or may not occur remarkably in units of one batch of the substrate for the active layer. Furthermore, it was found that during the processing of one batch, although the film thickness distribution unevenness did not occur in the first half of the batch, the film thickness distribution unevenness may occur in the latter half of the batch.

バルクのシリコンウェーハや、SOIウェーハの活性層は、用途により種々の特性が求められる。特定のウェーハ条件によらず、走査ピッチ幅に対応する周期で凹凸状の厚み分布斑の発生を抑制することが可能な平坦化加工方法の確立が求められる。 Bulk silicon wafers and active layers of SOI wafers are required to have various characteristics depending on the application. Regardless of the specific wafer conditions, it is required to establish a flattening processing method capable of suppressing the occurrence of uneven thickness distribution unevenness at a cycle corresponding to the scanning pitch width.

そこで本発明は、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑の形成を抑制することが可能なシリコンウェーハの平坦化加工方法の提供を目的とする。 Therefore, an object of the present invention is to provide a method for flattening a silicon wafer, which can suppress the formation of uneven thickness distribution spots in a cycle corresponding to the scanning pitch width.

本発明者らは、上記諸課題を解決するために鋭意検討し、まず、凹凸状の厚み分布斑の周期が走査ピッチ幅に対応する理由を考察した。図3を参照し、噴霧ノズル100のノズル径をD、走査ピッチ幅をPと表記する。D>Pの条件下で、シリコンウェーハ10のウェーハ表面における局所的な被加工領域の加工経過を考察する。なお、シリコンウェーハ10は、ベアシリコン11の表面に自然酸化膜12(通常、自然酸化膜12の厚みは数Å~数十Åである。)が設けられている。噴霧ノズル100から噴出されるエッチングガス110は、噴霧ノズル100の直下を拡散しながら、シリコンウェーハ10の表面に接触すると考えられる。ここで、自然酸化膜12の方がベアシリコン11に比べてエッチングされ難い(エッチングレートが小さい)。そのため、Y方向への1回の走査でのエッチング量は、所定の加工形状分布を示すこととなり、X方向で、自然酸化膜が完全に除去された領域10Aと、自然酸化膜が一部除去された領域10Bとが混在して形成されることとなる。そして、走査ピッチ幅Pで噴霧ノズル100が移動した後の折り返し走査(図3破線部)では、ベアシリコン11のみの領域10Aと、自然酸化膜12が一部除去された領域10Bと、自然酸化膜が全く除去されていない領域10Cとが混在してエッチングされることになる。 The present inventors diligently studied in order to solve the above-mentioned problems, and first considered the reason why the period of the uneven thickness distribution spot corresponds to the scanning pitch width. With reference to FIG. 3, the nozzle diameter of the spray nozzle 100 is referred to as D, and the scanning pitch width is referred to as P. Under the condition of D> P, the processing process of a local work area on the wafer surface of the silicon wafer 10 will be considered. The silicon wafer 10 is provided with a natural oxide film 12 (usually, the thickness of the natural oxide film 12 is several Å to several tens Å) on the surface of the bare silicon 11. It is considered that the etching gas 110 ejected from the spray nozzle 100 comes into contact with the surface of the silicon wafer 10 while diffusing directly under the spray nozzle 100. Here, the natural oxide film 12 is less likely to be etched (the etching rate is smaller) than the bare silicon 11. Therefore, the etching amount in one scan in the Y direction shows a predetermined processing shape distribution, and in the X direction, the region 10A from which the natural oxide film is completely removed and a part of the natural oxide film are removed. The formed region 10B is mixed and formed. Then, in the folded scan (broken line portion in FIG. 3) after the spray nozzle 100 has moved with the scanning pitch width P, the region 10A of only the bare silicon 11 and the region 10B from which the natural oxide film 12 is partially removed and the natural oxidation The region 10C from which the film has not been removed is mixed and etched.

図4Aは、噴霧ノズル100のノズル径Dを8mm、走査ピッチ幅Pを4mmとし、ピッチ幅方向(X方向)4mm~12mmにおける、Y方向への走査1回あたりの規格化エッチング量を検討したグラフである。なお、エッチングガス110は、噴霧ノズル100のノズル径Dの範囲内でシリコンウェーハ10をエッチングすると仮定しつつ、エッチング量がガウス分布を呈すると仮定した。さらに、自然酸化膜の膜厚を規格化エッチング量1.0に相当するものとし、自然酸化膜とベアシリコンとのエッチングレート比を1:2とした。また、簡単のため、直前の走査により、X方向:0~8mmまでは、自然酸化膜は全て除去されてベアシリコン11のみの領域10Aとなっており、X方向:8mm以降で自然酸化膜が完全に残っている状態を仮定している。図4Aに示すように、X方向:4~8mmの範囲ではガウス分布に従いエッチングされるが、X方向:8~12mmの範囲ではX方向:4~8mmの範囲と非対称なエッチング量となる。 In FIG. 4A, the nozzle diameter D of the spray nozzle 100 is 8 mm, the scanning pitch width P is 4 mm, and the standardized etching amount per scanning in the Y direction in the pitch width direction (X direction) of 4 mm to 12 mm is examined. It is a graph. It is assumed that the etching gas 110 etches the silicon wafer 10 within the range of the nozzle diameter D of the spray nozzle 100, and that the etching amount exhibits a Gaussian distribution. Further, the film thickness of the natural oxide film was set to correspond to the standardized etching amount of 1.0, and the etching rate ratio between the natural oxide film and bare silicon was set to 1: 2. Further, for the sake of simplicity, the natural oxide film is completely removed from 0 to 8 mm in the X direction by the scanning immediately before, and the area 10A is only the bare silicon 11. The natural oxide film is formed in the X direction: 8 mm or later. It is assumed that it remains completely. As shown in FIG. 4A, etching is performed according to the Gaussian distribution in the range of X direction: 4 to 8 mm, but the etching amount is asymmetrical with the range of X direction: 4 to 8 mm in the range of X direction: 8 to 12 mm.

こうした局所ドライエッチングを、X方向に走査ピッチ幅P:4mmで走査し、繰り返した後の累積した規格化エッチング量の分布は、図4Bに示すとおりとなる。図4Bに示すとおり、走査ピッチ幅P:4mmに対応する周期での凹凸状の規格化エッチング量の分布斑が形成されることとなる。こうしたエッチング量の分布斑が、平坦化加工後の厚み分布斑の原因であると考えられる。 The distribution of the accumulated normalized etching amount after scanning such local dry etching in the X direction with a scanning pitch width P: 4 mm is as shown in FIG. 4B. As shown in FIG. 4B, uneven distribution unevenness of the normalized etching amount in a cycle corresponding to the scanning pitch width P: 4 mm is formed. It is considered that such distribution unevenness of the etching amount is the cause of the thickness distribution unevenness after the flattening process.

この考察と、図2を参照して前述した実験事実に基づけば、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑の形成は、シリコンウェーハの自然酸化膜の膜厚と、局所ドライエッチング法における周期的走査条件とに大きく依存することを本発明者らは知見した。そこで、シリコンウェーハの自然酸化膜の膜厚に応じて、凹凸状の厚み分布斑の形成を抑制するよう、周期的走査条件を調整することにより、上記課題を解決できることを本発明者らは着想し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下のとおりである。
Based on this consideration and the above-mentioned experimental facts with reference to FIG. 2, the formation of uneven thickness distribution spots in the period corresponding to the scanning pitch width is the film thickness of the natural oxide film of the silicon wafer and the local dryness. The present inventors have found that it largely depends on the periodic scanning conditions in the etching method. Therefore, the present inventors have conceived that the above problems can be solved by adjusting the periodic scanning conditions so as to suppress the formation of uneven thickness distribution spots according to the thickness of the natural oxide film of the silicon wafer. However, the present invention has been completed.
That is, the gist structure of the present invention is as follows.

(1)シリコンウェーハのウェーハ表面に対してエッチングガスを噴霧ノズルから吹き付けながら、前記ウェーハ表面に沿って前記噴霧ノズルを水平な一方向へ折り返し走査し、該走査を所定走査ピッチ幅で繰り返し行う局所ドライエッチング法を用いて、前記ウェーハ表面の全面を平坦化加工するシリコンウェーハの平坦化加工方法であって、
前記平坦化加工前のシリコンウェーハの自然酸化膜の膜厚を求める第1工程と、
求めた前記自然酸化膜の膜厚に基づき、前記局所ドライエッチング法における周期的走査条件を決定する第2工程と、
前記周期的走査条件に基づき、前記シリコンウェーハの平坦化加工を行う第3工程と、を含むことを特徴とするシリコンウェーハの平坦化加工方法。
(1) While spraying etching gas onto the wafer surface of a silicon wafer from a spray nozzle, the spray nozzle is folded back and scanned in one horizontal direction along the wafer surface, and the scanning is repeated at a predetermined scanning pitch width. A silicon wafer flattening method for flattening the entire surface of the wafer using a dry etching method.
The first step of obtaining the film thickness of the natural oxide film of the silicon wafer before the flattening process and
The second step of determining the periodic scanning conditions in the local dry etching method based on the obtained film thickness of the natural oxide film, and
A method for flattening a silicon wafer, which comprises a third step of flattening the silicon wafer based on the periodic scanning conditions.

(2)前記第2工程における前記周期的走査条件を、前記平坦化加工装置におけるエッチングガス噴霧ノズルのノズル径Dに対する、前記噴霧ノズルの折り返し走査方向に対して垂直な方向の走査ピッチ幅Pの比P/Dを用いて調整する、上記(1)に記載のシリコンウェーハの平坦化加工方法。 (2) The periodic scanning condition in the second step is set to the scanning pitch width P in the direction perpendicular to the folded scanning direction of the spray nozzle with respect to the nozzle diameter D of the etching gas spray nozzle in the flattening apparatus. The method for flattening a silicon wafer according to (1) above, which is adjusted by using the ratio P / D.

(3)前記比P/Dの最大値を0.25とし、該最大値以下の範囲で前記第2工程を行う、上記(2)に記載のシリコンウェーハの平坦化加工方法。 (3) The method for flattening a silicon wafer according to (2) above, wherein the maximum value of the ratio P / D is 0.25, and the second step is performed within the range of the maximum value or less.

(4)前記シリコンウェーハは、比抵抗0.001Ω・cm以下のn型シリコンウェーハである、上記(1)~(3)のいずれかに記載のシリコンウェーハの平坦化加工方法。 (4) The method for flattening a silicon wafer according to any one of (1) to (3) above, wherein the silicon wafer is an n-type silicon wafer having a specific resistance of 0.001 Ω · cm or less.

(5)前記1バッチ中の前記シリコンウェーハに、前記自然酸化膜の膜厚が0.7μm以上のシリコンウェーハが含まれる、上記(1)~(4)のいずれかに記載のシリコンウェーハの平坦化加工方法。 (5) The flatness of the silicon wafer according to any one of (1) to (4) above, wherein the silicon wafer in one batch contains a silicon wafer having a thickness of 0.7 μm or more of the natural oxide film. Chemical processing method.

(6)前記シリコンウェーハのウェーハ表面が、支持基板用シリコンウェーハおよび活性層用シリコンウェーハを、絶縁膜を介して貼り合わせてなるSOIウェーハの、前記活性層用シリコンウェーハのウェーハ表面である、上記(1)~(5)のいずれかに記載のシリコンウェーハの平坦化加工方法。 (6) The wafer surface of the silicon wafer is the wafer surface of the silicon wafer for the active layer of an SOI wafer in which a silicon wafer for a support substrate and a silicon wafer for an active layer are bonded together via an insulating film. The method for flattening a silicon wafer according to any one of (1) to (5).

本発明によれば、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑の形成を抑制することが可能なシリコンウェーハの平坦化加工方法を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a method for flattening a silicon wafer, which can suppress the formation of uneven thickness distribution spots in a cycle corresponding to the scanning pitch width.

一般的な局所ドライエッチング法における走査方向および走査ピッチ幅方向を説明する模式図である。It is a schematic diagram explaining the scanning direction and the scanning pitch width direction in a general local dry etching method. 本発明者らの実験による局所ドライエッチング法を用いた平坦化加工前後のSOIウェーハの活性層膜厚分布の一例を示すグラフである。It is a graph which shows an example of the active layer film thickness distribution of the SOI wafer before and after the flattening processing using the local dry etching method by the experiment of the present inventors. 本発明者らの考察による、局所的な被加工領域の加工経過を説明する模式図である。It is a schematic diagram explaining the processing process of a local work area based on the consideration of the present inventors. 本発明者らの考察による、被加工領域の1走査あたりのエッチング量を説明する模式図である。It is a schematic diagram explaining the etching amount per scan of the work area by the consideration of the present inventors. 本発明者らの考察による、被加工領域の累積エッチング量を説明する模式図である。It is a schematic diagram explaining the cumulative etching amount of the work area by the consideration of the present inventors. 本発明の一実施形態によるシリコンウェーハの平坦化加工方法を説明するフローチャートである。It is a flowchart explaining the flattening processing method of the silicon wafer by one Embodiment of this invention. 本発明の一実施形態によるシリコンウェーハの平坦化加工方法を説明する模式図である。It is a schematic diagram explaining the flattening processing method of the silicon wafer by one Embodiment of this invention. 本発明者らの実験による、シリコンウェーハの平坦化加工を行った際のX方向でのエッチング量分布の一例を示すグラフである。It is a graph which shows an example of the etching amount distribution in the X direction at the time of flattening a silicon wafer by the experiment of the present inventors. 本発明者らの実験による、シリコンウェーハの自然酸化膜の膜厚と、加工分布斑の大きさとの関係を示すグラフである。It is a graph which shows the relationship between the film thickness of the natural oxide film of the silicon wafer, and the size of the processing distribution unevenness by the experiment of the present inventors. 実施例1における、シリコンウェーハの平坦化加工を行った際のX方向でのエッチング量分布を示すグラフである。It is a graph which shows the etching amount distribution in the X direction at the time of flattening a silicon wafer in Example 1. FIG. 実施例1における、別のバッチのエッチング量分布を示すグラフである。It is a graph which shows the etching amount distribution of another batch in Example 1. FIG. 実施例1における局所ドライエッチング法を用いた平坦化加工前後のシリ音ウェーハの膜厚分布を示すグラフである。It is a graph which shows the film thickness distribution of the sir sound wafer before and after the flattening process using the local dry etching method in Example 1. FIG. 実施例2における、シリコンウェーハの平坦化加工を行った際のX方向でのエッチング量分布を示すグラフである。It is a graph which shows the etching amount distribution in the X direction at the time of flattening a silicon wafer in Example 2. FIG. 実施例2における、別のバッチのエッチング量分布を示すグラフである。It is a graph which shows the etching amount distribution of another batch in Example 2. FIG. 比較例1における、シリコンウェーハの平坦化加工を行った際のX方向でのエッチング量分布を示すグラフである。It is a graph which shows the etching amount distribution in the X direction at the time of flattening a silicon wafer in the comparative example 1. FIG.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。図5Aは、本発明の一実施形態によるシリコンウェーハの平坦化加工方法を説明するフローチャートであり、図5Bは、当該平坦化加工方法の好適態様を説明する模式図である。なお、図5Bにおけるベアシリコン11および自然酸化膜12のそれぞれの厚さについて、実際の厚さの割合と異なり誇張して示す。また、実際には自然酸化膜12はシリコンウェーハ10におけるベアシリコン11の全面を被覆するものの、図面の簡便化のため、自然酸化膜12をシリコンウェーハ10の片面のみに図示している。また、符号については、前述した図1,2を併せて参照する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 5A is a flowchart illustrating a method for flattening a silicon wafer according to an embodiment of the present invention, and FIG. 5B is a schematic diagram illustrating a preferred embodiment of the method for flattening a silicon wafer. The thicknesses of the bare silicon 11 and the natural oxide film 12 in FIG. 5B are exaggerated, unlike the actual thickness ratios. Further, although the natural oxide film 12 actually covers the entire surface of the bare silicon 11 in the silicon wafer 10, the natural oxide film 12 is shown on only one side of the silicon wafer 10 for the sake of simplification of the drawings. For the reference numerals, the above-mentioned FIGS. 1 and 2 are also referred to.

本発明の一実施形態によるシリコンウェーハの平坦化加工方法は、図5Aのフローチャートおよび図5Bの模式図に示すように、シリコンウェーハ10のウェーハ表面に対して活性種ガスを噴霧ノズルから吹き付けながら、ウェーハ表面に沿って噴霧ノズルを水平な一方向(Y方向)へ折り返し走査し、該走査を所定走査ピッチ幅Pで繰り返し行う局所ドライエッチング法を用いてウェーハ表面の全面を平坦化加工する。そして、本実施形態による平坦化加工方法は、シリコンウェーハ10の自然酸化膜12の膜厚を求める第1工程S10と、求めた自然酸化膜12の膜厚に基づき、局所ドライエッチング法における周期的走査条件を決定する第2工程S20と、周期的走査条件に基づき、シリコンウェーハ10の平坦化加工を行う第3工程S30と、を少なくとも含む。 In the method for flattening a silicon wafer according to an embodiment of the present invention, as shown in the flowchart of FIG. 5A and the schematic diagram of FIG. 5B, the active seed gas is sprayed onto the wafer surface of the silicon wafer 10 from a spray nozzle. The entire surface of the wafer surface is flattened by using a local dry etching method in which the spray nozzle is folded back and scanned in one horizontal direction (Y direction) along the wafer surface and the scanning is repeated with a predetermined scanning pitch width P. The flattening method according to the present embodiment is a periodic method in the local dry etching method based on the first step S10 for obtaining the film thickness of the natural oxide film 12 of the silicon wafer 10 and the obtained film thickness of the natural oxide film 12. It includes at least a second step S20 for determining scanning conditions and a third step S30 for flattening the silicon wafer 10 based on periodic scanning conditions.

第1工程S10乃至第3工程S30の説明に先立ち、本実施形態における平坦化加工のエッチングガス(活性種ガス)を吹き付けるための噴霧ノズル100の走査態様について、改めて説明する。 Prior to the description of the first step S10 to the third step S30, the scanning mode of the spray nozzle 100 for spraying the etching gas (active seed gas) of the flattening process in the present embodiment will be described again.

本実施形態における局所ドライエッチング法を用いた平坦化加工では、シリコンウェーハ10のウェーハ表面に対向させて設けられた噴霧ノズル100と、ウェーハ表面における局所的な被加工領域との相対位置をウェーハ表面上で順次走査しながら、当該被加工領域に対してエッチングガス110を噴出させる。 In the flattening process using the local dry etching method in the present embodiment, the relative position between the spray nozzle 100 provided facing the wafer surface of the silicon wafer 10 and the local workpiece region on the wafer surface is set on the wafer surface. The etching gas 110 is ejected to the work area while sequentially scanning above.

なお、局所ドライエッチング法は、例えば、スピードファム社製のDCP(Dry Chemical Planarization)および同社製のPACE(Plasma Assisted Chemical Etching)などのドライ平坦化装置において用いられている。 The local dry etching method is used in, for example, a dry flattening apparatus such as DCP (Dry Chemical Planarization) manufactured by Speedfam Co., Ltd. and PACE (Plasma Assisted Chemical Etching) manufactured by the same company.

ここで、図1を参照すると、噴霧ノズル100と、被加工領域との相対位置を走査する際には、シリコンウェーハ10のウェーハ表面に対して、水平な一方向(Y方向)への噴霧ノズルを折り返し走査し、この折り返し走査を所定の走査ピッチ幅Pで繰り返し行う。一般的には、+Y方向から-Y方向への折り返し走査の際と、-Y方向から+Y方向への折り返し走査の際のいずれの際においても、都度所定の走査ピッチ幅Pで走査ピッチ幅方向(X方向)に噴霧ノズル100を走査する。また、ウェーハ表面に対する噴霧ノズル100の走査は、シリコンウェーハ10を載置するステージのステージ走査により行われることが一般的であるものの、シリコンウェーハ10を固定設置して、噴霧ノズル100を走査してもよいし、両者を同時に捜査して相対位置を調整しても構わない。 Here, referring to FIG. 1, when scanning the relative position between the spray nozzle 100 and the work area, the spray nozzle is horizontal to the wafer surface of the silicon wafer 10 in one direction (Y direction). Is folded back, and this folded scanning is repeated with a predetermined scanning pitch width P. In general, in both the folded scan from the + Y direction to the −Y direction and the folded scan from the −Y direction to the + Y direction, the scan pitch width direction is the predetermined scan pitch width P each time. The spray nozzle 100 is scanned in the (X direction) direction. Further, although the scanning of the spray nozzle 100 on the wafer surface is generally performed by stage scanning of the stage on which the silicon wafer 10 is placed, the silicon wafer 10 is fixedly installed and the spray nozzle 100 is scanned. Alternatively, both may be investigated at the same time to adjust the relative position.

なお、シリコンウェーハ10の被加工領域毎のエッチング量を調整するため、以下のエッチング量調整を行うことが一般的である。すなわち、加工に先立ち予めシリコンウェーハ10の面内厚み分布を測定しておき、この測定結果に基づいて当該被加工領域毎の目標エッチング量を算出し、各領域毎の目標エッチング量に応じて、ウェーハ表面に対するY方向の走査速度を調整する。こうして、実際の加工されることとなるエッチング取り代が調整される。以下、各工程の詳細を順次説明する。 In order to adjust the etching amount for each processed region of the silicon wafer 10, it is common to adjust the etching amount as follows. That is, the in-plane thickness distribution of the silicon wafer 10 is measured in advance prior to processing, the target etching amount for each area to be processed is calculated based on the measurement result, and the target etching amount for each area is calculated. Adjust the scanning speed in the Y direction with respect to the wafer surface. In this way, the etching allowance to be actually processed is adjusted. Hereinafter, the details of each step will be described in sequence.

第1工程では、シリコンウェーハ10の自然酸化膜12の膜厚を求める。なお、自然酸化膜成長速度は、シリコンウェーハ10の導電型および比抵抗に依存することが知られており、特に比抵抗0.001Ω・cm以下のn型のシリコンウェーハ(n++ウェーハと呼ばれることがある)では、自然酸化膜の成長速度が大きい(例えば、『広瀬全孝「Si自然酸化膜制御」、応用物理、第61巻、第11号、pp.1124-1131、1992』)。そのため、平坦化加工に供する直前のウェーハ洗浄工程を終えてから、平坦化加工に供する時間が長くなるほど自然酸化膜の膜厚が増大する。実際に、シリコンウェーハ10の平坦化加工を1バッチ行うことを想定すると、こうした自然酸化膜の成長速度が速いシリコンウェーハでは、最初に平坦化加工を行うシリコンウェーハと、当該バッチの最後に平坦化加工を行うシリコンウェーハとでは、それらの自然酸化膜の膜厚は異なる。前述した本発明者らの考察に従えば、シリコンウェーハ10の自然酸化膜12の膜厚が大きいほど、平坦化加工後には、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑が生じやすくなると推定される。そこで、第2工程以降では本第1工程において求めた自然酸化膜の膜厚を用いて、平坦加工条件を設定する。 In the first step, the film thickness of the natural oxide film 12 of the silicon wafer 10 is obtained. It is known that the natural oxide film growth rate depends on the conductive type and the specific resistance of the silicon wafer 10, and in particular, it may be called an n-type silicon wafer (n ++ wafer) having a specific resistance of 0.001 Ω · cm or less. (There is), the growth rate of the natural oxide film is high (for example, "Matsutaka Hirose" Si Natural Oxide Film Control ", Applied Physics, Vol. 61, No. 11, pp. 1124-1131, 1992"). Therefore, the film thickness of the natural oxide film increases as the time required for the flattening process increases after the wafer cleaning step immediately before the flattening process is completed. Assuming that the silicon wafer 10 is actually flattened in one batch, in such a silicon wafer having a high growth rate of a natural oxide film, the silicon wafer to be flattened first and the silicon wafer to be flattened at the end of the batch are flattened. The film thickness of these natural oxide films is different from that of silicon wafers to be processed. According to the above-mentioned consideration by the present inventors, the larger the film thickness of the natural oxide film 12 of the silicon wafer 10, the more uneven thickness distribution unevenness occurs in the cycle corresponding to the scanning pitch width after the flattening process. It is estimated that it will be easier. Therefore, in the second and subsequent steps, the flattening conditions are set using the film thickness of the natural oxide film obtained in the first step.

自然酸化膜12の膜厚を求めるためには、分光エリプソメーターなどによって、自然酸化膜12の膜厚を測定することが可能である。また、平坦化加工に供する直前の工程、例えばウェーハ洗浄工程における洗浄条件から、自然酸化膜12の膜厚を求めておき、当該膜厚と、平坦化加工を行うまでの時間と、シリコンウェーハ10の自然酸化膜成長速度とに基づき、シリコンウェーハ10の自然酸化膜の膜厚12を求めることもできる。また、 In order to obtain the film thickness of the natural oxide film 12, it is possible to measure the film thickness of the natural oxide film 12 by a spectroscopic ellipsometer or the like. Further, the film thickness of the natural oxide film 12 is determined from the cleaning conditions in the process immediately before the flattening process, for example, the wafer cleaning process, and the film thickness, the time until the flattening process is performed, and the silicon wafer 10 are obtained. It is also possible to obtain the thickness 12 of the natural oxide film of the silicon wafer 10 based on the natural oxide film growth rate of the above. again,

さて、第2工程の詳細な説明に先立ち、本発明に到達する基礎となった実験結果について説明する。本発明者らは、図3および図4A,4Bを参照して前述した考察の仮説検証を行うため、以下の実験を行った。 By the way, prior to the detailed explanation of the second step, the experimental results which are the basis for reaching the present invention will be described. The present inventors conducted the following experiments in order to verify the hypothesis of the above-mentioned considerations with reference to FIGS. 3 and 4A and 4B.

ドライエッチング法を用いる平坦化装置として、プラズマエッチング装置(スピードファム社製、型番:DCP-200X)を用いて、HF(フッ酸)洗浄後のシリコンウェーハ表面の平坦化加工を行った。そして、自然酸化膜の膜厚の異なる3種のシリコンウェーハに対して、噴霧ノズル100のノズル径は8mmで固定し、シリコンウェーハ10を載置するステージの走査ピッチ幅Pを4mm、2mm、1mmのそれぞれに調整して、平坦化加工を行った。なお、自然酸化膜の膜厚は洗浄時間の調整により行った。図6に、自然酸化膜の膜厚が7Åのシリコンウェーハ10を平坦化加工したときの、X軸(走査ピッチ幅方向)クロスセクションにおけるエッチング量分布を示す。なお、エッチング量分布は加工前後のシリコンウェーハの膜厚分布差から求めたものであり、ウェーハ厚み分布起因のノイズが除去されている。 As a flattening apparatus using a dry etching method, a plasma etching apparatus (manufactured by Speedfam Co., Ltd., model number: DCP-200X) was used to flatten the surface of the silicon wafer after HF (hydrofluoric acid) cleaning. The nozzle diameter of the spray nozzle 100 is fixed at 8 mm for three types of silicon wafers having different thicknesses of natural oxide films, and the scanning pitch width P of the stage on which the silicon wafer 10 is placed is 4 mm, 2 mm, and 1 mm. The flattening process was performed by adjusting each of the above. The film thickness of the natural oxide film was adjusted by adjusting the washing time. FIG. 6 shows the etching amount distribution in the X-axis (scanning pitch width direction) cross section when the silicon wafer 10 having a natural oxide film thickness of 7 Å is flattened. The etching amount distribution is obtained from the difference in film thickness distribution of the silicon wafer before and after processing, and noise caused by the wafer thickness distribution is removed.

図6を参照し、走査ピッチ幅Pを周期とするエッチング量分布における、最大エッチング量と、最小エッチング量との差の平均値を、「エッチング加工斑の高低差」と定義する。自然酸化膜の膜厚と、走査ピッチ幅Pと、エッチング加工斑の高低差との対応関係を、図7に示す。 With reference to FIG. 6, the average value of the difference between the maximum etching amount and the minimum etching amount in the etching amount distribution with the scanning pitch width P as the cycle is defined as “the height difference of the etching processing spot”. FIG. 7 shows the correspondence between the film thickness of the natural oxide film, the scanning pitch width P, and the height difference of the etching processing spots.

図7のグラフから、以下の実験事実が判明した。まず、自然酸化膜の膜厚が3Åの場合は、走査ピッチ幅が4mm、2mm、1mmのいずれであっても、エッチング加工斑の高低差に有意な差は見られない。また、自然酸化膜の膜厚が7Åとなると、走査ピッチ幅が4mmの場合はエッチング加工斑の高低差が大きくなるものの、走査ピッチ幅が2mm以下であればエッチング加工斑の高低差は見られない。さらに、自然酸化膜の膜厚が15Åとなると、走査ピッチ幅が大きいほど、エッチング加工斑の高低差が大きくなる。 From the graph of FIG. 7, the following experimental facts were found. First, when the film thickness of the natural oxide film is 3 Å, no significant difference is observed in the height difference of the etching-processed spots regardless of whether the scanning pitch width is 4 mm, 2 mm, or 1 mm. Further, when the film thickness of the natural oxide film is 7 Å, the height difference of the etching-processed spots becomes large when the scanning pitch width is 4 mm, but the height difference of the etching-processed spots is observed when the scanning pitch width is 2 mm or less. do not have. Further, when the film thickness of the natural oxide film is 15 Å, the larger the scanning pitch width, the larger the height difference of the etching processing spots.

したがって、走査ピッチ幅Pを短くするほど、エッチング加工斑の高低差を抑制できることが確認される。ただし、走査ピッチ幅Pを短くするほど、走査ピッチ幅方向(X方向)へのステージ走査の回数が増えることとなるために、ウェーハ1枚あたりの加工時間が増大することとなり、1バッチあたりの加工時間となるとその影響は生産性に影響を及ぼす。そのため、平坦化加工を行う際には、生産性および加工品質を加味した上で、走査ピッチ幅Pを決定すべきである。この考えに基づけば、本実験例の場合、自然酸化膜の膜厚が3Åであれば、走査ピッチ幅を4mm、2mm、1mmのいずれとしてもよいが、4mmとすることが好ましいと判断できる。また、自然酸化膜の膜厚が7Åであれば、走査ピッチ幅を2mmまたは1mmのいずれかとすればよいものの、生産性を考慮すると、2mmとすることが好ましいこととなる。自然酸化膜の膜厚が15Åの場合、許容可能なエッチング加工斑の高低差に応じて走査ピッチ幅を使い分ければよいことが理解される。 Therefore, it is confirmed that the shorter the scanning pitch width P, the more the height difference of the etching processing spots can be suppressed. However, as the scanning pitch width P is shortened, the number of stage scans in the scanning pitch width direction (X direction) increases, so that the processing time per wafer increases, and the processing time per wafer increases. When it comes to processing time, the effect affects productivity. Therefore, when performing the flattening process, the scanning pitch width P should be determined in consideration of productivity and processing quality. Based on this idea, in the case of this experimental example, if the film thickness of the natural oxide film is 3 Å, the scanning pitch width may be any of 4 mm, 2 mm, and 1 mm, but it can be judged that 4 mm is preferable. Further, if the film thickness of the natural oxide film is 7 Å, the scanning pitch width may be either 2 mm or 1 mm, but in consideration of productivity, it is preferably 2 mm. It is understood that when the film thickness of the natural oxide film is 15 Å, the scanning pitch width may be used properly according to the allowable height difference of the etching processing spots.

そこで、本実施形態による第2工程S20では、第1工程S10において求めた自然酸化膜12の膜厚に基づき、局所ドライエッチング法における周期的走査条件を決定する。例えば、既述の図7のように、平坦化加工におけるエッチング取り代や、エッチングガス110のガス種を固定条件として、装平坦化装置ごとに自然酸化膜の膜厚および周期的走査条件と、エッチング加工斑の高低差との対応関係を示す検量線を予め求めておくなどして、所望の生産性および加工品質に応じて、周期的走査条件を適宜決定すればよい。 Therefore, in the second step S20 according to the present embodiment, the periodic scanning conditions in the local dry etching method are determined based on the film thickness of the natural oxide film 12 obtained in the first step S10. For example, as shown in FIG. 7, the thickness of the natural oxide film and the periodic scanning conditions are set for each loading and flattening device, with the etching allowance in the flattening process and the gas type of the etching gas 110 as fixed conditions. Periodic scanning conditions may be appropriately determined according to the desired productivity and processing quality, such as by obtaining a calibration line indicating the correspondence with the height difference of the etching processing spots in advance.

本第2工程における周期的走査条件を、局所ドライエッチング法を用いる平坦化加工装置におけるエッチングガス噴霧ノズル100のノズル径Dに対する、噴霧ノズルの折り返し走査方向(Y方向)に対して垂直な方向(走査ピッチ幅方向、すなわち、X方向)のピッチ幅Pの比P/Dを用いて調整することが好ましい。走査ピッチ幅Pのみを調整してもよいし、ノズル径Dのみを調整してもよいし、双方を調整しても構わない。ノズル径Dの調整には装置部品交換が伴うため、走査ピッチ幅Pのみ調整する方が簡便かつ効率的である。特に、比P/Dの最大値を0.25とし、該最大値以下の範囲で本第2工程を行うことが好ましい。前述の実験例のように、シリコンウェーハ10の自然酸化膜12の膜厚が7Å以上である場合には、例えばノズル径Dを8mm、走査ピッチ幅Pを1~2mmの範囲内とするよう、周期的走査条件を決定することも好ましい。 The periodic scanning conditions in the second step are set in a direction perpendicular to the folded scanning direction (Y direction) of the spray nozzle with respect to the nozzle diameter D of the etching gas spray nozzle 100 in the flattening apparatus using the local dry etching method. It is preferable to adjust by using the ratio P / D of the pitch width P in the scanning pitch width direction, that is, the X direction. Only the scanning pitch width P may be adjusted, only the nozzle diameter D may be adjusted, or both may be adjusted. Since the adjustment of the nozzle diameter D involves replacement of equipment parts, it is easier and more efficient to adjust only the scanning pitch width P. In particular, it is preferable that the maximum value of the ratio P / D is 0.25 and the second step is performed within the range of the maximum value or less. When the thickness of the natural oxide film 12 of the silicon wafer 10 is 7 Å or more as in the above experimental example, for example, the nozzle diameter D is set to 8 mm and the scanning pitch width P is set to be within the range of 1 to 2 mm. It is also preferable to determine the periodic scanning conditions.

そして、第3工程S30では、第2工程S20において決定した周期的走査条件に基づき、シリコンウェーハ10の平坦化加工を行う。本第3工程により平坦化加工に際しては、加工に先立ち予め測定したシリコンウェーハ10の面内厚み分布に基づいて調整されたエッチングガス噴霧ノズル100のY方向の走査速度に基づき、シリコンウェーハ10を平坦化加工することが好ましい。 Then, in the third step S30, the silicon wafer 10 is flattened based on the periodic scanning conditions determined in the second step S20. In the flattening process by the third step, the silicon wafer 10 is flattened based on the scanning speed in the Y direction of the etching gas spray nozzle 100 adjusted based on the in-plane thickness distribution of the silicon wafer 10 measured in advance prior to the process. It is preferable to make a silicon wafer.

以上の第1工程S10乃至第3工程S30により、平坦化加工後のシリコンウェーハにおける、走査ピッチ幅Pに対応する周期での凹凸状の厚み分布斑の形成を抑制することが可能となる。 By the above first step S10 to third step S30, it is possible to suppress the formation of uneven thickness distribution unevenness in the cycle corresponding to the scanning pitch width P in the silicon wafer after the flattening process.

本発明に従う平坦化加工方法を、1バッチ中の複数枚のシリコンウェーハ10に対して順次適用することも好ましい。すなわち、1枚目、2枚目、・・・N枚目(Nは自然数であり、1バッチに含まれる枚数未満の数値である)、・・・最終枚目のシリコンウェーハへと、1枚ずつ、本発明に従う平坦化加工方法を適用することも好ましい(図5B参照)。前述のとおり、特に比抵抗0.001Ω・cm以下のn型のシリコンウェーハでは自然酸化膜の成長速度が大きい。そのため、このよう場合には、1バッチ中のシリコンウェーハの自然酸化膜の膜厚が、平坦化加工の最初と最後で異なることがある。しかし本発明方法を適用すれば、自然酸化膜の膜厚を考慮した平坦化加工を行うため、1バッチ中のエッチング加工斑の高低差を抑制することが可能である。 It is also preferable to sequentially apply the flattening processing method according to the present invention to a plurality of silicon wafers 10 in one batch. That is, the first sheet, the second sheet, ... Nth sheet (N is a natural number, which is a numerical value less than the number of sheets included in one batch), ... One sheet to the final silicon wafer. It is also preferable to apply the flattening processing method according to the present invention one by one (see FIG. 5B). As described above, the growth rate of the natural oxide film is particularly high in an n-type silicon wafer having a specific resistance of 0.001 Ω · cm or less. Therefore, in such a case, the film thickness of the natural oxide film of the silicon wafer in one batch may be different between the beginning and the end of the flattening process. However, if the method of the present invention is applied, the flattening process is performed in consideration of the film thickness of the natural oxide film, so that it is possible to suppress the height difference of the etching process spots in one batch.

さて、本発明が適用対象とするシリコンウェーハは特に制限されない。バルクのシリコンウェーハとして、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、単結晶シリコンウェーハには炭素および/または窒素が添加されていてもよい。さらに、任意の不純物を添加して、n型またはp型としてもよい。他にも、バルクのシリコンウェーハ表面にシリコンエピタキシャル層を成膜したエピタキシャルシリコンウェーハ、ならびに、支持基板用シリコンウェーハおよび活性層用シリコンウェーハを貼り合わせてなるSOIウェーハのいずれも、本発明の適用対象である。 The silicon wafer to which the present invention is applied is not particularly limited. As the bulk silicon wafer, a single crystal silicon wafer made of a silicon single crystal can be used. As the single crystal silicon wafer, a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) can be sliced with a wire saw or the like. Further, carbon and / or nitrogen may be added to the single crystal silicon wafer. Further, any impurities may be added to obtain n-type or p-type. In addition, both an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a bulk silicon wafer and an SOI wafer in which a silicon wafer for a support substrate and a silicon wafer for an active layer are bonded are subject to the application of the present invention. Is.

比抵抗0.001Ω・cm以下のn型シリコンウェーハに対して本発明を適用することが好ましい。前述のとおり、いわゆるn++シリコンウェーハの自然酸化膜の成長速度が特に速いため、1バッチの平坦化加工の間に、自然酸化膜の膜厚が増大し、バッチ前半ではエッチング加工斑の高低差による加工影響が小さくとも、バッチ後半で加工影響が大きくなり得るからである。 It is preferable to apply the present invention to an n-type silicon wafer having a specific resistance of 0.001 Ω · cm or less. As mentioned above, since the growth rate of the natural oxide film of the so-called n ++ silicon wafer is particularly fast, the film thickness of the natural oxide film increases during the flattening process of one batch, and the height difference of the etching process spots increases in the first half of the batch. This is because even if the processing effect is small, the processing effect can be large in the latter half of the batch.

また、本発明による平坦化加工方法を、自然酸化膜12の膜厚が0.7μm以上であるシリコンウェーハ10に適用することが好ましい。前述の実験結果により、自然酸化膜の膜厚が0.7μm以上となると、周期的走査条件によるエッチング加工斑の高低差が有意に発現するからである。 Further, it is preferable to apply the flattening processing method according to the present invention to the silicon wafer 10 in which the film thickness of the natural oxide film 12 is 0.7 μm or more. This is because, according to the above-mentioned experimental results, when the film thickness of the natural oxide film is 0.7 μm or more, the height difference of the etching processing spots due to the periodic scanning conditions is significantly exhibited.

さらに、本発明による平坦化加工方法は、SOIウェーハに適用することも好ましい。すなわち、シリコンウェーハのウェーハ表面が、支持基板用シリコンウェーハおよび活性層用シリコンウェーハを、絶縁膜を介して貼り合わせてなるSOIウェーハの、活性層用シリコンウェーハのウェーハ表面であることが好ましい。SOIウェーハの活性層を研削研磨により薄膜化する場合、局所ドライエッチングによる平坦化加工の加工品質が特に重要となるためである。なお、この場合、支持基板用ウェーハの自然酸化膜の膜厚の大きさは何ら限定されず、また、支持基板用ウェーハの導電型および比抵抗も任意である。一方、活性層用ウェーハが、比抵抗0.001Ω・cm以下のn型シリコンウェーハである場合に本発明を適用することが好ましい。また、活性層用ウェーハの自然酸化膜の膜厚0.7μm以上の場合に本発明を適用することが好ましい。 Further, it is also preferable that the flattening processing method according to the present invention is applied to an SOI wafer. That is, it is preferable that the wafer surface of the silicon wafer is the wafer surface of the silicon wafer for the active layer, which is an SOI wafer formed by laminating a silicon wafer for a support substrate and a silicon wafer for an active layer via an insulating film. This is because when the active layer of the SOI wafer is thinned by grinding and polishing, the processing quality of the flattening process by local dry etching is particularly important. In this case, the size of the film thickness of the natural oxide film of the support substrate wafer is not limited at all, and the conductive type and the specific resistance of the support substrate wafer are also arbitrary. On the other hand, it is preferable to apply the present invention when the wafer for the active layer is an n-type silicon wafer having a specific resistance of 0.001 Ω · cm or less. Further, it is preferable to apply the present invention when the film thickness of the natural oxide film of the active layer wafer is 0.7 μm or more.

なお、支持基板用シリコンウェーハと、活性層用ウェーハとの間の絶縁膜としては、一般的には酸化シリコン膜を用いるものの、電気的絶縁体であれば制限されず、ダイヤモンドライクカーボン(DLC; Diamond Like Carbon)などを用いることもできる。 Although a silicon oxide film is generally used as the insulating film between the silicon wafer for the support substrate and the wafer for the active layer, it is not limited as long as it is an electrical insulator, and diamond-like carbon (DLC; Diamond Like Carbon) etc. can also be used.

また、1バッチ中の複数枚のシリコンウェーハ10に対して本発明を適用する場合、前述のとおり自然酸化膜の成長速度を考慮すると、1枚目のシリコンウェーハ10の自然酸化膜12の膜厚が最小となる。また、加工処理に至るまでの時間が経過するほど自然酸化膜12の膜厚は増大する。そのため、1バッチの処理枚数が多い場合などでは、N枚目(Nは自然数)からエッチング加工斑の高低差に影響を及ぼす膜厚となる場合もある。そこで、周期的走査条件をN枚目から変更するよう、周期的走査条件を決定してもよい。なお、一般的には1バッチにおいて、25枚程度のシリコンウェーハが平坦化加工に供される。 Further, when the present invention is applied to a plurality of silicon wafers 10 in one batch, the film thickness of the natural oxide film 12 of the first silicon wafer 10 is taken into consideration as described above in consideration of the growth rate of the natural oxide film. Is the minimum. Further, the film thickness of the natural oxide film 12 increases as the time until the processing process elapses. Therefore, when the number of processed sheets in one batch is large, the film thickness may affect the height difference of the etching processing spots from the Nth sheet (N is a natural number). Therefore, the periodic scanning condition may be determined so as to change the periodic scanning condition from the Nth sheet. Generally, about 25 silicon wafers are subjected to flattening in one batch.

以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited to the following examples.

<実施例1>
比抵抗0.001Ω・cmのn型シリコンウェーハ(n++ウェーハ)を2バッチ分(1バッチあたり、25枚)用意した。HF洗浄による洗浄条件を調整して、洗浄直後の自然酸化膜の膜厚を3Åとした。なお、自然酸化膜の膜厚は、分光エリプソメーターによって測定した。なお、各バッチの最終枚目の自然酸化膜の膜厚は、前掲の『広瀬全孝「Si自然酸化膜制御」、応用物理、第61巻、第11号、pp.1124-1131、1992』に基づけば、約8Åとなる。
<Example 1>
Two batches (25 wafers per batch) of n-type silicon wafers (n ++ wafers) with a specific resistance of 0.001 Ω · cm were prepared. The cleaning conditions by HF cleaning were adjusted so that the film thickness of the natural oxide film immediately after cleaning was set to 3 Å. The film thickness of the natural oxide film was measured by a spectroscopic ellipsometer. The film thickness of the final natural oxide film of each batch is described in "Matsutaka Hirose" Si Natural Oxide Film Control ", Applied Physics, Vol. 61, No. 11, pp. Based on "1124-1131, 1992", it is about 8 Å.

プラズマエッチング装置(スピードファム社製、型番:DCP-200X)を用いて、このシリコンウェーハの平坦化処理を2バッチ行った。そして、前述の図7のグラフの結果を参照し、エッチングガス噴霧ノズルのノズル径Dを8mmとし、走査ピッチ幅Pを2mmとした(比P/Dは0.25)。各バッチの最終枚目のシリコンウェーハのX軸(走査ピッチ幅方向)クロスセクションにおけるエッチング量分布を図8A、図8Bにそれぞれ示す。1バッチ目および2バッチ目のエッチング加工斑の高低差はそれぞれ1nm以下、であり、加工後のシリコンウェーハの厚み分布も、バッチ単位で全て良好であった。代表例として、1バッチ目の最終枚目の平坦化加工前後のウェーハの厚み分布を図9に示す。 Two batches of this silicon wafer were flattened using a plasma etching apparatus (manufactured by Speedfam, model number: DCP-200X). Then, referring to the result of the graph of FIG. 7 described above, the nozzle diameter D of the etching gas spray nozzle was set to 8 mm, and the scanning pitch width P was set to 2 mm (ratio P / D was 0.25). The etching amount distributions in the X-axis (scanning pitch width direction) cross section of the final silicon wafer of each batch are shown in FIGS. 8A and 8B, respectively. The height difference between the etching-processed spots of the first batch and the second batch was 1 nm or less, respectively, and the thickness distribution of the silicon wafer after processing was also good for each batch. As a typical example, FIG. 9 shows the thickness distribution of the wafer before and after the flattening process of the final sheet of the first batch.

<実施例2>
実施例1と同じシリコンウェーハを2バッチ分用意し、HF洗浄による洗浄条件も実施例1と同様とした。そして、実施例1における走査ピッチ幅Pを2mmから1mmへと変更(比P/Dは0.125)した以外は、実施例1と同様にして、シリコンウェーハの平坦化処理を2バッチ行った。各バッチの最終枚目のシリコンウェーハのX軸(走査ピッチ幅方向)クロスセクションにおけるエッチング量分布を図10A、図10Bにそれぞれ示す。1バッチ目および2バッチ目のエッチング加工斑の高低差はそれぞれ1nm以下であり、加工後のシリコンウェーハの厚み分布も、バッチ単位で全て良好であった。ただし、1バッチ当たりの総加工時間が、実施例1に比べて30%増大した。
<Example 2>
Two batches of the same silicon wafers as in Example 1 were prepared, and the cleaning conditions by HF cleaning were the same as in Example 1. Then, two batches of silicon wafer flattening treatments were performed in the same manner as in Example 1 except that the scanning pitch width P in Example 1 was changed from 2 mm to 1 mm (ratio P / D was 0.125). .. The etching amount distributions in the X-axis (scanning pitch width direction) cross section of the final silicon wafer of each batch are shown in FIGS. 10A and 10B, respectively. The height difference between the etching-processed spots of the first batch and the second batch was 1 nm or less, respectively, and the thickness distribution of the silicon wafer after processing was also good for each batch. However, the total processing time per batch was increased by 30% as compared with Example 1.

<比較例1>
実施例1と同じシリコンウェーハを2バッチ分用意し、HF洗浄による洗浄条件も実施例1と同様とした。そして、実施例1における走査ピッチ幅Pを2mmから4mmへと変更(比P/Dは0.50)した以外は、実施例1と同様にして、シリコンウェーハの平坦化処理を1バッチ行った。最終枚目のシリコンウェーハのX軸(走査ピッチ幅方向)クロスセクションにおけるエッチング量分布を図11に示す。エッチング加工斑の高低差は17nmである。加工後のシリコンウェーハの厚み分布において、走査ピッチ幅4mmに対応する周期での凹凸状の厚み分布斑が確認された。
<Comparative Example 1>
Two batches of the same silicon wafers as in Example 1 were prepared, and the cleaning conditions by HF cleaning were the same as in Example 1. Then, one batch of silicon wafer flattening treatment was performed in the same manner as in Example 1 except that the scanning pitch width P in Example 1 was changed from 2 mm to 4 mm (ratio P / D was 0.50). .. FIG. 11 shows the etching amount distribution in the X-axis (scanning pitch width direction) cross section of the final silicon wafer. The height difference of the etched spots is 17 nm. In the thickness distribution of the silicon wafer after processing, uneven thickness distribution spots with a cycle corresponding to a scanning pitch width of 4 mm were confirmed.

以上の結果から、本発明を適用することにより、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑の形成を抑制できることが確認できた。 From the above results, it was confirmed that by applying the present invention, it is possible to suppress the formation of uneven thickness distribution spots in the cycle corresponding to the scanning pitch width.

本発明によれば、走査ピッチ幅に対応する周期での凹凸状の厚み分布斑の形成を抑制することが可能なシリコンウェーハの平坦化加工方法を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a method for flattening a silicon wafer, which can suppress the formation of uneven thickness distribution spots in a cycle corresponding to the scanning pitch width.

10 シリコンウェーハ
11 ベアシリコン
12 自然酸化膜
100 噴霧ノズル
110 エッチングガス
D ノズル径
P 走査ピッチ幅
10 Silicon wafer 11 Bare silicon 12 Natural oxide film 100 Spray nozzle 110 Etching gas D Nozzle diameter P Scanning pitch width

Claims (6)

シリコンウェーハのウェーハ表面に対してエッチングガスを噴霧ノズルから吹き付けながら、前記ウェーハ表面に沿って前記噴霧ノズルを水平な一方向へ折り返し走査し、該走査を所定走査ピッチ幅で繰り返し行う局所ドライエッチング法を用いて、前記ウェーハ表面の全面を平坦化加工するシリコンウェーハの平坦化加工方法であって、
前記平坦化加工前の前記シリコンウェーハの自然酸化膜の膜厚を求める第1工程と、
求めた前記自然酸化膜の膜厚に基づき、前記局所ドライエッチング法における周期的走査条件を決定する第2工程と、
前記周期的走査条件に基づき、前記シリコンウェーハの平坦化加工を行う第3工程と、を含むことを特徴とするシリコンウェーハの平坦化加工方法。
A local dry etching method in which an etching gas is sprayed onto the wafer surface of a silicon wafer from a spray nozzle, the spray nozzle is folded back and scanned in one horizontal direction along the wafer surface, and the scanning is repeated at a predetermined scanning pitch width. Is a silicon wafer flattening method for flattening the entire surface of the wafer surface using the above method.
The first step of obtaining the film thickness of the natural oxide film of the silicon wafer before the flattening process, and
The second step of determining the periodic scanning conditions in the local dry etching method based on the obtained film thickness of the natural oxide film, and
A method for flattening a silicon wafer, which comprises a third step of flattening the silicon wafer based on the periodic scanning conditions.
前記第2工程における前記周期的走査条件を、前記シリコンウェーハの平坦化加工を行う平坦化加工装置におけるエッチングガス噴霧ノズルのノズル径Dに対する、前記噴霧ノズルの折り返し走査方向に対して垂直な方向の走査ピッチ幅Pの比P/Dを用いて調整する、請求項1に記載のシリコンウェーハの平坦化加工方法。 The periodic scanning condition in the second step is set in a direction perpendicular to the folded scanning direction of the spray nozzle with respect to the nozzle diameter D of the etching gas spray nozzle in the flattening apparatus for flattening the silicon wafer . The method for flattening a silicon wafer according to claim 1, wherein the ratio P / D of the scanning pitch width P is used for adjustment. 前記比P/Dの最大値を0.25とし、該最大値以下の範囲で前記第2工程を行う、請求項2に記載のシリコンウェーハの平坦化加工方法。 The method for flattening a silicon wafer according to claim 2, wherein the maximum value of the ratio P / D is 0.25, and the second step is performed within the range of the maximum value or less. 前記シリコンウェーハは、比抵抗0.001Ω・cm以下のn型シリコンウェーハである、請求項1~3のいずれか1項に記載のシリコンウェーハの平坦化加工方法。 The method for flattening a silicon wafer according to any one of claims 1 to 3, wherein the silicon wafer is an n-type silicon wafer having a specific resistance of 0.001 Ω · cm or less. バッチ中の複数枚の前記シリコンウェーハに対して1枚ずつ前記平坦化加工を行う際に、前記自然酸化膜の膜厚が0.7m以上のシリコンウェーハが含まれる、請求項1~4のいずれか1項に記載のシリコンウェーハの平坦化加工方法。 Claims 1 to 1, wherein a silicon wafer having a thickness of 0.7 nm or more of the natural oxide film is included when the flattening process is performed one by one on a plurality of the silicon wafers in one batch. The method for flattening a silicon wafer according to any one of 4. 前記シリコンウェーハのウェーハ表面が、支持基板用シリコンウェーハおよび活性層用シリコンウェーハを、絶縁膜を介して貼り合わせてなるSOIウェーハの、前記活性層用シリコンウェーハのウェーハ表面である、請求項1~5のいずれか1項に記載のシリコンウェーハの平坦化加工方法。 The wafer surface of the silicon wafer is the wafer surface of the silicon wafer for the active layer of an SOI wafer in which a silicon wafer for a support substrate and a silicon wafer for an active layer are bonded together via an insulating film. 5. The method for flattening a silicon wafer according to any one of 5.
JP2019070180A 2019-04-01 2019-04-01 Silicon wafer flattening method Active JP7078005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019070180A JP7078005B2 (en) 2019-04-01 2019-04-01 Silicon wafer flattening method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019070180A JP7078005B2 (en) 2019-04-01 2019-04-01 Silicon wafer flattening method

Publications (2)

Publication Number Publication Date
JP2020170756A JP2020170756A (en) 2020-10-15
JP7078005B2 true JP7078005B2 (en) 2022-05-31

Family

ID=72746059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070180A Active JP7078005B2 (en) 2019-04-01 2019-04-01 Silicon wafer flattening method

Country Status (1)

Country Link
JP (1) JP7078005B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7082850B1 (en) 2022-04-20 2022-06-09 株式会社三友製作所 Flattening processing device and flattening processing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200741A (en) 1999-01-06 2000-07-18 Mitsubishi Materials Silicon Corp Laminated dielectric body separating wafer and manufacture thereof
JP2001176844A (en) 1999-12-21 2001-06-29 Mitsubishi Materials Silicon Corp Method for producing high planarity semiconductor wafer, and high planarity semiconductor wafer
JP2001217253A (en) 2000-01-31 2001-08-10 Shin Etsu Handotai Co Ltd Soi wafer, semiconductor single-crystal wafer and manufacturing method therefor
JP2002134581A (en) 2000-10-25 2002-05-10 Speedfam Co Ltd Reference wafer for evaluating nano-topography, method for fabricating the same, and wafer evaluating method by using the wafer
JP2004128079A (en) 2002-09-30 2004-04-22 Speedfam Co Ltd Multistage local dry etching method for soi (silicon on insulator) wafer
JP2010153627A (en) 2008-12-25 2010-07-08 Sumco Corp Production method for backside irradiation version solid-state image pickup device
JP2010269974A (en) 2009-05-21 2010-12-02 Sumco Corp Method for processing silicon wafer
JP2016154228A (en) 2015-02-18 2016-08-25 出光興産株式会社 Substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682643B2 (en) * 1987-03-13 1994-10-19 科学技術庁長官官房会計課長 Surface treatment method
JPH10256205A (en) * 1997-03-13 1998-09-25 Super Silicon Kenkyusho:Kk Planarizing machine method for semiconductor wafer by plasma light etching

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200741A (en) 1999-01-06 2000-07-18 Mitsubishi Materials Silicon Corp Laminated dielectric body separating wafer and manufacture thereof
JP2001176844A (en) 1999-12-21 2001-06-29 Mitsubishi Materials Silicon Corp Method for producing high planarity semiconductor wafer, and high planarity semiconductor wafer
JP2001217253A (en) 2000-01-31 2001-08-10 Shin Etsu Handotai Co Ltd Soi wafer, semiconductor single-crystal wafer and manufacturing method therefor
JP2002134581A (en) 2000-10-25 2002-05-10 Speedfam Co Ltd Reference wafer for evaluating nano-topography, method for fabricating the same, and wafer evaluating method by using the wafer
JP2004128079A (en) 2002-09-30 2004-04-22 Speedfam Co Ltd Multistage local dry etching method for soi (silicon on insulator) wafer
JP2010153627A (en) 2008-12-25 2010-07-08 Sumco Corp Production method for backside irradiation version solid-state image pickup device
JP2010269974A (en) 2009-05-21 2010-12-02 Sumco Corp Method for processing silicon wafer
JP2016154228A (en) 2015-02-18 2016-08-25 出光興産株式会社 Substrate

Also Published As

Publication number Publication date
JP2020170756A (en) 2020-10-15

Similar Documents

Publication Publication Date Title
US7951719B2 (en) Self-masking defect removing method
US6534384B2 (en) Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere
KR101436482B1 (en) Semiconductor wafer, and method for producing same
KR102490708B1 (en) Substrate backside texturing
US8330245B2 (en) Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
WO2007088754A1 (en) Epitaxial wafer manufacturing method
JP2013520838A5 (en)
KR102563669B1 (en) Substrate backside texturing
US20100130021A1 (en) Method for processing a silicon-on-insulator structure
JP7078005B2 (en) Silicon wafer flattening method
WO2006109502A1 (en) Method and apparatus for evaluating semiconductor wafer and semiconductor wafer manufacturing method
JP2004055752A (en) Method of manufacturing soi wafer
JP2003124171A (en) Method of polishing and polishing apparatus
JPH0845882A (en) Manufacture of semiconductor device
JP5120335B2 (en) Silicon wafer processing method
JP6525046B1 (en) Semiconductor wafer manufacturing method
JP2002176013A (en) Method for flattening semiconductor substrate
WO2020158210A1 (en) Etching method
JP6864145B1 (en) Wafer surface shape adjustment method
KR20200096645A (en) Bonded wafer manufacturing method, bonded wafer
JPH08167587A (en) Flattening method of semiconductor wafer
JP2002016049A (en) Method of processing semiconductor wafer and plasma etching apparatus
JP6996488B2 (en) A method for batch-type cleaning of silicon wafers, a method for manufacturing silicon wafers using the cleaning method, and a method for determining cleaning conditions for silicon wafers.
TW200908120A (en) Manufacturing method of semiconductor device
JP5026356B2 (en) Diffusion wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7078005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150