JP2016154228A - Substrate - Google Patents

Substrate Download PDF

Info

Publication number
JP2016154228A
JP2016154228A JP2016023412A JP2016023412A JP2016154228A JP 2016154228 A JP2016154228 A JP 2016154228A JP 2016023412 A JP2016023412 A JP 2016023412A JP 2016023412 A JP2016023412 A JP 2016023412A JP 2016154228 A JP2016154228 A JP 2016154228A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
less
base material
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016023412A
Other languages
Japanese (ja)
Inventor
紘美 早坂
Hiromi Hayasaka
紘美 早坂
矢野 公規
Kiminori Yano
公規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JP2016154228A publication Critical patent/JP2016154228A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate excellent in electric characteristics, and having high heat conductivity.SOLUTION: The substrate is formed by laminating a base body having heat conductivity at temperature 300 K of higher than or equal to 30 W/m, and an oxide film having heat conductivity at temperature 300 K of lower than 100 W/m. The heat conductivity of the base body is higher than the heat conductivity of the oxide film.SELECTED DRAWING: Figure 1

Description

本発明は、例えば、半導体素子の作製に用いる基板に関する。   The present invention relates to a substrate used for manufacturing a semiconductor element, for example.

現在、半導体素子の1つであるパワーデバイスは、産業用機器及び民生用機器等のさらなる省エネルギー化のため、スイッチング動作のための電力消費の低減や、発熱による電力損失の低減等、高性能化が望まれている。パワーデバイスの主流材料としてシリコンが使用されている。しかしながら、シリコンを使用したデバイスの性能の向上は、電気的特性の理論限界を迎えているため困難になりつつある。そのため、他のワイドギャップ半導体が注目されている。
ワイドギャップ半導体としては炭化ケイ素や窒化ガリウム、酸化ガリウム等が挙げられる。
Currently, power devices, which are one of the semiconductor elements, have higher performance such as reduction of power consumption for switching operation and reduction of power loss due to heat generation for further energy saving of industrial equipment and consumer equipment. Is desired. Silicon is used as the mainstream material for power devices. However, improving the performance of devices using silicon is becoming difficult due to the theoretical limitations in electrical characteristics. Therefore, other wide gap semiconductors are attracting attention.
Examples of the wide gap semiconductor include silicon carbide, gallium nitride, and gallium oxide.

例えば、ワイドギャップ半導体の一つである酸化ガリウムは、ショットキーバリアダイオード等のパワーデバイスにした場合、シリコンに比べ、逆方向耐圧が高く、逆回復時間が短いという優れた特性を持つ(例えば、特許文献1)。しかしながら、高耐圧が求められるような用途においては電流も大きく、それに伴い発生するジュール熱が大きい。そのため、熱伝導率の向上が求められている。   For example, gallium oxide, which is one of wide-gap semiconductors, has excellent characteristics such as higher reverse breakdown voltage and shorter reverse recovery time than silicon when used as a power device such as a Schottky barrier diode (for example, Patent Document 1). However, in applications where a high breakdown voltage is required, the current is large and the Joule heat generated accordingly is large. Therefore, improvement in thermal conductivity is demanded.

特許文献1及び2では、β−Ga基板上にβ−Ga単結晶膜を成膜した積層体が記載されている。しかしながら、この積層体は熱伝導率が低く、大電流が流れた場合に発生する熱を速やかに逃がすことができず、特性劣化を引き起こしやすい(非特許文献1)。
一方で、β−Ga単結晶膜を成膜するためには、格子定数の整合のために基材をβ−Gaとしなければならず、熱伝導率の向上は解決困難であった。
Patent Documents 1 and 2 describe a laminate in which a β-Ga 2 O 3 single crystal film is formed on a β-Ga 2 O 3 substrate. However, this laminated body has a low thermal conductivity, and heat generated when a large current flows cannot be quickly released, which easily causes characteristic deterioration (Non-patent Document 1).
On the other hand, in order to form a β-Ga 2 O 3 single crystal film, the base material must be β-Ga 2 O 3 for lattice constant matching, and it is difficult to solve the improvement in thermal conductivity. Met.

特開2013−102081号公報JP 2013-102081 A 特開2013−56802号公報JP 2013-56802 A

Appl. Phys. Lett. 92, 202118 (2008)Appl. Phys. Lett. 92, 202118 (2008)

本発明の課題は、電気特性が優れ、熱伝導率が高い基板を提供することにある。   An object of the present invention is to provide a substrate having excellent electrical characteristics and high thermal conductivity.

本発明によれば、以下の基板等が提供される。
1.温度300Kでの熱伝導率が30W/mK以上である基材と、
温度300Kでの熱伝導率が100W/mK未満である酸化物膜とが積層し、
前記基材の熱伝導率が前記酸化物膜の熱伝導率よりも高い、基板。
2.前記酸化物膜の膜厚が、1nm以上300μm以下である1に記載の基板。
3.前記基材の厚みが、1μm以上5mm以下である1又は2に記載の基板。
4.温度300Kでの熱伝導率が、30W/mK以上である1〜3のいずれかに記載の基板。
5.前記基材の温度300Kでの電気抵抗率が、0.05Ωcm以下である1〜4のいずれかに記載の基板。
6.前記基材が、シリコン、炭化ケイ素、窒化ガリウム、窒化アルミニウム、銅、アルミニウム、モリブデン、チタン、金及びダイヤモンドから選択される1以上を含む1〜5のいずれかに記載の基板。
7.前記基材表面の算術平均粗さが、50nm以下である1〜6のいずれかに記載の基板。
8.前記酸化物膜が、多結晶酸化物及び非晶質酸化物の少なくとも一方を含む1〜7のいずれかに記載の基板。
9.前記酸化物膜が、少なくともガリウムを含有する1〜8のいずれかに記載の基板。
10.前記酸化物膜中に含まれる全金属元素に対するガリウムの原子組成百分率([Ga]/[Ga]+([Ga以外の全金属元素])×100)が、1at%以上、100at%以下である9に記載の基板。
11.前記ガリウムを含む酸化物膜が、さらにシリコン、ゲルマニウム、スズ、チタン、インジウム、アルミニウム、チタン、イットリウム、サマリウム、セリウム、及び亜鉛から選択される1以上の金属元素Aを含有し、酸化物膜中の全金属元素に占める前記金属元素Aの原子組成百分率が0.01at%以上、90at%以下である9又は10に記載の基板。
12.前記金属元素Aが、シリコン、ゲルマニウム、スズ、チタン、及び亜鉛から選択される1以上である11に記載の基板。
13.前記酸化物膜の温度300Kにおけるキャリア濃度が、1×1014cm−3以上、1×1017cm−3以下である1〜12のいずれかに記載の基板。
14.半導体素子用基板である1〜13のいずれかに記載の基板。
15.1〜14のいずれかに記載の基板を用いた素子。
16.15に記載の素子を含む電気回路。
17.15に記載の素子を含む電気機器又は車両。
According to the present invention, the following substrates and the like are provided.
1. A base material having a thermal conductivity of 30 W / mK or more at a temperature of 300 K;
An oxide film having a thermal conductivity of less than 100 W / mK at a temperature of 300 K is laminated,
The board | substrate whose heat conductivity of the said base material is higher than the heat conductivity of the said oxide film.
2. 2. The substrate according to 1, wherein the oxide film has a thickness of 1 nm to 300 μm.
3. The board | substrate of 1 or 2 whose thickness of the said base material is 1 micrometer or more and 5 mm or less.
4). The board | substrate in any one of 1-3 whose thermal conductivity in the temperature of 300K is 30 W / mK or more.
5. The board | substrate in any one of 1-4 whose electric resistivity in the temperature of 300 K of the said base material is 0.05 ohm-cm or less.
6). The substrate according to any one of 1 to 5, wherein the base material includes one or more selected from silicon, silicon carbide, gallium nitride, aluminum nitride, copper, aluminum, molybdenum, titanium, gold, and diamond.
7). The board | substrate in any one of 1-6 whose arithmetic mean roughness of the said base material surface is 50 nm or less.
8). The substrate according to any one of 1 to 7, wherein the oxide film includes at least one of a polycrystalline oxide and an amorphous oxide.
9. The substrate according to any one of 1 to 8, wherein the oxide film contains at least gallium.
10. The atomic composition percentage ([Ga] / [Ga] + ([all metal elements other than Ga]) × 100) of gallium with respect to all metal elements contained in the oxide film is 1 at% or more and 100 at% or less. 9. The substrate according to 9.
11 The oxide film containing gallium further contains one or more metal elements A selected from silicon, germanium, tin, titanium, indium, aluminum, titanium, yttrium, samarium, cerium, and zinc, and in the oxide film The substrate according to 9 or 10, wherein the atomic composition percentage of the metal element A in all the metal elements is 0.01 at% or more and 90 at% or less.
12 12. The substrate according to 11, wherein the metal element A is one or more selected from silicon, germanium, tin, titanium, and zinc.
13. The substrate according to any one of 1 to 12, wherein a carrier concentration of the oxide film at a temperature of 300 K is 1 × 10 14 cm −3 or more and 1 × 10 17 cm −3 or less.
14 The board | substrate in any one of 1-13 which is a board | substrate for semiconductor elements.
15. A device using the substrate according to any one of 1 to 14.
16. An electric circuit including the element according to 16.15.
An electric device or a vehicle including the element according to 17.15.

本発明によれば、電気特性が優れ、熱伝導率が高い基板を提供することができる。本発明の基板は、高耐圧性を維持しながら、熱伝導率を向上することができる。   According to the present invention, a substrate having excellent electrical characteristics and high thermal conductivity can be provided. The substrate of the present invention can improve thermal conductivity while maintaining high pressure resistance.

本発明の基板の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the board | substrate of this invention. 本発明の基板の他の実施形態を示す概略断面図である。It is a schematic sectional drawing which shows other embodiment of the board | substrate of this invention.

本発明の基板は、温度300Kでの熱伝導率が30W/mK以上である基材と、温度300Kでの熱伝導率が100W/mK未満である酸化物膜とを有する。そして、基材の熱伝導率が酸化物膜の熱伝導率よりも高いことを特徴とする。酸化物膜は基材の直ぐ上にあってもよく、基材と酸化物膜の間に導電膜等の介在層があってもよい。基板は基材と酸化物膜の積層体である。   The substrate of the present invention includes a base material having a thermal conductivity of 30 W / mK or higher at a temperature of 300K and an oxide film having a thermal conductivity of less than 100 W / mK at a temperature of 300K. And the heat conductivity of a base material is higher than the heat conductivity of an oxide film, It is characterized by the above-mentioned. The oxide film may be immediately above the base material, and an intervening layer such as a conductive film may be provided between the base material and the oxide film. The substrate is a laminate of a base material and an oxide film.

本発明の基板の一実施形態を図1に示す。
基板1は、基材10上に酸化物膜20を有する。
本発明で使用する基材は、その熱伝導率が30W/mK以上であり、50W/mK以上がさらに好ましく、100W/mK以上がより好ましく、120W/mK以上が特に好ましい。本発明の基板を用いて半導体素子を作製した場合、半導体素子は、素子に流れる電流によってジュール熱を発生する。発生した熱を速やかに放熱するためには、基材の熱伝導率は30W/mK以上であることが好ましい。
One embodiment of the substrate of the present invention is shown in FIG.
The substrate 1 has an oxide film 20 on a base material 10.
The base material used in the present invention has a thermal conductivity of 30 W / mK or more, more preferably 50 W / mK or more, more preferably 100 W / mK or more, and particularly preferably 120 W / mK or more. When a semiconductor element is manufactured using the substrate of the present invention, the semiconductor element generates Joule heat due to a current flowing through the element. In order to quickly dissipate the generated heat, the base material preferably has a thermal conductivity of 30 W / mK or more.

尚、本願において熱伝導率とは、300Kにおいて、単位厚さの板の両端に単位温度の差があるとき、その板の単位面積に、単位時間あたり流れる熱量である。熱伝導率は、保護熱板法、同心円筒絶対法等の定常法によって測定したり、パルス加熱法、周期加熱法、熱線法等の非定常法で熱拡散率又は熱浸透率を求め、これらの値から比熱及び密度を用いて計算することにより求めることができる。ここで、保護熱板法とは平板比較法や平板比較法熱流量計法等の測定法である。同心円筒絶対法とは同心円筒比較法や同心球比較法等の測定法である。また、パルス加熱法とはレーザーフラッシュ法等、周期加熱法とはサーモリフレクタンス法、2ω法、3ω法、カロリーメーター法等、熱線法とはプローブ法等を指す。   In this application, the thermal conductivity is the amount of heat that flows per unit time in a unit area of a plate when there is a difference in unit temperature at both ends of the unit thickness plate at 300K. The thermal conductivity is measured by a stationary method such as a protective hot plate method or a concentric cylinder absolute method, or the thermal diffusivity or thermal permeability is obtained by an unsteady method such as a pulse heating method, a periodic heating method or a hot wire method. It can obtain | require by calculating using a specific heat and a density from the value of. Here, the protection hot plate method is a measurement method such as a plate comparison method or a plate comparison method heat flow meter method. The concentric cylinder absolute method is a measuring method such as a concentric cylinder comparison method or a concentric sphere comparison method. The pulse heating method refers to a laser flash method or the like, the periodic heating method refers to a thermoreflectance method, a 2ω method, a 3ω method, a calorimeter method, or the like, and the hot wire method refers to a probe method or the like.

熱浸透率が測定された場合、熱伝導率λ[W/mK]は熱浸透率b[J/sec0.5K]、密度ρ[kg/m]、比熱容量c[J/kgK]を用いて下記式(1)で算出する。
λ=b/ρc (1)
ここで密度とは試料の単位体積当たりの質量のことで、比重瓶法、液中ひょう量法、幾何学的測定(試料固体の体積及び質量を直接測定)等によって求めることができる。比熱容量とは単位質量の物質を単位温度上げるのに必要な熱量のことで、フラッシュ法や示差走査熱両方(DSC法)等の測定法で求められる。
When the thermal permeability is measured, the thermal conductivity λ [W / mK] is the thermal permeability b [J / sec 0.5 m 2 K], the density ρ [kg / m 3 ], the specific heat capacity c [J / kgK] is calculated by the following formula (1).
λ = b 2 / ρc (1)
Here, the density means the mass per unit volume of the sample, and can be determined by a specific gravity bottle method, a submerged weighing method, a geometric measurement (a direct measurement of the volume and mass of the sample solid), and the like. The specific heat capacity is the amount of heat required to raise the unit mass of a substance by unit temperature, and can be obtained by a measuring method such as flash method or differential scanning heat (DSC method).

熱拡散率αが測定された場合、熱伝導率λ[W/mK]は熱拡散率α[m/sec]、密度ρ[kg/m]、比熱容量c[J/kgK]を用いて下記式(2)から計算できる。
λ=αρc (2)
When the thermal diffusivity α is measured, the thermal conductivity λ [W / mK] uses the thermal diffusivity α [m 2 / sec], the density ρ [kg / m 3 ], and the specific heat capacity c [J / kgK]. And can be calculated from the following equation (2).
λ = αρc (2)

本願において酸化物膜の熱伝導率は、室温(300K)において周期加熱サーモリフレクタンス法で、膜表面上の各対角線の交点を測定した値を指す。サーモリフレクタンス法では、一定の加熱変調周波数で校正用基準試料のサーモリフレクタンス信号を測定し、これらの熱浸透率とサーモリフレクタンス信号の位相遅れを用いて校正式を作成する。次に、未知試料の測定で得られたサーモリフレクタンス信号の位相遅れを校正式に代入して、熱浸透率を求める。この熱浸透率、試料の密度及び比熱容量から上記式(1)より熱伝導率を求める。   In the present application, the thermal conductivity of the oxide film refers to a value obtained by measuring the intersection of each diagonal line on the film surface by a periodic heating thermoreflectance method at room temperature (300 K). In the thermoreflectance method, a thermoreflectance signal of a calibration reference sample is measured at a constant heating modulation frequency, and a calibration equation is created using the thermal permeability and the phase delay of the thermoreflectance signal. Next, the thermal permeability is obtained by substituting the phase lag of the thermoreflectance signal obtained by the measurement of the unknown sample into the calibration equation. The thermal conductivity is obtained from the above equation (1) from the thermal permeability, the density of the sample, and the specific heat capacity.

また、基材及び基板の熱伝導率は、室温において周期加熱測温法で測定した値を指す。周期加熱測温法では、周期加熱源によって試料表面を加熱し、裏面からの放射エネルギーを測温し、熱拡散率を求める。この熱拡散率、試料の密度及び比熱容量から上記式(2)より熱伝導率を求める。   Moreover, the heat conductivity of a base material and a board | substrate points out the value measured by the period heating temperature measurement method at room temperature. In the periodic heating temperature measurement method, the sample surface is heated by a periodic heating source, the radiant energy from the back surface is measured, and the thermal diffusivity is obtained. From this thermal diffusivity, the density of the sample, and the specific heat capacity, the thermal conductivity is obtained from the above formula (2).

熱伝導率が30W/mK以上である基材の構成材料としては、例えば、シリコン、炭化ケイ素、窒化ガリウム、窒化アルミニウム、銅、アルミニウム、モリブデン、チタン、金、ダイヤモンドが挙げられる。基材は上記材料のうちの1種のみで形成してもよく、また、2種以上組み合わせて形成してもよい。
上記の構成材料のうち、ダイヤモンド、シリコン、炭化ケイ素、窒化ガリウム、窒化アルミニウム、銅、アルミニウム、モリブデン及びチタンは、熱伝導率が120W/mK以上であり好ましい。
Examples of the constituent material of the substrate having a thermal conductivity of 30 W / mK or more include silicon, silicon carbide, gallium nitride, aluminum nitride, copper, aluminum, molybdenum, titanium, gold, and diamond. The substrate may be formed of only one of the above materials, or may be formed by combining two or more.
Among the above constituent materials, diamond, silicon, silicon carbide, gallium nitride, aluminum nitride, copper, aluminum, molybdenum, and titanium are preferable because they have a thermal conductivity of 120 W / mK or more.

基板を用いて半導体素子を作製する場合、生産性やダイシング工程における切削加工性の観点から、基材の材料にはシリコンが好ましい。基板から半導体素子を作製する場合、1枚の基板に複数の半導体素子(チップ)を作製し、ダイシング工程によって1つ1つのチップに切り分ける。このとき、1枚の基板から取得できるチップの数が多い程、チップ1つ当たりの製造費が下がるという利点がある。従って、基板は大口径であることが好ましい。また、ダイシング工程においては、基板を切削加工が容易であることも生産性向上のため重要である。シリコンは大口径化が達成されており、切削加工も容易である。   In the case of manufacturing a semiconductor element using a substrate, silicon is preferable as the material of the base material from the viewpoint of productivity and cutting workability in the dicing process. In the case of manufacturing a semiconductor element from a substrate, a plurality of semiconductor elements (chips) are manufactured on one substrate and cut into individual chips by a dicing process. At this time, there is an advantage that the manufacturing cost per chip decreases as the number of chips that can be obtained from one substrate increases. Therefore, it is preferable that the substrate has a large diameter. In the dicing process, it is also important to improve productivity that the substrate can be easily cut. Silicon has a large diameter and is easy to cut.

シリコン基材の場合、基材のキャリア伝導型には制限がなく、N型シリコン及びP型シリコンのいずれも使用できる。
シリコン基材の口径について、特に制限はないが、生産性の観点から大口径基材、例えば、直径50.8mm(2インチ)以上の基材が好ましく、100mm以上がより好ましく、300mm以上が特に好ましい。
シリコン基材の結晶性は特に制限はなく、単結晶シリコン及び多結晶シリコンのいずれも使用することができる。
シリコン基材としては、例えば、公知のシリコンウェハーを用いることができる。また、シリコンウェハーはドーピングされていてもよい。
基材のキャリア濃度は、低抵抗の縦型素子を作製するために導電膜や酸化物膜と電気的に良好な接合を得るため、1016cm-以上が好ましく、より好ましくは1018cm−3以上であり、さらに好ましくは1019cm−3以上である。
In the case of a silicon substrate, the carrier conductivity type of the substrate is not limited, and either N-type silicon or P-type silicon can be used.
The diameter of the silicon substrate is not particularly limited, but from the viewpoint of productivity, a large-diameter substrate, for example, a substrate having a diameter of 50.8 mm (2 inches) or more is preferable, 100 mm or more is more preferable, and 300 mm or more is particularly preferable. preferable.
The crystallinity of the silicon substrate is not particularly limited, and any of single crystal silicon and polycrystalline silicon can be used.
As the silicon substrate, for example, a known silicon wafer can be used. The silicon wafer may be doped.
The carrier concentration of the substrate is preferably 10 16 cm −3 or more, more preferably 10 18 cm, in order to obtain an electrically good bond with the conductive film or oxide film in order to produce a low resistance vertical element. -3 or more, more preferably 10 19 cm -3 or more.

また、基材の厚み方向に電流が流れる半導体素子(縦型半導体素子)を作製する場合、基材の材料は金属であることが好ましい。縦型半導体素子を作製する場合、基材に酸化物膜を成膜した後、酸化物膜及び基材の面上に電極を形成する必要がある。金属は電気抵抗率が非常に低いため、金属基材を使用することにより、基材が電極の機能を兼ねることができる。従って、基材面側の電極を省略できることから、電極作製工程を簡略化できる。また、金属は熱伝導率が高いため、電流が流れたときに発生するジュール熱を速やかに放熱し、半導体素子の劣化を防ぐことができる。
金属として、具体的には、銅、アルミニウム、モリブデン又はチタンが好ましい。尚、基材は化学的安定のため、複数の金属を含む合金でもよい。また、これらの金属を積層して用いてもよい。
Moreover, when producing a semiconductor element (vertical semiconductor element) in which a current flows in the thickness direction of the base material, the base material is preferably a metal. In the case of manufacturing a vertical semiconductor element, it is necessary to form an electrode on the surface of the oxide film and the substrate after forming the oxide film on the substrate. Since a metal has a very low electrical resistivity, the base material can also serve as an electrode by using a metal base material. Therefore, since the electrode on the substrate surface side can be omitted, the electrode manufacturing process can be simplified. In addition, since metal has a high thermal conductivity, Joule heat generated when a current flows can be quickly dissipated and deterioration of the semiconductor element can be prevented.
Specifically, copper, aluminum, molybdenum or titanium is preferable as the metal. The base material may be an alloy containing a plurality of metals for chemical stability. Further, these metals may be laminated and used.

基材の厚みは、特に制限はないが、材料費抑制、チップの積層搭載、及び半導体素子パッケージの薄型化の観点からは、基材は薄い方がよい。しかしながら、基材の厚みが薄すぎると、基材自身の重さによって基材がたわんだり、割れたりする。従って、基材の厚みは1μm以上5mm以下が好ましく、より好ましくは30μm以上3mm以下、さらに好ましくは50μm以上1mm以下、さらに好ましくは、100μm以上700μm以下である。
基材の厚みは、走査型電子顕微鏡(SEM)により測定する。測定箇所として、基材表面の対角線の交点と、交点と各頂点の中間点の計5点の視野を観察し、その視野を等間隔に10等分する箇所で測定し、その計55か所の平均値を基材の厚みとする。尚、基材の厚みが厚い場合は、光学顕微鏡や、マイクロメータ等により測定する。
The thickness of the base material is not particularly limited, but it is preferable that the base material is thin from the viewpoints of suppressing material costs, stacking chips, and reducing the thickness of the semiconductor element package. However, when the thickness of the substrate is too thin, the substrate is bent or cracked depending on the weight of the substrate itself. Accordingly, the thickness of the substrate is preferably 1 μm or more and 5 mm or less, more preferably 30 μm or more and 3 mm or less, further preferably 50 μm or more and 1 mm or less, and further preferably 100 μm or more and 700 μm or less.
The thickness of the substrate is measured with a scanning electron microscope (SEM). As a measurement location, observe the field of view of a total of 5 points, the intersection of diagonal lines on the surface of the substrate, and the midpoint between the intersection and each vertex, and measure at a location that divides the field of view equally into 10 parts, for a total of 55 points. The average value is defined as the thickness of the substrate. In addition, when the thickness of a base material is thick, it measures with an optical microscope, a micrometer, etc.

基材表面の算術平均粗さは50nm以下であることが好ましい。例えば、半導体素子を作製する際、1枚の基板から複数個の素子を作製するが、基材表面が粗いと得られる基板の表面も粗くなり、素子毎の特性にバラつきが起こりやすくなるおそれがある。また、基板の凹凸では電界集中が起こりやすく、素子破壊のおそれがある。基材表面の算術平均粗さが50nm以下であれば、素子毎の特性のバラつきや凹凸による電界集中を低減できる。基板の算術平均粗さは10nm以下であることがより好ましい。
算術平均粗さは、JIS B0601 ‘2013の測定法により測定した値である。
The arithmetic average roughness of the substrate surface is preferably 50 nm or less. For example, when a semiconductor element is manufactured, a plurality of elements are manufactured from a single substrate. However, if the base material surface is rough, the surface of the obtained substrate also becomes rough, and there is a possibility that the characteristics of each element may easily vary. is there. In addition, the unevenness of the substrate tends to cause electric field concentration, which may cause element destruction. If the arithmetic average roughness of the substrate surface is 50 nm or less, the variation in characteristics of each element and the electric field concentration due to the unevenness can be reduced. The arithmetic average roughness of the substrate is more preferably 10 nm or less.
The arithmetic average roughness is a value measured by the measuring method of JIS B0601 '2013.

基材の温度300Kでの電気抵抗率は、0.05Ωcm以下であることが好ましい。
半導体素子を作製するとき、基材は電気伝導層となる。基材の電気抵抗率が0.05Ωcm以下であれば、基材の電気抵抗値が十分に低いため、半導体素子全体の抵抗値も低くできる。基材の電気抵抗率は、0.02Ωcm以下であることがより好ましく、0.01Ωcm以下であることがさらに好ましく、特に、0.002Ωcm以下であることが好ましく、0.001Ωcm以下であることが最も好ましい。
The electrical resistivity of the substrate at a temperature of 300 K is preferably 0.05 Ωcm or less.
When producing a semiconductor element, the base material becomes an electrically conductive layer. If the electrical resistivity of the substrate is 0.05 Ωcm or less, the electrical resistance value of the substrate is sufficiently low, so that the resistance value of the entire semiconductor element can also be lowered. The electric resistivity of the substrate is more preferably 0.02 Ωcm or less, further preferably 0.01 Ωcm or less, particularly preferably 0.002 Ωcm or less, and preferably 0.001 Ωcm or less. Most preferred.

電気抵抗率は、四探針法によって測定した値である。
四探針法による測定が難しい場合は、以下の方法で評価することができる。
基材の表面と裏面の両方に良好なコンタクトが得られる金属膜を成膜し、電圧Vを印加する。その時に流れる電流Iを測定する。電極面積をS、電極表面と裏面の間の長さをLとして、電気抵抗率は以下の式により求ることができる。
電気抵抗率=(V・S)/(I・L)
The electrical resistivity is a value measured by a four-point probe method.
When measurement by the four-probe method is difficult, it can be evaluated by the following method.
A metal film capable of obtaining good contact is formed on both the front and back surfaces of the substrate, and a voltage V is applied. The current I flowing at that time is measured. Assuming that the electrode area is S and the length between the electrode front and back surfaces is L, the electrical resistivity can be obtained by the following equation.
Electric resistivity = (V · S) / (I · L)

本発明で使用する酸化物膜は、熱伝導率が100W/mK未満である。熱伝導率が100W/mK未満の酸化物膜を用いることで、ダイオード等のパワーデバイスを作製した際に、高い耐圧性を達成することができる。酸化物膜の熱伝導率は70W/mK未満が好ましく、50W/mK未満がより好ましく、30W/mK未満が特に好ましい。   The oxide film used in the present invention has a thermal conductivity of less than 100 W / mK. By using an oxide film having a thermal conductivity of less than 100 W / mK, high pressure resistance can be achieved when a power device such as a diode is manufactured. The thermal conductivity of the oxide film is preferably less than 70 W / mK, more preferably less than 50 W / mK, and particularly preferably less than 30 W / mK.

酸化物膜を形成する酸化物は、熱伝導率が上記要件を満たしていれば特に限定はなく、公知の金属酸化物が使用できる。例えば、In,Sn,Si,Ge,Mg,Ti、Zn,Y,Sm,Ce、Nd、Ga又はAlの酸化物、及びこれら酸化物を2種以上含む混合酸化物が挙げられる。また、酸化物膜は単層構成でも積層構成でもよい。   The oxide forming the oxide film is not particularly limited as long as the thermal conductivity satisfies the above requirements, and a known metal oxide can be used. For example, an oxide of In, Sn, Si, Ge, Mg, Ti, Zn, Y, Sm, Ce, Nd, Ga, or Al, and a mixed oxide containing two or more of these oxides can be given. Further, the oxide film may have a single layer structure or a stacked structure.

金属酸化物は、非晶質でも結晶質でもよく、結晶は、多結晶でも単結晶でもよい。本発明では、酸化物膜が多結晶酸化物及び非晶質酸化物のいずれか一方又は両方を含むことが好ましい。
基材上に単結晶酸化物層を成膜する場合、基材の結晶方位によって異なる複数の方位の結晶を含んだ膜が形成される可能性がある。また、基材の端面においては、面取り加工が施されている場合が多い。その結果、成膜面には様々な方位面が連続的に存在しているため、酸化物膜成膜時に結晶の異常成長が生じやすい。さらに、単結晶の成膜は概して高温が必要となるため、基材から酸化物膜へ不純物が拡散することがある。異常成長が無く、かつ低温での成膜が可能であるという点で多結晶酸化物及び非晶質酸化物が好ましい。
The metal oxide may be amorphous or crystalline, and the crystal may be polycrystalline or single crystal. In the present invention, the oxide film preferably contains one or both of a polycrystalline oxide and an amorphous oxide.
In the case where a single crystal oxide layer is formed over a base material, there is a possibility that a film including crystals having a plurality of orientations different depending on the crystal orientation of the base material may be formed. Further, the end face of the base material is often chamfered. As a result, since various orientation planes are continuously present on the film formation surface, abnormal crystal growth is likely to occur during the formation of the oxide film. Furthermore, since single crystal film formation generally requires a high temperature, impurities may diffuse from the base material to the oxide film. Polycrystalline oxides and amorphous oxides are preferred in that there is no abnormal growth and film formation at a low temperature is possible.

また、例えば、本発明の基板から半導体素子を作製する場合、その工程において基板はプラズマや各種反応ガスに曝されるため、それらに対する安定性が高いことにより、プロセスマージンが広くなるため好ましい。この点において、酸化物膜は多結晶酸化物、又は多結晶酸化物と非晶質酸化物の両方を含むことが好ましい。
また、半導体素子作製工程では、酸化物膜を酸や反応性ガスでエッチングして微細加工するが、この加工が微細になるほど高いエッチング精度が望まれる。酸化物膜に異方性が有る場合、エッチングが望ましくない方向へ進む場合があることから、酸化物膜は等方性の高い非晶質酸化物であることが好ましい。
In addition, for example, when a semiconductor element is manufactured from the substrate of the present invention, the substrate is exposed to plasma and various reaction gases in the process, and therefore, it is preferable because the process margin is widened due to its high stability. In this respect, the oxide film preferably includes a polycrystalline oxide or both a polycrystalline oxide and an amorphous oxide.
In the semiconductor element manufacturing process, the oxide film is finely processed by etching with an acid or a reactive gas. As this processing becomes finer, higher etching accuracy is desired. In the case where the oxide film has anisotropy, the etching may proceed in an undesirable direction. Therefore, the oxide film is preferably an amorphous oxide having high isotropic properties.

一方、非晶質膜及び微結晶を含む非晶質膜の場合、電気移動度が低いという問題がある。スイッチング素子等の半導体素子の場合、低電気移動度は電力損失が増加してしまうおそれがある。従って、この場合は、酸化物膜は主に移動度の高い多結晶酸化物を含むことが好ましい。   On the other hand, an amorphous film and an amorphous film containing microcrystals have a problem of low electric mobility. In the case of a semiconductor element such as a switching element, low electric mobility may increase power loss. Therefore, in this case, it is preferable that the oxide film mainly includes a polycrystalline oxide with high mobility.

尚、本発明において、多結晶酸化物とは結晶軸の方向が必ずしも揃っていない結晶酸化物の集合体を意味する。また、非晶質酸化物とは、X線解析により得られる回折チャートにおいて、結晶に起因する回折ピークが観測されない酸化物を意味する。
「微結晶」とは、結晶粒径のサイズがサブミクロン以下であり、明解な粒界が存在しないものを言う。
「多結晶」とは、結晶粒径のサイズがミクロンサイズを超え、明解な粒界が存在するものを言う。
In the present invention, the term “polycrystalline oxide” means an aggregate of crystalline oxides whose crystal axis directions are not necessarily aligned. An amorphous oxide means an oxide in which a diffraction peak due to a crystal is not observed in a diffraction chart obtained by X-ray analysis.
“Microcrystal” refers to a crystal grain having a size of submicron or less and no clear grain boundary.
“Polycrystalline” refers to a crystal grain size exceeding micron size and having clear grain boundaries.

本発明では、酸化物膜がガリウム元素(酸化ガリウム)を含有することが好ましい。酸化ガリウムはバンドギャップが広いため、優れた電流−電圧特性を持つ。そのため、この基板を用いて作製される半導体素子は高い絶縁破壊電界を有する。
また、ガリウムは酸素保持力が強く、酸化物膜中の酸素の脱離による膜の還元を防ぐことができる。
In the present invention, the oxide film preferably contains a gallium element (gallium oxide). Since gallium oxide has a wide band gap, it has excellent current-voltage characteristics. For this reason, a semiconductor element manufactured using this substrate has a high breakdown electric field.
Further, gallium has a strong oxygen holding power and can prevent reduction of the film due to desorption of oxygen in the oxide film.

酸化物膜中に含まれる全金属元素に対するガリウムの原子組成百分率([Ga]/[Ga]+([Ga以外の全金属元素])×100)が1at%以上100at%以下であることが好ましい。
酸化ガリウムの有する広いバンドギャップ及び高い絶縁破壊電界を発揮する場合には、酸化物膜中に含まれるガリウムの原子組成百分率は70at%以上が好ましく、90at%以上がより好ましく、95at%以上がさらに好ましく、特に好ましくは98at%以上である。
一方、半導体素子に指数関数的な電流が流れ始めるまで、順方向の電圧を印加することを考えた場合、その電圧値は消費電力低減のために小さい方がよい。
電圧値とバンドギャップはトレードオフの関係にある。従って、広いバンドギャップを維持しながら、電気伝導性を維持する場合には、ガリウムの原子組成百分率は1at%以上90at%以下であることが好ましく、20at%以上80at%以下がより好ましく、25at%以上60at%以下であることが好ましく、30at%以上45at%以下であることが特に好ましい。
It is preferable that the atomic composition percentage ([Ga] / [Ga] + ([all metal elements other than Ga]) × 100) of gallium with respect to all metal elements contained in the oxide film is 1 at% or more and 100 at% or less. .
In the case of exhibiting a wide band gap and a high breakdown electric field possessed by gallium oxide, the atomic composition percentage of gallium contained in the oxide film is preferably 70 at% or more, more preferably 90 at% or more, and further 95 at% or more. Preferably, it is 98 at% or more especially preferably.
On the other hand, when it is considered that a forward voltage is applied until an exponential current starts to flow through the semiconductor element, the voltage value should be small in order to reduce power consumption.
The voltage value and the band gap are in a trade-off relationship. Therefore, when maintaining electrical conductivity while maintaining a wide band gap, the atomic composition percentage of gallium is preferably 1 at% or more and 90 at% or less, more preferably 20 at% or more and 80 at% or less, and 25 at%. The amount is preferably 60 at% or less and particularly preferably 30 at% or more and 45 at% or less.

また、本発明の酸化物膜ではガリウムの他に、さらに、シリコン、ゲルマニウム、マグネシウム、スズ、チタン、インジウム、アルミニウム、イットリウム、サマリウム、セリウム、及び亜鉛から選択される一以上の元素Aを含有することが好ましく、シリコン、ゲルマニウム、マグネシウム、スズ、チタン、インジウム 、アルミニウム、及び亜鉛から選択される一以上の元素Aを含有することがより好ましい。酸化物膜中の全金属元素に占める元素Aの原子組成百分率は、0.01at%以上90at%以下であることが好ましく、30at%以上70at%以下がより好ましい。元素Aの原子組成百分率が0.01at%以上である場合、キャリア伝導の散乱源となるおそれが減少し、電気抵抗の上昇を抑制できる。
特に、耐薬品性向上のためには、スズを含む事が好ましく、電気伝導向上のためには、インジウムを含む事が好ましく、価格の面では安価な亜鉛を含む事が好ましい。さらに、酸化物がインジウムとの化合物である場合、アモルファス状態安定のため、亜鉛を含む事が好ましい。Alを含むと、酸化物膜中の酸素の脱離による膜の還元が防止されるため好ましい。
尚、酸化物膜が元素Aを2種類以上含有する場合、元素Aの原子組成百分率は、添加された元素Aの合計の原子組成百分率を意味する。
酸化物膜の組成は、ICP(Inductively Coupled Plasma)発光分析装置やXRF((X−ray Fluorescence Analysis)又はSIMS(Secondary Ion Mass Spectrometry)によって測定する。
In addition to gallium, the oxide film of the present invention further contains one or more elements A selected from silicon, germanium, magnesium, tin, titanium, indium, aluminum, yttrium, samarium, cerium, and zinc. It is preferable to contain one or more elements A selected from silicon, germanium, magnesium, tin, titanium, indium, aluminum, and zinc. The atomic composition percentage of element A in all metal elements in the oxide film is preferably 0.01 at% or more and 90 at% or less, and more preferably 30 at% or more and 70 at% or less. When the atomic composition percentage of the element A is 0.01 at% or more, the possibility of becoming a scattering source for carrier conduction is reduced, and an increase in electrical resistance can be suppressed.
In particular, tin is preferably contained for improving chemical resistance, indium is preferably contained for improving electric conduction, and inexpensive zinc is preferably contained in terms of price. Further, in the case where the oxide is a compound with indium, it is preferable to include zinc for stable amorphous state. Including Al is preferable because reduction of the film due to desorption of oxygen in the oxide film is prevented.
When the oxide film contains two or more kinds of element A, the atomic composition percentage of element A means the total atomic composition percentage of added element A.
The composition of the oxide film is measured by an ICP (Inductively Coupled Plasma) emission analyzer, XRF (X-ray Fluorescence Analysis) or SIMS (Secondary Ion Mass Spectrometry).

酸化物膜中の温度300Kにおけるキャリア濃度は、1×1011cm−3以上、1×1018cm−3以下であることが好ましく、1×1012cm−3以上、1×1017cm−3以下であることがさらに好ましく、1×1014cm−3以上、1×1017cm−3以下であることがより好ましい。キャリア濃度が1×1011cm−3以上であれば、酸化物膜の電気抵抗値が十分低く好ましい。一方、キャリア濃度が1×1018cm−3以下であれば、抵抗が低くなりすぎず、逆バイアス時のリーク電流が上昇しづらい。 The carrier concentration in the oxide film at a temperature of 300 K is preferably 1 × 10 11 cm −3 or more and 1 × 10 18 cm −3 or less, preferably 1 × 10 12 cm −3 or more and 1 × 10 17 cm −. It is more preferably 3 or less, and more preferably 1 × 10 14 cm −3 or more and 1 × 10 17 cm −3 or less. If the carrier concentration is 1 × 10 11 cm −3 or more, the electric resistance value of the oxide film is preferably sufficiently low. On the other hand, if the carrier concentration is 1 × 10 18 cm −3 or less, the resistance does not become too low and the leakage current at the time of reverse bias is difficult to increase.

キャリア濃度は、C−V評価によって測定する。
C−V評価は、下記式を用いて、C−2vsVの傾きからN(キャリア濃度)を求める。
C={qεN/2(φ−V)}1/2
各記号は下記を意味する。
C:単位面積当たりの金属と酸化物膜の接合容量
q:電荷素量
ε:酸化物膜の誘電率
φ:金属と酸化物膜の接合による内蔵電位
V:印加電圧
The carrier concentration is measured by CV evaluation.
In the CV evaluation, N (carrier concentration) is obtained from the slope of C −2 vsV using the following formula.
C = {qεN / 2 (φ−V)} 1/2
Each symbol means the following.
C: Junction capacity of metal and oxide film per unit area
q: Elementary amount of charge ε: Dielectric constant of oxide film φ: Built-in potential at junction of metal and oxide film V: Applied voltage

酸化物膜の膜厚に特に制限はなく、用途に応じて適宜設定できる。例えば、本発明の基板を用いて半導体素子の1つであるダイオードを作製する場合、酸化物膜の膜厚は、絶縁破壊電界を保持するためには厚い方がよい。一方、膜厚が厚すぎると、膜の抵抗値が大きくなり、ダイオードに順方向電圧を印加した時に電流が流れ始める電圧値が大きくなる。従って、酸化物膜の膜厚は50nm以上300μm以下が好ましく、より好ましくは500nm以上100μm以下であり、特に好ましくは900nm以上50μm以下である。   There is no restriction | limiting in particular in the film thickness of an oxide film, According to a use, it can set suitably. For example, in the case where a diode which is one of semiconductor elements is manufactured using the substrate of the present invention, the oxide film is preferably thick in order to maintain a dielectric breakdown electric field. On the other hand, if the film thickness is too thick, the resistance value of the film increases, and the voltage value at which current begins to flow when a forward voltage is applied to the diode increases. Therefore, the thickness of the oxide film is preferably 50 nm or more and 300 μm or less, more preferably 500 nm or more and 100 μm or less, and particularly preferably 900 nm or more and 50 μm or less.

膜厚は、透過型電子顕微鏡(TEM)により測定する。測定箇所として、膜の対角線の交点と、交点と各頂点の中間点の計5点の視野を観察し、その視野を等間隔に10等分する箇所で測定し、その計55か所の平均値を膜厚とする。尚、膜厚が厚い場合は、走査型電子顕微鏡(SEM)や、光学顕微鏡等により上記同様に測定する。   The film thickness is measured with a transmission electron microscope (TEM). As the measurement points, observe the field of view of the total of 5 points of intersection of the diagonal of the film and the intermediate point between the intersection and each vertex, and measure at the point where the field of view is equally divided into 10 equally. The value is the film thickness. When the film thickness is large, the measurement is performed in the same manner as described above using a scanning electron microscope (SEM), an optical microscope, or the like.

本発明の基板では、基材の熱伝導率が酸化物膜の熱伝導率よりも高い。即ち、下記式の関係を満たす。
(基材の熱伝導率)>(酸化物膜の熱伝導率)
これにより、熱伝導率が高く、耐圧性も高い基板を得ることができる。
In the board | substrate of this invention, the heat conductivity of a base material is higher than the heat conductivity of an oxide film. That is, the relationship of the following formula is satisfied.
(Thermal conductivity of the substrate)> (Thermal conductivity of the oxide film)
Thereby, a substrate having high thermal conductivity and high pressure resistance can be obtained.

本発明の基板の、温度300Kにおける熱伝導率は30W/mK以上であることが好ましく、50W/mK以上がさらに好ましく、100W/mK以上がより好ましく、120W/mK以上が特に好ましい。
本発明の基板は上述した基材上に酸化物膜を形成することにより作製できる。
酸化物膜の形成には、スパッタリング法、真空蒸着法、CVD法等の真空気相法,大気圧CVD、スプレーパイロリシス法、ミストCVD法等の常圧気相法,スピンコート法、インクジェット法、キャスト法、ミセル電解法、電着法等の液相法等、公知の方法を適用できる。
The thermal conductivity of the substrate of the present invention at a temperature of 300 K is preferably 30 W / mK or more, more preferably 50 W / mK or more, more preferably 100 W / mK or more, and particularly preferably 120 W / mK or more.
The substrate of the present invention can be produced by forming an oxide film on the base material described above.
For the formation of the oxide film, sputtering method, vacuum vapor deposition method, vacuum vapor phase method such as CVD method, atmospheric pressure CVD, spray pyrolysis method, atmospheric pressure vapor phase method such as mist CVD method, spin coating method, ink jet method, Known methods such as a liquid phase method such as a casting method, a micelle electrolysis method, and an electrodeposition method can be applied.

酸化物膜を形成した後、アニール処理をしてもよい。アニール処理により、上述した基材と酸化物膜の電気的接合が向上する。
アニール処理の条件は、酸化物膜の種類等に合わせて適宜調整すればよいが、通常、50〜1400℃で30秒〜5時間加熱する。60〜600℃がより好ましく、80〜300℃がさらに好ましい。10分〜2時間加熱することがより好ましく、30分〜1時間30分加熱することがさらに好ましい。
An annealing treatment may be performed after the oxide film is formed. By the annealing treatment, the above-described electrical bonding between the base material and the oxide film is improved.
The conditions for the annealing treatment may be appropriately adjusted according to the type of the oxide film and the like, but are usually heated at 50 to 1400 ° C. for 30 seconds to 5 hours. 60-600 degreeC is more preferable, and 80-300 degreeC is further more preferable. It is more preferable to heat for 10 minutes to 2 hours, and it is more preferable to heat for 30 minutes to 1 hour and 30 minutes.

本発明の基板では、基材と酸化物膜の間に厚さが1nm以上1μm以下の導電膜を形成してもよい。
本発明の基板の他の実施形態を図2に示す。
基板2は、基材10、導電膜30及び酸化物膜20をこの順に積層した構造を有する。
導電膜は電気伝導性の高い金属膜が好ましい。金属膜の場合、厚すぎると金属層の応力により基板が反るおそれがある。従って、金属膜の厚さは1μm以下が好ましく、500nm以下がより好ましく、200nm以下が特に好ましい。金属としては、パラジウム、モリブデン、クロム、チタン、タンタル、ジルコニウム又はハフニウム、金、白金、イリジウム、ルテニウムが好ましい。
In the substrate of the present invention, a conductive film having a thickness of 1 nm to 1 μm may be formed between the base material and the oxide film.
Another embodiment of the substrate of the present invention is shown in FIG.
The substrate 2 has a structure in which the base material 10, the conductive film 30, and the oxide film 20 are stacked in this order.
The conductive film is preferably a metal film having high electrical conductivity. In the case of a metal film, if it is too thick, the substrate may be warped by the stress of the metal layer. Therefore, the thickness of the metal film is preferably 1 μm or less, more preferably 500 nm or less, and particularly preferably 200 nm or less. As the metal, palladium, molybdenum, chromium, titanium, tantalum, zirconium or hafnium, gold, platinum, iridium, and ruthenium are preferable.

導電膜の上に、保護膜を積層してもよい。保護膜としては、導電膜と異なる金属を用いることができ、金や白金等の酸化しにくい金属が好ましい。また、酸化物膜を二層とし、導電膜と接する酸化物膜に保護膜の役割を持たせることもできる。この場合、酸化パラジウムや、酸化イリジウム、酸化ルテニウムが好ましい。   A protective film may be stacked over the conductive film. As the protective film, a metal different from the conductive film can be used, and a metal that is difficult to oxidize, such as gold or platinum, is preferable. Alternatively, the oxide film can be formed into two layers and the oxide film in contact with the conductive film can have a role of a protective film. In this case, palladium oxide, iridium oxide, and ruthenium oxide are preferable.

また、本発明の基板では、基材の裏面、即ち、酸化物膜を作製する面の逆側の面に、導通を補助するため、密着性に優れた導電膜を形成してもよい。導電膜としては、シリコンと良好なオーミック接合を形成する、クロム、チタン、タンタル、モリブデン、ジルコニウム、又はハフニウムが好ましい。
導電膜の厚みは、1nm以上200nm以下が好ましい。この範囲であれば、基板に熱が加わったときに、基板と導電膜との熱膨張率の差によって生じる基板の反りを低減できる。
Moreover, in the board | substrate of this invention, in order to assist conduction | electrical_connection on the back surface of a base material, ie, the surface on the opposite side to the surface which produces an oxide film, you may form the electrically conductive film excellent in adhesiveness. As the conductive film, chromium, titanium, tantalum, molybdenum, zirconium, or hafnium that forms a good ohmic junction with silicon is preferable.
The thickness of the conductive film is preferably 1 nm or more and 200 nm or less. If it is this range, when the heat | fever is added to a board | substrate, the curvature of the board | substrate which arises by the difference in the thermal expansion coefficient of a board | substrate and a electrically conductive film can be reduced.

本発明の基板は、例えば、半導体素子の構成部材(半導体膜等)、電気絶縁素子等に使用できる。なかでも、半導体素子用基板に好適である。
本発明の基板を用いた素子としては、ダイオード、縦型MOSFET等が挙げられる。本発明の基板を用いたダイオードは、高耐圧かつ高速スイッチングを実現できる。
The board | substrate of this invention can be used for the structural member (semiconductor film etc.) of a semiconductor element, an electrical insulation element, etc., for example. Especially, it is suitable for the substrate for semiconductor elements.
Examples of the element using the substrate of the present invention include a diode and a vertical MOSFET. A diode using the substrate of the present invention can realize high breakdown voltage and high-speed switching.

本発明の素子を用いた電気回路としては、昇圧・降圧チョッパ回路、インバータ・コンバータ回路、電源回路、スイッチングレギュレータ等が挙げられ、電気機器としては、携帯電話、パソコン、エアコン、冷蔵庫、受像機、照明器具、電磁調理器等が挙げられ、車両としては、自転車、自動車、鉄道車両、航空機等が挙げられる。   Examples of the electric circuit using the element of the present invention include a step-up / step-down chopper circuit, an inverter / converter circuit, a power supply circuit, a switching regulator, and the like. Examples of the electric device include a mobile phone, a personal computer, an air conditioner, a refrigerator, a receiver, A lighting fixture, an electromagnetic cooker, etc. are mentioned, As a vehicle, a bicycle, a car, a railcar, an airplane, etc. are mentioned.

本発明の具体的な実施例について説明する。
実施例及び比較例で、基材としてシリコン基板又はβ−Ga基板を用いた。酸化物膜として、アモルファスGa膜、インジウムガリウム亜鉛酸化物(IGZO)膜又はインジウム錫亜鉛酸化物(ITZO)膜を用いた。これらの物性を表1に示す。各物性の測定方法は以下のとおりである。
Specific examples of the present invention will be described.
In Examples and Comparative Examples, a silicon substrate or a β-Ga 2 O 3 substrate was used as a base material. As the oxide film, an amorphous Ga 2 O 3 film, an indium gallium zinc oxide (IGZO) film, or an indium tin zinc oxide (ITZO) film was used. These physical properties are shown in Table 1. The measuring method of each physical property is as follows.

・熱伝導率
酸化物膜の室温(300K)での熱伝導率は、ベテル社製サーマルマイクロスコープTM3を用いて周期加熱サーモリフレクタンス法で測定した。
具体的に、測定のため、アモルファスGa(酸化物膜)上にMo薄膜を140nm成膜し、加熱用レーザーで表面を周期的に加熱した。熱はMo薄膜からアモルファスGa上に伝播し、試料表面の温度応答、即ち、周期加熱しているレーザーの波形位相に対してMo表面の温度変化の波形位相が位相遅れを生じる。この位相遅れを解析する事により膜の熱浸透率bを測定した。
熱浸透率bから熱伝導率λを下記式より計算した。
λ=b/ρc
(式中、λは熱伝導率[W/mK]、bは熱浸透率[J/sec0.5K]、ρは密度[kg/m]、cは比熱容量[J/kgK]である。)
-Thermal conductivity The thermal conductivity of the oxide film at room temperature (300K) was measured by a periodic heating thermoreflectance method using a thermal microscope TM3 manufactured by Bethel.
Specifically, for measurement, a 140 nm Mo thin film was formed on amorphous Ga 2 O 3 (oxide film), and the surface was periodically heated with a heating laser. Heat propagates from the Mo thin film onto the amorphous Ga 2 O 3 , and the temperature response of the sample surface, that is, the waveform phase of the temperature change of the Mo surface causes a phase lag with respect to the waveform phase of the laser that is periodically heated. By analyzing this phase lag, the thermal permeability b of the membrane was measured.
The thermal conductivity λ was calculated from the following equation from the thermal permeability b.
λ = b 2 / ρc
(Wherein λ is thermal conductivity [W / mK], b is thermal permeability [J / sec 0.5 m 2 K], ρ is density [kg / m 3 ], c is specific heat capacity [J / kgK ])

また、基材の室温(300K)での熱伝導率は、以下のようにして求めた。ベテル社製サーモウェーブアナライザTA3を用いて周期加熱放射測温法で熱拡散率αを測定した。熱拡散率αから熱伝導率λを下記式より計算した。
λ=αρc
(式中、λは熱伝導率[W/mK]、αは熱拡散率[m/sec]、ρは密度[kg/m]、cは比熱容量[J/kgK]である。)
The thermal conductivity of the substrate at room temperature (300K) was determined as follows. The thermal diffusivity α was measured by a periodic heating radiation temperature measurement method using a thermowave analyzer TA3 manufactured by Bethel. The thermal conductivity λ was calculated from the following formula from the thermal diffusivity α.
λ = αρc
(In the formula, λ is thermal conductivity [W / mK], α is thermal diffusivity [m 2 / sec], ρ is density [kg / m 3 ], and c is specific heat capacity [J / kgK].)

・算術平均粗さ
算術平均粗さを求めるために必要な粗さ曲線は、原子間力顕微鏡(AFM)の探針で試料表面の各対角線の交点を中心とする10μm×10μmの範囲を走査して得た。その後、JIS B0601 ‘2013に記載の手順によって算術平均粗さを求めた。
-Arithmetic average roughness The roughness curve necessary for calculating the arithmetic average roughness is a 10 μm x 10 μm range centered on the intersection of each diagonal line of the sample surface with an atomic force microscope (AFM) probe. I got it. Then, arithmetic mean roughness was calculated | required by the procedure as described in JIS B0601 '2013.

・電気抵抗率
電気抵抗率は四探針法によって測定した。
-Electrical resistivity The electrical resistivity was measured by the four probe method.

・キャリア濃度
キャリア濃度は、C−V評価によって測定した。

Figure 2016154228
実施例1
図1に示す構造を有する基板を作製した。具体的に、基材10としてCZ(Czochralski)法により作製した厚さ525μm、N型の結晶方位<100>、算術粗さ0.25nmのシリコン基材を使用した。基材の多数キャリアの種類に制限はないが、酸化物膜20と同じ多数キャリアの種類であることが望ましい。酸化物膜20として、上記のSi基材(基材10)上にスパッタリング法によって厚さ981.7nmのアモルファス(非晶質)Gaを形成した。アモルファス酸化ガリウムはアネルバ製スパッタリング装置E−200Sを用いて、50W、DC電力50W、アルゴンガス100%、室温(300K)にて成膜した。 -Carrier concentration The carrier concentration was measured by CV evaluation.
Figure 2016154228
Example 1
A substrate having the structure shown in FIG. 1 was produced. Specifically, a silicon substrate having a thickness of 525 μm, an N-type crystal orientation <100>, and an arithmetic roughness of 0.25 nm, which was produced by a CZ (Czochralski) method, was used as the substrate 10. Although there is no restriction | limiting in the kind of majority carrier of a base material, It is desirable that it is the same kind of majority carrier as the oxide film 20. FIG. As the oxide film 20, amorphous (amorphous) Ga 2 O 3 having a thickness of 981.7 nm was formed on the Si base material (base material 10) by a sputtering method. The amorphous gallium oxide was formed into a film at 50 W, DC power 50 W, argon gas 100%, and room temperature (300 K) using an Anelva sputtering apparatus E-200S.

作製した基板の層構成並びに熱伝導率及び高耐圧の評価結果を表2に示す。測定方法は以下のとおりである。
・熱伝導率
基板の室温(300K)での熱伝導率は、基材と同じ方法で求めた。
30W/mK以上を「〇」、30W/mK未満を「×」と評価した。
Table 2 shows the layer configuration of the fabricated substrate, and the evaluation results of the thermal conductivity and high breakdown voltage. The measurement method is as follows.
-Thermal conductivity The thermal conductivity of the substrate at room temperature (300K) was determined by the same method as that for the base material.
30 W / mK or more was evaluated as “◯” and less than 30 W / mK was evaluated as “×”.

・耐電圧(絶縁破壊電圧)評価
シリコン基材の表面に金属膜を成膜し、さらに、金属膜上に酸化物膜を積層し、さらに、酸化物膜の上部に金属電極(表面電極)を形成する。シリコン基材の裏面に金属膜を形成し、裏面電極とする。表面電極及び裏面電極間に逆方向電圧を印加し、指数関数的に電流が流れ始めた電圧を耐電圧(耐圧)とした。
この耐電圧を用いて絶縁破壊電界を算出した。なお、実施例、比較例の酸化物膜は、キャリア濃度が1016cm−3以上であり、半導体的で空乏層の厚みが電界に正比例して変化するため、「耐電圧(絶縁破壊電圧)×2/酸化物の膜厚」を絶縁破壊電界とした。なお、キャリア濃度が1016cm−3未満と少なく、金属酸化物が絶縁体と見做せる場合は、「耐電圧(絶縁破壊電圧)/酸化物の膜厚」を絶縁破壊電界とする。
そして、絶縁破壊電界が0.3MV/cm以上の場合を「〇」、絶縁破壊電界が0.3MV/cm未満の場合を「×」と評価した。
・ Evaluation of withstand voltage (dielectric breakdown voltage) A metal film is formed on the surface of a silicon substrate, an oxide film is further laminated on the metal film, and a metal electrode (surface electrode) is formed on the oxide film. Form. A metal film is formed on the back surface of the silicon substrate to form a back electrode. A reverse voltage was applied between the front electrode and the back electrode, and a voltage at which a current began to flow exponentially was defined as a withstand voltage (withstand voltage).
A dielectric breakdown electric field was calculated using this withstand voltage. In addition, since the oxide film of an Example and a comparative example has a carrier concentration of 10 16 cm −3 or more, and the thickness of the depletion layer changes in direct proportion to the electric field, the “withstand voltage (dielectric breakdown voltage)” The dielectric breakdown electric field was defined as “x2 / oxide film thickness”. Note that in the case where the carrier concentration is as low as less than 10 16 cm −3 and the metal oxide can be regarded as an insulator, “breakdown voltage (dielectric breakdown voltage) / film thickness of oxide” is defined as a dielectric breakdown electric field.
The case where the dielectric breakdown electric field was 0.3 MV / cm or more was evaluated as “◯”, and the case where the dielectric breakdown electric field was less than 0.3 MV / cm was evaluated as “x”.

・パワーデバイスへの活用の可否
上記の評価結果から、パワーデバイスへの活用可能な場合を「〇」、活用できない場合を「×」と評価した。
・ Whether it can be used for power devices Based on the above evaluation results, the case where it can be used for a power device was evaluated as “◯”, and the case where it could not be used was evaluated as “×”.

実施例2〜4
表2に示す層構成の基板を作製し、実施例1と同様に評価した。結果を表2に示す。尚、実施例4の酸化物膜は、アモルファスGaとIGZOとした。
Examples 2-4
Substrates having the layer structure shown in Table 2 were prepared and evaluated in the same manner as in Example 1. The results are shown in Table 2. The oxide film of Example 4 was made of amorphous Ga 2 O 3 and IGZO.

Figure 2016154228
Figure 2016154228

比較例1〜4
表3に示す層構成の基板を作製し、実施例1と同様に評価した。結果を表3に示す。
Comparative Examples 1-4
Substrates having the layer structure shown in Table 3 were prepared and evaluated in the same manner as in Example 1. The results are shown in Table 3.

Figure 2016154228
Figure 2016154228

本発明の基板は、例えば、半導体素子に使用できる。
本発明の基板を用いた素子は、電気回路、電気機器や車両に使用できる。
The board | substrate of this invention can be used for a semiconductor element, for example.
The element using the substrate of the present invention can be used in an electric circuit, an electric device or a vehicle.

1、2 基板
10 基材
20 酸化物膜
30 導電膜
1, 2 substrate 10 base material 20 oxide film 30 conductive film

Claims (17)

温度300Kでの熱伝導率が30W/mK以上である基材と、
温度300Kでの熱伝導率が100W/mK未満である酸化物膜とが積層し、
前記基材の熱伝導率が前記酸化物膜の熱伝導率よりも高い、基板。
A base material having a thermal conductivity of 30 W / mK or more at a temperature of 300 K;
An oxide film having a thermal conductivity of less than 100 W / mK at a temperature of 300 K is laminated,
The board | substrate whose heat conductivity of the said base material is higher than the heat conductivity of the said oxide film.
前記酸化物膜の膜厚が、1nm以上300μm以下である請求項1に記載の基板。   The substrate according to claim 1, wherein the oxide film has a thickness of 1 nm to 300 μm. 前記基材の厚みが、1μm以上5mm以下である請求項1又は2に記載の基板。   The board | substrate of Claim 1 or 2 whose thickness of the said base material is 1 micrometer or more and 5 mm or less. 温度300Kでの熱伝導率が、30W/mK以上である請求項1〜3のいずれかに記載の基板。   The board | substrate in any one of Claims 1-3 whose heat conductivity in the temperature of 300K is 30 W / mK or more. 前記基材の温度300Kでの電気抵抗率が、0.05Ωcm以下である請求項1〜4のいずれかに記載の基板。   The board | substrate in any one of Claims 1-4 whose electrical resistivity in the temperature of 300K of the said base material is 0.05 ohm-cm or less. 前記基材が、シリコン、炭化ケイ素、窒化ガリウム、窒化アルミニウム、銅、アルミニウム、モリブデン、チタン、金及びダイヤモンドから選択される1以上を含む請求項1〜5のいずれかに記載の基板。   The substrate according to claim 1, wherein the base material includes one or more selected from silicon, silicon carbide, gallium nitride, aluminum nitride, copper, aluminum, molybdenum, titanium, gold, and diamond. 前記基材表面の算術平均粗さが、50nm以下である請求項1〜6のいずれかに記載の基板。   The arithmetic mean roughness of the base material surface is 50 nm or less, The board | substrate in any one of Claims 1-6. 前記酸化物膜が、多結晶酸化物及び非晶質酸化物の少なくとも一方を含む請求項1〜7のいずれかに記載の基板。   The substrate according to claim 1, wherein the oxide film includes at least one of a polycrystalline oxide and an amorphous oxide. 前記酸化物膜が、少なくともガリウムを含有する請求項1〜8のいずれかに記載の基板。   The substrate according to claim 1, wherein the oxide film contains at least gallium. 前記酸化物膜中に含まれる全金属元素に対するガリウムの原子組成百分率([Ga]/[Ga]+([Ga以外の全金属元素])×100)が、1at%以上、100at%以下である請求項9に記載の基板。   The atomic composition percentage ([Ga] / [Ga] + ([all metal elements other than Ga]) × 100) of gallium with respect to all metal elements contained in the oxide film is 1 at% or more and 100 at% or less. The substrate according to claim 9. 前記ガリウムを含む酸化物膜が、さらにシリコン、ゲルマニウム、スズ、チタン、インジウム、アルミニウム、チタン、イットリウム、サマリウム、セリウム、及び亜鉛から選択される1以上の金属元素Aを含有し、酸化物膜中の全金属元素に占める前記金属元素Aの原子組成百分率が0.01at%以上、90at%以下である請求項9又は10に記載の基板。   The oxide film containing gallium further contains one or more metal elements A selected from silicon, germanium, tin, titanium, indium, aluminum, titanium, yttrium, samarium, cerium, and zinc, and in the oxide film The substrate according to claim 9 or 10, wherein an atomic composition percentage of the metal element A in all metal elements is 0.01 at% or more and 90 at% or less. 前記金属元素Aが、シリコン、ゲルマニウム、スズ、チタン、及び亜鉛から選択される1以上である請求項11に記載の基板。   The substrate according to claim 11, wherein the metal element A is one or more selected from silicon, germanium, tin, titanium, and zinc. 前記酸化物膜の温度300Kにおけるキャリア濃度が、1×1014cm−3以上、1×1017cm−3以下である請求項1〜12のいずれかに記載の基板。 The substrate according to claim 1, wherein a carrier concentration of the oxide film at a temperature of 300 K is 1 × 10 14 cm −3 or more and 1 × 10 17 cm −3 or less. 半導体素子用基板である請求項1〜13のいずれかに記載の基板。   The substrate according to claim 1, which is a substrate for a semiconductor element. 請求項1〜14のいずれかに記載の基板を用いた素子。   The element using the board | substrate in any one of Claims 1-14. 請求項15に記載の素子を含む電気回路。   An electric circuit comprising the element according to claim 15. 請求項15に記載の素子を含む電気機器又は車両。   An electric device or a vehicle including the element according to claim 15.
JP2016023412A 2015-02-18 2016-02-10 Substrate Pending JP2016154228A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015029762 2015-02-18
JP2015029762 2015-02-18

Publications (1)

Publication Number Publication Date
JP2016154228A true JP2016154228A (en) 2016-08-25

Family

ID=56761300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023412A Pending JP2016154228A (en) 2015-02-18 2016-02-10 Substrate

Country Status (1)

Country Link
JP (1) JP2016154228A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096054A (en) * 2018-12-11 2020-06-18 三菱マテリアル株式会社 Manufacturing method of conjugant, manufacturing method of insulative circuit board, ceramic board, conjugant, and insulative circuit board
JP2020170756A (en) * 2019-04-01 2020-10-15 株式会社Sumco Silicon wafer flattening method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096054A (en) * 2018-12-11 2020-06-18 三菱マテリアル株式会社 Manufacturing method of conjugant, manufacturing method of insulative circuit board, ceramic board, conjugant, and insulative circuit board
JP7243165B2 (en) 2018-12-11 2023-03-22 三菱マテリアル株式会社 Method for manufacturing bonded body, method for manufacturing insulated circuit board, ceramic substrate, bonded body, and insulated circuit board
JP2020170756A (en) * 2019-04-01 2020-10-15 株式会社Sumco Silicon wafer flattening method
JP7078005B2 (en) 2019-04-01 2022-05-31 株式会社Sumco Silicon wafer flattening method

Similar Documents

Publication Publication Date Title
Zheng et al. Realizing high thermoelectric performance in highly (0l0)-textured flexible Cu2Se thin film for wearable energy harvesting
KR102413244B1 (en) Structure, manufacturing method thereof, semiconductor device and electronic circuit
Sun et al. Enhanced thermoelectric properties of n-type Bi2Te2. 7Se0. 3 thin films through the introduction of Pt nanoinclusions by pulsed laser deposition
US10410860B2 (en) Transparent nanocrystalline diamond coatings and devices
TW201515242A (en) Oxide semiconductor substrate and schottky barrier diode
Zhou et al. Leakage Current by Poole–Frenkel Emission in Pt Schottky Contacts on () β-Ga2O3 Grown by Edge-Defined Film-Fed Growth
Khan et al. β-Ga2O3 thin film based lateral and vertical Schottky barrier diode
Fu et al. Thermoelectric properties of DC-sputtered filled skutterudite thin film
Zheng et al. Optimized nanostructure and thermoelectric performances of Mg2 (Si0. 4Sn0. 6) Sbx solid solutions by in situ nanophase generation
Tsiarapas et al. Electrical characteristics of Pd Schottky contacts on ZnO films
Peng et al. Realizing high thermoelectric performance in p-type Si1-x-yGexSny thin films at ambient temperature by Sn modulation doping
JP2017120878A (en) Semiconductor element and electric apparatus using the same
Cassinelli et al. Influence of surface states and size effects on the Seebeck coefficient and electrical resistance of Bi 1− x Sb x nanowire arrays
Sun et al. Properties of low indium content Al incorporated IZO (indium zinc oxide) deposited at room temperature
JP2016154228A (en) Substrate
JP5544778B2 (en) Ohmic electrode and manufacturing method thereof
WO2017110940A1 (en) Semiconductor element and electric apparatus using same
Tsiarapas et al. Electrical characteristics and deep level traps study of Au/ZnO: H Schottky diodes
JPWO2016132681A1 (en) Laminate and method for producing laminate
Ahmed et al. Effect of Sb content on the thermoelectric properties of annealed CoSb3 thin films deposited via RF co-sputtering
Yan et al. Resistive memory based on single-crystalline black phosphorus flake/HfOx structure
Deniz et al. Electrical characteristics of Al2O3/p-Si heterojunction diode and effects of radiation on the electrical properties of this diode
Huang et al. Electron emission of Au nanoparticles embedded in ZnO for highly conductive oxide
Liu et al. Transparent ZnO: Al2O3 films with high breakdown voltage and resistivity
Zheng et al. Enhanced room-temperature thermoelectric performance of In-doped ZnO: Al thin films through prefabricated layer doping method