JP7076470B2 - Ｉｉｉ－ｖ族利得材料および集積化ヒート・シンクを有する電子－光学装置ならびにその製造方法 - Google Patents

Description

本発明は、一般に、ＩＩＩ－Ｖ族半導体利得材料のスタック（例えばレーザ、光検出器または半導体光増幅器の一部として）並びにシリコン・フォトニクス・チップを含む電子－光学装置とその製造方法との分野に関する。特に、本発明は、ヒート・スプレッダもしくはヒート・シンクまたはその両方を集積化する電子－光学装置に向けられる。

本発明は、特に、電気的にポンピングされるレーザを集積化したシリコン・フォトニクス・チップ中にヒート・シンクを埋め込むための装置および方法に関係する。シリコン・フォトニクス・プラットフォーム中のＩＩＩ－Ｖ族半導体利得材料（例えばデータ通信もしくは遠距離通信またはその両方の波長で発光する光源のための）の集積化は、それが高帯域光相互接続を得ることになれば、望ましい。

例えば、横方向電流注入（ＬＣＩ）に基づくＩＩＩ－Ｖ族レーザ源は、その小さなしきい値電流およびフットプリントと、ＣＭＯＳ製造チップのバック・エンド・オブ・ザ・ラインにおいてそれを埋め込む（これは、他のＣＭＯＳコンポーネントとの共集積化を可能にする）可能性とのために、特に魅力的である。特に、ＬＣＩレーザのスタック高さが薄くなり、それらの縦方向電流注入対応物より小さなノードでの集積化が可能になる場合がある。より一般的には、フォトニクス・プラットフォーム中に（レーザ、検出または増幅を目的として）いくつかのタイプのＩＩＩ－Ｖ族スタックを集積化したい場合がある。

従来技術は、シリコン上のＩＩＩ－Ｖ族レーザの熱管理には、このレーザを高い熱伝導率を有する材料で被覆することによって取り組んでいる。この材料は、ＣＭＯＳに適合せず、シリコン・チップのバック・エンド・オブ・ザ・ラインにおけるレーザの埋め込みにも適合しない。

従って、当分野において、前述の問題に対処する必要がある。

本発明は、第１の側面によれば、２つのウエハ・コンポーネントを含む電子－光学装置として具体化される。第１のウエハ・コンポーネントは、シリコン基板とシリコン基板の上のクラッド層とを含む。クラッド層は、その中に形成されたキャビティを含む。キャビティは、電気絶縁性熱スプレッダで満たされ、熱スプレッダは、さらにクラッド層の熱伝導率より大きい熱伝導率を有する。第２のウエハ・コンポーネントは、所定の放射（波長範囲）の光増幅のために設計されたＩＩＩ－Ｖ族半導体利得材料のスタックを含む。第２のウエハ・コンポーネントは、ＩＩＩ－Ｖ族半導体利得材料のスタックが熱スプレッダと熱連通するように、第１のウエハ・コンポーネントにボンディングされる。さらに、熱スプレッダは、前記所定の放射（波長範囲）に対して、シリコン基板の屈折率およびＩＩＩ－Ｖ族半導体利得材料のスタックの平均屈折率のそれぞれより低い屈折率を有する。

上記解決策によれば、シリコン・プラットフォーム内に熱スプレッダが集積化され、このことによってＩＩＩ－Ｖ族装置からの効率的な熱移動が可能になり、今度は、動作時に装置の活性部品が発生する熱の熱管理が可能になる。しかし、熱スプレッダの集積化は、電子－光学装置の寸法の増加という代償を払って得られるのではない。むしろ、熱スプレッダは、熱スプレッダがなければ存在するクラッド材料体積部分を置き換え、これによって、スプレッダの集積化は、実質的に装置の厚さに影響を及ぼさない。

キャビティは、少なくとも部分的にクラッド層を通って延在する。さらに、好ましくは、クラッド層中のキャビティは、シリコン基板に達するまで延在する。従って、キャビティを満たす熱スプレッダは、シリコン基板と接触するに至る。このようにして、集積化ＩＩＩ－Ｖ族コンポーネントおよび熱スプレッダと比べて同程度の大きさの寸法であるシリコン基板がヒート・シンクとして作用する。

熱放散効率のために、好ましくは、ＩＩＩ－Ｖ族半導体利得材料のスタックは、熱スプレッダと対面するように構造化される。すなわち、得られる構造化ＩＩＩ－Ｖ族スタックは、熱スプレッダと対向し、それによって、（少なくとも部分的に）後者と向かい合う。

好ましい実施形態において、熱スプレッダは、クラッド層の熱伝導率より少なくとも１０倍大きい熱伝導率を有する。実際、埋め込まれていなければ電気抵抗率および屈折率の点ですべての要件を満たす非常に効率的な熱伝導体を埋め込むことが可能である。その点で、熱スプレッダは、２００ｎｍより大きな波長に対して、好ましくは３．１より小さい屈折率、または２．５より小さい屈折率さえ有する。

好ましくは、第１のウエハ・コンポーネントは、シリコン・オン・インシュレータ・ウエハであり、クラッド層は、シリコン・オン・インシュレータ・ウエハの埋め込み酸化物に対応する第１の酸化物層と、第１の酸化物層の上の第２の酸化物層とを含む。第２の酸化物層は、実際、光結合を目的として必要な場合がある。それでも、キャビティは、第２の酸化物層を通り、少なくとも部分的に第１の酸化物層を通って延在し、それによって、熱スプレッダは、シリコン基板に近付き、可能な場合には直接接触する。

実施形態において、本電子－光学装置は、クラッド層中に形成された（上記キャビティを含む）２つ以上のキャビティの組であって、（上記熱スプレッダを含む）それぞれの熱スプレッダで満たされたキャビティの組を含む。熱スプレッダのそれぞれは、電気的に絶縁性であり、クラッド層の熱伝導率より大きい熱伝導率を有する。また、ＩＩＩ－Ｖ族半導体利得材料のスタックは、熱スプレッダのすべてと熱連通するように配置される。いくつかの熱スプレッダを別々のキャビティ中に配置することによって、いくつかのコンポーネントから熱を放散させることが可能になり、さらに、キャビティの間の残りの部分にコンポーネントを設けることが可能になる。

例えば、本電子－光学装置は、クラッド層の残りの部分によって分離された２つの熱スプレッダを含む場合があり、この残りの部分は、ＩＩＩ－Ｖ族半導体利得材料のスタックと対向して配置される。さらに、本電子－光学装置は、クラッド層の残りの部分中に埋め込まれたシリコン・コンポーネント（例えばシリコン導波路コア）をさらに含む場合がある。このシリコン・コンポーネントは、シリコン・オン・インシュレータ・ウエハの元の上部シリコン層から得られたであろう。従って、シリコン・オン・インシュレータ基板の元の（上部）シリコンを利用して、例えばＩＩＩ－Ｖ族スタックからの、もしくはＩＩＩ－Ｖ族スタックへの光結合を可能にするために必要な構成要素を加工することができる。

好ましくは、熱スプレッダは、ＣＭＯＳ適合性材料である。従って、実施形態において、本電子－光学装置は、本電子－光学装置のバック・エンド・オブ・ザ・ラインにおいてＩＩＩ－Ｖ族半導体利得材料のスタックを埋め込むことができるＣＭＯＳで製造される装置であってよい。

実施形態において、本電子－光学装置は、（ＩＩＩ－Ｖ族スタックを含む）端面発光レーザ装置を含む。その場合、ウエハ・ボンディングによるシリコン上のレーザ光源の集積化は、熱スプレッダの集積化がなければ過剰の熱につながり、従ってレーザの性能を低下させる場合があるから、集積化熱スプレッダを有すると特に有利である。レーザ装置は、例えば、第２のウエハ・コンポーネント中に集積化される他の電子コンポーネントと共通のバックエンド・オブ・ザ・ラインを可能にするように、第２のウエハ・コンポーネント中に埋め込まれる場合がある。好ましくは、このレーザ装置は、装置の厚さが低減することを可能にする端面発光横方向電流注入レーザ装置である。しかし、変化形において、レーザ装置は、端面発光縦方向電流注入レーザ装置の場合がある。

材料に関して、熱スプレッダは、好ましくは、ダイヤモンド、窒化ホウ素もしくは窒化アルミニウムまたはその両方を含み、これらの材料は、上記に示したすべての要件を満たす。容易に加工することができる窒化アルミニウムを用いると、特に、他の操作においてボンディング層を得るためおよびウエハ・ボンディングを実現するために同じ材料を用いることができるから好ましい。さらに、実施形態において、ＩＩＩ－Ｖ族半導体利得材料のスタックは、Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＡｓ（０≦ｘ≦１および０≦ｙ≦１－ｘ）、ＩｎＧａＡｓＰまたはＩｎＧａＡｓＮを含む。

別の側面によれば、本発明は、実施形態を参照して記載され内部に集積化されるような電子－光学装置を含む、シリコン・フォトニクス・チップとして具体化される。

最後の側面によれば、本発明は、そのような電子－光学装置の製造方法として具体化される。基本的に、この方法は、２つのコンポーネントのウエハ・ボンディングに依拠する。第１のコンポーネントは、シリコン基板とシリコン基板の上のクラッド層とを含み、一方、第２のコンポーネントは、ＩＩＩ－Ｖ族半導体利得材料、例えば前に挙げた材料のスタックを含む。第１のコンポーネントのクラッド層中にキャビティが創出される。キャビティは、次に、（適切な熱伝導率、屈折率および電気抵抗率を有する）上記のような熱スプレッダを形成するために電気絶縁材料で満たされる。２つのコンポーネントは、ウエハ・ボンディングされ、ＩＩＩ－Ｖ族半導体利得材料のスタックは、形成された熱スプレッダと対面し、熱連通する構造化スタックを得るようにさらに構造化される。

本電子－光学装置の好ましい実施形態と矛盾なく、キャビティは、少なくとも部分的にクラッド層を通って延在する。キャビティは、好ましくは、クラッド層をシリコン基板に達するまで下方にエッチングすることによって創出され、次に材料で満たして熱スプレッダを形成し、それによって、後者は、シリコン基板と接触する。

実施形態において、提供される第１のウエハ・コンポーネントは、シリコン・オン・インシュレータ・ウエハであり、本方法は、さらに、前記キャビティを創出する前に第１の酸化物層上にシリコン・オン・インシュレータ・ウエハの埋め込み酸化物に対応する第２の酸化物層を堆積させ、それによって前記クラッド層を形成することを含む。次に、キャビティは、キャビティが少なくとも部分的に第１の酸化物層中に達するように、第２の酸化物層を通してエッチングされる。

本製造方法は、実際には、クラッド層中の２つ以上のキャビティの組の創出を含む場合があり、キャビティの組は、次に、熱スプレッダを得るために適する材料で満たされる。それでも、ＩＩＩ－Ｖ族半導体利得材料のスタックは、得られるスタックが熱スプレッダと対向して配置され、熱スプレッダと熱連通するように構造化される。

最後に、好ましくは、第１のウエハ・コンポーネントは、シリコン基板と、シリコン基板の上の第１の酸化物層と、第１の酸化物層の上の上部シリコン層とを含む、シリコン・オン・インシュレータ・ウエハとして提供される。シリコン・オン・インシュレータ・ウエハの上部シリコン層は、シリコン・コンポーネントを得るように構造化され、第１のウエハ・コンポーネントの第１の酸化物層の上に第２の酸化物層が堆積され、それによって、第１の酸化物層および第２の酸化物層を含むクラッド層を形成し、シリコン・コンポーネントがその中に埋め込まれる。次に創出されるキャビティは、間にあるクラッド層の残りの部分によって分離され、クラッド層の残りの部分には、例えば光結合を目的としてシリコン・コンポーネントが埋め込まれる。

次に、本発明を具体化する装置製造方法が、添付の図面を参照し、非限定的な例として記載される。

次に、以下の図に例示される好ましい実施形態を参照して、本発明が単なる例として、記載される。

ＩＩＩ－Ｖ族半導体利得材料のスタックを含む端面発光レーザ装置を含む実施形態による、その中に集積化された熱スプレッダおよびヒート・シンクを有する電子－光学装置の単純化された２Ｄ断面図であり、横方向電流注入装置を示す。 ＩＩＩ－Ｖ族半導体利得材料のスタックを含む端面発光レーザ装置を含む実施形態による、その中に集積化された熱スプレッダおよびヒート・シンクを有する電子－光学装置の単純化された２Ｄ断面図であり、縦方向電流注入装置を示す。 ＩＩＩ－Ｖ族半導体利得材料のスタックを含む端面発光レーザ装置を含む実施形態による、その中に集積化された熱スプレッダおよびヒート・シンクを有する電子－光学装置の単純化された２Ｄ断面図であり、ＩＩＩ－Ｖ族材料スタックの下のクラッド層の中に埋め込まれたシリコン導波路をさらに含む縦方向電流注入装置を示す。 図３の装置の（単純化された）平面図であり、隠れているコンポーネントの一部を破線によって示す。 その中に集積化された熱スプレッダおよびヒート・シンクを有するシリコン・フォトニクス・チップの２Ｄ断面図であり、実施形態による電子－光学装置がヘテロ構造バイポーラ・トランジスタと共集積化されている。 実施形態（集積化された熱管理を有する）による電子－光学装置と熱管理のない装置とによって典型的に得られる出力および温度上昇をそれぞれ比較するグラフである。 実施形態（集積化された熱管理を有する）による電子－光学装置と熱管理のない装置とによって典型的に得られる出力および温度上昇をそれぞれ比較するグラフである。 実施形態による電子－光学装置の高レベル製造ステップを表わす例示フローチャートを示す。

添付の図面は、実施形態に含まれる装置またはそれら装置の部品の単純化された表現を示す。図面に示される技術的な構成要素は、必ずしも一定の比率ではない。特に断らない限り、これらの図の中の類似の要素または機能的に類似の要素は、同じ参照番号を割り当てられた。

背景技術において注記したように、フォトニクス・プラットフォームにＩＩＩ－Ｖ族スタックを集積化したい場合がある。全体として、得られる装置の厚さを小さくしたい。その時実感する場合があるように、薄いプラットフォーム中のＩＩＩ－Ｖ族スタックによって発生される熱を放散させるために熱管理が必要である。しかし、これは、典型的には、プラットフォーム上にヒート・スプレッド・コンポーネント／ヒート・シンク・コンポーネントを追加することを必要とし、このことが今度は装置の寸法に影響を及ぼし、ひいては装置の寸法を小さくするという本来の目的と矛盾する。従って、本発明者らは、この問題を解決する解決策を開発した。

図１～４を参照して、最初に、電子－光学装置１１～１４に関する本発明の側面が記載される。電子光学装置１１～１４は、そのような装置の活性光学コンポーネントによって作り出される熱の熱管理を集積化している。それぞれの場合に、本装置は、２つのウエハ・コンポーネント１、２を含む。

第１のウエハ・コンポーネント１は、シリコン（Ｓｉ）基板１００と、Ｓｉ基板１００の上に配置されたクラッド層１０１、１０３とを含む。第１のコンポーネント１は、実際には、後で示される理由で、元はシリコン・オン・インシュレータ（ＳＯＩ）ウエハとして提供される場合がある。

クラッド層１０１、１０３は、その中に形成された１つ以上のキャビティ１０４ｃを含む。各キャビティ１０４ｃは、電気絶縁性材料で満たされ、それによって熱スプレッダ１０４（図１、２）またはスプレッダ１０４ａ、１０４ｂの組（図３、４）を形成する。典型的には、キャビティ１０４ｃは、クラッド層１０１、１０３中にエッチングされ、これは、好ましくは下記に説明されるように、下方へＳｉ基板１００に達する。従って、クラッド層１０１、１０３は、１つ以上のキャビティの存在によって構造化され、おそらくスタック１０８の水平面に平行な面内に配向した層部分からなる。

本明細書において理解される熱スプレッダは、クラッド層１０１、１０３の有効熱伝導率よりかなり大きい熱伝導率を有する材料を含む。本発明者らが自らの実験から結論したように、熱スプレッダ１０４が熱放散にかなり影響を及ぼすには、熱スプレッダの熱伝導率は、好ましくはクラッド層の熱伝導率より１桁以上大きく（例えば、それより少なくとも１０倍程度大きく）なければならない。

その一方で、スプレッダ１０４の電気抵抗率は、典型的には、ＩＩＩ－Ｖ族スタックを十分に絶縁するために少なくとも１０^４オーム・メートル（Ω・ｍ）でなければならない。熱スプレッダ１０４は、その熱伝導率および電気抵抗率に加えてさらに、下記で説明するように物理的な位置および屈折率に関して追加の要件を課される。

第２のウエハ・コンポーネント２は、ＩＩＩ－Ｖ族スタック１０８を含む活性光コンポーネント１０６～１０９を含む。ＩＩＩ－Ｖ族スタック１０８は、以下において多くの場合に「ＩＩＩ－Ｖ族スタック」と呼ばれる（または「スタック」と呼ばれることさえある）。スタック１０８は、利得媒質を提供するＩＩＩ－Ｖ族化合物半導体の群からの材料を含み、それによって、それ自体は公知であるように、対象となる放射の光増幅を実現する。

好ましくは、ＩＩＩ－Ｖ族スタック１０８は、レーザ・コンポーネントの一部、例えば横方向電流注入（ＬＣＩ）レーザまたは縦方向電流注入（ＶＣＩ）レーザを形成する。しかし、より一般的には、ＩＩＩ－Ｖ族スタック１０８は、レーザ、光検出器または半導体光増幅器（ＳＯＡ）として構成される場合がある。添付の図面において想定されているように、スタック１０８のＩＩＩ－Ｖ族材料は、スタックの主平面に垂直な積層方向ｚに沿って積層される。

すべての場合に、ＩＩＩ－Ｖ族スタック１０８は、所定の波長範囲、特に所定の平均波長の放射を発生させるか、検出するかまたは増幅することができる。対象となる波長範囲は、ＤＩＮ５０３１による光学範囲すなわち１００ｎｍ～１ｍｍである。従って、本明細書において用いられる用語「放射」は、１００ｎｍから１ｍｍの間の波長範囲の電磁放射を指す。しかし、波長範囲は、本明細書において考慮されるほとんどの用途において２００ｎｍから７．５μｍの間である。特に、データ通信用途／遠距離通信用途向けには典型的に１．３μｍおよび１．５５μｍ（およびおそらく９８０ｎｍ）の波長が考慮される。

第２のウエハ・コンポーネント２は、第１のウエハ・コンポーネント１にボンディングされ、それによってＩＩＩ－Ｖ族スタック１０８は、熱スプレッダと熱連通する。実際には、スタックは、典型的に構造化され、それによって、得られる構造化スタック１０８は、製造方法を参照して後で考察するように、熱スプレッダおよび装置１１～１４の他のコンポーネントと精密に配向する。

キャビティ１０４ｃを満たす熱スプレッダ１０４、１０４ａ、１０４ｂは、それぞれが、少なくとも前記スタック１０８にとって対象となる放射に対して、（ｉ）Ｓｉ基板１００の屈折率、および（ｉｉ）ＩＩＩ－Ｖ族スタック１０８の平均屈折率のそれぞれより低い屈折率を有する。この制約は、熱スプレッダが存在しても、放射を閉じ込め、おそらく放射が導波路１０２からＩＩＩ－Ｖ族スタック１０８中に、およびその逆に、光学的に結合されることを可能にするために必要なクラッド層の基礎的な光学機能が低下しないことを確実にするためである。

Ｓｉプラットフォーム中に１つ以上の熱スプレッダ１０４、１０４ａ、１０４ｂを直接集積化すると、活性光装置１０７～１０９からの効率的な熱移動が可能になり、そのことが今度は、電子－光学装置１１～１４の熱管理を可能にする。しかし、熱スプレッダの集積化は、電子－光学装置についての増加した寸法という代償を払って得られるのではない。むしろ、熱スプレッダは、熱スプレッダがなければ存在するクラッド体積部分を置き換え、これによってスプレッダの集積化は、実質的に装置の厚さに影響を及ぼさない。

従って、本手法は、特に、浅いＩＩＩ－Ｖ族スタック（典型的には厚さ５００ｎｍ未満）を有利に用いることができるＳｉ相補型金属酸化物半導体（ＣＭＯＳ）プラットフォーム上のＩＩＩ－Ｖ族光電子装置（例えばレーザ、検出器、半導体光増幅器）のモノリス集積化のために用いることができる。その点で、本（ボンディングされた）ウエハ１、２の合計厚さは、好ましくは５００ｎｍを超えてはならない。組み合わされたウエハ１、２の平均厚さは、（ｚ軸に沿って測定して）例えば５０ｎｍから４００ｎｍの間、好ましくは１２０ｎｍから２８０ｎｍの間の場合がある。正確な厚さは、依拠する実際の光電子装置に依存する。例えば、典型的には、横方向電流注入レーザを集積化する装置の厚さは、縦方向電流注入レーザを集積化する装置の厚さより小さくなる。

これに対して、従来の解決策は、典型的には活性光コンポーネント（例えば、レーザ）をチップ上に埋め込むことからなり、それによって活性領域は、典型的には芳しくない熱伝導率を有する材料である二酸化ケイ素によって囲まれる。その結果、熱は、主に活性コンポーネントの側で横方向に流れ、このことは、二酸化ケイ素の小さな断面によって高い熱抵抗を暗に意味する。そのような従来手法とは異なり、熱は、本発明では熱スプレッダ１０４、１０４ａ、１０４ｂを介してより効率的に放散させることができるが、装置の寸法には影響を及ぼさない。

実施形態において、クラッド層１０１、１０３中に実現された各キャビティ１０４ｃは、Ｓｉ基板１００に達するまで延在し、それによって、熱スプレッダ１０４、１０４ａ、１０４ｂは、下にあるＳｉ基板１００と接触し、Ｓｉ基板１００は、従って、ヒート・シンクとして効率的に作用する場合がある。好ましくは、そのようなキャビティ１０４ｃは、Ｓｉ基板に達するまで下方にエッチングされる。１４９Ｗ／ｍ・Ｋという適度に高い熱伝導率で、Ｓｉは、おそらくスプレッダ１０４のために選ばれた材料ほど効率的にではないが、熱を妥当に良好に伝導する。しかし、下にあるＳｉ基板の典型的な寸法がこれを補償する。熱スプレッダは、活性装置１０７～１０９によって（特にＩＩＩ－Ｖ族スタック１０８によって）発生された熱エネルギーをリレーし、それをＳｉ基板１００に連通して、Ｓｉプラットフォーム１１～１４中に集積化ヒート・シンクを形成する。さらに、Ｓｉ基板（背面薄膜化）は、おそらく、Ｓｉより高い熱伝導を提供するヒート・シンクを取り付けるために（公知の技法を用いて）薄くされることがある。

さらに、変化形において、中間熱スプレッダ１０４は、おそらくその中に集積化され、同じくヒート・シンクとして作用することがある装置１１～１４の他のコンポーネントと熱接触していてよい。その他の変化形において、クラッド層１０１の薄い残留厚さは、装置１１～１４の熱放散特性に実質的に影響を及ぼすことなく、スプレッダ１０４の底面（図１～３の場合と同じ向きを仮定して）をＳｉ基板１００の上面から隔てることがある。従って、熱スプレッダ１０４は、必ずしもＳｉ基板１００と直接接触しない。

図１～２をより詳しく参照して、好ましくは、ＩＩＩ－Ｖ族スタック１０８は、熱スプレッダ１０４と対面するように構造化される。「対面して（ｖｉｓ－ａ－ｖｉｓ）」とは、ＩＩＩ－Ｖ族スタックが熱スプレッダと対向し、それによって、少なくとも部分的に後者と向い合うことを意味する。すなわち、ＩＩＩ－Ｖ族スタック１０８のそれぞれの投影とボンディング面１０５上の熱スプレッダとの間に少なくとも部分的な重なり合いがある。熱スプレッダ１０４は、例えばスタック１０８の下で中心にあり、それによって、熱移動および放散を最適化する場合がある。変化形において、熱スプレッダは、例えば、例えば図３において想定されるように光結合を目的として、必要な場合、別のコンポーネント１０２を可能にするために、わずかに中心から外れることがある。しかし、その場合は、好ましくは中央コンポーネント１０２のそれぞれの側にそれぞれ中心から外れ、それでも部分的にスタック１０８と向かい合って、２つ以上の熱スプレッダ１０４ａ、１０４ｂがある。

なお、熱は、ＩＩＩ－Ｖ族スタック１０８だけではなく周囲の部品１０６、１０７、１０９によって、およびはるかにより少ない程度で電気コンタクト（例えば図１の１１０、１１１）によっても発生される。従って、スプレッダの面内寸法の１つ以上は、ＩＩＩ－Ｖ族スタック１０８の対応する寸法を超えると有利な場合がある。特に図１の場合にこうなっており、ｘ軸に沿ったスプレッダ１０４の延在長さは、ＩＩＩ－Ｖ族スタック１０８の単独の延在長さを超えている。同様に、図４の各スプレッダ１０４ａ、１０４ｂのｙ軸に沿った延在長さは、ＩＩＩ－Ｖ族スタック１０８の延在長さをわずかに超えている。さらに、図３および４の実施形態に含まれるスプレッダ１０４ａ、１０４ｂは離れているが、それらの（２つのスプレッダの最外端の間でｘ軸に沿って測定した）合計フットプリントは、ＩＩＩ－Ｖ族スタック１０８のフットプリントをかなり超えている。これは、その他の周囲のコンポーネント、例えばコンタクト・ビア１１３～１１６ｂによって発生された熱を捕捉することを可能にする。一般に、好ましくは、スプレッダのフットプリントは、ＩＩＩ－Ｖ族スタック１０８のフットプリントと少なくとも等しい（または実質的に等しい）。

前に注記したように、好ましくは、第１のウエハ・コンポーネント１は、ＳＯＩウエハ１から構造化され、すなわち、ＳＯＩウエハ１中に埋め込まれた酸化物層１０１（典型的にはＳｉＯ_２）を有するように加工されたウエハである。それにもかかわらず、例えば、光結合／埋め込みを目的として別のクラッド層１０３が必要になる場合があり、その結果、実際には、クラッド層１０１、１０３は、ＳＯＩウエハ１の埋め込み酸化物層１０１と第１の酸化物層１０１の上に被覆された第２の酸化物層１０３とを含む複合材料層の場合がある。その場合、キャビティ１０４ｃは、第２の酸化物層１０３を通って、および少なくとも部分的に第１の酸化物層１０１通って延在する。しかし、好ましくは、キャビティ１０４ｃは、前に述べた理由で、好ましくはＳｉ基板１００まで下方にエッチングされる。例えば、第２の酸化物層１０３は、第１の酸化物層１０１を直接被覆することがある。図３に例示されるように、第２の層１０３は、光結合を目的とする導波路１０２、クラッド層として作用する２つの酸化物層１０１、１０３を埋め込むために使用される場合がある。第２の層１０３は、その場合、ギャップ距離を追加し、ＩＩＩ－Ｖ族スタック１０８とＳｉ導波路１０２との間の光結合を調節するためにさらに使用される場合がある。第２の層は、第１の酸化物層１０１とまったく同じようにＳｉＯ_２を含む。さらに、光結合は、より高い屈折率材料（例えばＡｌ_２Ｏ_３）を用いる場合がある。その場合、Ｓｉ導波路１０２は、元の酸化物材料１０１（例えばＳｉＯ_２）以外に、（対象となる放射のための）基礎クラッド材料の屈折率より大きな屈折率を有する異なる酸化物材料１０３（例えばＡｌ_２Ｏ_３）を含むクラッド構造体１０１、１０３で被覆されてもよい。

さらに、光結合は、追加の層１０３なしで実現される場合もある。しかし、その場合、ＩＩＩ－Ｖ族スタック１０８は、典型的には、結合を可能にするために下方へテーパ形とされる必要がある。これは、テーパ形のＩＩＩ－Ｖ族領域がポンピングされない領域の発生および最終的には光損失につながる場合があり、特に、ＩＩＩ－Ｖ族スタック領域についてはかなりになる場合があるため、一部の用途を妨げる。

導波路１０２などのコンポーネントを製造する必要がない場合、ＳＯＩ基板の上部Ｓｉ層は、完全に除去され、従って、上部Ｓｉ層の残りの部分がまったくない、剥き出しのＳＯＩ基板を形成する場合がある。しかし、上部Ｓｉ層は、図３～５の実施形態におけるように、例えば導波路または他のＳｉコンポーネントを製造するために必要な場合があり、図１および２の実施形態は、（図示しないが）導波路も含む可能性があろうと注記される。従って、クラッド層１０１、１０３は、ＳＯＩウエハの元の埋め込み酸化物層１０１の残りの部分を含む場合がある。さらに、クラッド層１０１、１０３は、上に追加の酸化物層１０３、またはその残りの部分をさらに含み、それによって、おそらく構造化された複合材料酸化物層１０１、１０３を形成する場合がある。典型的には、クラッド層１０１、１０３は、１種以上の酸化物を含む。好ましくは、クラッド層１０１、１０３は、同じ材料、例えばＳｉＯ_２、サファイヤ（すなわち結晶Ａｌ_２Ｏ_３）または非晶質Ａｌ_２Ｏ_３で作られる。

２つのコンポーネント１、２は、典型的には、活性コンポーネント１０７～１０９と熱スプレッダ１０４、１０４ａ、１０４ｂとの間の良好な熱連通を確実にするように選ばれた材料で作られた１つ以上のボンディング層１０５、１０５ａ、１０５ｂ（図８参照）を介してボンディングされる。例えば、ボンディング層は、ＳｉＯ_２またはＡｌ_２Ｏ_３を含む場合がある。典型的には、ボンディング層は、５０ｎｍより小さい、好ましくは３０ｎｍより小さい厚さを有する。興味深いことに、さらにＡｌＮ－ＡｌＮボンディングを考慮することができる。ボンディング層のためにＡｌＮを用いると、例えば、下記考察のように別途ＡｌＮを熱スプレッダのために用いるとき特に有利であろう。さらに、その場合、ＡｌＮボンディング層の厚さは、好ましくは２０ｎｍに限定されるべきである。図８を参照して、好ましい製造方法に関する追加の説明が後で詳しく考察される。

次に、図３および４をより詳しく参照して、実施形態による電子－光学装置１３は、クラッド層１０１、１０３の中に形成された２つ以上のキャビティ１０４ｃの組を含む場合があり、キャビティ１０４ｃは、熱スプレッダ１０４ａ、１０４ｂの組を形成するために満たされる。得られる熱スプレッダのそれぞれは、電気抵抗率、屈折率（ＩＩＩ－Ｖ族スタックおよびシリコンと比べて）および熱伝導率に関して前に考察されたと同じ制約条件を再び課される。特に、スプレッダのそれぞれは、隣接するクラッド層１０１、１０３の熱伝導率より大きい熱伝導率を有する。ＩＩＩ－Ｖ族スタック１０８は、本発明の根底にある原理と矛盾せずに熱スプレッダ１０４ａ、１０４ｂの組と熱連通するように配置される。

好ましくは、ＩＩＩ－Ｖ族スタック１０８は、ここで再び、熱スプレッダ１０４ａ、１０４ｂと対面して、すなわち少なくとも部分的に後者と重なり合うように配置される。別々のキャビティ１０４ｃ中に配置された、いくつかのスプレッダ１０４ａ、１０４ｂを有すると、キャビティ１０４ｃの間の残りの部分の中に１つ以上のＳｉコンポーネント１０２が提供されることが可能になる。前に注記したように、前記コンポーネント１０２は、ＳＯＩ基板１００の元の上部Ｓｉ層から形成された場合がある。

特に、図３～４に示されるように、得られる熱スプレッダは、クラッド層１０１、１０３の残りの部分によって分離された２つのスプレッダ１０４ａ、１０４ｂを含む場合がある。この残りの部分は、ＩＩＩ－Ｖ族スタック１０８と対向して配置される。ここで、電子－光学装置１１～１４は、クラッド層１０１、１０３の残りの部分中に埋め込まれたＳｉコンポーネント１０２をさらに含む。このＳｉコンポーネント１０２は、有利には、ＳＯＩウエハ１の元の上部Ｓｉ層１０２ｉからパターン形成される。

このＳｉコンポーネントは、特に、ＩＩＩ－Ｖ族スタック１０８と対向して配置されたＳｉ導波路１０２の場合がある。図３、４においてさらに想定されるように、Ｓｉ導波路は、ＩＩＩ－Ｖ族スタック１０８への／からの光結合を有利にするようにテーパ形にされる場合がある。変化形（図示せず）において、（その同じ上部Ｓｉ層から構造化された）追加のＳｉコンポーネントが存在する場合があるか、もしくはＳｉ導波路コア１０２が１つ以上の、例えば２つの分布ブラッグ反射器（ＤＢＲ）を含むようにさらに構造化される場合があるか、またはその両方である。ブラッグ反射器は、それ自体が公知であるように、導波路コアの入力部分および出力部分の一方またはそれぞれの中に配置される場合がある。他の変化形において、本電子－光学装置は、導波路コアの中央部分、すなわちテーパ（図示せず）の間に配置された１つ以上の分布帰還型反射器を含むように構造化された光導波路コアのおかげで、分布帰還（ＤＦＢ）レーザとして構成される場合がある。

すべての場合に、ＩＩＩ－Ｖ族スタックの下のＳｉ導波路１０２によって、層構造は、ＩＩＩ－Ｖ族スタックとＳｉ導波路１０２との間で放射を光学的に結合させるように構成される場合がある。この光結合は、双方向または往復型である、すなわち装置１３の操作においてＩＩＩ－Ｖ族スタック１０８からＳｉ導波路１０２へ、および反対にＳｉ導波路１０２からＩＩＩ－Ｖ族スタック１０８へ起こる場合がある。

光結合は、理想的には、断熱的である。すなわち、好ましくは、Ｓｉ導波路１０２は、図４において見ることができるように、ＩＩＩ－Ｖ族スタック１０８、そこからＳｉ導波路１０２中のテーパとの断熱結合を可能にするように構成される。断熱光結合は、それ自体が公知である。断熱条件は、光分配が同じ固有モード、すなわちコンタクト全体にわたる結合されたシステムのスーパモードによって定義されるとき、他のスーパモードまたは放射モードへの最小限の散乱で、満たされる。しかし、断熱性は、公知の相対的用語である。結合体は、光損失が予め定められたレベル未満のとき、例えば１５％より小さい、しかし典型的には１０％より小さいとき、断熱的であるとみなされる。Ｓｉ導波路１０２のテーパ部分は、光結合を最適化する一方で、外部（広）導波路１０２部分の間の光結合を最小化するように設計される場合がある。テーパ部分の長さは、典型的には、１０μｍから１０ｍｍの間でなければならず、実際には、この長さの範囲が、断熱限界を超えることを可能にする。

好ましくは、熱スプレッダ１０４、１０４ａ、１０４ｂを製造するために用いられる材料は、ＣＭＯＳ適合性である。すなわち、好ましくは、この材料は、ＣＭＯＳ製造プロセスと適合性である一方で、キャビティ１０４ｃを製造するプロセスおよび満たすステップは、ＣＭＯＳ製造プロセスと適合性にすることができる（すなわち、構造化ウエハ１は、ＣＭＯＳ適合性の場合がある）。これは、特に、本電子－光学装置とＣＭＯＳ集積回路との集積化を可能にする。

よって、本電子－光学装置１１～１４の少なくとも部分は、ＣＭＯＳによって製造される場合がある。特に、ＩＩＩ－Ｖ族スタック１０８は、電子－光学装置１１～１４のバック・エンド・オブ・ザ・ライン（ＢＥＯＬ）において埋め込まれる場合がある。さらに、キャビティを満たすために用いられる材料は、図１～３において想定されるように、ＦＥＯＬ境界の下に延在する場合があるから、好ましくは、熱スプレッダは、一部がバック・エンド・オブ・ザ・ラインにおいて、一部がフロント・エンド・オブ・ザ・ライン（ＦＥＯＬ）の下において埋め込まれる。

前に注記したように、本電子－光学装置１１～１４は、特に、端面発光レーザ装置１０６～１０９を含む場合があり、後者は、前記ＩＩＩ－Ｖ族スタック１０８を含む。その場合、集積化された熱スプレッダを有することは、そうしないとウエハ・ボンディングによるＳｉ上のレーザ源の集積化は、過度の熱を生じさせ、「自己加熱効果」として知られる効果によってレーザの性能を低下させるから、特に有利である。図６および７にこの効果が例示される。実際、図６に例示されるように、ＬＣＩレーザの理想的な理論出力電力は、バイアス電流の線形関数である。ここで、「実」ＬＣＩレーザについて、線形領域は、小さなバイアス電流値の場合にしか成立しない。例えば、レーザが浅いスタック（５００ｎｍより小さい厚さ）中に集積化される、低電力ｃｗ（連続波）、シリコン上のＤＢＲレーザ（出力側の反射率Ｒ_２＝０．９）］を想定すると、線形領域は、典型的には２０ｍＡより小さいバイアス電流の場合にしか成立しない。しかし、他の部分は同一である装置中に熱管理（Ｓｉ基板と接触している２つのサンドイッチ型熱スプレッダを利用する）が集積化された場合（実施形態におけるように）、出力電力をかなり増加させることができる（例えば５０ｍＡバイアス電流においては２倍、５０ｍＡ超でははるかにより多く）ことが分る。さらに、はるかにより広い範囲のバイアス電流（＞２００ｍＡ、図６）にわたってかなりの出力電力を維持することができる。このことを、集積化された熱管理が装置の上昇温度を実質的に降下させることを可能にし、そのことが今度は自己加熱効果の有害な結果を軽減する（図７）という事実にまで、及ばせることができる。

図１～４において想定されるように、好ましくは、レーザ装置１０６～１０９は、他の電子コンポーネントと共通のバック・エンド・オブ・ザ・ラインを可能にするような方法で、ＩＩＩ－Ｖ族ウエハ・コンポーネント２中に埋め込まれ、そのような追加のコンポーネントは、同じウエハ・コンポーネント２中に集積化される必要がある。すなわち、メタル・プラグ、相互配線およびビア１１３、１１３ａ、１１４、１１４ａ、１１５、１１５ａ、１１６、１１６ａ（図３）を、電子装置（図示せず）のために必要なビアおよびメタル・プラグと共に、さまざまな上層（図示せず）からレーザ素子１０７～１０９まで下方に加工することができる。図１～２の装置の場合、同様な配置が考慮され、基本的に同じ方法で追加の電子コンポーネント（図示せず）を集積化（レーザ装置１０７～１０９と並行して）し、電気的に接触させる場合がある。

図１に例示されるように、電子－光学装置１１は、特に、端面発光ＬＣＩレーザ源１０６～１０９を含む場合がある。ＩＩＩ－Ｖ族 ＬＣＩレーザ源は、実際、その小さなしきい値電流およびフットプリント並びにそれをＣＭＯＳチップのバック・エンド・オブ・ザ・ラインにおいて埋め込み、他のＣＭＯＳ集積回路との上部ウエハ・コンポーネント１中の共集積化を可能にする可能性のおかげで、特に魅力的である。ＬＣＩレーザのより薄いスタック高さに起因して、そのような装置は、その縦方向電流注入対応装置より小さなノードでの集積化を可能にする。

しかし、ＬＣＩレーザによって発生される熱を放散させるために、そのような小さな寸法での集積化は、効率的な熱管理を必要とし、それは、図１の例において埋め込まれている熱スプレッダ１０４のおかげで実現される。スプレッダは、ＩＩＩ－Ｖ族スタック１０８の横方向フットプリントをかなり上回る横方向フットプリントを有し、それによって、スタック１０８だけでなく横方向構造体１１０、１１１ならびにシード層１０６ａ、１０６ｂ、およびより少ない程度にコンタクト構造体１１０～１１１ｂによって放散される熱も捕捉する。

図１の例において、シード層１０６ｂは、多重量子井戸（ＭＱＷ）スタック１０８を成長させるために最初に用いられたシード層の残りの部分である。シード層１０６は、最初の堆積（例えばＭＯＣＶＤ）のキャップ層であり、ボンディング後は上下逆となり、コンタクト層１０７、１０９のためのシード層として作用することができる。層１０６は、さらに、中にスタック１０８が横方向に埋め込まれる横方向構造体１１０、１１１を成長させるために用いることができる。シード層１０６、１０６ｂは、ＩｎＰまたはいずれか他のＩＩＩ－Ｖ族化合物材料で作られる場合がある。横方向構造体１０７、１０９は、コンタクト層であり、基本的にスタック１０８の主平面に平行に、すなわち（ｘ、ｙ）面内に延在する。

図１の例において、コンタクト層１０７、１０９は、ｐ－およびｎ－ドーピングされたＩｎＰを含むと想定される。典型的には、追加のＩＩＩ－Ｖ族層がＭＱＷスタック１０８の上下に存在し、典型的には、ＩｎＡｌＧａＡｓを含む分離閉じ込めヘテロ構造体（ＳＣＨ）１０６ａを含む。従って、スタック１０８の活性領域は、ＳＣＨ層１０６ａの間である場合がある。２つのウエハ・コンポーネント１、２の間の界面にボンディング層１０５が延在する。実際には、後で図８を参照して考察するように、ボンディング層１０５は、２つの別々に堆積された層からの結果として生じる場合がある。完全さを期すと、上部コンポーネント１０７～１１１は、例えば酸化物層１１２でクラッドされ、クラッド層は、層１０１、１０３とまったく同じようにＳｉＯ_２またはＡｌ_２Ｏ_３を含む場合がある。

図１において、スタック１０８中の横方向電流注入のために、垂直メタル・ビア１１０ａ、１１１ａおよびトップ・メタル・パッド１１０、１１１（相互接続配線としても作用することができる）と一緒になったメタル・コンタクト１１０ｂ、１１１ｂによって形成されるオーム・コンタクト（メタル－半導体コンタクト）の対称な組が提供される。オーム・コンタクトは、ｐ－ドーピングされた層１０７およびｎ－ドーピングされた層１０９と接触するｐ‐およびｎ－型コンタクト１１０、１１１をそれぞれ含む。この例においてオーム・コンタクトは、中央垂直面に対して対称的に配置された組を形成する。

図２または３に示されるような実施形態において、電子－光学装置１２、１３は、端面発光縦方向電流注入（ＶＣＩ）レーザ装置１０７～１０９を含む。電流注入は、今度は縦方向であるから、コンタクト層１０７、１０９（例えば再びＩｎＰで作られる）は、今度はスタック１０８に平行に延在する。コンタクト層１０９は、より大きなフットプリントを有し、それによって、中心から外れたオーム・コンタクト１１３ｂ、１１６ｂよって接触されるが、内部コンタクト１１４ｂ、１１５ｂは、上層コンタクト１０７と電気連通する。オーム・コンタクトは、再び、垂直メタル・ビア１１３ａ、１１４ａ、１１５ａ、１１６ａおよび上部メタル・パッド１１３、１１４、１１５、１１６（相互接続配線としても作用することができる）と一緒になった下部メタル・コンタクト１１３ｂ、１１４ｂ、１１５ｂ、１１６ｂによって形成される。縦方向対横方向電流注入（および特にｉ－ＩｎＰ層の欠如）に起因する差異を別にすれば、図２、３の装置１２、１３は、他の点で図１の装置１１と同様である。図３は、さらに、前に考察した埋め込みＳｉコンポーネント１０２を含む。

図２～３には示されていないが、縦方向電流注入レーザ装置の層スタック１０８は、例えばＩｎＡｌＡｓを含み、スタック１０８の主平面に平行に延在し、それによって、後者をｐ－ドーピングされた層から分離する電子ブロック層（またはＥＢＬ）をさらに含む倍がある。ここで、電子－光学装置１１～１４に含まれるさまざまなコンポーネント１００～１０４、１０８のための好ましい材料および所望の物理的性質が考察される。

始めに、クラッド層１０１、１０３、１１２は、典型的には、前に記述したのと同じ材料、例えばＳｉＯ_２、サファイヤ（すなわち結晶Ａｌ_２Ｏ_３）または非晶質Ａｌ_２Ｏ_３を含む。さらに、もっとも典型的には、クラッド層１０１、１０３、１１２は、ＳｉＯ_２を含む。

次に、ＩＩＩ－Ｖ族スタック１０８は、Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＡｓ（０≦ｘ≦１、０≦ｙ≦１－ｘ）を含む場合がある。すなわち、従って、ＩｎＡｓ、ＡｌＡｓ、ＩｎＧａＡｓ（例えば量子ドット・レーザのために）およびＩｎＡｌＧａＡｓを含む材料の範囲を考慮することができる。特に、ＧａＡｓ基板を用いるときＩｎＡｓ量子ドットを考慮することができる。変化形において、ＩＩＩ－Ｖ族スタック１０８は、ＩｎＧａＡｓＰまたはＩｎＧａＡｓＮを含む場合がある。一般に、ＩＩＩ－Ｖ族スタック１０８は、他のＩＩＩ－Ｖ族材料、例えばＩｎＰ、またはＧａＡｓの間に挟まれた多重量子井戸（ＭＱＷ）部分を含む場合があり、他のＩＩＩ－Ｖ族材料は、好ましくは、コアＩＩＩ－Ｖ族スタック化層の成長を開始させるために必要とされるように、酸化を防ぐためにＭＱＷ部分と格子整合している。ＩＩＩ－Ｖ族スタック１０８は、それ自体として公知である、量子井戸の間に挟まれた量子ドットを含む場合がある。

そのような層スタック１０８は、例えば分子線エピタキシＭＢＥによるかまたはメタル－有機物化学的気相堆積法ＭＯＣＶＤによって比較的成長させやすい。半導体材料は、必要な場合、例えばバンドギャップを調整するために、好ましくは歪みを用いてドーピングすることができる。

対象となる波長に対して、ＩＩＩ－Ｖ族スタックの有効屈折率は、典型的には、３．３～３．４であるが、シリコンの屈折率は、約３．５である。従って、スプレッダ材料は、適切な光閉じ込めおよび結合（必要な場合）を確実にするために、典型的には、もっと低い、例えば３．１より低い必要がある。好ましくは、熱スプレッダ１０４、１０４ａおよび１０４ｂのそれぞれの屈折率は、２００ｎｍより大きな波長に対して、例えば２．５より小さく、それによって、一方ではスプレッダ１０４と、他方ではスタック１０８およびシリコン導波路１０２の活性光学材料との間の有効屈折率の十分な差を確実にする。

そのような要件ならびに熱伝導率および電気抵抗率に関する他の同等に重要な要件を満たすために、熱スプレッダ１０４、１０４ａ、１０４ｂのための適当な材料は、特に、ダイヤモンド、窒化ホウ素（ＢＮ）または窒化アルミニウムの場合がある。

窒化ホウ素は、典型的に１．８から２．１の間である屈折率を有する。その熱伝導率は、典型的には、２０～７４０Ｗ／ｍ・Ｋの範囲内である（その正確な構造および厚さに依存する）一方で、その電気抵抗率は、典型的には、１０^６～１０^１１Ω・ｍの範囲内にある。ダイヤモンドは、２．４の屈折率ならびに非常に大きな熱伝導率（９００～２３２０Ｗ／ｍ・Ｋ）および非常に大きな電気抵抗率（１０^１１～１０^１８Ω・ｍ）を有する。

しかし、ＳｉＯ_２（熱伝導率は、典型的には、１～１２Ｗ／ｍ・Ｋの範囲内にある）より大きな熱伝導率（典型的には６０～２８５Ｗ／ｍ・Ｋ）、１．９～２．２の屈折率（ＳｉＯ_２の１．５に対して）、およびより大きな電気抵抗率（ＳｉＯ_２の１０^８Ω・ｍに対して１０^５～１０^１２Ω・ｍ）を有する窒化アルミニウム（ＡｌＮ）を用いることが好ましい。キャビティ中に堆積された状態のＡｌＮは、典型的には、六方晶ウルツ鉱型結晶構造を有するが、立方晶の場合があり、または非晶質の場合さえある。窒化アルミニウムＡｌＮは、ワイド・バンドギャップ（６．２ｅＶ）ＩＩＩ－Ｖ族化合物である。ＡｌＮの薄（ウルツ鉱型）膜は、十分に高い熱伝導率（例えば１８０Ｗ／ｍ・Ｋ）、高い電気抵抗率（例えばρ＝１０^９～１０^１１Ω・ｍ）を有する。さらに、ＡｌＮの電気抵抗率値は、ドーピングに依存してわずかに変化する場合がある。本状況において、好ましくは、少なくとも１０^４Ω・ｍ（より好ましくは少なくとも１０^６Ω・ｍ）の比抵抗を有するスプレッダが求められる。すべての場合に、スプレッダの最小電気抵抗率および最小熱伝導率は、基礎クラッド材料（例えばＳｉＯ_２またはＡｌ_２Ｏ_３）のものよりかなり大きい必要がある。

別の側面によれば、本発明は、たとえば図５に示されるＳｉフォトニクス・チップ１４として具体化することができる。チップ１４は、たとえば前に図１～４を参照して記載した、電子－光学装置１１～１４をその中に集積化して有する。図５に例示されるように、典型的には、同じチップ１４上に追加のコンポーネントが共集積化される場合がある。なお、その場合、熱スプレッダ１０４ａ、１０４ｂは、図５において想定されるように、いくつかのコンポーネント１３、２０から熱を排出することができるように装置中に配置される場合がある。それを目的として、スプレッダは、異なるサイズを有し、基準電子－光学コンポーネント１３に対して異なってオフセットされ、それによって、スプレッダの一つ１０４ｂは、チップ１４の別のコンポーネント２０とも隣り合う場合がある。

一般に、チップ１４は、ＣＭＯＳコンポーネント、ＢｉＣＭＯＳ、Ｓｉフォトニクス・コンポーネント等を共集積化する場合がある。本装置１１－１４は、ＣＭＯＳフロント・エンド・オブ・ザ・ライン（ＦＥＯＬ）またはバイポーラＣＭＯＳ ＦＥＯＬを含む場合があるフォトニック回路装置の一部を形成することがある。例えば、フォトニック回路装置は、上部のエレクトロニクスおよびフォトニクスを有する受動フォトニクスを有するウエハおよび埋め込み酸化物層を含む場合がある。

図５の簡単な例において、チップ１４は、電子－光学コンポーネント１３（図３のものと類似）に加えて、電子－光学装置１３と集積化された集積回路（ＩＣ）２０を含む。両方の装置１３、２０は、特に、Ｓｉ ＣＭＯＳ集積回路として集積化することができる。

ＩＣ２０は、電子－光学装置１３とモノリス的に集積化されているとみなされる場合がある。しかし、文献にいて、用語「モノリス的に集積化されたレーザ」は、多くの場合、シリコン上のヘテロエピタキシを含む。本明細書の実施形態において考慮されるボンディング・プロセスによって集積化されたレーザは、大部分が不均質に集積化されたと称される。さらに、ボンディング・プロセスの他に、製造プロセスの残りのステップは、典型的には、モノリス集積化と同様である。よって、実施形態は、ＣＭＯＳ製造プロセス中にＩＩＩ－Ｖ族レーザを集積化するプラットフォームが得られることを可能にする。

実施形態において、このＩＣ２０は、図５において想定されるように、他の場合には装置１３を支持する同じＳｉ基板１００の上に電子－光学装置１３とともに集積化される。すなわち、装置１３、２０のそれぞれを支持するために同じ基板１００が用いられる。しかし、変化形において、ボンディングは、これらの装置１０、２０の上で、例えば平坦化の後に実行され、これによって、別々の基板を利用したウエハ・ボンディングが可能になる場合がある。

実施形態において、光電子装置１４は、ＢｉＣＭＯＳ装置であり、ＩＣ２０は、図５におけるようにヘテロ構造バイポーラ・トランジスタ、またはＨＢＴを含む。ＨＢＴは、直ぐ上で注記したように、装置１０のために用いたと同じＳｉ基板１００の上に支持される場合がある。しかし、より一般的には、ＨＢＴ２０は、単なるＣＭＯＳ ＩＣまたはバイポーラＩＣとして共集積化される場合がある。

図５の実施例において、スタック１０８は、クラッド媒質１１２中に横方向に埋め込まれるが、他の場合にはスプレッダ１０４ａ、１０４ｂを含むクラッド媒質１０１～１０３中に他のコンポーネント１０１、２０２～２０８が横方向に埋め込まれる。ＨＢＴ２０は、選択的Ｓｉエピタキシ層２０２および、さらに、Ｓｉコレクタ２０４、シリコン－ゲルマニウム・ベース２０６（Ｓｉ_ｘＧｅ_１－ｘ、０≦ｘ≦１）およびＳｉエミッタ２０８を含む。もちろん、分りやすくするために、ＨＢＴ２０のすべてのコンポーネントは示されていない。特に、ＨＢＴ２０のコンタクトが示されていない。

次に、図８を参照して、前に図１～５を参照して記載された電子－光学装置１１～１４の製造方法に関する本発明の別の側面が記載される。そのような製造方法の多くの側面は、装置１１～１４の記載において既に非明示的に取り扱われた。よって、本製造方法は、以下に簡単にしか要約しない。

２つの構造化ウエハ・コンポーネント１、２が実現される必要がある。本方法は、これらのコンポーネントのそれぞれの完全な製造をどちらも含む。変化形において、これらのコンポーネントは、既に部分的に製造されたウエハ１、２に依拠する。すべての場合に
－ 最初に、第１のウエハ・コンポーネント１が提供される（例えばＳＯＩウエハとして）かまたは製造される場合がある（図８、ステップＳ１０～Ｓ１２）。このウエハ１は、Ｓｉ基板１００とＳｉ基板１００の上のクラッド層１０１、１０３とを含む。必要な場合、ＳＯＩウエハ１の埋め込み酸化物１０１上に第２の酸化物層１０３が堆積され（Ｓ１２）、それによって、二重クラッド層１０１、１０３を形成する場合があり、
－ ＩＩＩ－Ｖ族スタック１０８を含む第２のコンポーネント２が必要である（ステップＳ２１以降）。

ステップＳ１３において第１のウエハ１のクラッド層１０１、１０３中に１つ以上のキャビティ１０４ｃが創出される。キャビティは、標準的なエッチング技法を用いてエッチングすることができる。例えば、キャビティは、標準プラズマエッチング技法を用いて二酸化シリコン１０１、１０３をＳｉ基板１００まで下方にエッチングすることによって形成することができる。変化形において、キャビティは、層１０１、１０３を通って部分的にしかエッチングされない。

次に、キャビティは、材料で満たされて熱スプレッダ１０４を形成する（Ｓ１４、例えばスパッタリング技法によるかまたは化学的気相堆積技法を用いることによる）。前に説明したように、熱スプレッダのために用いられる材料は、熱伝導率、電気抵抗率および屈折率に関する特有の要件を満たす。

最後に、２つのコンポーネント１、２は、ウエハ・ボンディングされる（Ｓ２０～Ｓ２１）。さらに、ウエハ２上に最初に提供されたＩＩＩ－Ｖ族スタックは、さらに構造化されて（Ｓ２２，Ｓ２３）熱スプレッダ１０４と対面して配置され、熱スプレッダ１０４と熱連通する構造化スタック１０８を得る。

第１のウエハ・コンポーネント１は、典型的には、ＩＩＩ－Ｖ族ウエハ２とのボンディング（Ｓ２０、Ｓ２１）の前に、化学機械研磨（ＣＭＰ）によって平坦化される。好ましくは、ボンディング層１０５ａを堆積させる前のステップＳ１５においてもＣＭＰが行われる。高いボンディング強度を得るためにＩＩＩ－Ｖ族ウエハ上に追加のキャッピング層１０５ｂ（例えばＡｌ_２Ｏ_３）が堆積される場合がある（ステップＳ２０）。両側に各ボンディング層１０５ａ、１０５ｂを堆積させた（Ｓ１５、Ｓ２０）後、およびボンディング（Ｓ２１）の前にＣＭＰがさらに実行される場合がある。第２のウエハ２は、最初に基板１０６ｃ（例えばＩｎＰ）の上に提供され、エッチ・ストップ層１０６Ｓによって被覆される場合がある。それでも、層１０６ｃ、１０６ｅは、最初にウェット・エッチングによってＩｎＰ基板が除去され、続いて同じくウェット・エッチングによってエッチ・ストップ層が除去されるステップ（Ｓ２２）において除去することができる。

上記で分るように、本装置の製造には、それでも半導体産業において個々に共通に用いられるさまざまなプロセスが含まれてよい。

実施形態において、図３におけるようにさらに光結合を可能にしたい場合がある。その場合、有利には、Ｓｉ基板１００、Ｓｉ基板１００の上の埋め込み酸化物層１０１および第１の酸化物層１０１の上の上部Ｓｉ層１０２ｉを含むＳＯＩウエハ１を用いることができる（Ｓ１０）。従って、ＳＯＩウエハ１の上部Ｓｉ層は、所望の光結合のために必要とされるＳｉコンポーネント１０２を得るために構造化することができる（Ｓ１１）。あるいは、上部Ｓｉ層は、単に除去することができよう。次に、第２の酸化物層１０３が堆積され（Ｓ１２）、それによって、その中に埋め込まれたＳｉコンポーネント１０２を有するクラッド層１０１、１０３を形成する。このＳｉコンポーネント１０２（例えば導波路コア）は、スタック１０８の下の中央に配置されることが必要になる場合があり、少なくとも２個のキャビティ１０４ｃが創出され、間にあるクラッド層１０１、１０３の残りの部分によって分離され、Ｓｉコンポーネント１０２が前記残りの部分の中に埋め込まれた後に、エッチングされた２個のキャビティ１０４ｃを満たしてそれぞれの熱スプレッダ１０４を形成する場合がある。

上記実施形態は、簡潔に記載された。それらは、簡潔にするために添付の図面に必ずしも示されていないコンポーネントまたは構造体を含む場合がある。例えば、電極およびコンタクトは、簡潔にするために系統的に描かれていない。別の例として、本電子－光学装置のいくつかは、分布Ｂｒａｇｇ反射器レーザとして構成される場合がある。その目的で、光導波路コアは、導波路コアの入力部分および出力部分の一方またはそれぞれの中に配置された１つ以上、例えば２つのブラッグ反射器を含むように構造化される場合がある。変化形において、本電子－光学装置は、導波路コアの中央部分の中に、すなわちテーパの間に配置された１つ以上の分布帰還型反射器を含むように構造化された光導波路コアのおかげで、分布帰還型レーザとして構成される場合がある。

本明細書に記載される方法のいくつかは、集積回路チップの製造において用いることができる。得られる集積回路チップは、製造業者によって生ウエハの形で（すなわち、パッケージ化されていない複数のチップを有する単一ウエハとして）、裸のダイとして、またはパッケージ化された形で流通させることができる。後者の場合、チップは、シングル・チップ・パッケージ（マザーボードまたは他の高レベルのキャリアに取り付けられたリード線を有するプラスチック・キャリアなどの）またはマルチチップ・パッケージ（表面相互接続または埋め込み相互接続のどちらかまたは両方を有するセラミック・キャリアなど）の中に取り付けられる。いずれにしても、チップは、次に、（ａ）中間製品、たとえばマザーボード、または（ｂ）最終製品のどちらかの一部として他のチップ、個別回路素子もしくは他の信号処理装置またはその両方とともに集積化することができる。最終製品は、低価格帯用途から先端コンピュータ製品の範囲の集積回路チップを含むいずれの製品であってもよい。

本発明は、限られた数の実施形態、変化形および添付の図面を参照して記載されているが、さまざまな変更が行われる場合があり、本発明の範囲から逸脱することなく均等物が代りに用いられる場合があることが当業者によって理解されるだろう。特に、所定の実施形態、変化形中に挙げられているかまたは図面に示されている構成要素（装置面または方法面）は、本発明の範囲から逸脱することなく別の実施形態、変化形または図面における別の構成要素と組み合わされるかまたは置き換えられる場合がある。よって、上記実施形態または変化形のいずれかに関して記載された構成要素のさまざまな組み合わせは、添付の請求項の範囲内にとどまるとみなされる場合がある。さらに、特定の状況または材料を本発明の教示に、その範囲から逸脱することなく適応させるために、多数の軽度の改変形が行われる場合がある。

従って、本発明は、開示された特定の実施形態に限定されず、本発明は、添付の請求項の範囲内に属するすべての実施形態を含むものとする。さらに、上記で明示的に言及したもの以外の多数の他の変化形が想定される。例えば、スタック１０８、コンタクト層１０７、１０９、クラッド材料１０１、１０３、１１２または熱スプレッダ１０４、１０４ａ、１０４ｂに関して明示的に挙げたもの以外の他の材料を想定することができる。

Claims (23)

1. シリコン基板と、前記シリコン基板の上のクラッド層であって、前記クラッド層は、その中に形成されたキャビティであって、前記クラッド層の熱伝導率より大きな熱伝導率を有する電気絶縁性熱スプレッダで満たされたキャビティを含むクラッド層と、を含む第１のウエハ・コンポーネントと、
   所定の放射の光増幅のために設計されたＩＩＩ－Ｖ族半導体利得材料のスタックを含む第２のウエハ・コンポーネントであって、前記第２のウエハ・コンポーネントは、前記第１のウエハ・コンポーネントにボンディングされ、それによって、前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、前記熱スプレッダと熱連通する第２のウエハ・コンポーネントと
   を含み、前記熱スプレッダは、前記所定の放射に対して、
   前記シリコン基板の屈折率、および
   前記ＩＩＩ－Ｖ族半導体利得材料のスタックの平均屈折率
   のそれぞれより低い屈折率を有する
   電子－光学装置。
2. 前記クラッド層中の前記キャビティは、前記シリコン基板に達するまで延在し、それによって、前記熱スプレッダは、前記シリコン基板と接触する、請求項１に記載の電子－光学装置。
3. 前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、前記熱スプレッダと向かい合い、かつ少なくとも部分的に重なるように構造化される、請求項１または２に記載の電子－光学装置。
4. 前記熱スプレッダは、前記クラッド層の熱伝導率より少なくとも１０倍大きい熱伝導率を有する、請求項１から３のいずれか一項に記載の電子－光学装置。
5. 前記第１のウエハ・コンポーネントは、シリコン・オン・インシュレータ・ウエハであり、前記クラッド層は、
   前記シリコン・オン・インシュレータ・ウエハの埋め込み酸化物に対応する、第１の酸化物層と、
   前記第１の酸化物層の上の第２の酸化物層と、
   を含み、
   前記キャビティは、前記第２の酸化物層を通り、少なくとも部分的に前記第１の酸化物層を通って延在する、請求項１から４のいずれか一項に記載の電子－光学装置。
6. 前記電子－光学装置は、前記キャビティを含む前記クラッド層中に形成された２個以上のキャビティの組を含み、前記組の前記キャビティは、前記熱スプレッダを含むそれぞれの電気絶縁性熱スプレッダで満たされ、前記熱スプレッダのそれぞれは、前記クラッド層の熱伝導率より大きな熱伝導率を有し、前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、前記熱スプレッダと熱連通するように配置された、請求項５に記載の電子－光学装置。
7. 前記熱スプレッダは、前記クラッド層の残りの部分によって分離された２個のスプレッダを含み、前記残りの部分は、前記ＩＩＩ－Ｖ族半導体利得材料のスタックと対向して配置され、前記電子－光学装置は、前記クラッド層の前記残りの部分中に埋め込まれたシリコン・コンポーネントをさらに含み、前記コンポーネントは、前記シリコン・オン・インシュレータ・ウエハの元の上部シリコン層から構造化された、請求項６に記載の電子－光学装置。
8. 前記コンポーネントは、前記ＩＩＩ－Ｖ族半導体利得材料のスタックと対向して配置されたシリコン導波路である、請求項７に記載の電子－光学装置。
9. 前記熱スプレッダは、ＣＭＯＳ適合性材料である、請求項１から８のいずれか一項に記載の電子－光学装置。
10. 前記電子－光学装置は、端面発光レーザ装置を含み、後者は、前記ＩＩＩ－Ｖ族半導体利得材料のスタックを含む、請求項１から９のいずれか一項に記載の電子－光学装置。
11. 前記レーザ装置は、前記第２のウエハ・コンポーネント中に、前記第２のウエハ・コンポーネント中に集積化される他の電子コンポーネントと共通のバック・エンド・オブ・ザ・ラインを可能にするように埋め込まれる、請求項１０に記載の電子－光学装置。
12. 前記レーザ装置は、端面発光、横方向電流注入レーザ装置である、請求項１０または１１に記載の電子－光学装置。
13. 前記レーザ装置は、端面発光、縦方向電流注入レーザ装置である、請求項１０または１１に記載の電子－光学装置。
14. 前記熱スプレッダは、２００ｎｍより大きな波長に対して、２．５より小さい屈折率を有する、請求項１から１３のいずれか一項に記載の電子－光学装置。
15. 前記熱スプレッダは、以下の材料
    ダイヤモンド、
    窒化ホウ素、および
    窒化アルミニウム
    の１種以上を含む、請求項１から１４のいずれか一項に記載の電子－光学装置。
16. 前記熱スプレッダは、窒化アルミニウムを含む、請求項１５に記載の電子－光学装置。
17. 前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、
    Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＡｓ、ここで０≦ｘ≦１および０≦ｙ≦１－ｘ、
    ＩｎＧａＡｓＰ、および
    ＩｎＧａＡｓＮ
    の１種を含む、請求項１から１６のいずれか一項に記載の電子－光学装置。
18. シリコン・フォトニクス・チップであって、その中に集積化された電子－光学装置を含み、前記電子－光学装置は、
    シリコン基板と、前記シリコン基板の上のクラッド層であって、前記クラッド層は、その中に形成されたキャビティであって、前記クラッド層の熱伝導率より大きな熱伝導率を有する電気絶縁性熱スプレッダで満たされたキャビティを含むクラッド層、とを含む第１のウエハ・コンポーネントと、
    所定の放射の光増幅のために設計されたＩＩＩ－Ｖ族半導体利得材料のスタックを含む第２のウエハ・コンポーネントであって、前記第２のウエハ・コンポーネントは、前記第１のウエハ・コンポーネントにボンディングされ、それによって、前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、前記熱スプレッダと熱連通する第２のウエハ・コンポーネントと
    を含み、前記熱スプレッダは、前記所定の放射に対して、
    前記シリコン基板の屈折率、および
    前記ＩＩＩ－Ｖ族半導体利得材料のスタックの平均屈折率
    のそれぞれより低い屈折率を有する、
    シリコン・フォトニクス・チップ。
19. 電子－光学装置の製造方法であって、
    前記電子－光学装置の２つのコンポーネントを提供するステップであって、
    前記コンポーネントのうちの第１のものは、シリコン基板と前記シリコン基板の上のクラッド層とを含み、
    前記コンポーネントのうちの第２のものは、所定の放射の光増幅のために設計されたＩＩＩ－Ｖ族半導体利得材料のスタックを含む
    ステップと、
    前記クラッド層中にキャビティを創出するステップと、
    前記キャビティを電気絶縁性材料で満たして熱スプレッダを形成するステップであって、前記熱スプレッダは、
    前記クラッド層の熱伝導率より大きな熱伝導率と、
    前記所定の放射に対して、
    前記シリコン基板の屈折率、および
    ＩＩＩ－Ｖ族半導体利得材料の前記スタックの平均屈折率
    のそれぞれより低い屈折率と
    を有するステップと、
    前記２つのコンポーネントをウエハ・ボンディングし、ＩＩＩ－Ｖ族半導体利得材料の前記スタックを、前記形成された熱スプレッダと向かい合いかつ少なくとも部分的に重なり合い、前記熱スプレッダと熱連通する構造化されたスタックを得るように構造化するステップと
    を含む製造方法。
20. 前記キャビティは、
    前記クラッド層を前記シリコン基板に達するまで下方にエッチングすることによって創出され、
    次に、前記熱スプレッダを形成する材料で満たされ、それによって、後者は、前記シリコン基板と接触する
    請求項１９に記載の製造方法。
21. 提供される前記第１のコンポーネントは、シリコン・オン・インシュレータ・ウエハであり、前記方法は、前記キャビティを創出するステップの前に、
    前記シリコン・オン・インシュレータ・ウエハの埋め込み酸化物に対応する第１の酸化物層の上に第２の酸化物層を堆積させ、それによって、前記クラッド層を形成するステップ
    をさらに含み、
    前記キャビティは、次に、前記キャビティが少なくとも部分的に前記第１の酸化物層中に達するように前記第２の酸化物層を通してエッチングされる、
    請求項１９または２０に記載の製造方法。
22. 前記方法は、前記クラッド層中に前記キャビティを含む２個以上のキャビティの組を創出するステップを含み、前記満たすステップは、創出された前記キャビティを前記クラッド層の熱伝導率より大きな熱伝導率を有する電気絶縁性材料で満たして、２個以上の熱スプレッダをそれぞれ形成することを含み、後者は、前記熱スプレッダを含み、前記ＩＩＩ－Ｖ族半導体利得材料のスタックは、結果として得られる構造化スタックが前記熱スプレッダと対向して配置され、前記熱スプレッダと熱連通するように構造化される、請求項１９から２１のいずれか一項に記載の製造方法。
23. 前記コンポーネントのうちの前記第１のものを提供するステップは、
    シリコン基板と、前記シリコン基板の上の第１の酸化物層と、前記第１の酸化物層の上の上部シリコン層とを含むシリコン・オン・インシュレータ・ウエハを提供することと、
    前記シリコン・オン・インシュレータ・ウエハの上部シリコン層を構造化してシリコン・コンポーネントを得ることと、
    提供された前記ウエハの第１の酸化物層の上に第２の酸化物層を堆積させ、それによって、前記クラッド層を形成することであって、後者は、前記第１の酸化物層と、前記シリコン・コンポーネントがその中に埋め込まれた前記第２の酸化物層と、を含むことと
    を含み、
    創出するステップは、
    間にある前記クラッド層の残りの部分によって分離された２個のキャビティをエッチングすることを含み、前記シリコン・コンポーネントは、エッチングされた前記２個のキャビティを満たして前記それぞれの熱スプレッダを形成する前に、前記残りの部分中に埋め込まれる、
    請求項１９から２２のいずれか一項に記載の製造方法。

Images