JP7062694B2 - 磁気シールドをともなう共振クロック回路 - Google Patents
磁気シールドをともなう共振クロック回路 Download PDFInfo
- Publication number
- JP7062694B2 JP7062694B2 JP2019564891A JP2019564891A JP7062694B2 JP 7062694 B2 JP7062694 B2 JP 7062694B2 JP 2019564891 A JP2019564891 A JP 2019564891A JP 2019564891 A JP2019564891 A JP 2019564891A JP 7062694 B2 JP7062694 B2 JP 7062694B2
- Authority
- JP
- Japan
- Prior art keywords
- clock circuit
- circuit element
- resonant
- resonant clock
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
- H03B1/04—Reducing undesired oscillations, e.g. harmonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
- H03B2201/0266—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements the means comprising a transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Electronic Switches (AREA)
Description
ネットリスト380を、ネットリスト380がデバイスに関する設計仕様およびパラメータに応じて1回または複数回再合成される反復プロセスを使用して合成することができる。本明細書において説明した他の設計構造タイプと同様に、ネットリスト380を、機械可読データ・ストレージ媒体に記録することができる、またはプログラマブル・ゲート・アレイにプログラミングすることができる。媒体を、磁気ディスク・ドライブもしくは光ディスク・ドライブ、プログラマブル・ゲート・アレイ、コンパクト・フラッシュ、または他のフラッシュ・メモリなどの不揮発性ストレージ媒体とすることができる。加えて、または代わりに、媒体は、システム・メモリもしくはキャッシュ・メモリ、バッファ・スペース、または電気的もしくは光学的伝導性デバイス、およびデータ・パケットを、インターネットまたは他のネットワークに適した手段を介して送信しそして中間的に記憶することができる材料であってもよい。
Claims (25)
- 半導体デバイス内で共振クロック回路の共振クロック回路素子の一部分とインダクタとの間に磁性層を配置することであって、前記共振クロック回路のクロック信号が、前記共振クロック回路素子の寄生容量または真性容量あるいは寄生容量および真性容量の効果を減少させるために前記磁性層により利用される、前記配置すること
を含む、方法。 - 前記共振クロック回路素子が、前記インダクタを備える、請求項1に記載の方法。
- 前記インダクタが、前記半導体デバイスの前工程層内に形成される、請求項2に記載の方法。
- 磁性材料が、前記インダクタが形成される前記前工程層の上方の前記半導体デバイスの後工程層内に配置される、請求項3に記載の方法。
- 前記共振クロック回路素子が、キャパシタを備える、請求項1に記載の方法。
- 磁性材料が上方に配置される前記共振クロック回路の前記一部分が、前記共振クロック回路の最上層を含む、請求項1に記載の方法。
- 磁性材料が、前記共振クロック回路素子の上方に配置される、請求項1に記載の方法。
- 磁性材料が、前記共振クロック回路素子の下に配置される、請求項1に記載の方法。
- 磁性材料が、前記共振クロック回路素子上に配置される、請求項1に記載の方法。
- 磁性材料が、前記半導体デバイスの後工程層内に配置される、請求項1に記載の方法。
- 磁性材料が、他のインダクタを含む、請求項1に記載の方法。
- 前記他のインダクタの真性容量が、ストレージのために使用される、請求項11に記載の方法。
- 前記共振クロック回路素子が、他の共振クロック回路素子に近接し、磁性材料が、前記共振クロック回路素子を前記他の共振クロック回路素子に接続している導電性材料の少なくとも一部分の上方に配置される、請求項1に記載の方法。
- 前記共振クロック回路素子は、前記他の共振クロック回路素子が同調される周波数よりも少なくとも1桁大きい周波数に同調される、請求項13に記載の方法。
- 前記共振クロック回路が、前記共振クロック回路素子に結合されたバッファの集合を備え、磁性材料が、前記バッファの集合を前記共振クロック回路素子に接続している導電性材料の少なくとも一部分の上方に配置される、請求項1に記載の方法。
- 前記共振クロック回路素子が、導電性材料により他の共振クロック回路素子に電気的に接続され、磁性材料が、前記共振クロック回路素子および前記他の共振クロック回路素子の寄生容量を減少させるために前記導電性材料の上方に配置される、請求項1に記載の方法。
- 前記共振クロック回路素子が、導電性材料により他の共振クロック回路素子に電気的に接続され、磁性材料が、前記共振クロック回路を動作させるのに前記共振クロック回路素子および前記他の共振クロック回路素子の寄生容量を使用するために前記導電性材料の上方に配置される、請求項1に記載の方法。
- 前記共振クロック回路素子が、インダクタ-キャパシタ対を備える、請求項1に記載の方法。
- 前記共振クロック回路が、多数の共振モードを有する、請求項1に記載の方法。
- 共振クロック回路素子を有する共振クロック回路と、
インダクタと、
前記共振クロック回路の一部分と前記インダクタとの間に配置された磁性材料から形成される磁性層と
を備え、
前記共振クロック回路のクロック信号が、前記共振クロック回路素子の寄生容量または真性容量あるいは寄生容量および真性容量の効果を減少させるために前記磁性層により利用される、
半導体デバイス。 - 磁性材料が、他のインダクタを含む、請求項20に記載の半導体デバイス。
- 前記共振クロック回路素子が、他の共振クロック回路素子に近接し、磁性材料が、前記共振クロック回路素子を前記他の共振クロック回路素子に接続している導電性材料の少なくとも一部分の上方に配置される、請求項20に記載の半導体デバイス。
- 前記共振クロック回路が、前記共振クロック回路素子に結合されたバッファの集合を備え、磁性材料が、前記バッファの集合を前記共振クロック回路素子に接続している導電性材料の少なくとも一部分の上方に配置される、請求項20に記載の半導体デバイス。
- 前記共振クロック回路素子が、導電性材料により他の共振クロック回路素子に電気的に接続され、磁性材料が、前記共振クロック回路素子および前記他の共振クロック回路素子の寄生容量を減少させるために前記導電性材料の上方に配置される、請求項20に記載の半導体デバイス。
- 前記共振クロック回路素子が、導電性材料により他の共振クロック回路素子に電気的に接続され、磁性材料が、前記共振クロック回路を動作させるのに前記共振クロック回路素子および前記他の共振クロック回路素子の寄生容量を使用するために前記導電性材料の上方に配置される、請求項20に記載の半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/612,532 US10998854B2 (en) | 2017-06-02 | 2017-06-02 | Resonant clock circuit with magnetic shield |
US15/612,532 | 2017-06-02 | ||
PCT/IB2018/053874 WO2018220569A1 (en) | 2017-06-02 | 2018-05-31 | Resonant clock circuit with magnetic shield |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020523776A JP2020523776A (ja) | 2020-08-06 |
JP7062694B2 true JP7062694B2 (ja) | 2022-05-06 |
Family
ID=64454486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019564891A Active JP7062694B2 (ja) | 2017-06-02 | 2018-05-31 | 磁気シールドをともなう共振クロック回路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10998854B2 (ja) |
JP (1) | JP7062694B2 (ja) |
CN (1) | CN110679086B (ja) |
DE (1) | DE112018001833B4 (ja) |
GB (1) | GB2577210B (ja) |
WO (1) | WO2018220569A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998854B2 (en) * | 2017-06-02 | 2021-05-04 | International Business Machines Corporation | Resonant clock circuit with magnetic shield |
US11205620B2 (en) * | 2018-09-18 | 2021-12-21 | International Business Machines Corporation | Method and apparatus for supplying power to VLSI silicon chips |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051543A (ja) | 2001-08-03 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2003197441A (ja) | 2001-12-06 | 2003-07-11 | Samsung Electronics Co Ltd | 高q値を有するインダクタ素子 |
JP2008294084A (ja) | 2007-05-22 | 2008-12-04 | Toshiba Corp | 平面磁気素子およびそれを用いた電子機器 |
JP2010278418A (ja) | 2009-04-30 | 2010-12-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012161039A (ja) | 2011-02-02 | 2012-08-23 | Renesas Electronics Corp | クロックバッファ回路及びこれを用いたクロック分配回路 |
JP2014522561A (ja) | 2012-05-29 | 2014-09-04 | 富士電機株式会社 | アイソレータおよびアイソレータの製造方法 |
US20150234422A1 (en) | 2013-02-05 | 2015-08-20 | International Business Machines Corporation | Tunable Sector Buffer for Wide Bandwidth Resonant Global Clock Distribution |
WO2016048749A1 (en) | 2014-09-27 | 2016-03-31 | Qualcomm Incorporated | Configurable last level clock driver for improved energy efficiency of a resonant clock |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7876188B2 (en) * | 2006-11-06 | 2011-01-25 | Tang System | Green technologies: the killer application of EMI-free on-chip inductor |
US5990776A (en) * | 1994-12-08 | 1999-11-23 | Jitaru; Ionel | Low noise full integrated multilayers magnetic for power converters |
US5831331A (en) * | 1996-11-22 | 1998-11-03 | Philips Electronics North America Corporation | Self-shielding inductor for multi-layer semiconductor integrated circuits |
US7259625B2 (en) | 2005-04-05 | 2007-08-21 | International Business Machines Corporation | High Q monolithic inductors for use in differential circuits |
JP2006303776A (ja) * | 2005-04-19 | 2006-11-02 | Matsushita Electric Ind Co Ltd | インダクタユニットおよびこれを用いた発振器 |
US7323948B2 (en) * | 2005-08-23 | 2008-01-29 | International Business Machines Corporation | Vertical LC tank device |
JPWO2009041304A1 (ja) * | 2007-09-28 | 2011-01-27 | 日本電気株式会社 | 発振回路 |
US7811919B2 (en) * | 2008-06-26 | 2010-10-12 | International Business Machines Corporation | Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor |
US7906831B2 (en) * | 2008-09-23 | 2011-03-15 | Infineon Technologies Ag | Semiconductor device with capacitor arrangement electrically coupled to inductor coil |
US8197335B2 (en) | 2008-11-14 | 2012-06-12 | Igt | Gaming system, gaming device, and method for enabling a current bet to be placed on a future play of a wagering game |
US8729975B2 (en) * | 2011-08-23 | 2014-05-20 | International Business Machines Corporation | Implementing differential resonant clock with DC blocking capacitor |
US8779824B2 (en) | 2012-12-17 | 2014-07-15 | Qualcomm Incorporated | Clock distribution using MTJ sensing |
US8887118B2 (en) | 2013-02-22 | 2014-11-11 | International Business Machines Corporation | Setting switch size and transition pattern in a resonant clock distribution system |
US20150302976A1 (en) | 2014-04-17 | 2015-10-22 | Qualcomm Incorporated | Effective magnetic shield for on-chip inductive structures |
US9484312B2 (en) * | 2015-01-20 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit |
US20170033429A1 (en) * | 2015-07-31 | 2017-02-02 | Qualcomm Incorporated | Tunable cavity resonator |
CN105472873A (zh) | 2015-12-28 | 2016-04-06 | 联想(北京)有限公司 | 一种谐振组件及电子设备 |
US10998854B2 (en) * | 2017-06-02 | 2021-05-04 | International Business Machines Corporation | Resonant clock circuit with magnetic shield |
-
2017
- 2017-06-02 US US15/612,532 patent/US10998854B2/en active Active
- 2017-12-14 US US15/842,751 patent/US10797642B2/en active Active
-
2018
- 2018-05-31 WO PCT/IB2018/053874 patent/WO2018220569A1/en active Application Filing
- 2018-05-31 CN CN201880035598.4A patent/CN110679086B/zh active Active
- 2018-05-31 JP JP2019564891A patent/JP7062694B2/ja active Active
- 2018-05-31 GB GB1917541.3A patent/GB2577210B/en active Active
- 2018-05-31 DE DE112018001833.4T patent/DE112018001833B4/de active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051543A (ja) | 2001-08-03 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2003197441A (ja) | 2001-12-06 | 2003-07-11 | Samsung Electronics Co Ltd | 高q値を有するインダクタ素子 |
JP2008294084A (ja) | 2007-05-22 | 2008-12-04 | Toshiba Corp | 平面磁気素子およびそれを用いた電子機器 |
JP2010278418A (ja) | 2009-04-30 | 2010-12-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012161039A (ja) | 2011-02-02 | 2012-08-23 | Renesas Electronics Corp | クロックバッファ回路及びこれを用いたクロック分配回路 |
JP2014522561A (ja) | 2012-05-29 | 2014-09-04 | 富士電機株式会社 | アイソレータおよびアイソレータの製造方法 |
US20150234422A1 (en) | 2013-02-05 | 2015-08-20 | International Business Machines Corporation | Tunable Sector Buffer for Wide Bandwidth Resonant Global Clock Distribution |
WO2016048749A1 (en) | 2014-09-27 | 2016-03-31 | Qualcomm Incorporated | Configurable last level clock driver for improved energy efficiency of a resonant clock |
Also Published As
Publication number | Publication date |
---|---|
CN110679086A (zh) | 2020-01-10 |
US10998854B2 (en) | 2021-05-04 |
US20180351506A1 (en) | 2018-12-06 |
JP2020523776A (ja) | 2020-08-06 |
GB201917541D0 (en) | 2020-01-15 |
US20180351507A1 (en) | 2018-12-06 |
GB2577210B (en) | 2022-05-11 |
US10797642B2 (en) | 2020-10-06 |
DE112018001833B4 (de) | 2022-06-30 |
WO2018220569A1 (en) | 2018-12-06 |
DE112018001833T5 (de) | 2019-12-19 |
GB2577210A (en) | 2020-03-18 |
CN110679086B (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bobba et al. | CELONCEL: Effective design technique for 3-D monolithic integration targeting high performance integrated circuits | |
US7920020B2 (en) | System and method for auto-power gating synthesis for active leakage reduction | |
JP6037570B2 (ja) | 複数の電圧閾値を有するデバイスのための二重のポリラインパターニングを用いたスタンダードセルのアーキテクチャ | |
WO2014137736A1 (en) | Flip-flop in a monolithic three-dimensional integrated circuit (3dic) and related method | |
US20130032885A1 (en) | Area efficient gridded polysilicon layouts | |
JP7062694B2 (ja) | 磁気シールドをともなう共振クロック回路 | |
US8086989B2 (en) | Structure for glitchless clock multiplexer optimized for synchronous and asynchronous clocks | |
JP2015534671A (ja) | 共振クロッキングモードと通常のクロッキングモードとの間の遷移 | |
US8791726B2 (en) | Controlled resonant power transfer | |
EP2586128B1 (en) | Rescaling | |
JP7083558B2 (ja) | 動的内部電源ノードへの供給電圧の提供 | |
Sarhan et al. | 3DCoB: A new design approach for Monolithic 3D Integrated Circuits | |
US10778146B2 (en) | Integrated circuit voltage-controlled oscillator with late-stage fabrication tuning | |
JP2008059225A (ja) | 半導体回路を構成するセルまたはマクロに放熱コンポーネントを配置しうる放熱形成領域を設定する方法、半導体回路を構成するセルまたはマクロに対する放熱コンポーネント配置方法、放熱形成領域設定プログラム、および、放熱コンポーネント配置プログラム | |
Chou et al. | Ping-pong mesh: A new resonant clock design for surge current and area overhead reduction | |
JP2007219859A (ja) | 半導体集積回路の設計方法 | |
Zhou et al. | Design for manufacturability of a VDSM standard cell library |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7062694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |