JP7047797B2 - Terrace processing method and terrace processing equipment for bonded wafers - Google Patents

Terrace processing method and terrace processing equipment for bonded wafers Download PDF

Info

Publication number
JP7047797B2
JP7047797B2 JP2019032054A JP2019032054A JP7047797B2 JP 7047797 B2 JP7047797 B2 JP 7047797B2 JP 2019032054 A JP2019032054 A JP 2019032054A JP 2019032054 A JP2019032054 A JP 2019032054A JP 7047797 B2 JP7047797 B2 JP 7047797B2
Authority
JP
Japan
Prior art keywords
terrace
wafer
terrace processing
thickness
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019032054A
Other languages
Japanese (ja)
Other versions
JP2020131410A (en
Inventor
靖之 森川
克成 岸川
浩二 吉丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019032054A priority Critical patent/JP7047797B2/en
Publication of JP2020131410A publication Critical patent/JP2020131410A/en
Application granted granted Critical
Publication of JP7047797B2 publication Critical patent/JP7047797B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、貼り合わせウェーハのテラス加工方法及びテラス加工装置に関する。 The present invention relates to a terrace processing method and a terrace processing apparatus for bonded wafers.

半導体ウェーハとして、単結晶シリコンからなるシリコンウェーハおよびＧａＡｓ等の化合物半導体からなるバルクのウェーハ（以下、「バルクウェーハ」と呼ぶ場合がある。）が知られている。また、バルクウェーハを支持基板用ウェーハとし、その表面に絶縁膜を設け、該絶縁膜を介して支持基板用ウェーハを活性層用ウェーハと貼り合わせた貼り合わせウェーハが知られている。貼り合わせウェーハの活性層用ウェーハを、更に薄膜化することにより活性層を形成し、該活性層を半導体デバイス形成領域して用いることが一般的である。なお、活性層用ウェーハは、バルクウェーハと同種のウェーハが用いられることもあれば、異種のウェーハが用いられることもある。 As semiconductor wafers, silicon wafers made of single crystal silicon and bulk wafers made of compound semiconductors such as GaAs (hereinafter, may be referred to as "bulk wafers") are known. Further, there is known a bonded wafer in which a bulk wafer is used as a support substrate wafer, an insulating film is provided on the surface thereof, and the support substrate wafer is bonded to the active layer wafer via the insulating film. It is common to form an active layer by further thinning the active layer wafer of the bonded wafer, and use the active layer as a semiconductor device forming region. As the active layer wafer, a wafer of the same type as the bulk wafer may be used, or a different type of wafer may be used.

特に近年、高集積ＣＭＯＳ素子や高耐圧素子、さらにはイメージセンサ分野において、ＳＯＩ（Silicon on Insulator）構造を有するＳＯＩウェーハが注目されている。このＳＯＩウェーハは、支持基板用ウェーハ上に、酸化シリコン（ＳｉＯ2）等の絶縁膜、およびデバイス活性層として使用される単結晶シリコン層などの半導体層が順次形成された構造を有する。バルクのシリコン基板では素子と基板との間に発生し得る寄生容量が比較的大きいものの、ＳＯＩウェーハは寄生容量を大幅に低減できるため、デバイスの高速化、高耐圧化、低消費電力化等の点で有利である。 Particularly in recent years, in the field of highly integrated CMOS elements, high withstand voltage elements, and image sensors, SOI wafers having an SOI (Silicon on Insulator) structure have been attracting attention. This SOI wafer has a structure in which an insulating film such as silicon oxide (SiO 2 ) and a semiconductor layer such as a single crystal silicon layer used as a device active layer are sequentially formed on a wafer for a support substrate. Although the parasitic capacitance that can occur between the element and the substrate is relatively large in a bulk silicon substrate, the SOI wafer can significantly reduce the parasitic capacitance, which leads to higher speed, higher withstand voltage, lower power consumption, etc. of the device. It is advantageous in that.

さて、ＳＯＩウェーハなどの貼り合わせウェーハには、チッピング防止などの種々の目的により、活性層の外周側に「テラス」と呼ばれる領域が形成されることが一般的である。また、テラスが設けられた部分は、貼り合わせウェーハに半導体デバイスを作製するデバイス形成プロセスにおいて、ウェーハハンドリングに用いられることもある。 By the way, in a laminated wafer such as an SOI wafer, a region called a "terrace" is generally formed on the outer peripheral side of the active layer for various purposes such as prevention of chipping. Further, the portion provided with the terrace may be used for wafer handling in a device forming process for manufacturing a semiconductor device on a bonded wafer.

一例として、貼り合わせウェーハ１００のテラスＴを図１に示す。貼り合わせウェーハ１００は、支持基板用ウェーハ１０上に、酸化シリコン（ＳｉＯ2）等の絶縁膜３０、及び活性層２１を有する。活性層２１は、絶縁膜３０を介して支持基板用ウェーハ１０と活性層用ウェーハと貼り合わせ、次いで活性層用ウェーハを研削研磨して薄化することにより得られる。活性層２１の外周側にはテラスＴが形成されている。 As an example, the terrace T of the laminated wafer 100 is shown in FIG. The bonded wafer 100 has an insulating film 30 such as silicon oxide (SiO 2 ) and an active layer 21 on the support substrate wafer 10. The active layer 21 is obtained by bonding the support substrate wafer 10 and the active layer wafer via the insulating film 30, and then grinding and polishing the active layer wafer to make it thinner. A terrace T is formed on the outer peripheral side of the active layer 21.

ＳＯＩウェーハなどの貼り合わせウェーハにテラスＴを形成するための一般的な手法を図２の模式図を用いて説明する。図２に示すように、活性層用ウェーハ２０と、研削砥石２１０を備える面取りホイール２００をそれぞれ互いに逆方向に回転させつつ、貼り合わせウェーハ１００を押し上げながら活性層用ウェーハ２０の周縁部と回転接触させ、活性層用ウェーハ２０の周縁部を削り取り、テラス平坦部２０Ｂ及びテラス斜面部２０Ｃを含むテラス加工部２０Ａを形成する。なお、面取りホイール２００を高速回転させる一方、貼り合わせ状態の活性層用ウェーハ２０を低速回転させることが通常である。なお、絶縁膜３０上にウェーハ未除去部分２０Ｄを残した状態でテラス加工を完了する。そして、テラス平坦部２０Ｂより下方かつ絶縁膜３０上の未除去部分２０Ｄは、後工程であるエッチングにより最終的に除去され、テラスＴとなる（図１参照）。以下、本明細書において、エッチングにより最終的なテラスを得る前の加工に相当する、テラス加工部２０Ａを得るまでのウェーハ周縁部の加工のことを「テラス加工」と言う。 A general method for forming a terrace T on a laminated wafer such as an SOI wafer will be described with reference to the schematic diagram of FIG. As shown in FIG. 2, the active layer wafer 20 and the chamfer wheel 200 provided with the grinding wheel 210 are rotated in opposite directions to each other, and the bonded wafer 100 is pushed up to make rotational contact with the peripheral edge of the active layer wafer 20. The peripheral portion of the active layer wafer 20 is scraped off to form a terrace processing portion 20A including a terrace flat portion 20B and a terrace slope portion 20C. It is normal to rotate the chamfered wheel 200 at high speed while rotating the laminated active layer wafer 20 at low speed. The terrace processing is completed with the wafer unremoved portion 20D left on the insulating film 30. Then, the unremoved portion 20D below the terrace flat portion 20B and on the insulating film 30 is finally removed by etching in a subsequent step to become the terrace T (see FIG. 1). Hereinafter, in the present specification, the processing of the wafer peripheral portion until the terrace processing portion 20A is obtained, which corresponds to the processing before obtaining the final terrace by etching, is referred to as “terrace processing”.

こうした貼り合わせウェーハのテラス加工に用いるためのテラス加工装置が例えば特許文献１に開示されている。特許文献１に記載のテラス加工装置は、研削ユニットのスピンドルに嵌合して固定された振動フランジと、該振動フランジに内蔵されＺ方向に超音波振動する圧電素子と、外周の下面に研削砥石が設けられ、該振動フランジに嵌合された面取りホイールと、を備え、この研削砥石に前記圧電素子による超音波振動を与えながらＺ方向に切り込むことで、被加工部材にテラス加工部を形成する。なお、このテラス加工装置のウェーハ送りユニットはＸ軸及びＹ軸方向のそれぞれに水平移動可能であり、かつ、Ｚ軸方向に垂直移動可能であり、さらに、ウェーハ送りユニットのスピンドル回りに被加工部材を回転させる。また、このテラス加工装置の研削ユニットもＺ軸方向に垂直移動可能であり、かつ、スピンドル回りに面取りホイールを回転させる。なお、研削ユニットをＺ軸方向に垂直移動させず、面取りホイールを回転のみさせるテラス面取り装置も知られる。 For example, Patent Document 1 discloses a terrace processing apparatus for use in terrace processing of such bonded wafers. The terrace processing apparatus described in Patent Document 1 includes a vibrating flange fitted and fixed to the spindle of a grinding unit, a piezoelectric element built in the vibrating flange that vibrates ultrasonically in the Z direction, and a grinding wheel on the lower surface of the outer periphery. A chamfering wheel fitted to the vibrating flange is provided, and a terraced portion is formed on the member to be machined by cutting in the Z direction while applying ultrasonic vibration by the piezoelectric element to the grinding wheel. .. The wafer feed unit of this terrace processing device can move horizontally in each of the X-axis and Y-axis directions, and can move vertically in the Z-axis direction, and further, a member to be machined around the spindle of the wafer feed unit. To rotate. Further, the grinding unit of this terrace processing device can also be translated vertically in the Z-axis direction, and the chamfer wheel is rotated around the spindle. A terrace chamfering device that does not move the grinding unit vertically in the Z-axis direction but only rotates the chamfering wheel is also known.

特開２０１７－１７０５４１号公報Japanese Unexamined Patent Publication No. 2017-170541

ところで従来技術のテラス加工方法では、テラス平坦部２０Ｂにおける周方向厚み分布に厚みばらつきが生じていた。貼り合わせウェーハを載置するステージのステージ面の平坦度、並びに、テラス加工時の研削水の温度、加工熱及び面取りホイールの使用時間などの種々の要因により、こうした厚みばらつきを生じるものと考えられる。前述のとおり、テラス平坦部２０Ｂより下方の未除去部分２０Ｄをさらにエッチング除去することで貼り合わせウェーハにテラスを最終的に形成する。テラス平坦部２０Ｂに周方向厚み分布に厚みばらつきが生じていると、テラス加工時の取り代が過大であった一部領域ではエッチングが過剰となり（「オーバーエッチング」とも称される。）、部分的なエッチングむらが生じる原因となっていた。エッチングむらのある貼り合わせウェーハは不良品扱いとなるため、エッチングむらが生じないよう、その根本原因であるテラス平坦部２０Ｂの周方向厚みばらつきを低減する手法が求められる。 By the way, in the terrace processing method of the prior art, there is a thickness variation in the thickness distribution in the circumferential direction in the terrace flat portion 20B. It is considered that such thickness variation occurs due to various factors such as the flatness of the stage surface of the stage on which the laminated wafer is placed, the temperature of the grinding water during terrace processing, the processing heat, and the usage time of the chamfered wheel. .. As described above, the terrace is finally formed on the bonded wafer by further etching and removing the unremoved portion 20D below the terrace flat portion 20B. If the thickness distribution in the circumferential direction of the flat terrace portion 20B varies, etching becomes excessive in a part of the region where the allowance during terrace processing is excessive (also referred to as “over-etching”), and the portion. It was the cause of uneven etching. Since a laminated wafer having etching unevenness is treated as a defective product, a method for reducing the circumferential thickness variation of the terrace flat portion 20B, which is the root cause of the etching unevenness, is required.

そこで本発明は、上記課題に鑑み、テラス平坦部の周方向厚みばらつきを低減できる貼り合わせウェーハのテラス加工方法を提供することを目的とする。さらに本発明は、この貼り合わせウェーハのテラス加工方法に用いるテラス加工装置を提供することを目的とする。 Therefore, in view of the above problems, it is an object of the present invention to provide a method for processing a terrace of a laminated wafer, which can reduce variations in the thickness of a flat terrace portion in the circumferential direction. Further, an object of the present invention is to provide a terrace processing apparatus used in the terrace processing method of the laminated wafer.

本発明者らは、上記諸課題を解決するために鋭意検討した。前述のとおり、テラス平坦部に周方向厚みばらつきが発生する要因は種々考えられるものの、本発明者らは周方向厚みばらつきには外的要因に伴う一定の傾向が見られることに着目した。そこで、所定条件により実際にテラス加工した貼り合わせウェーハのテラス平坦部における周方向厚みばらつきを測定し、当該測定結果に基づき次回以降のテラス加工条件にフィードバックして、貼り合わせウェーハを昇降させながらテラス加工を行うことを本発明者らは想起した。そして、こうしたテラス加工条件のフィードバック制御により上記課題を解決できることを知見し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。 The present inventors have diligently studied to solve the above-mentioned problems. As described above, although there are various possible causes for the variation in the thickness in the circumferential direction in the flat portion of the terrace, the present inventors have focused on the fact that the variation in the thickness in the circumferential direction has a certain tendency due to an external factor. Therefore, the variation in the thickness in the circumferential direction of the terrace flat portion of the laminated wafer actually terraced under predetermined conditions is measured, and based on the measurement result, it is fed back to the terrace processing conditions from the next time onward, and the terrace is raised and lowered while the laminated wafer is raised and lowered. The present inventors recalled that the processing was performed. Then, they have found that the above problems can be solved by feedback control of such terrace processing conditions, and have completed the present invention. That is, the gist structure of the present invention is as follows.

（１）支持基板用ウェーハ及び活性層用ウェーハが絶縁膜を介して貼り合わせられてなる貼り合わせウェーハの周縁部を、研削砥石を備える面取りホイールを用いてテラス加工し、該テラス加工を行うためのテラス加工条件を制御しつつ、該テラス加工を繰り返す貼り合わせウェーハのテラス加工方法であって、
すでにテラス加工された加工済み貼り合わせウェーハのテラス平坦部の周方向厚み分布を測定する第１工程と、
該第１工程により測定した前記周方向厚み分布における周方向厚みばらつきを補償する面内補正条件を前記テラス加工条件にフィードバックして補正後のテラス加工条件を調整する第２工程と、
前記補正後のテラス加工条件に基づき、テラス加工前の貼り合わせウェーハのテラス加工を行う第３工程と、
を含み、
前記第３工程において、前記補正後のテラス加工条件に従い前記テラス加工前の貼り合わせウェーハを回転させながらその厚み方向に追従昇降させて前記テラス加工を行うことを特徴とする貼り合わせウェーハのテラス加工方法。 (1) To terrace the peripheral edge of a bonded wafer in which a wafer for a support substrate and a wafer for an active layer are bonded via an insulating film by using a chamfering wheel equipped with a grinding wheel to perform the terrace processing. It is a method of terrace processing of a bonded wafer that repeats the terrace processing while controlling the terrace processing conditions of the above.
The first step of measuring the circumferential thickness distribution of the flat part of the terrace of the laminated laminated wafer that has already been terraced,
The second step of feeding back the in-plane correction condition for compensating the circumferential thickness variation in the circumferential thickness distribution measured by the first step to the terrace processing condition and adjusting the corrected terrace processing condition, and the second step.
Based on the corrected terrace processing conditions, the third step of terrace processing the bonded wafer before terrace processing and
Including
In the third step, the terrace processing of the bonded wafer is performed by rotating the bonded wafer before the terrace processing and moving it up and down in the thickness direction according to the terrace processing conditions after the correction. Method.

（２）前記第２工程において、前記周方向厚み分布における平均厚みと目標平均厚みとの差分の補償する厚み補正条件をさらにフィードバックして前記補正後のテラス加工条件を調整する、上記（１）に記載の貼り合わせウェーハのテラス加工方法。 (2) In the second step, the thickness correction condition for compensating for the difference between the average thickness and the target average thickness in the circumferential thickness distribution is further fed back to adjust the corrected terrace processing condition (1). The terrace processing method for laminated wafers described in.

（３）前記第２工程を１回行い、同一の前記補正後のテラス加工条件に基づき前記第３工程を繰り返し行う、上記（１）又は（２）に記載の貼り合わせウェーハのテラス加工方法。 (3) The method for terrace processing of a bonded wafer according to (1) or (2) above, wherein the second step is performed once and the third step is repeated based on the same corrected terrace processing conditions.

（４）前記支持基板用ウェーハ及び前記活性層用ウェーハはいずれもシリコンウェーハである、上記（１）～（４）のいずれかに記載の貼り合わせウェーハのテラス加工方法。 (4) The method for terrace processing of a bonded wafer according to any one of (1) to (4) above, wherein both the support substrate wafer and the active layer wafer are silicon wafers.

（５）上記（１）～（５）のいずれかに記載の貼り合わせウェーハのテラス加工方法に用いるテラス加工装置であって、
貼り合わせウェーハを載置するステージと、
前記ステージに載置される前記貼り合わせウェーハのテラス平坦部の周方向厚み分布を測定する厚み測定器と、
前記ステージを回転させながら前記ステージを昇降させる駆動部と、を備えることを特徴とする貼り合わせウェーハのテラス加工装置。 (5) A terrace processing apparatus used in the terrace processing method for bonded wafers according to any one of (1) to (5) above.
A stage on which the laminated wafer is placed and
A thickness measuring device for measuring the circumferential thickness distribution of the flat terrace portion of the laminated wafer mounted on the stage, and a thickness measuring device.
A terrace processing apparatus for bonded wafers, comprising a drive unit that raises and lowers the stage while rotating the stage.

本発明によれば、テラス平坦部の周方向厚みばらつきを低減できる貼り合わせウェーハのテラス加工方法を提供することができる。また、本発明によれば、この貼り合わせウェーハのテラス加工方法に用いるテラス加工装置を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a terrace processing method for laminated wafers capable of reducing variation in the thickness of a flat terrace portion in the circumferential direction. Further, according to the present invention, it is possible to provide a terrace processing apparatus used in the terrace processing method of the bonded wafer.

従来技術による貼り合わせウェーハの一例を示す模式断面図である。It is a schematic cross-sectional view which shows an example of the laminated wafer by the prior art. 従来技術による貼り合わせウェーハへのテラス加工を示す模式断面図である。It is a schematic cross-sectional view which shows the terrace processing to the laminated wafer by the prior art. 本発明の一実施形態によるテラス加工装置の正面図である。It is a front view of the terrace processing apparatus by one Embodiment of this invention. 本発明の一実施形態によるテラス加工装置の上面図である。It is a top view of the terrace processing apparatus by one Embodiment of this invention. 本発明の一実施形態におけるテラス加工方法のフローチャートである。It is a flowchart of the terrace processing method in one Embodiment of this invention. 本発明の一実施形態における貼り合わせウェーハのテラス平坦部の周方向厚み分布の測定位置の一例を説明する模式図である。It is a schematic diagram explaining an example of the measurement position of the thickness distribution in the circumferential direction of the terrace flat part of the laminated wafer in one Embodiment of this invention. 本発明の別の実施形態におけるテラス加工方法のフローチャートである。It is a flowchart of the terrace processing method in another embodiment of this invention. 実験例１における周方向厚みばらつきを示すグラフである。It is a graph which shows the thickness variation in the circumferential direction in Experimental Example 1. 実施例２におけるウェーハ間の周方向厚みばらつきを示すグラフである。It is a graph which shows the thickness variation in the circumferential direction between wafers in Example 2. FIG. 実施例２におけるウェーハ間の周方向平均厚みの推移を示すグラフである。It is a graph which shows the transition of the average thickness in the circumferential direction between wafers in Example 2. FIG. 従来例２におけるウェーハ間の周方向厚みばらつきを示すグラフである。It is a graph which shows the thickness variation in the circumferential direction between wafers in the prior art example 2. FIG. 従来例２におけるウェーハ間の周方向平均厚みの推移を示すグラフである。It is a graph which shows the transition of the average thickness in the circumferential direction between wafers in the prior art example 2. FIG.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、模式図における構成は実際の縦横比と異なり誇張して示す。まず、図３Ａ及び図３Ｂを参照して、本発明による貼り合わせウェーハのテラス加工方法に用いることのできるテラス加工装置５００を説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The configuration in the schematic diagram is exaggerated unlike the actual aspect ratio. First, with reference to FIGS. 3A and 3B, a terrace processing apparatus 500 that can be used in the terrace processing method for bonded wafers according to the present invention will be described.

（テラス加工装置）
テラス加工装置５００は、貼り合わせウェーハ１００を載置するステージ３１０と、ステージ３１０に載置される貼り合わせウェーハ１００の周縁部の周方向厚み分布を測定する厚み測定器５００Ｃと、ステージ３１０を回転させながらステージ３１０を昇降させる駆動部３２０と、を少なくとも備える。駆動部３２０によるステージ３１０の昇降動作については、本発明によるテラス加工方法の実施形態において詳述する。 (Terrace processing equipment)
The terrace processing apparatus 500 rotates the stage 310 on which the laminated wafer 100 is placed, the thickness measuring device 500C for measuring the circumferential thickness distribution of the peripheral edge of the bonded wafer 100 mounted on the stage 310, and the stage 310. It is provided with at least a drive unit 320 that raises and lowers the stage 310 while allowing the stage 310 to move up and down. The raising and lowering operation of the stage 310 by the drive unit 320 will be described in detail in the embodiment of the terrace processing method according to the present invention.

テラス加工装置５００のその他の構成は、一般的なテラス加工装置と同様のものを適用することができる。テラス加工装置５００はウェーハ送りユニット５００Ａ及び研削ユニット５００Ｂを備えることができる。ステージ３１０及び駆動部３２０をウェーハ送りユニット５００Ａに設けることができる。そして、ウェーハ送りユニット５００Ａは、ステージ３１０に載置される貼り合わせウェーハ１００を駆動部３２０によりＸ，Ｙ，Ｚ方向にスライド自在に支持することができ、また、Ｚ軸に平行なθA軸を回転軸として回転可能である。貼り合わせウェーハ１００のアライメント（位置合わせ）のためにＸ方向及びＹ方向へのスライドによる調整を行うことができ、また、その他の所望の目的に応じて当該スライドを行ってもよい。ステージ３１０としては真空吸着ステージなどを用いることができる。研削ユニット５００Ｂは駆動部２２０により面取りホイール２００をＺ軸方向にスライド自在に支持し、かつ、Ｚ軸に平行なθB軸を回転軸として回転可能である。面取りホイール２００は研削砥石２１０を備える。貼り合わせウェーハ１００のＸ方向，Ｙ方向及びＺ方向の位置をアライメントした後、貼り合わせウェーハ１００及び面取りホイール２００を各回転軸周りに互いに逆方向に回転させながら貼り合わせウェーハ１００を研削砥石２１０に接触させ、貼り合わせウェーハ１００をＺ軸方向に押し上げる。こうして、テラス加工装置５００により貼り合わせウェーハ１００の面取り加工を行うことができる。なお、研削ユニット５００Ｂは駆動部２２０により面取りホイール２００をＺ軸方向にスライド自在に支持し、かつ、研削砥石２１０をＺ軸方向に押し下げながら面取りホイール２００を回転させてもよい。また、貼り合わせウェーハ１００及び面取りホイール２００は同じ回転方向であってもよい。以下、テラス加工装置５００を参照しつつ、本発明の一実施形態による面取り加工方法を説明する。また、貼り合わせウェーハ１００の符号については、前述の図２も参照する。 Other configurations of the terrace processing device 500 can be the same as those of a general terrace processing device. The terrace processing device 500 can include a wafer feed unit 500A and a grinding unit 500B. The stage 310 and the drive unit 320 can be provided in the wafer feed unit 500A. The wafer feed unit 500A can slidably support the bonded wafer 100 mounted on the stage 310 in the X, Y, and Z directions by the drive unit 320, and the θ A axis parallel to the Z axis. Can be rotated around the axis of rotation. Adjustment by sliding in the X and Y directions can be performed for alignment (alignment) of the bonded wafer 100, and the slide may be performed according to other desired purposes. As the stage 310, a vacuum suction stage or the like can be used. The grinding unit 500B slidably supports the chamfer wheel 200 in the Z-axis direction by the drive unit 220, and can rotate around the θ B axis parallel to the Z axis as the rotation axis. The chamfer wheel 200 includes a grinding wheel 210. After aligning the positions of the bonded wafer 100 in the X, Y, and Z directions, the bonded wafer 100 and the chamfered wheel 200 are rotated in opposite directions around each rotation axis, and the bonded wafer 100 is attached to the grinding wheel 210. The bonded wafer 100 is brought into contact with each other and pushed up in the Z-axis direction. In this way, the terrace processing apparatus 500 can chamfer the bonded wafer 100. The grinding unit 500B may rotate the chamfer wheel 200 while slidably supporting the chamfer wheel 200 in the Z-axis direction by the drive unit 220 and pushing down the grinding wheel 210 in the Z-axis direction. Further, the bonded wafer 100 and the chamfered wheel 200 may have the same rotation direction. Hereinafter, the chamfering method according to the embodiment of the present invention will be described with reference to the terrace processing apparatus 500. Further, for the reference numeral of the bonded wafer 100, the above-mentioned FIG. 2 is also referred to.

（貼り合わせウェーハのテラス加工方法）
本発明の一実施形態による貼り合わせウェーハ１００のテラス加工方法は、支持基板用ウェーハ１０及び活性層用ウェーハ２０が絶縁膜３０を介して貼り合わせられてなる貼り合わせウェーハ１００の周縁部を、研削砥石２１０を備える面取りホイール２００を用いてテラス加工し、該テラス加工を行うためのテラス加工条件を制御しつつ、該テラス加工を繰り返す。そして、本発明によるテラス加工方法は、すでにテラス加工された加工済み貼り合わせウェーハ１００のテラス平坦部の周方向厚み分布を測定する第１工程と、該第１工程により測定した周方向厚み分布における周方向厚みばらつきを補償する面内補正条件を次回以降のテラス加工に適用するためのテラス加工条件にフィードバックして、補正後のテラス加工条件を調整する第２工程と、補正後のテラス加工条件に基づき、テラス加工前の貼り合わせウェーハ１００（次回以降の加工対象ウェーハ）のテラス加工を行う第３工程と、を含む。そして、第３工程において、先に測定した周方向厚みばらつきを補償するよう、補正後のテラス加工条件に従いテラス加工前の貼り合わせウェーハ１００（次回以降の加工対象ウェーハ）を回転させながら、その厚み方向（すなわちＺ軸方向）に追従昇降させてテラス加工を行う。 (Terrace processing method for bonded wafers)
In the terrace processing method of the bonded wafer 100 according to the embodiment of the present invention, the peripheral edge portion of the bonded wafer 100 in which the wafer 10 for the support substrate and the wafer 20 for the active layer are bonded via the insulating film 30 is ground. The chamfering wheel 200 provided with the grindstone 210 is used for terrace processing, and the terrace processing is repeated while controlling the terrace processing conditions for performing the terrace processing. The terrace processing method according to the present invention comprises the first step of measuring the circumferential thickness distribution of the terrace flat portion of the already terraced processed laminated wafer 100 and the circumferential thickness distribution measured by the first step. The second step of adjusting the corrected terrace processing conditions by feeding back the in-plane correction conditions that compensate for the circumferential thickness variation to the terrace processing conditions for applying to the terrace processing from the next time onward, and the corrected terrace processing conditions. Based on the above, the third step of terrace processing of the bonded wafer 100 (the wafer to be processed from the next time onward) before terrace processing is included. Then, in the third step, the thickness of the laminated wafer 100 before terrace processing (the wafer to be processed from the next time onward) is rotated according to the corrected terrace processing conditions so as to compensate for the previously measured circumferential thickness variation. Terrace processing is performed by moving up and down in the direction (that is, the Z-axis direction).

まず、図４のフローチャート及び図５の模式図を参照して、本発明に従うテラス加工方法の一実施形態を説明する。まず、１枚目の貼り合わせウェーハ１００のテラス加工を所定の加工条件に従い行い、テラス加工部２０Ａを形成する（Ｓ１０）。テラス加工部２０Ａは、テラス平坦部２０Ｂと、テラス傾斜部２０Ｃとにより構成される。なお、テラス傾斜部２０Ｃは研削砥石２１０の形状の転写により形成される。以下、この１枚目の貼り合わせウェーハ１００を説明の便宜上、「試験用ウェーハ」と称する。 First, an embodiment of the terrace processing method according to the present invention will be described with reference to the flowchart of FIG. 4 and the schematic diagram of FIG. First, the terrace processing of the first laminated wafer 100 is performed according to predetermined processing conditions to form the terrace processing portion 20A (S10). The terrace processing portion 20A is composed of a terrace flat portion 20B and a terrace inclined portion 20C. The terrace inclined portion 20C is formed by transferring the shape of the grinding wheel 210. Hereinafter, the first laminated wafer 100 will be referred to as a "test wafer" for convenience of explanation.

＜第１工程＞
次に、上記試験用ウェーハのテラス加工部２０Ａにおけるテラス平坦部２０Ｂの周方向厚み分布を測定する第１工程Ｓ２１を行う。テラス加工装置の厚み測定器５００Ｃを用いてこの測定を行うことができる。なお、貼り合わせウェーハ１００の厚みを測定する厚み測定器５００Ｃとしては、一般的な測定器を用いればよく、分光干渉法による非接触式厚み測定機、又はロードセル等の接触式厚み測定機などを例示することができる。 <First step>
Next, the first step S21 for measuring the circumferential thickness distribution of the terrace flat portion 20B in the terrace processing portion 20A of the test wafer is performed. This measurement can be performed using the thickness measuring device 500C of the terrace processing device. As the thickness measuring device 500C for measuring the thickness of the bonded wafer 100, a general measuring device may be used, and a non-contact type thickness measuring machine by spectroscopic interferometry, a contact type thickness measuring machine such as a load cell, or the like may be used. It can be exemplified.

テラス平坦部２０Ｂにおける測定位置は、貼り合わせウェーハ１００の周方向に沿う限りは任意に定めればよい。測定精度を考慮すると、テラス平坦部２０Ｂの最外周から内側に１～３ｍｍ程度以上内側の周方向位置を測定することが好ましく、研削砥石２１０の下面幅の半分程度の位置で測定することが好ましい。また、周方向厚み分布を測定する際の測定数は特に制限されないものの、周方向厚みばらつきの測定精度を考慮して４点（９０度）、８点（４５度）、１６点（２２．５度）などで等角度間隔に適宜設定することが好ましい。 The measurement position on the terrace flat portion 20B may be arbitrarily determined as long as it is along the circumferential direction of the laminated wafer 100. Considering the measurement accuracy, it is preferable to measure the position in the circumferential direction inside about 1 to 3 mm or more inward from the outermost circumference of the terrace flat portion 20B, and it is preferable to measure at a position about half the width of the lower surface of the grinding wheel 210. .. The number of measurements when measuring the thickness distribution in the circumferential direction is not particularly limited, but 4 points (90 degrees), 8 points (45 degrees), and 16 points (22.5) in consideration of the measurement accuracy of the thickness variation in the circumferential direction. It is preferable to appropriately set the intervals at equal angles, such as (degrees).

貼り合わせウェーハ１００を載置するステージ３１０のステージ面の平坦度、並びに、テラス加工時の研削水の温度、加工熱及び面取りホイールの使用時間などの種々の要因があるため、試験用ウェーハにおいて測定される周方向厚み分布を完全に均一にすることは困難である。試験用ウェーハの周方向厚み分布には平均厚みよりも数μｍ程度で厚い箇所と薄い箇所が不可避的に発生するため、周方向厚み分布にばらつきが生じる。 Measured on a test wafer due to various factors such as the flatness of the stage surface of the stage 310 on which the bonded wafer 100 is placed, the temperature of the grinding water during terrace processing, the processing heat, and the usage time of the chamfer wheel. It is difficult to make the circumferential thickness distribution completely uniform. In the circumferential thickness distribution of the test wafer, thick and thin parts are inevitably generated at about several μm from the average thickness, so that the peripheral thickness distribution varies.

なお、例えば分光干渉器によって貼り合わせウェーハ１００のテラス平坦部２０Ｂの厚みを測定する際には、支持基板用ウェーハ１０の厚みｈ2を含めてステージ３１０からの高さｈ1が測定されることになる。この場合、測定される高さｈ1と、既知の支持基板用ウェーハ１０の厚みｈ2との差分Δｈ（Δｈ＝ｈ1－ｈ2）からテラス平坦部２０Ｂの厚みを求めることができる。図５では、周方向の厚みばらつきを誇張して図示している。図５では、テラス平坦部２０Ｂの厚みが平均厚みΔｈaveよりも薄かった部分を図面右方に示し、平均厚みΔｈaveよりも厚かった部分を図面左方に示している。 When measuring the thickness of the terrace flat portion 20B of the laminated wafer 100 by, for example, a spectroscopic interferometer, the height h 1 from the stage 310 including the thickness h 2 of the support substrate wafer 10 is measured. become. In this case, the thickness of the terrace flat portion 20B can be obtained from the difference Δh (Δh = h 1 −h 2 ) between the measured height h 1 and the thickness h 2 of the known support substrate wafer 10. In FIG. 5, the thickness variation in the circumferential direction is exaggerated. In FIG. 5, the portion where the thickness of the terrace flat portion 20B is thinner than the average thickness Δhave is shown on the right side of the drawing, and the portion where the thickness of the terrace flat portion 20B is thicker than the average thickness Δhave is shown on the left side of the drawing.

＜第２工程＞
第１工程Ｓ２１に続く第２工程Ｓ２２では、第１工程Ｓ２１により測定した周方向厚み分布における周方向厚みばらつきを補償する面内補正条件をテラス加工条件にフィードバックして補正後のテラス加工条件を調整する。ここで、周方向厚み分布において平均厚みよりも厚い周方向位置は、当該位置ではテラス加工による取り代が平均取り代よりも少なかったことを意味する。逆に、当該周方向厚み分布において平均厚みよりも薄い周方向位置は、当該位置ではテラス加工による取り代が平均取り代よりも多かったことを意味する。ステージ３１０をＺ軸方向にスライドして、貼り合わせウェーハ１００全体をＺ軸方向に引き上げればテラス加工による取り代を増量でき、貼り合わせウェーハ１００全体をＺ軸方向に引き下げればテラス加工による取り代を減量できる。そこで、研削砥石２１０と貼り合わせウェーハ１００とが回転接触する際に、周方向位置の平均厚みとの差分を相殺するように貼り合わせウェーハ１００をＺ軸方向に昇降させる面内補正条件をテラス加工条件としてフィードバックする。 <Second step>
In the second step S22 following the first step S21, the in-plane correction condition for compensating for the circumferential thickness variation in the circumferential thickness distribution measured by the first step S21 is fed back to the terrace machining condition, and the corrected terrace machining condition is set. adjust. Here, a circumferential position thicker than the average thickness in the circumferential thickness distribution means that the removal allowance by terrace processing was smaller than the average removal allowance at that position. On the contrary, a circumferential position thinner than the average thickness in the circumferential thickness distribution means that the removal allowance by terrace processing was larger than the average removal allowance at the position. If the stage 310 is slid in the Z-axis direction and the entire bonded wafer 100 is pulled up in the Z-axis direction, the allowance for terrace processing can be increased, and if the entire bonded wafer 100 is pulled down in the Z-axis direction, the removal by terrace processing can be increased. You can reduce your bill. Therefore, when the grinding wheel 210 and the bonded wafer 100 make rotational contact, the in-plane correction condition for raising and lowering the bonded wafer 100 in the Z-axis direction is terraced so as to cancel the difference from the average thickness in the circumferential direction. Give feedback as a condition.

＜第３工程＞
第２工程Ｓ２２により補正後のテラス加工条件を調整した後、第３工程では、当該テラス加工条件に従い、試験用ウェーハで測定された周方向厚みばらつきを補償するよう、２枚目以降の貼り合わせウェーハ１００を回転させながらＺ軸方向に追従昇降させてテラス加工を行う。こうした周方向回転位置における昇降を追従させる動作を、テラス加工装置５００の駆動部３２０により制御すればよい。ＮＣ制御などによりこのような制御を実行することができる。 <Third step>
After adjusting the corrected terrace processing conditions in the second step S22, in the third step, the second and subsequent wafers are bonded together so as to compensate for the variation in the circumferential thickness measured on the test wafer according to the terrace processing conditions. While rotating the wafer 100, the wafer 100 is moved up and down in the Z-axis direction to perform terrace processing. The operation of following the ascent and descent at the circumferential rotation position may be controlled by the drive unit 320 of the terrace processing apparatus 500. Such control can be executed by NC control or the like.

なお、貼り合わせウェーハ１００をテラス加工する際には、貼り合わせウェーハ１００を複数周回転させながらテラス加工を行う。Ｚ軸方向での貼り合わせウェーハの追従昇降を貼り合わせウェーハ１００の回転に対応させて終始行ってもよいし、少なくとも最後の１周のみ行ってもよい。 When the laminated wafer 100 is terraced, the laminated wafer 100 is rotated a plurality of times to perform terrace processing. The follow-up elevating and lowering of the bonded wafer in the Z-axis direction may be performed from beginning to end in correspondence with the rotation of the bonded wafer 100, or at least one last round may be performed.

以上の第１工程～第３工程を伴いテラス加工された２枚目以降の貼り合わせウェーハ１００は、試験用ウェーハに見られた周方向厚み分布のばらつきが抑制されることとなる。 In the second and subsequent laminated wafers 100 that have been terraced by the above first step to the third step, the variation in the circumferential thickness distribution seen in the test wafer is suppressed.

図４のフローチャートに示す実施形態では２枚目の貼り合わせウェーハ１００のみならず、３枚目以降の貼り合わせウェーハ１００についても、２枚目のテラス加工条件と同条件でテラス加工を行う。前述のとおり周方向厚み分布に厚みばらつきが生じる要因は種々考えられるものの、テラス加工の際には貼り合わせウェーハ１００及び面取りホイール２００をともに回転させながら両者を接触させる。そのため、ウェーハ面内での周方向厚みばらつきの要因としてはステージ３１０の平坦度の影響が比較的強いと考えられる。そこで、第２工程Ｓ２２によるフィードバックを１回行い、同一の補正後のテラス加工条件に基づき第３工程Ｓ２３を繰り返し行うことにより、周方向厚み分布のばらつきの抑制効果を十分に得ることができる。この場合、テラス加工後の周方向厚み分布の測定を１度とすることができ、工程数の増加を抑制できる。 In the embodiment shown in the flowchart of FIG. 4, not only the second bonded wafer 100 but also the third and subsequent bonded wafers 100 are terraced under the same conditions as the second terraced wafer. As described above, although various factors that cause thickness variation in the circumferential thickness distribution can be considered, the laminated wafer 100 and the chamfering wheel 200 are brought into contact with each other while rotating together during the terrace processing. Therefore, it is considered that the flatness of the stage 310 has a relatively strong influence as a factor of the variation in the thickness in the circumferential direction in the wafer surface. Therefore, by performing the feedback by the second step S22 once and repeating the third step S23 based on the same corrected terrace processing conditions, the effect of suppressing the variation in the thickness distribution in the circumferential direction can be sufficiently obtained. In this case, the measurement of the thickness distribution in the circumferential direction after the terrace processing can be performed once, and the increase in the number of steps can be suppressed.

一方で、本発明によるテラス加工方法の別の実施形態として、図６のフローチャートに示すように、第１工程Ｓ２１から第３工程Ｓ２３までを繰り返し行ってもよい。例えば、２枚目の貼り合わせウェーハ１００を第３工程Ｓ２３に従いテラス加工した後に、第１工程Ｓ２１に従い当該２枚目の貼り合わせウェーハ１００の周方向厚み分布を測定して、第２工程に従い補正後のテラス加工条件を再度調整する。こうしたテラス加工条件の再調整を３枚目以降の貼り合わせウェーハ１００についても順次行っていく。このように、テラス加工条件へのフィードバックを順次繰り返すことも、本発明における好ましい態様の一つである。この場合、補正後のテラス加工条件を都度微調整できるため、テラス加工精度の向上を期待することができる。 On the other hand, as another embodiment of the terrace processing method according to the present invention, the first step S21 to the third step S23 may be repeated as shown in the flowchart of FIG. For example, after the second bonded wafer 100 is terraced according to the third step S23, the circumferential thickness distribution of the second bonded wafer 100 is measured according to the first step S21 and corrected according to the second step. Adjust the later terrace processing conditions again. Such readjustment of the terrace processing conditions will be sequentially performed for the third and subsequent laminated wafers 100. As described above, it is also one of the preferred embodiments of the present invention to sequentially repeat the feedback to the terrace processing conditions. In this case, since the terrace processing conditions after correction can be finely adjusted each time, improvement in terrace processing accuracy can be expected.

なお、図４及び図６に示すフローチャートでは、３枚目以降の貼り合わせウェーハ１００のテラス加工についても、所定枚数のテラス加工を終えるまで順次行う態様を示している。本発明は図４，図６のフローチャートの態様に制限させることはない。１枚目の試験用ウェーハ及び２枚目の貼り合わせウェーハのみのテラス加工を本発明のテラス加工方法に従ってテラス加工しても、上述した周方向厚み分布のばらつきの抑制効果を得ることが可能であることは当然に理解される。 The flowcharts shown in FIGS. 4 and 6 also show a mode in which the terrace processing of the third and subsequent laminated wafers 100 is sequentially performed until the terrace processing of a predetermined number of wafers is completed. The present invention is not limited to the aspects of the flowcharts of FIGS. 4 and 6. Even if the terrace processing of only the first test wafer and the second bonded wafer is terraced according to the terrace processing method of the present invention, the above-mentioned effect of suppressing the variation in the circumferential thickness distribution can be obtained. It is understandable that there is.

これまで、周方向厚み分布のばらつきを抑制するために、周方向厚みばらつきを補償する面内補正条件を次回以降のテラス加工条件にフィードバックする態様を説明してきた。ところで前述した周方向厚みばらつきを生じさせる要因のうち、テラス加工時の研削水の温度、加工熱及び面取りホイールの使用時間などの要因は、貼り合わせウェーハへのテラス加工を繰り返すにつれて経時的に変動する。そのため、貼り合わせウェーハ１００を加工した後のテラス平坦部の平均厚みも経時的に変動し、この平均厚みにばらつきが生じてしまう。そこで、本発明によるテラス加工方法による第２工程Ｓ２２において、周方向厚みばらつきを補償する面内補正条件に加えて、周方向厚み分布における平均厚みと目標平均厚みとの差分の補償する厚み補正条件をさらにフィードバックして補正後のテラス加工条件を調整することも好ましい。目標平均厚みが加工後の貼り合わせウェーハ１００の平均厚みよりも厚い場合は、その厚みの差を補償すべく次回のテラス加工時においてステージ３１０の高さを＋Ｚ軸方向に引き上げるよう、加工条件を補正すればよい。逆に、目標平均厚みが加工後の貼り合わせウェーハ１００の平均厚みよりも薄い場合は、次回のテラス加工時においてステージ３１０の高さを引き下げるよう加工条件を補正すればよい。 So far, in order to suppress the variation in the thickness distribution in the circumferential direction, the mode of feeding back the in-plane correction condition for compensating the variation in the circumferential thickness to the terrace processing conditions from the next time onward has been described. By the way, among the factors that cause the above-mentioned variation in the thickness in the circumferential direction, factors such as the temperature of the grinding water during terrace processing, the processing heat, and the usage time of the chamfered wheel fluctuate with time as the terrace processing on the bonded wafer is repeated. do. Therefore, the average thickness of the flat portion of the terrace after processing the laminated wafer 100 also fluctuates with time, and the average thickness varies. Therefore, in the second step S22 by the terrace processing method according to the present invention, in addition to the in-plane correction condition for compensating for the circumferential thickness variation, the thickness correction condition for compensating for the difference between the average thickness and the target average thickness in the circumferential thickness distribution. It is also preferable to further feed back and adjust the corrected terrace processing conditions. If the target average thickness is thicker than the average thickness of the bonded wafer 100 after processing, the processing conditions are set so that the height of the stage 310 is raised in the + Z axis direction at the next terrace processing in order to compensate for the difference in thickness. You can correct it. On the contrary, when the target average thickness is thinner than the average thickness of the laminated wafer 100 after processing, the processing conditions may be corrected so as to lower the height of the stage 310 at the next terrace processing.

図４のフローチャートを参照する実施形態のように、最初の１枚目の試験用ウェーハにおけるテラス平坦部の平均厚みと目標平均厚みとの差にのみ基づき厚み補正条件を適用してもよい。テラス加工後の平均厚みがウェーハ間でばらつく原因として、加工熱の変動が収束するまでの時間の影響が大きいと考えられるためである。しかしながら、フィードバックによる補正精度を高めるため、図６のフローチャートを参照する実施形態のようにテラス加工を行う度に厚み補正条件の再調整を行うことも好ましい。また、本発明方法においては、周方向厚みばらつきを補正する条件を１回のみの調整としつつ、平均厚みの補正をテラス加工する度に毎回行ってもよいし、逆に、周方向厚みばらつきを補正する条件を毎回調整しつつ、平均厚みの補正は１回のみの調整としても構わない。 As in the embodiment with reference to the flowchart of FIG. 4, the thickness correction condition may be applied only based on the difference between the average thickness of the terrace flat portion and the target average thickness in the first test wafer. This is because it is considered that the reason why the average thickness after terrace processing varies between wafers is that the time until the fluctuation of processing heat converges is large. However, in order to improve the correction accuracy by feedback, it is also preferable to readjust the thickness correction condition every time the terrace processing is performed as in the embodiment referring to the flowchart of FIG. Further, in the method of the present invention, the condition for correcting the peripheral thickness variation may be adjusted only once, and the average thickness may be corrected every time the terrace processing is performed, or conversely, the circumferential thickness variation may be adjusted. The average thickness may be corrected only once while the correction conditions are adjusted each time.

これまで１枚目の貼り合わせウェーハ１００をテラス加工し、その次の２枚目の貼り合わせウェーハ１００のテラス加工から本発明によるテラス加工方法を適用する実施形態を説明してきた。本発明はすでにテラス加工された加工済み貼り合わせウェーハのテラス平坦部２０Ｂの周方向厚み分布に基づきテラス加工条件にフィードバック補正すればよく、任意のテラス加工済みの貼り合わせウェーハからテラス加工条件の補正条件を求めてもよい。例えば１枚目からＮ枚目までは、Ｚ軸方向の追従動作を含まない所定の初期条件でテラス加工を行ってもよい（Ｎは２以上の整数）。そして、（Ｎ＋１）枚目以降のテラス加工を行う際に、すでにテラス加工された加工済み貼り合わせウェーハ１００に相当する１～Ｎ枚目までの任意の貼り合わせウェーハに対して、本発明方法による第１工程及び第２工程を適用してもよい。この場合、（Ｎ＋１）枚目以降の貼り合わせウェーハ１００のテラス加工の際に面内補正条件及び厚み補正条件を適用して、Ｚ軸方向の追従動作を伴うテラス加工をすることができる。また、先に用いた用語「試験用」の表記は便宜的なものに過ぎず、製品仕様を満足していれば必ずしも廃棄対象とはならない。 So far, an embodiment has been described in which the first bonded wafer 100 is terraced and the terrace processing method according to the present invention is applied from the terrace processing of the second bonded wafer 100. INDUSTRIAL APPLICABILITY According to the present invention, feedback correction may be made to the terrace processing conditions based on the circumferential thickness distribution of the terrace flat portion 20B of the already terraced laminated wafer, and the terrace processing conditions may be corrected from any terraced laminated wafer. You may ask for conditions. For example, from the first sheet to the Nth sheet, terrace processing may be performed under predetermined initial conditions that do not include the follow-up operation in the Z-axis direction (N is an integer of 2 or more). Then, when the terrace processing of the (N + 1) th and subsequent wafers is performed, the method of the present invention is applied to any of the 1st to Nth laminated wafers corresponding to the already terraced processed laminated wafer 100. The first step and the second step may be applied. In this case, the in-plane correction condition and the thickness correction condition can be applied to the terrace processing of the (N + 1) th and subsequent laminated wafers 100 to perform the terrace processing accompanied by the follow-up operation in the Z-axis direction. In addition, the notation of the term "for testing" used above is for convenience only, and if the product specifications are satisfied, it is not necessarily subject to disposal.

以下で、本発明方法に適用して好適な貼り合わせウェーハ１００の具体的態様を説明する。ただし、本発明方法が以下の具体例に限定されないことは当然に理解される。 Hereinafter, specific embodiments of the bonded wafer 100 suitable for application to the method of the present invention will be described. However, it is naturally understood that the method of the present invention is not limited to the following specific examples.

支持基板用ウェーハ１０及び活性層用ウェーハ２０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、単結晶シリコンウェーハには炭素および／または窒素が添加されていてもよい。さらに、任意の不純物を添加して、ｎ型またはｐ型としてもよい。また、支持基板用ウェーハ１０及び活性層用ウェーハ２０は、シリコン単結晶以外のＧａＡｓやＳｉＣなどのバルクの化合物半導体であっても構わない。支持基板用ウェーハ１０及び活性層用ウェーハ２０を互いに同種の基板としてもよいし、異種基板を用いることも可能である。また、同種基板の場合も、導電型（ｐ型およびｎ型）および導電性を揃えてもよいし、異ならせても構わない。 As the support substrate wafer 10 and the active layer wafer 20, a single crystal silicon wafer made of a silicon single crystal can be used. As the single crystal silicon wafer, a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) can be sliced with a wire saw or the like. Further, carbon and / or nitrogen may be added to the single crystal silicon wafer. Further, any impurities may be added to obtain n-type or p-type. Further, the support substrate wafer 10 and the active layer wafer 20 may be bulk compound semiconductors such as GaAs and SiC other than silicon single crystals. The support substrate wafer 10 and the active layer wafer 20 may be used as substrates of the same type, or different types of substrates may be used. Further, in the case of the same type of substrate, the conductive type (p type and n type) and the conductivity may be the same or different.

絶縁膜３０は、シリコンウェーハを酸化雰囲気で熱処理を行うなどしてシリコンウェーハ表面に形成される酸化シリコンを用いることができる。また、絶縁膜３０は酸化シリコンに限られず、電気的絶縁体を用いることができ、例えば、窒化シリコンを用いてもよいし、ダイヤモンド又はダイヤモンドライクカーボン（ＤＬＣ; Diamond Like Carbon）などを用いることもできる。 As the insulating film 30, silicon oxide formed on the surface of the silicon wafer by heat-treating the silicon wafer in an oxidizing atmosphere can be used. Further, the insulating film 30 is not limited to silicon oxide, and an electric insulator can be used. For example, silicon nitride may be used, or diamond or diamond-like carbon (DLC) may be used. can.

なお、活性層用ウェーハ２０は、テラス加工後の後工程によるエッチング及び薄膜化を経て活性層２１とすることができる（図１参照）。 The active layer wafer 20 can be made into an active layer 21 after being etched and thinned in a post-process after terrace processing (see FIG. 1).

以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited to the following examples.

支持基板用ウェーハ及び活性層用ウェーハとして、直径１５０ｍｍのシリコンウェーハを用意した。酸化膜を介して２枚のシリコンウェーハを貼り合わせ、貼合せ面の接合強化のための強化熱処理を行い、テラス加工前の貼り合わせウェーハ（以下、「ＳＯＩウェーハ」と称する）を得た。そして、同種のＳＯＩウェーハを多数用意した。これらＳＯＩウェーハのテラス加工にあたり、分光干渉法による非接触式厚み測定機を設けたウェーハテラス加工装置を用いる。 A silicon wafer having a diameter of 150 mm was prepared as a wafer for a support substrate and a wafer for an active layer. Two silicon wafers were bonded together via an oxide film, and a strengthening heat treatment was performed to strengthen the bonding of the bonded surfaces to obtain a bonded wafer (hereinafter referred to as "SOI wafer") before terrace processing. Then, a large number of SOI wafers of the same type were prepared. In the terrace processing of these SOI wafers, a wafer terrace processing apparatus provided with a non-contact thickness measuring machine by the spectral interferometry is used.

＜実験例１＞
まず、Ｚ軸方向の追従動作を含まない初期のテラス加工条件により、活性層用ウェーハに形成するテラス平坦部の高さ（未除去シリコンの目標残厚み）を３０μｍに設定して試験用のＳＯＩウェーハをテラス加工した。なお、研削砥石として＃８００のダイヤモンド砥粒を用いた。次いで、試験用のＳＯＩウェーハ（説明の便宜上、以下では「０枚目」と考える。）のテラス平坦部の周方向厚み分布を２２．５度間隔で１６点測定した。測定箇所はＳＯＩウェーハのテラス平坦部の中央位置とした。試験用のＳＯＩウェーハの周方向厚み分布を図７のグラフに示す。なお、図７ではテラス平坦部の目標厚み位置を基準位置（厚み：０μｍ）としており、図７以降のグラフにおいても同様である。 <Experimental Example 1>
First, the height of the flat terrace portion (target residual thickness of unremoved silicon) formed on the active layer wafer is set to 30 μm according to the initial terrace processing conditions that do not include the follow-up operation in the Z-axis direction, and the SOI for testing is performed. The wafer was terraced. A # 800 diamond grindstone was used as the grinding wheel. Next, the thickness distribution in the circumferential direction of the flat terrace portion of the SOI wafer for testing (hereinafter referred to as “0th wafer” for convenience of explanation) was measured at 16 points at 22.5 degree intervals. The measurement point was the center of the flat terrace of the SOI wafer. The circumferential thickness distribution of the test SOI wafer is shown in the graph of FIG. 7. In FIG. 7, the target thickness position of the flat terrace portion is set as the reference position (thickness: 0 μm), and the same applies to the graphs after FIG. 7.

次に、試験用のＳＯＩウェーハにおいて測定された周方向厚みばらつきを補償するよう初期のテラス加工条件にフィードバックを行い、面内補正条件を付与した１枚目ＳＯＩウェーハを加工するための補正後のテラス加工条件を設定した。初期のテラス加工条件と、補正後のテラス加工条件とでは、平均厚みよりも厚い周方向位置ではＺ軸方向にステージを引き上げ、平均厚みよりも低い周方向位置ではＺ軸方向にステージを引き下げる条件での追従動作を含むか否かのみで異なる。貼り合わせウェーハ及び面取りホイールの回転数等のその他の加工条件は、初期のテラス加工条件と、補正後のテラス加工条件とで共通する。 Next, feedback is given to the initial terrace processing conditions so as to compensate for the circumferential thickness variation measured in the test SOI wafer, and after correction for processing the first SOI wafer to which the in-plane correction conditions are applied. Terrace processing conditions have been set. In the initial terrace processing condition and the corrected terrace processing condition, the stage is pulled up in the Z-axis direction at the circumferential position thicker than the average thickness, and the stage is lowered in the Z-axis direction at the circumferential position lower than the average thickness. It depends only on whether or not the follow-up operation is included. Other processing conditions such as the number of rotations of the bonded wafer and the chamfered wheel are common to the initial terrace processing conditions and the corrected terrace processing conditions.

そして、上記のとおり設定した補正後のテラス加工条件により、１枚目の貼り合わせウェーハをＺ軸方向に追従動作させながら、そのテラス加工を行った。１枚目の貼り合わせウェーハの周方向厚み分布を図７に示す。 Then, according to the corrected terrace processing conditions set as described above, the terrace processing was performed while the first laminated wafer was made to follow the Z-axis direction. FIG. 7 shows the circumferential thickness distribution of the first laminated wafer.

図７に示されるように、試験用（０枚目）の貼り合わせウェーハはウェーハ厚み方向（すなわちＺ軸方向）に約±３μｍ程度のばらつきが見られる。これに対して１枚目のウェーハでは試験用ウェーハの周方向ばらつきを補償する条件でテラス加工を行っているため、厚み方向のばらつきを大幅に抑制することができた。 As shown in FIG. 7, the bonded wafer for the test (0th wafer) has a variation of about ± 3 μm in the wafer thickness direction (that is, the Z-axis direction). On the other hand, since the terrace processing was performed on the first wafer under the condition of compensating for the variation in the circumferential direction of the test wafer, the variation in the thickness direction could be significantly suppressed.

なお、図７における１枚目の貼り合わせウェーハにおける周方向厚み分布の平均厚みと目標厚みとの差は約３μｍあり、Ｚ軸方向のプラス側に偏在している。この結果から、初期及び補正後のテラス加工条件はいずれもテラス加工による取り代が全体的に不足していることが示唆される。そこで、実験例２として、貼り合わせウェーハにおける平均厚みと目標平均厚みとの差分の補償する厚み補正条件をさらにフィードバックして２枚目以降の貼り合わせウェーハのテラス加工を行った。 The difference between the average thickness and the target thickness in the circumferential thickness distribution of the first laminated wafer in FIG. 7 is about 3 μm, which is unevenly distributed on the plus side in the Z-axis direction. From this result, it is suggested that the initial and corrected terrace processing conditions are generally insufficient in the allowance for terrace processing. Therefore, as Experimental Example 2, the terrace processing of the second and subsequent laminated wafers was performed by further feeding back the thickness correction condition for compensating for the difference between the average thickness and the target average thickness of the bonded wafers.

＜実験例２＞
１枚目ＳＯＩウェーハを加工するための補正後のテラス加工条件に対し、テラス平坦部における周方向厚み分布の平均厚みと目標平均厚みとの差分の補償するべくステージの昇降条件をさらに付与した追加補正テラス加工条件に従い、２枚目のＳＯＩウェーハのテラス加工を行った。具体的には、上記１枚目ＳＯＩウェーハを加工するための補正後のテラス加工条件に対して、Ｚ軸方向にステージ３１０を３μｍ押し上げるよう調整した加工条件により、２枚目のＳＯＩウェーハのテラス加工を行った。テラス加工後には、加工後のＳＯＩウェーハのテラス平坦部の周方向厚み分布を測定してテラス平坦部の平均厚みを求め、再度目標平均厚みとの差分の補償するべくステージの昇降条件を付与した追加補正テラス加工条件を付与した。こうしたフィードバックを繰り返して、３枚目以降のＳＯＩウェーハのテラス加工を順次行い、１５枚のＳＯＩウェーハのテラス加工を行った。１枚目から５枚目までの周方向厚みばらつきを図８Ａに示す。また、全１５枚のＳＯＩウェーハの平均厚みの推移を図８Ｂに示す。 <Experimental Example 2>
In addition to the corrected terrace processing conditions for processing the first SOI wafer, additional conditions for raising and lowering the stage were added to compensate for the difference between the average thickness of the circumferential thickness distribution and the target average thickness in the flat terrace portion. The terrace processing of the second SOI wafer was performed according to the corrected terrace processing conditions. Specifically, the terrace of the second SOI wafer is adjusted to push up the stage 310 by 3 μm in the Z-axis direction with respect to the corrected terrace machining conditions for machining the first SOI wafer. It was processed. After the terrace processing, the circumferential thickness distribution of the terrace flat portion of the processed SOI wafer was measured to obtain the average thickness of the terrace flat portion, and the stage elevating condition was given again to compensate for the difference from the target average thickness. Additional correction terrace processing conditions were added. By repeating such feedback, the terrace processing of the third and subsequent SOI wafers was sequentially performed, and the terrace processing of 15 SOI wafers was performed. FIG. 8A shows the variation in the thickness in the circumferential direction from the first sheet to the fifth sheet. Further, FIG. 8B shows the transition of the average thickness of all 15 SOI wafers.

図８Ａを参照すると、周方向の厚みばらつきは十分に抑制できていることが確認できる。また、図８Ｂを参照すると、少なくとも７枚目以降のＳＯＩウェーハの平気厚みは目標厚みで安定している。３枚目から６枚目まではＺ軸方向のマイナス側の厚みで推移しており、これは本実験例２では加工熱が収束するまでに時間を要したためではないかと推察される。 With reference to FIG. 8A, it can be confirmed that the thickness variation in the circumferential direction can be sufficiently suppressed. Further, referring to FIG. 8B, the normal thickness of at least the seventh and subsequent SOI wafers is stable at the target thickness. From the 3rd sheet to the 6th sheet, the thickness on the minus side in the Z-axis direction changes, and it is presumed that this is because it took time for the processing heat to converge in this experimental example 2.

＜比較実験例＞
周方向厚みばらつきを補償する面内補正条件も、目標平均厚みとの差分の補償する厚み補正条件もいずれも付与せずに、実験例１における初期のテラス加工条件に従い、ＳＯＩウェーハのテラス加工を１５枚繰り返した。１枚目から５枚目までの周方向厚みばらつきを図９Ａに示す。また、全１５枚のＳＯＩウェーハの平均厚みの推移を図９Ｂに示す。 <Example of comparative experiment>
The SOI wafer is terraced according to the initial terraced conditions in Experimental Example 1 without any in-plane correction condition to compensate for the circumferential thickness variation or the thickness correction condition to compensate for the difference from the target average thickness. Repeated 15 sheets. FIG. 9A shows the variation in the thickness in the circumferential direction from the first sheet to the fifth sheet. Further, FIG. 9B shows the transition of the average thickness of all 15 SOI wafers.

図９Ａを参照すると、比較実験例では周方向の厚みばらつきを抑制するための追従動作を行っていないので、周方向厚みのばらつきがいずれのＳＯＩウェーハにおいても見られる。図９Ａにおいて、周方向の厚みばらつきは同じ周方向位置において比較的同様の傾向を示すことが確認できるものの、全く同じではない。図９Ｂを参照すると、ＳＯＩウェーハのテラス加工を繰り返すにつれて厚み平均値が収束していく傾向は観察されるものの、Ｚ軸方向のマイナス側の厚みに偏在する。 Referring to FIG. 9A, since the follow-up operation for suppressing the thickness variation in the circumferential direction is not performed in the comparative experimental example, the variation in the circumferential thickness can be seen in any SOI wafer. In FIG. 9A, it can be confirmed that the thickness variation in the circumferential direction shows a relatively similar tendency at the same circumferential position, but they are not exactly the same. Referring to FIG. 9B, although it is observed that the average thickness value converges as the terrace processing of the SOI wafer is repeated, the thickness is unevenly distributed on the minus side in the Z-axis direction.

以上のとおり、本発明に従うテラス加工方法により、テラス平坦部の周方向厚みばらつきを低減でき、さらにはウェーハ間の平均厚みのばらつきも低減できることが確認された。 As described above, it has been confirmed that the terrace processing method according to the present invention can reduce the variation in the thickness of the flat terrace portion in the circumferential direction, and further reduce the variation in the average thickness between the wafers.

本発明によれば、テラス平坦部の周方向厚みばらつきを低減できる貼り合わせウェーハのテラス加工方法を提供する。また、本発明によれば、この貼り合わせウェーハのテラス加工方法に用いるテラス加工装置を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, there is provided a method for processing a terrace of a laminated wafer, which can reduce variations in the thickness of a flat terrace portion in the circumferential direction. Further, according to the present invention, it is possible to provide a terrace processing apparatus used in the terrace processing method of the bonded wafer.

１０ 支持基板用ウェーハ
２０ 活性層ウェーハ
２０Ａ テラス加工部
２０Ｂ テラス平坦部
２０Ｃ テラス傾斜部
２０Ｄ 未除去部分
２１ 活性層
３０ 絶縁膜
１００ 貼り合わせウェーハ
２００ 面取りホイール
２１０ 研削砥石
３１０ ステージ
２２０，３２０ 駆動部
５００ テラス加工装置
５００Ａ ウェーハ送りユニット
５００Ｂ 研削ユニット
５００Ｃ 厚み測定器
Ｔ テラス 10 Wafer for support substrate 20 Active layer wafer 20A Terrace processing part 20B Terrace flat part 20C Terrace inclined part 20D Unremoved part 21 Active layer 30 Insulation film 100 Laminated wafer 200 Chamfering wheel 210 Grinding wheel 310 Stage 220, 320 Drive part 500 Terrace Processing equipment 500A Wafer feed unit 500B Grinding unit 500C Thickness measuring instrument T Terrace

Claims (6)

支持基板用ウェーハ及び活性層用ウェーハが絶縁膜を介して貼り合わせられてなる貼り合わせウェーハの周縁部を、研削砥石を備える面取りホイールを用いてテラス加工し、該テラス加工を行うためのテラス加工条件を制御しつつ、該テラス加工を繰り返す貼り合わせウェーハのテラス加工方法であって、
すでにテラス加工された加工済み貼り合わせウェーハのテラス平坦部の周方向厚み分布を測定する第１工程と、
該第１工程により測定した前記周方向厚み分布における周方向厚みばらつきを補償する面内補正条件を前記テラス加工条件にフィードバックして補正後のテラス加工条件を調整する第２工程と、
前記補正後のテラス加工条件に基づき、テラス加工前の貼り合わせウェーハのテラス加工を行う第３工程と、
を含み、
前記第３工程において、前記補正後のテラス加工条件に従い前記テラス加工前の貼り合わせウェーハを回転させながらその厚み方向に追従昇降させて前記テラス加工を行うことを特徴とする貼り合わせウェーハのテラス加工方法。 The peripheral edge of the bonded wafer, in which the wafer for the support substrate and the wafer for the active layer are bonded via the insulating film, is terraced using a chamfering wheel equipped with a grinding wheel, and the terraced processing is performed. It is a terrace processing method for laminated wafers that repeats the terrace processing while controlling the conditions.
The first step of measuring the circumferential thickness distribution of the flat part of the terrace of the laminated laminated wafer that has already been terraced,
The second step of feeding back the in-plane correction condition for compensating the circumferential thickness variation in the circumferential thickness distribution measured by the first step to the terrace processing condition and adjusting the corrected terrace processing condition, and the second step.
Based on the corrected terrace processing conditions, the third step of terrace processing the bonded wafer before terrace processing and
Including
In the third step, the terrace processing of the bonded wafer is performed by rotating the bonded wafer before the terrace processing and moving it up and down in the thickness direction according to the terrace processing conditions after the correction. Method. 前記第２工程において、前記周方向厚み分布における平均厚みと目標平均厚みとの差分の補償する厚み補正条件をさらにフィードバックして前記補正後のテラス加工条件を調整する、請求項１に記載の貼り合わせウェーハのテラス加工方法。 The pasting according to claim 1, wherein in the second step, the thickness correction condition for compensating for the difference between the average thickness and the target average thickness in the circumferential thickness distribution is further fed back to adjust the corrected terrace processing condition. Terrace processing method for laminated wafers. 前記第２工程を１回行い、同一の前記補正後のテラス加工条件に基づき前記第３工程を繰り返し行う、請求項１又は２に記載の貼り合わせウェーハのテラス加工方法。 The terrace processing method for laminated wafers according to claim 1 or 2, wherein the second step is performed once, and the third step is repeated based on the same corrected terrace processing conditions. 前記第１工程から前記３工程までを繰り返し行う、請求項１又は２に記載の貼り合わせウェーハのテラス加工方法。 The terrace processing method for laminated wafers according to claim 1 or 2, wherein the first step to the third step are repeated. 前記支持基板用ウェーハ及び前記活性層用ウェーハはいずれもシリコンウェーハである、請求項１～４のいずれか１項に記載の貼り合わせウェーハのテラス加工方法。 The method for terrace processing of a laminated wafer according to any one of claims 1 to 4, wherein the support substrate wafer and the active layer wafer are both silicon wafers. 請求項１～５のいずれか１項に記載の貼り合わせウェーハのテラス加工方法に用いるテラス加工装置であって、
貼り合わせウェーハを載置するステージと、
前記ステージに載置される前記貼り合わせウェーハのテラス平坦部の周方向厚み分布を測定する厚み測定器と、
前記ステージを回転させながら前記ステージを昇降させる駆動部と、を備えることを特徴とする貼り合わせウェーハのテラス加工装置。 A terrace processing apparatus used in the terrace processing method for bonded wafers according to any one of claims 1 to 5.
A stage on which the laminated wafer is placed and
A thickness measuring device for measuring the circumferential thickness distribution of the flat terrace portion of the laminated wafer mounted on the stage, and a thickness measuring device.
A terrace processing apparatus for bonded wafers, comprising a drive unit that raises and lowers the stage while rotating the stage.
JP2019032054A 2019-02-25 2019-02-25 Terrace processing method and terrace processing equipment for bonded wafers Active JP7047797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019032054A JP7047797B2 (en) 2019-02-25 2019-02-25 Terrace processing method and terrace processing equipment for bonded wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019032054A JP7047797B2 (en) 2019-02-25 2019-02-25 Terrace processing method and terrace processing equipment for bonded wafers

Publications (2)

Publication Number Publication Date
JP2020131410A JP2020131410A (en) 2020-08-31
JP7047797B2 true JP7047797B2 (en) 2022-04-05

Family

ID=72277324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019032054A Active JP7047797B2 (en) 2019-02-25 2019-02-25 Terrace processing method and terrace processing equipment for bonded wafers

Country Status (1)

Country Link
JP (1) JP7047797B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151939A (en) 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Method of manufacturing soi substrate
JP2007096091A (en) 2005-09-29 2007-04-12 Disco Abrasive Syst Ltd Wafer processing method
WO2008093488A1 (en) 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer beveling device, silicon wafer manufacturing method, and etched silicon wafer
US20120202406A1 (en) 2011-02-09 2012-08-09 Axus Technology, Llc Apparatus and method for surface grinding and edge trimming workpieces
JP2016112683A (en) 2012-09-24 2016-06-23 株式会社荏原製作所 Polishing device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09216152A (en) * 1996-02-09 1997-08-19 Okamoto Kosaku Kikai Seisakusho:Kk End face grinding device and end face grinding method
JPH10233375A (en) * 1997-02-19 1998-09-02 Sony Corp Surface machining method for object and formation method for semiconductor thin layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151939A (en) 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Method of manufacturing soi substrate
JP2007096091A (en) 2005-09-29 2007-04-12 Disco Abrasive Syst Ltd Wafer processing method
WO2008093488A1 (en) 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. Silicon wafer beveling device, silicon wafer manufacturing method, and etched silicon wafer
US20120202406A1 (en) 2011-02-09 2012-08-09 Axus Technology, Llc Apparatus and method for surface grinding and edge trimming workpieces
JP2016112683A (en) 2012-09-24 2016-06-23 株式会社荏原製作所 Polishing device

Also Published As

Publication number Publication date
JP2020131410A (en) 2020-08-31

Similar Documents

Publication Publication Date Title
KR101436482B1 (en) Semiconductor wafer, and method for producing same
KR101794488B1 (en) Production method for composite substrate
EP1988193B1 (en) Method for manufacturing epitaxial wafer
CN110079862B (en) Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and methods for producing these
JP5250968B2 (en) Epitaxial silicon wafer, method for manufacturing the same, and silicon wafer for epitaxial growth.
EP1953808B1 (en) Method for manufacturing epitaxial wafer
CN101371334A (en) SOI wafer manufacturing method and SOI wafer
US8815710B2 (en) Silicon epitaxial wafer and method for production thereof
CN103563049B (en) The manufacture method of bonded wafer
JP5411739B2 (en) Carrier mounting method
CN110060959B (en) Method for manufacturing bonded wafer
JP7047797B2 (en) Terrace processing method and terrace processing equipment for bonded wafers
JP4406878B2 (en) Single crystal ingot cauldron
KR101485830B1 (en) Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof
WO2019098033A1 (en) Susceptor and method for manufacturing epitaxial wafer
CN110034018B (en) Method for manufacturing semiconductor wafer
JP7078005B2 (en) Silicon wafer flattening method
KR100549257B1 (en) Method of surface smoothing for soi wafer
JP2005209862A (en) Method for manufacturing semiconductor epitaxial wafer
JP7103269B2 (en) Terrace processing method for bonded wafers
KR102241303B1 (en) Method for manufacturing soi wafer
WO2024034450A1 (en) COMPOSITE SUBSTRATE FOR TRANSFERRING SiC SINGLE CRYSTAL, METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE FOR TRANSFERRING SiC SINGLE CRYSTAL, AND METHOD FOR MANUFACTURING SiC BONDED SUBSTRATE
JPH02274459A (en) Automatic surface grinding method and apparatus for semiconductor wafer
JP2010023166A (en) Manufacturing method for single crystal substrate
CN116325084A (en) Method of manufacturing high resistivity silicon handle wafer capable of forming hybrid substrate structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7047797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150