JP7045983B2 - 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 - Google Patents

薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 Download PDF

Info

Publication number
JP7045983B2
JP7045983B2 JP2018504672A JP2018504672A JP7045983B2 JP 7045983 B2 JP7045983 B2 JP 7045983B2 JP 2018504672 A JP2018504672 A JP 2018504672A JP 2018504672 A JP2018504672 A JP 2018504672A JP 7045983 B2 JP7045983 B2 JP 7045983B2
Authority
JP
Japan
Prior art keywords
layer
gate insulating
insulating layer
base substrate
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018504672A
Other languages
English (en)
Other versions
JP2019536255A (ja
JP2019536255A5 (ja
Inventor
ゼン・ソン
ウェイ・リ
グオイン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019536255A publication Critical patent/JP2019536255A/ja
Publication of JP2019536255A5 publication Critical patent/JP2019536255A5/ja
Application granted granted Critical
Publication of JP7045983B2 publication Critical patent/JP7045983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願は、２０１６年１１月３０日に出願された中国特許出願第２０１６１１０８２７９９．９に基づいて優先権を主張し、その内容をすべてここに援用する。
本発明は、表示技術、特に薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置に関する。
液晶ディスプレイ（ＬＣＤ）及び有機発光ダイオード（ＯＬＥＤ）のような表示装置は広く使用されている。ＬＣＤ及びＯＬＥＤ表示装置は、薄膜トランジスタ（ＴＦＴ）を使用して表示パネルにおける画素を制御する。ＴＦＴの例には、非晶質シリコンＴＦＴ、多結晶シリコンＴＦＴ、単結晶シリコンＴＦＴ及び金属酸化物ＴＦＴを含む。薄膜トランジスタはトップゲート型とボトムゲート型に分類される。
一態様において、本発明は、ベース基板に、チャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層を形成する工程と、前記能動層の前記ベース基板から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された第１フォトレジスト層を形成する工程と、前記第１フォトレジスト層の前記ベース基板から遠い側に絶縁材料層を形成する工程と、前記絶縁材料層の前記第１フォトレジスト層から遠い側に第１導電性金属材料層を形成する工程と、リフトオフ法で、前記チャネル領域に対応する領域以外の前記第１フォトレジスト層、前記絶縁材料層及び前記第１導電性金属材料層を除去することにより、前記絶縁材料層の前記チャネル領域に対応する領域の部分が残存して第１ゲート絶縁層を形成し、前記第１導電性金属材料層の前記チャネル領域に対応する領域の部分が残存してゲート電極を形成する工程と、を含む薄膜トランジスタの製造方法を提供する。
前記ソース電極コンタクト領域と前記チャネル領域との境界及び前記ドレイン電極コンタクト領域と前記チャネル領域との境界が、前記第１ゲート絶縁層及び前記ゲート電極のエッジと大体に一致するように、前記能動層、前記第１ゲート絶縁層及び前記ゲート電極を形成することが好ましい。
前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とが大体に重なり合い、前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とがお互いに同じ広がりを有するように、前記能動層、前記第１ゲート絶縁層及び前記ゲート電極を形成することが好ましい。
該方法は、前記能動層の前記チャネル領域と前記第１ゲート絶縁層との間に、前記能動層の前記チャネル領域に接触する第２ゲート絶縁層を形成する工程をさらに含み、前記第２ゲート絶縁層が前記第１ゲート絶縁層よりも高い抵抗率を有し、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とが大体に重なり合い、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とがお互いに大体に同じ広がりを有することが好ましい。
一つの工程で前記ソース電極、前記ドレイン電極及び前記第２ゲート絶縁層を形成し、前記ソース電極及び前記ドレイン電極が前記能動層の前記ベース基板から遠い側に形成され、前記ソース電極、前記ドレイン電極及び前記第２ゲート絶縁層を形成する工程は、前記能動層の前記ベース基板から遠い側に、前記能動層の前記ソース電極コンタクト領域に対応する第１部分、前記能動層の前記ドレイン電極コンタクト領域に対応する第２部分、前記能動層の前記チャネル領域に対応する第３部分を含む第２導電性金属材料層を形成するステップと、前記第２導電性金属材料層の前記能動層から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された前記第１フォトレジスト層を形成するステップと、前記第２導電性金属材料層の前記第３部分を酸化して前記第２ゲート絶縁層を形成し、前記第１部分が大体に酸化されず前記ソース電極を形成し、前記第２部分が大体に酸化されず前記ドレイン電極を形成するステップを含むことが好ましい。
一つのパターニング化工程で前記能動層及び前記第２導電性金属材料層を形成し、前記能動層及び前記第２導電性金属材料層を形成する工程は、前記ベース基板に半導体材料層を形成するステップと、前記半導体材料層の前記ベース基板から遠い側に第３導電性金属材料層を形成するステップと、前記第３導電性金属材料層の前記半導体材料層から遠い側に、前記能動層に対応する領域に形成された第２フォトレジスト層を形成するステップと、前記第３導電性金属材料層の前記第２フォトレジスト層に対応する領域以外の部分を除去することにより、前記第２導電性金属材料層を形成するステップと、前記半導体材料層の前記第２フォトレジスト層に対応する領域以外の部分を除去することにより、前記能動層を形成するステップを、含むことが好ましい。
第２導電性金属材料層の第３部分を酸化するステップは、陽極酸化、酸素雰囲気中でのアニール、酸素プラズマ処理、またはそれらの組み合わせによって行うことが好ましい。
第２導電性金属材料層は、ハフニウム、タンタル、またはそれらの組み合わせを用いて形成されることが好ましい。
第２ゲート絶縁層は、ＨｆｘＯｙまたはＴａｘＯｙ、ＨｆｘＯｙＮｚ、またはＴａｘＯｙＮｚ、またはそれらの組み合わせを用いて形成され、ただし、ｘ＞０、ｙ＞０、ｚ＞０であることが好ましい。
前記第２ゲート絶縁膜をエッチングして前記第２ゲート絶縁膜の厚さを減少させる工程をさらに含むことが好ましい。
前記第１ゲート絶縁層は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚまたはそれらの組み合わせを用いて形成され、ただし、ｘ＞０、ｙ＞０、ｚ＞０であることが好ましい。
別の態様において、本発明は、ベース基板にチャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層と、前記能動層の前記ベース基板から遠い側に位置する第１ゲート絶縁層と、前記第１ゲート絶縁層の前記能動層から遠い側に位置するゲート電極と、を備える薄膜トランジスタであって、前記ソース電極コンタクト領域と前記チャネル領域との間の境界、及び前記ドレイン電極コンタクト領域と前記チャネル領域との間の境界は、前記第１ゲート絶縁層及び前記ゲート電極のエッジと大体に一致する薄膜トランジスタを提供する。
前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とが大体に重なり合い、前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とがお互いに大体に同じ広がりを有することが好ましい。
前記能動層のチャネル領域と前記第１ゲート絶縁層との間に、前記能動層のチャネル領域に接触する第２ゲート絶縁層をさらに備え、前記第２ゲート絶縁層は、前記第１ゲート絶縁層よりも高い抵抗率を有し、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とが大体に重なり合い、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とがお互いに大体に同じ広がりを有することが好ましい。
Ｍ１を含む金属材料からなるソース電極およびドレイン電極をさらに備え、Ｍ１は単一金属または金属の組み合わせであり、前記第２ゲート絶縁層は、Ｍ１ＯｍＮｎを含む材料からなり、ただし、ｍ＞０、ｎ≧０であり、前記ソース電極、前記ドレイン電極及び前記第２ゲート絶縁層は同一層にあることが好ましい。
Ｍ１は、ハフニウムまたはタンタル、またはそれらの組み合わせを含み、Ｍ１ＯｍＮｎは、ＨｆｘＯｙ、またはＴａｘＯｙ、ＨｆｘＯｙＮｚ、またはＴａｘＯｙＮｚ、またはそれらの組み合わせを含むことが好ましい。
前記ソース電極及び前記ドレイン電極は、前記能動層の前記ベース基板から遠い側に位置することが好ましい。
前記ベース基板上の前記ゲート電極の投影と前記チャネル領域、前記第１ゲート絶縁層及び前記第２ゲート絶縁層の投影とが大体に重なり合い、前記ベース基板上の前記ゲート電極の投影と前記チャネル領域、前記第１ゲート絶縁層及び前記第２ゲート絶縁層の投影とがお互いに大体に同じ広がりを有することが好ましい。
前記ベース基板の表面に対する前記第２ゲート絶縁層の前記ベース基板から遠い表面の高さは、前記ベース基板の表面に対する前記ソース電極及び前記ドレイン電極の前記ベース基板から遠い表面の高さよりも小さいことが好ましい。
別の態様において、本発明は、上記の薄膜トランジスタを含む表示装置を提供する。
以下の図面は、開示された様々な実施形態を説明するための単なる例であり、本発明の範囲を限定するものではない。
本開示に係る一実施形態における薄膜トランジスタの製造方法を示すフローチャートである。 本開示に係る一実施形態における薄膜トランジスタの構造を示す概念図。 本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。 本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。 本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。 本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。 本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、一実施形態についての以下の説明は、本発明を例示及び説明するためのものであり、開示された具体的な形態に限定されることを意図するものではない。
従来のトップゲート型薄膜トランジスタは、寄生キャパシタンスが相対的に小さいので、トップゲート型薄膜トランジスタを有する画素回路のオン／オフ速度が速い。しかし、従来のトップゲート型薄膜トランジスタにはいくつかの問題点がある。従来のトップゲート型の薄膜トランジスタでは、ゲート電極をウェットエッチング法で形成する。ウェットエッチング工程中の限界寸法バイアスのため、ゲート電極は、通常、薄膜トランジスタのチャネル領域よりも小さく形成され、その結果、能動層のチャネル領域の両側にオフセット領域が生じる。従来のトップゲート型薄膜トランジスタはオフセット領域があることで、薄膜トランジスタが「オン」にある期間中、オン／オフ電流比が高くなり、電流が減少される。これは、オフセット領域が、ソース電極コンタクト領域に直接接続及び近接されるためである。また、従来のトップゲート型薄膜トランジスタはオフセット領域があることで、ソース端子及びドレイン端子の寄生抵抗を増加させる。また、従来のトップゲート型薄膜トランジスタはオフセット領域があることで、ソース電極と能動層との間、及びドレイン電極と能動層との間のオーミックコンタクト抵抗を増加させる。オーミック接触抵抗を減少させるために、能動層は、通常高出力ヘリウムまたは水素プラズマを用いて導電化される。しかしながら、能動層の導体化は、オーミック接触抵抗を減少させるのに有効でないことが多い。
したがって、本開示は、特に関連技術の制限及び欠点に起因する１つまたは複数の問題を大体に回避できる、薄膜トランジスタの製造方法、薄膜トランジスタ、及び表示装置を提供する。一態様において、本開示は、薄膜トランジスタの製造方法を提供する。図１は、本開示に係る一実施形態における薄膜トランジスタの製造方法を示すフローチャートである。図１を参照すると、一実施形態における方法は、ベース基板にチャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層を形成する工程と、前記能動層の前記ベース基板から遠い側に、前記チャネル領域に対応する領域以外の領域に第１フォトレジスト層を形成する工程と、前記第１フォトレジスト層の前記ベース基板から遠い側に絶縁材料層を形成する工程と、前記絶縁材料層の前記第１フォトレジスト層から遠い側に第１導電性金属材料層を形成する工程と、リフトオフ法により、チャネル領域に対応する領域以外の領域の第１フォトレジスト層、絶縁材料層、第１導電性金属材料層を除去することにより、チャネルに対応する領域の絶縁材料層の部分が残存して第１ゲート絶縁層を形成し、前記第１導電性金属材料層の前記チャネル領域に対応する領域の部分が残存してゲート電極を形成することを含む。この方法は、ソース電極及びドレイン電極を形成する工程をさらに含むことが好ましい。ソース電極及びドレイン電極は、能動層のベース基板から遠い側に形成されることが好ましい。ソース電極及びドレイン電極は、能動層のベース基板に近接側に形成されることが好ましい。第１フォトレジスト層は、能動層、ソース電極及びドレイン電極のベース基板から遠い側に形成されることが好ましい。
本発明の方法では、チャネル領域に対応する領域以外の領域、例えば能動層のチャネル領域に対応する領域を露出させる第１フォトレジスト層を形成する。第１フォトレジスト層は、ソース電極コンタクト領域及びドレイン電極コンタクト領域に対応する領域に形成される。ソース電極コンタクト領域とチャネル領域との間、及びドレイン電極コンタクト領域とチャネル領域との間の境界は、第１フォトレジスト層のエッジと大体に一致している。そして、能動層及び第１フォトレジスト層のベース基板から遠い側に、絶縁材料層及び第１導電性金属材料層を順次に形成する。チャネル領域に対応する領域以外の領域に第１フォトレジスト層、絶縁材料層、第１導電性金属材料層を除去することにより、絶縁材料層におけるチャネル領域に対応する領域部分、及び第１導電性金属材料層におけるチャネル領域に対応する領域部分が残存する。チャネル領域に対応する領域における絶縁材料層の残存部分は、第１ゲート絶縁層を形成する。チャネル領域に対応する領域における第１導電性金属材料層の残存部分は、ゲート電極を形成する。本方法によって形成されたゲート電極は、ソース電極コンタクト領域とチャネル領域との境界、及びドレイン電極コンタクト領域とチャネル領域との境界に自己整合し、例えばゲート電極がソース電極及びドレイン電極と自己整合し、高い配置精度を実現する。したがって、本発明の薄膜トランジスタは、ウェットエッチングによってゲート電極が形成された従来の薄膜トランジスタで観察される能動層のオフセット領域を大体に含まない。したがって、本薄膜トランジスタはオフセット領域による寄生抵抗を大体に消去した。そして、ゲート電極と第１ゲート絶縁層とを一つのパターニング化工程で形成するので、製造工程が大幅に簡単化される。そして、本発明の薄膜トランジスタは、ソース電極及びドレイン電極がチャネル領域に近接しているので、薄膜トランジスタの電気特性が大幅に向上する。例えば、ソース電極とドレイン電極との間の総抵抗を、従来の薄膜トランジスタ（例えば、能動層を導電化させること）に比べて最小限に抑えることができ、能動層を導電化させる工程のような追加の製造工程が不要となる。ソース電極材料及びドレイン電極材料の選択は、電極と能動層との間のオーミック接触抵抗によって厳密に制限されず、製造コストをさらに低下させる。
ソース電極コンタクト領域とチャネル領域との境界、及びドレイン電極コンタクト領域とチャネル領域との境界が、第１ゲート絶縁層及び第１ゲート電極のエッジと大体に一致するように、能動層、第１ゲート絶縁層、及びゲート電極が形成されることが好ましい。能動層、第１ゲート絶縁層及びゲート電極は、ベース基板上のゲート電極の投影とチャネル領域の投影とが大体に重なり合い、ベース基板上のゲート電極の投影とチャネル領域の投影とが互いに大体に同一の広がりを有するように形成されることが好ましい。
様々な適切な半導体材料および様々な適切な製造方法を用いて能動層を製造することができる。例えば、半導体材料をプラズマ強化化学気相成長（ＰＥＣＶＤ）工程で基板上に堆積させることができる。能動層を形成するための適切な半導体材料の例として、金属酸化物（例えば、ＩＧＺＯ、ＩＴＯ、ＩＺＴＯ、ＩＧＴＯ、ＡＺＯ）、非晶質シリコン、多結晶シリコンなどが挙げられるが、これらに限定されない。
一実施形態では、この方法は、能動層のチャネル領域と第１ゲート絶縁層との間に第２ゲート絶縁層を形成する工程をさらに含む。第２ゲート絶縁層は、能動層のチャネル領域に接触するように形成されている。第２ゲート絶縁層は、第１ゲート絶縁層よりも高い比抵抗を有するように形成されることが好ましい。ベース基板上の第２ゲート絶縁層の投影とチャネル領域の投影とが大体に重なり合い、ベース基板上の第２ゲート絶縁層の投影とチャネル領域の投影とが互いに大体に同一の広がりを有することが好ましい。
薄膜トランジスタには抵抗率の異なる第１ゲート絶縁層と第２絶縁層とを有し、第２ゲート絶縁層を能動層のチャネル領域に接触させることにより、薄膜トランジスタの電気特性が大幅に向上する。
種々の適切な絶縁材料および種々の適切な製造方法を用いて、第１ゲート絶縁層を製造することができる。例えば、絶縁材料をプラズマ強化化学気相成長（ＰＥＣＶＤ）工程で基板上に堆積させることができる。第１ゲート絶縁層は、耐酸化性及び耐湿性の高い材料を用いて形成することができる。第１ゲート絶縁層を製造するための適切な絶縁材料の例として、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、またはそれらの組み合わせが挙げられるが、これらに限定されない。
種々の適切な絶縁材料および種々の適切な製造方法を用いて、第２ゲート絶縁層を製造することができる。例えば、金属材料を酸化して金属酸化物絶縁層を形成することによって、第２ゲート絶縁層を形成することができる。金属材料の酸化は、陽極酸化、酸素雰囲気中でのアニール、酸素プラズマ処理、またはそれらの組み合わせによって行うことができる。第２ゲート絶縁層を形成するための適切な絶縁材料の例としては、高誘電率を有する金属酸化物が挙げられるが、これに限定されない。例えば、第２ゲート絶縁層は、ＨｆｘＯｙ、ＴａｘＯｙ、またはそれらの組み合わせを用いて形成することができ、ただし、ｘ＞０、ｙ＞０である。これらの金属酸化物は誘電率が３．９より高い。これらの金属酸化物を用いて形成された第２ゲート絶縁層は、高い抵抗率を有する。高誘電率を有する他の金属酸化物としては、ＺｒｘＯｙ、ＡｌｘＯｙ、ＬａｘＯｙ、ＹｘＯｙ、ＣｅｘＯｙ、およびＴｉｘＯｙが挙げられる。必要に応じて、第２ゲート絶縁層は、金属材料を酸窒化して金属酸窒化物絶縁層を形成することによって形成することができる。金属材料の酸窒化は、例えば、酸素－窒素混合雰囲気中でのアニール、酸素－窒素混合雰囲気中でのプラズマ処理、またはそれらの組み合わせによって行うことができる。第２ゲート絶縁層を形成するための適切な絶縁材料の例としては、高誘電率を有する金属酸窒化物が挙げられるが、これに限定されない。例えば、第２ゲート絶縁層は、ＨｆｘＯｙＮｚ、ＴａｘＯｙＮｚ、またはそれらの組み合わせを用いて形成することができ、ただし、ｘ＞０、ｙ＞０、ｚ＞０である。高誘電率を有する他の金属酸窒化物としては、ＺｒｘＯｙＮＺ、ＡｌｘＯｙＮＺ、ＬａｘＯｙＮＺ、ＹｘＯｙＮＺ、ＣｅｘＯｙＮＺおよびＴｉｘＯｙＮＺが挙げられる。
一実施形態では、この方法は、ソース電極およびドレイン電極を形成する工程をさらに含む。ソース電極、ドレイン電極および第２ゲート絶縁層は、一つの工程で形成される。ソース電極およびドレイン電極は、能動層のベース基板から遠い側に形成される。前記ソース電極、前記ドレイン電極および前記第２ゲート絶縁層を形成する工程は、前記能動層の前記ベース基板から遠い側に、能動層のソース電極コンタクト領域に対応する第１部分と、能動層のドレイン電極コンタクト領域に対応する第２部分と、及び能動層のチャネル領域に対応する第３部分とを含む第２導電性金属材料層を形成するステップと、第２導電性金属材料層の前記能動層から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された前記第１フォトレジスト層を形成するステップと、前記第２導電性金属材料層の前記第３部分を酸化して前記第２ゲート絶縁層を形成し、前記第１部分が大体に酸化されず前記ソース電極を形成し、前記第２部分が大体に酸化されず前記ドレイン電極を形成するステップと、を含むことが好ましい。
第２導電性金属材料層は、金属材料を含むことが好ましい。第２導電性金属材料層を製造するための適切な金属材料の例として、酸化または酸窒化された酸化物または酸窒化物の誘電率が高い、たとえば３．９を超える金属または合金が挙げられる。第２導電性金属材料層は、ハフニウム、タンタル、またはそれらの組み合わせが挙げられる。
第２導電性金属材料層の第３部分を酸化するステップは、陽極酸化、酸素雰囲気中でのアニール、酸素プラズマ処理、またはそれらの組み合わせによって行われる。第２ゲート絶縁層は、約３０ｎｍ～約４０ｎｍの範囲の厚さを有することが好ましい。
一実施形態では、能動層および第２導電性金属材料層は、一つのパターニング工程で形成される。本明細書で記載された「パターニング」とは、一般に、パターンを製造する工程を指す。パターニング工程は、典型的には、フォトレジストコーティング、露光、現像、エッチングおよびフォトレジスト剥離が挙げられる。前記能動層及び前記第２導電性金属材料層を形成する工程は、前記ベース基板上に半導体材料層を形成するステップと、前記半導体材料層の前記ベース基板から遠い側に第３導電性金属材料層を形成するステップと、前記第３導電性金属材料層の前記半導体材料層から遠い側に、前記能動層に対応する領域に形成された第２フォトレジスト層を形成するステップと、前記第３導電性金属材料層における前記第２フォトレジスト層に対応する領域以外の部分を除去して前記第２導電性金属材料層を形成するステップと、前記半導体材料層における前記第２フォトレジスト層に対応する領域以外の部分を除去して能動層を形成するステップとを含むことが好ましい。
能動層と第２導電性金属材料層とを一つのパターニング工程で形成することにより、能動層と第２導電性金属材料層は同じパターンを有し、例えば、前記ベース基板上の前記第２導電性金属材料層の投影と前記能動層の投影とが大体に重なり合い、前記ベース基板上の前記第２導電性金属材料層の投影と前記能動層の投影とがお互いに大体に同一の広がりを有する。そして、上述したように、第２導電性金属材料層の第３部分が酸化されて第２ゲート絶縁層を形成する。
一実施形態では、第２ゲート絶縁層は、ソース電極およびドレイン電極とは別の工程で形成される。第２ゲート絶縁層を形成する工程は、金属酸化物材料または金属酸窒化物材料を提供するステップと、金属酸化物材料または金属酸窒化物材料を用いて第２ゲート絶縁層を例えば蒸着によって形成するステップとを含むことが好ましい。第２ゲート絶縁層は、能動層のチャネル領域と接触するように形成されることが好ましい。第２ゲート絶縁層は、例えば３．９を超える高い誘電率を有する金属酸化物または金属酸窒化物材料を用いて形成されることが好ましい。例えば、第２ゲート絶縁層は、ＨｆｘＯｙ、ＴａｘＯｙ、ＨｆｘＯｙＮＺ、ＴａｘＯｙＮＺまたはそれらの組み合わせ用いて形成することができ、ただし、ｘ＞０、ｙ＞０、ｚ＞０である。
一実施形態では、この方法は、第２ゲート絶縁層の厚さを調整する工程をさらに含む。前記第２ゲート絶縁層の厚さを調節する工程は、前記第２ゲート絶縁層をエッチングして前記第２ゲート絶縁層の厚さを減少させることを含むことが好ましい。第２ゲート絶縁層の厚さを減少させることによって、薄膜トランジスタの閾値電圧ＶＴを大体にゼロに制御することができ、薄膜トランジスタの電気特性をさらに向上させることができる。
図２は、本開示に係る一実施形態における薄膜トランジスタの構造を示す概念図である。図３乃至図７は、本開示に係る一実施形態における薄膜トランジスタの製造工程を示す。図３を参照すると、本発明の一実施形態による製造方法は、ベース基板１０上に半導体材料層２００を形成する工程と、半導体材料層２００のベース基板１０から遠い側に第３導電性金属材料層２０１を形成する工程と、第３導電性金属材料層２０１の半導体材料層２００から遠い側に第２フォトレジスト層３０を形成する工程と、を含む。第２フォトレジスト層３０は、能動層に対応する領域に形成される。一例では、第２フォトレジスト層３０を形成する工程は、第３導電性金属材料層２０１の半導体材料層２００から遠い側にフォトレジスト材料層を形成するステップと、パターンを有するマスク板を用いてフォトレジスト材料層を露光して、露光されたフォトレジスト材料層を現像するステップとを含む。フォトレジスト材料層の露出部分（能動層に対応する領域以外にある）を除去し、フォトレジスト材料層の未露光部分を残存させることにより、第２フォトレジスト層３０を形成する。
図３および図４を参照すると、第３導電性金属材料層２０１における第２フォトレジスト層３０に対応する領域以外の部分を除去して第２導電性金属材料層５を形成し、半導体材料層２００における第２フォトレジスト層３０に対応する領域以外の部分を除去して、能動層１を形成する。
第２導電性金属材料層５は、ハフニウム、タンタル、またはそれらの組み合わせなどの第１金属で作成することができる。酸化された第１金属、例えば、ＨｆｘＯｙ、ＴａｘＯまたはそれらの組み合わせは、比較的高い誘電率および比較的高い抵抗率を有する。
図５を参照すると、一実施形態において、第２導電性金属材料層５および能動層１のベース基板１０から遠い側に第１フォトレジスト層２０を形成する工程をさらに含む。第１フォトレジスト層２０は、チャネル領域Ｒ３に対応する領域以外の領域、例えば、少なくともソース電極コンタクト領域Ｒ１及びドレイン電極コンタクト領域Ｒ２に対応する領域に形成されている。一例では、第１フォトレジスト層２０を形成する工程には、第２導電性金属層５及び能動層１のベース基板１０から遠い側にフォトレジスト材料層を形成し、フォトレジスト材料層を能動層１のチャネル領域Ｒ３に対応するパターンを有するマスクを用いて露光して、露光されたフォトレジスト材料層を現像する。フォトレジスト材料層の露出部分（能動層１のチャネル領域Ｒ３に対応する）を除去し、フォトレジスト材料層の未露光部分を残存させることにより、第１フォトレジスト層２０が形成される。
図５に示すように、第２導電性金属層５は、能動層１のソース電極コンタクト領域Ｒ１に対応する第１部分と、能動層１のドレイン電極コンタクト領域Ｒ２に対応する第２部分と、能動層１のチャネル領域Ｒ３に対応する第３部分とを有する。第２導電性金属材料層５は、第１部分および第２部分が第１フォトレジスト層２０に覆われ、第３部分が露出される。次に、第２導電性金属材料層５の第３部分は図６に示すように酸化され、第２ゲート絶縁層１０１を形成する。図６に示すように、第２導電性金属材料層５の第１部分は大体に酸化されずに残存してソース電極２を形成し、第２導電性金属材料層５の第２部分は大体に酸化されずに残存してドレイン電極３を形成する。ソース電極２、ドレイン電極３及び第２ゲート絶縁層１０１は、一体構造を構成している。
図７を参照すると、一実施形態において、第１フォトレジスト層２０のベース基板から遠い側に絶縁材料層１０２を形成する工程と、絶縁材料層１０２の第１フォトレジスト層２０から遠い側に第１導電性金属材料層２０２を形成する工程と、を含む。次に、リフトオフ法により、チャネル領域Ｒ３に対応する領域以外の第１フォトレジスト層２０、絶縁材料層１０２、第１導電性金属材料層２０２を除去する。図２に示すように、リフトオフ後、チャネル領域Ｒ３に対応する領域の絶縁材料層１０２’の部分が残存して第１ゲート絶縁層１０２’が形成され、チャネルに対応する領域の第１導電性金属材料層２０２の部分が残存してゲート電極４が形成される。
本開示による様々の取替の実施態様を実施することもできる。例えば、図４の能動層１および第２導電性金属材料層５は異なる工程で形成されることが好ましい。例えば、能動層１と第２導電性金属材料層５は別々のパターニング化工程で形成されることが好ましい。別の例では、図６の第２ゲート絶縁層１０１は、第２導電性金属材料層５の第３部分を酸化または酸窒化することの代わりに、金属酸化物材料または金属酸窒化物材料を基板上に直接堆積することによって形成されることが好ましい。
別の例では、能動層は、ソース電極およびドレイン電極のベース基板から遠い側に形成される。次に、能動層のチャネル領域に対応する領域に第２ゲート絶縁層を形成し、能動層のチャネル領域に接触するように第２ゲート絶縁層を形成する。第２ゲート絶縁層の能動層から遠い側に第１ゲート絶縁層を形成する。第２ゲート絶縁層の抵抗率は、第１ゲート絶縁層の抵抗率よりも高い。第２ゲート絶縁層は、比較的高い誘電率、例えば３．９より大きい誘電率を有する材料で作成することが好ましい。第２ゲート絶縁層は、ＨｆｘＯｙ、ＴａｘＯｙ、またはそれらの組み合わせを含むことが好ましい。第１ゲート絶縁層は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮＺ、またはそれらの組み合わせを含むことが好ましい。
一実施形態では、この方法は、ベース基板にソース電極およびドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極の前記ベース基板から遠い側に、チャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層を形成する工程と、前記能動層の前記ベース基板から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された第１フォトレジスト層を形成する工程と、前記第１フォトレジスト層及び前記能動層の前記ベース基板から遠い側に、第２絶縁材料層、第１絶縁材料層及び第１導電金属材料層を順次に形成する工程と、リフトオフ法で前記チャネル領域に該当する領域以外の領域の前記第１フォトレジスト層、前記第２絶縁材料層、前記第１絶縁材料層及び前記第１導電性金属材料層を除去する工程と、を含む。チャネル領域に対応する領域の第２絶縁材料層の部分が残存して、第２ゲート絶縁層を形成する。チャネル領域に対応する領域の第１絶縁材料層の部分が残存して、第１ゲート絶縁層を形成する。チャネル領域に対応する領域の第１導電性金属材料層の部分が残存して、ゲート電極を形成する。
別の態様では、本開示は、本明細書に記載の方法によって製造された薄膜トランジスタを提供する。
別の態様では、本開示は、薄膜トランジスタを提供する。図２を参照すると、薄膜トランジスタは、ベース基板１０と、ベース基板１０にチャネル領域Ｒ３、ソース電極コンタクト領域Ｒ１、及びドレイン電極コンタクト領域Ｒ２を有する能動層１と、能動層１のベース基板１０から遠い側に位置する第１ゲート絶縁層１０２’と、第１ゲート絶縁層１０２’の能動層１から遠い側に位置するゲート電極４とを有する。ソース電極コンタクト領域Ｒ１とチャネル領域Ｒ３との境界Ｂ１およびドレイン電極コンタクト領域Ｒ２とチャネル領域Ｒ３との境界Ｂ２は、第１ゲート絶縁層１０２’およびゲート電極４の端部と大体に一致していることが好ましい。図２に示すように、第１ゲート絶縁層１０２’は、第１エッジｅ３及び第２エッジｅ４を有し、ゲート電極４は、第１エッジｅ１及び第２エッジｅ２を有する。図２に示すように、ゲート電極４の第１エッジｅ１と第１ゲート絶縁層１０２’の第１エッジｅ３は、ソース電極コンタクト領域Ｒ１及びチャネル領域Ｒ３の境界Ｂ１と一致し、ゲート電極４の第２エッジｅ２第１ゲート絶縁層１０２’の第２エッジｅ４は、ドレイン電極コンタクト領域Ｒ２及びチャネル領域Ｒ３の境界Ｂ２と一致している。リフトオフ法を用いることにより、ゲート電極４及び第１ゲート絶縁層１０２’は、同じパターン、例えば、能動層１のチャネル領域Ｒ３と同じパターンを有する。
図２に示すように、ベース基板１０上のゲート電極４の投影とチャネル領域Ｒ３の投影とが大体に重なり合い、ベース基板１０上のゲート電極４の投影とチャネル領域Ｒ３の投影とがお互いに大体に同じ広がりを有する。同様に、ベース基板１０上の第１ゲート絶縁層１０２’の投影とチャネル領域Ｒ３の投影とが大体に重なり合い、ベース基板１０上の第１ゲート絶縁層１０２’の投影とチャネル領域Ｒ３の投影とがお互いに大体に同じ広がりを有する。
一実施形態において、前記薄膜トランジスタは、前記能動層１のチャネル領域Ｒ３と前記第１ゲート絶縁層１０２’との間に位置し、且つ前記チャネル領域Ｒ３に接触する第２ゲート絶縁層１０１をさらに含む。第２ゲート絶縁層１０１の抵抗率は、第１ゲート絶縁層１０２’よりも高い。図２に示すように、ソース電極コンタクト領域Ｒ１とチャネル領域Ｒ３との境界、及びドレイン電極コンタクト領域Ｒ２とチャネル領域Ｒ３との境界は、第２ゲート絶縁層１０１のエッジと大体に一致している。ベース基板１０上の第２ゲート絶縁層１０１の投影とチャネル領域Ｒ３の投影とが大体に重なり合い、ベース基板１０上の第２ゲート絶縁層１０１の投影とチャネル領域Ｒ３の投影とがお互いに大体に同じ広がりを有する。
本発明の薄膜トランジスタは、ゲート電極がソース電極コンタクト領域とチャネル領域との境界、及びドレイン電極コンタクト領域とチャネル領域との境界に大体に一致しており、例えばゲート電極がソース電極及びドレイン電極と自己整合するため、高い配置精度を実現できる。したがって、本発明の薄膜トランジスタは、ウェットエッチングによってゲート電極が形成された従来の薄膜トランジスタで観察される能動層のオフセット領域を大体に含まれていない。このため、本薄膜トランジスタは、オフセット領域による寄生抵抗を大体に消去できる。また、本発明の薄膜トランジスタは、ソース電極及びドレイン電極がチャネル領域に接触しているので、薄膜トランジスタの電気特性が大幅に向上する。ソース電極材料及びドレイン電極材料の選択は、電極と能動層との間のオーミック接触抵抗によって厳密に制限されず、製造コストをさらに低下させる。
一実施形態では、薄膜トランジスタは、ソース電極２およびドレイン電極３をさらに含む。ソース電極２およびドレイン電極３は、Ｍ１を含む金属材料で形成され、Ｍ１は単一の金属または金属の組み合わせであることの好ましい。第２ゲート絶縁層は、Ｍ１ＯｍＮＮを含む材料で作成し、ただし、ｍ＞０、ｎ≧０であることがこのましい。一実施形態では、ソース電極２、ドレイン電極３および第２ゲート絶縁層１０１は、同じ層にあることが好ましい。ソース電極２、ドレイン電極３および第２ゲート絶縁層１０１は、一体構造を構成することが好ましい。本明細書で記載された「同じ層」とは、同じ工程で同時に形成される層の間の関係を指す。一例では、ソース電極２、ドレイン電極３および第２ゲート絶縁層１０１は、同じ層の材料に行われる同じパターニング化工程における１つまたは複数のステップで形成されるとき、それらが同じ層にある。別の一例では、第２ゲート絶縁層１０１を形成する工程と、ソース電極２及びドレイン電極３を形成する工程とを同時に行うことにより、ソース電極２、ドレイン電極３及び第２ゲート絶縁層１０１を同一層に形成することができる。「同じ層」とは、必ずしも断面図において層の厚さまたは層の高さが同じであることを意味しない。
Ｍ１ＯｍＮｎは、例えば３．９より大きい高誘電率を有する金属酸化物または金属酸窒化物を含み、Ｍ１は、金属または金属の合金を含むことが好ましい。Ｍ１は、ハフニウム、タンタル、又はそれらの組み合わせを含み、Ｍ１ＯｍＮｎは、ＨｆｘＯｙ、ＴａｘＯｙ、ＨｆｘＯｙＮｚ、ＴａｘＯｙＮｚ、またはそれらの組み合わせを含むことが好ましい。
第１ゲート絶縁層１０２’は、能動層１に直接接触していない。このように、第１ゲート絶縁層１０２’の絶縁材料に水素を導入するか否かはあまり問題にならない。これは、第２ゲート絶縁層１０１によって第１ゲート絶縁層１０２’が能動層１から分離されるためである。第１ゲート絶縁層１０２’は、耐酸化性および耐湿性が高い絶縁材料を含むことが好ましい。第１ゲート絶縁層は、ＳｉｘＯｙ、ＳｉｘＮｙ、またはＳｉｘＯｙＮｚ、またはそれらの組み合わせを含み、ただし、ｘ＞０、ｙ＞０であることが好ましい。
図２に示すように、一実施形態において、ソース電極２およびドレイン電極３は、能動層１のベース基板１０から遠い側に位置する。能動層１は、ソース電極２及びドレイン電極３のベース基板１０から遠い側に位置することが好ましい。
ベース基板１０上のゲート電極４の投影とチャネル領域Ｒ３、第１ゲート絶縁層１０２’及び第２ゲート絶縁層１０１の投影と大体に重なり合うことが好ましい。ベース基板１０上のゲート電極４の投影とチャネル領域Ｒ３、第１ゲート絶縁層１０２’及び第２ゲート絶縁層１０１の投影とがお互いに大体に同じ広がりを有することが好ましい。
第２ゲート絶縁膜１０１の厚さは、ソース電極２及びドレイン電極３と大体に同じである。ベース基板１０の表面ｓ４に対する第２ゲート絶縁層１０１のベース基板１０から遠い表面ｓ２の高さは、ベース基板１０の表面ｓ４に対するソース電極のベース基板１０から遠い表面ｓ１及びドレイン電極のベース基板１０から遠い表面ｓ３の高さと同じである。
一実施形態では、第２ゲート絶縁層１０１は、ソース電極２およびドレイン電極３の厚さとは異なる（例えば、それよりも薄い）厚さを有する。ベース基板１０の表面ｓ４に対する第２ゲート絶縁層１０１のベース基板１０から遠い表面ｓ２の高さは、ベース基板１０の表面ｓ４に対するソース電極２のベース基板１０から遠い表面ｓ１の高さおよびドレイン電極３のベース基板１０から遠い表面ｓ３の高さよりも小さいことが好ましい。第２ゲート絶縁膜１０１の厚さを減少させることによって、薄膜トランジスタの閾値電圧ＶＴを大体にゼロに制御することができ、薄膜トランジスタの電気特性をさらに向上させることができる。
別の態様では、本開示は、本明細書に記載の薄膜トランジスタを有するアレイ基板、または本明細書に記載の方法によって製造されるアレイ基板を提供する。
別の態様では、本開示は、本明細書に記載される薄膜トランジスタを有する、または本明細書に記載の方法によって製造される表示パネルを提供する。
別の態様では、本開示は、本明細書に記載の薄膜トランジスタを有する、または本明細書に記載の方法によって製造された表示装置を提供する。具体的な表示装置の例としては、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルアルバム、ＧＰＳなどが挙げられるが、これらに限定されない。
本発明の実施例についての記述は本発明を説明するためのものである。以上の内容は本発明を具体的な実施例や開示した実施例に限定するものではない。従って、上記の説明は本発明を限定するものではなく、本発明を説明するためのものと見なされるべきである。多くの修正および変更は当業者にとって明らかである。実施例を選びまたは説明するのは本発明の原理や最適の応用を説明するためであり、これにより、当業者は、本発明の様々な実施例や特定の使用または実行に適している種々の変形を理解すべきである。本発明の範囲は請求の範囲またはそれと等価な内容により限定され、特に明記しない限り、すべての用語は最も広く合理的な意味を持つ。したがって、「当該発明」、「本発明」という用語が必ず請求の範囲を特定の実施例に制限せず、また、本発明の典型的な実施例を参照することは、本発明に対する制限を意味しない。このような制限を推測できない。本発明は権利要求の旨と範囲によって限定されている。これらの請求の範囲において、「第１」、「第２」などは名詞または要素とともに使われている。このような用語は命名するためのものであることが理解すべき、具体的な番号がとえられていない限り、このような命名を付けた要素の番号に制限をとえることを解釈してはならない。いずれの述べた長所と利点は、本発明のすべての実施例に適用されない可能性があります。本発明は、その趣旨を逸脱しない限り、変更、改良され得ることはいうまでもない。なお、以下の請求の範囲において要素や構成が明確に記載されているかどうかにかかわらず、本公開の要素と構成は、公衆に対する目的ではない。
１ 能動層
２ ソース電極
３ ドレイン電極
４ ゲート電極
５ 導電性金属層
１０ ベース基板
２０ フォトレジスト層
３０ フォトレジスト層
１０１ ゲート絶縁層
１０２ 絶縁材料層
２００ 半導体材料層
２０１ 導電性金属材料層
２０２ 導電性金属材料層

Claims (19)

  1. ベース基板に、チャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層を形成する工程と、
    前記能動層の前記ベース基板から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された第１フォトレジスト層を形成する工程と、
    前記第１フォトレジスト層の前記ベース基板から遠い側に絶縁材料層を形成する工程と、
    前記絶縁材料層の前記第１フォトレジスト層から遠い側に第１導電性金属材料層を形成する工程と、
    リフトオフ法で、前記チャネル領域に対応する領域以外の前記第１フォトレジスト層、前記絶縁材料層及び前記第１導電性金属材料層を除去することにより、前記絶縁材料層の前記チャネル領域に対応する領域の部分が残存して第１ゲート絶縁層を形成し、前記第１導電性金属材料層の前記チャネル領域に対応する領域の部分が残存してゲート電極を形成する工程と、を含み、
    前記能動層の前記チャネル領域と前記第１ゲート絶縁層との間に、前記能動層の前記チャネル領域に接触する第２ゲート絶縁層を形成する工程と、
    前記第２ゲート絶縁層をエッチングして前記第２ゲート絶縁層の厚さを減少させる工程とをさらに含む、薄膜トランジスタの製造方法。
  2. 前記ソース電極コンタクト領域と前記チャネル領域との境界及び前記ドレイン電極コンタクト領域と前記チャネル領域との境界が、前記第１ゲート絶縁層及び前記ゲート電極のエッジと一致するように、前記能動層、前記第１ゲート絶縁層及び前記ゲート電極を形成する、請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とが重なり合い、前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とがお互いに同じ広がりを有するように、前記能動層、前記第１ゲート絶縁層及び前記ゲート電極を形成する、請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記第２ゲート絶縁層が前記第１ゲート絶縁層よりも高い抵抗率を有し、
    前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とが重なり合い、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とがお互いに同じ広がりを有する、請求項１に記載の薄膜トランジスタの製造方法。
  5. 一つの工程でソース電極、ドレイン電極及び前記第２ゲート絶縁層を形成し、前記ソース電極及び前記ドレイン電極が前記能動層の前記ベース基板から遠い側に形成され、
    前記ソース電極、前記ドレイン電極及び前記第２ゲート絶縁層を形成する工程は、
    前記能動層の前記ベース基板から遠い側に、前記能動層の前記ソース電極コンタクト領域に対応する第１部分、前記能動層の前記ドレイン電極コンタクト領域に対応する第２部分、前記能動層の前記チャネル領域に対応する第３部分を含む第２導電性金属材料層を形成するステップと、
    前記第２導電性金属材料層の前記能動層から遠い側に、前記チャネル領域に対応する領域以外の領域に形成された前記第１フォトレジスト層を形成するステップと、
    前記第２導電性金属材料層の前記第３部分を酸化して前記第２ゲート絶縁層を形成し、前記第１部分が酸化されず前記ソース電極を形成し、前記第２部分が酸化されず前記ドレイン電極を形成するステップを含む、請求項４に記載の薄膜トランジスタの製造方法。
  6. 一つのパターニング化工程で前記能動層及び前記第２導電性金属材料層を形成し、
    前記能動層及び前記第２導電性金属材料層を形成する工程は、
    前記ベース基板に半導体材料層を形成するステップと、
    前記半導体材料層の前記ベース基板から遠い側に第３導電性金属材料層を形成するステップと、
    前記第３導電性金属材料層の前記半導体材料層から遠い側に、前記能動層に対応する領域に形成された第２フォトレジスト層を形成するステップと、
    前記第３導電性金属材料層の前記第２フォトレジスト層に対応する領域以外の部分を除去することにより、前記第２導電性金属材料層を形成するステップと、
    前記半導体材料層の前記第２フォトレジスト層に対応する領域以外の部分を除去することにより、前記能動層を形成するステップを、含む、請求項５に記載の薄膜トランジスタの製造方法。
  7. 第２導電性金属材料層の第３部分を酸化するステップは、陽極酸化、酸素雰囲気中でのアニール、酸素プラズマ処理、またはそれらの組み合わせによって行う、請求項５に記載の薄膜トランジスタの製造方法。
  8. 第２導電性金属材料層は、ハフニウム、タンタル、またはそれらの組み合わせを用いて形成される、請求項５に記載の薄膜トランジスタの製造方法。
  9. 第２ゲート絶縁層は、ＨｆｘＯｙまたはＴａｘＯｙ、ＨｆｘＯｙＮｚ、またはＴａｘＯｙＮｚ、またはそれらの組み合わせを用いて形成され、ただし、ｘ＞０、ｙ＞０、ｚ＞０である、請求項４に記載の薄膜トランジスタの製造方法。
  10. 前記第１ゲート絶縁層は、ＳｉｘＯｙ、ＳｉｘＮｙ、ＳｉｘＯｙＮｚまたはそれらの組み合わせを用いて形成され、ただし、ｘ＞０、ｙ＞０、ｚ＞０である、請求項１に記載の薄膜トランジスタの製造方法。
  11. ベース基板にチャネル領域、ソース電極コンタクト領域及びドレイン電極コンタクト領域を有する能動層と、
    前記能動層の前記ベース基板から遠い側に位置する第１ゲート絶縁層と、
    前記第１ゲート絶縁層の前記能動層から遠い側に位置するゲート電極と、を備える薄膜トランジスタであって、
    前記ソース電極コンタクト領域と前記チャネル領域との間の境界、及び前記ドレイン電極コンタクト領域と前記チャネル領域との間の境界は、前記第１ゲート絶縁層及び前記ゲート電極のエッジと一致し、
    前記薄膜トランジスタは、前記能動層の前記チャネル領域と前記第１ゲート絶縁層との間に前記能動層の前記チャネル領域に接触する第２ゲート絶縁層をさらに備え、前記ベース基板の表面に対する前記第２ゲート絶縁層の前記ベース基板から遠い表面の高さが、前記ベース基板の表面に対するソース電極またはドレイン電極の前記ベース基板から遠い表面の高さよりも小さくなるように、前記第２ゲート絶縁層の厚さは前記第２ゲート絶縁層をエッチングすることにより減少されている、薄膜トランジスタ。
  12. 前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とが重なり合い、前記ベース基板上の前記ゲート電極の投影と前記チャネル領域の投影とがお互いに同じ広がりを有する、請求項１１に記載の薄膜トランジスタ。
  13. 前記第２ゲート絶縁層は、前記第１ゲート絶縁層よりも高い抵抗率を有し、
    前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とが重なり合い、前記ベース基板上の前記第２ゲート絶縁層の投影と前記チャネル領域の投影とがお互いに同じ広がりを有する、請求項１１に記載の薄膜トランジスタ。
  14. Ｍ１を含む金属材料からなるソース電極およびドレイン電極をさらに備え、Ｍ１は単一金属または金属の組み合わせであり、
    前記第２ゲート絶縁層は、Ｍ１ＯｍＮｎを含む材料からなり、ただし、ｍ＞０、ｎ≧０であり、
    前記ソース電極、前記ドレイン電極及び前記第２ゲート絶縁層は同一層にある、請求項１３に記載の薄膜トランジスタ。
  15. Ｍ１は、ハフニウムまたはタンタル、またはそれらの組み合わせを含み、
    Ｍ１ＯｍＮｎは、ＨｆｘＯｙ、またはＴａｘＯｙ、ＨｆｘＯｙＮｚ、またはＴａｘＯｙＮｚ、またはそれらの組み合わせを含む、請求項１４に記載の薄膜トランジスタ。
  16. 前記ソース電極及び前記ドレイン電極は、前記能動層の前記ベース基板から遠い側に位置する、請求項１４に記載の薄膜トランジスタ。
  17. 前記ベース基板上の前記ゲート電極の投影と前記チャネル領域、前記第１ゲート絶縁層及び前記第２ゲート絶縁層の投影とが重なり合い、
    前記ベース基板上の前記ゲート電極の投影と前記チャネル領域、前記第１ゲート絶縁層及び前記第２ゲート絶縁層の投影とがお互いに同じ広がりを有する、請求項１３に記載の薄膜トランジスタ。
  18. 前記ベース基板の表面に対する前記第２ゲート絶縁層の前記ベース基板から遠い表面の高さは、前記ベース基板の表面に対する前記ソース電極及び前記ドレイン電極の前記ベース基板から遠い表面の高さよりも小さい、請求項１４に記載の薄膜トランジスタ。
  19. 請求項１１乃至１８のいずれか一項に記載の薄膜トランジスタを含む表示装置。
JP2018504672A 2016-11-30 2017-06-30 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 Active JP7045983B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201611082799.9 2016-11-30
CN201611082799.9A CN108122759B (zh) 2016-11-30 2016-11-30 薄膜晶体管及其制作方法、阵列基板及显示装置
PCT/CN2017/091081 WO2018099066A1 (en) 2016-11-30 2017-06-30 Method of fabricating thin film transistor, thin film transistor, and display apparatus

Publications (3)

Publication Number Publication Date
JP2019536255A JP2019536255A (ja) 2019-12-12
JP2019536255A5 JP2019536255A5 (ja) 2020-06-18
JP7045983B2 true JP7045983B2 (ja) 2022-04-01

Family

ID=62226314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018504672A Active JP7045983B2 (ja) 2016-11-30 2017-06-30 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置

Country Status (6)

Country Link
US (1) US10431668B2 (ja)
EP (1) EP3549157A4 (ja)
JP (1) JP7045983B2 (ja)
KR (1) KR102103428B1 (ja)
CN (1) CN108122759B (ja)
WO (1) WO2018099066A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860107B (zh) * 2019-01-31 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110299322B (zh) * 2019-07-03 2022-03-08 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186861A (ja) 2009-02-12 2010-08-26 Fujifilm Corp 薄膜トランジスタ及びその製造方法
JP2011216603A (ja) 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20140191331A1 (en) 2011-06-27 2014-07-10 Pragmatic Printing Ltd Transistor and Its Method of Manufacture
JP2015195384A (ja) 2011-07-08 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP2015228014A (ja) 2014-04-18 2015-12-17 株式会社半導体エネルギー研究所 表示装置および、その動作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167372A (ja) * 1984-02-09 1985-08-30 Seiko Epson Corp 薄膜トランジスタの製造方法
KR970006254B1 (ko) * 1994-03-18 1997-04-25 엘지전자 주식회사 박막트랜지스터의 제조방법
JPH0888363A (ja) * 1994-09-16 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
KR20060000508A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 보호막을 이용한 금속유도측면 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
TWI475615B (zh) 2010-07-21 2015-03-01 Univ Nat Chiao Tung 自我對準之頂閘極薄膜電晶體及其製法
GB2489682B (en) * 2011-03-30 2015-11-04 Pragmatic Printing Ltd Electronic device and its method of manufacture
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
CN102522337B (zh) * 2011-12-16 2014-07-02 北京大学 一种顶栅氧化锌薄膜晶体管的制备方法
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103346089B (zh) 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN103730514B (zh) 2014-01-23 2019-07-19 苏州大学 薄膜晶体管
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106024608B (zh) 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106128963B (zh) * 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186861A (ja) 2009-02-12 2010-08-26 Fujifilm Corp 薄膜トランジスタ及びその製造方法
JP2011216603A (ja) 2010-03-31 2011-10-27 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20140191331A1 (en) 2011-06-27 2014-07-10 Pragmatic Printing Ltd Transistor and Its Method of Manufacture
JP2015195384A (ja) 2011-07-08 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP2015228014A (ja) 2014-04-18 2015-12-17 株式会社半導体エネルギー研究所 表示装置および、その動作方法

Also Published As

Publication number Publication date
EP3549157A4 (en) 2020-06-24
JP2019536255A (ja) 2019-12-12
CN108122759B (zh) 2021-01-26
EP3549157A1 (en) 2019-10-09
US10431668B2 (en) 2019-10-01
KR102103428B1 (ko) 2020-04-23
CN108122759A (zh) 2018-06-05
WO2018099066A1 (en) 2018-06-07
KR20180086405A (ko) 2018-07-31
US20190081159A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
TWI297548B (en) Pixel structure for flat panel display and method for fabricating the same
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US9401418B2 (en) Method of manufacturing thin film transistor and organic light emitting diode display
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
US11239297B2 (en) Array substrate with capacitor including conductive part of active layer and method of fabricating thereof
JP7045983B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
TWI497689B (zh) 半導體元件及其製造方法
US11315963B2 (en) Display substrate and method for preparing the same, and display device
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN106935657B (zh) 一种薄膜晶体管及其制造方法、显示装置
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
US11244970B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
US9673228B2 (en) Display panel
US11177356B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
CN115842024A (zh) 一种驱动背板及其制备方法、显示装置
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220322

R150 Certificate of patent or registration of utility model

Ref document number: 7045983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150