JP7042117B2 - リニアレギュレータ - Google Patents

Description

本発明は、電源装置に関し、特にリニアレギュレータに関する。

車両においては、故障が生じて通常の走行ができなくなった場合でも安全な場所まで移動できるように短距離の移動を可能とするリンプホーム機能を有していることが望ましい。

また近年、車両の自動運転技術に関する研究開発が精力的に進められている。米自動車技術会（ＳＡＥ）によって定義された自動化レベルのレベル３（条件付き自動化）、レベル４（高度な自動化）、及びレベル５（完全自動化）では、自動運転システムが全ての動的運転作業を実行するため、運転者が不要になる。従って、レベル３～レベル５の自動運転が実行される車両においては、上記のリンプホーム機能を有することが実質的に不可欠であると考えられる。

特開２００８－４６９０１号公報

車両に搭載され上記のリンプホーム機能に関連するリニアレギュレータは、入力電圧に異常が生じた場合でも正常な出力電圧を出力できる構成でなければならない。このような構成のリニアレギュレータの一例が特許文献１で開示されている。

特許文献１で開示されているリニアレギュレータは、第１入力電圧と第２入力電圧が入力される２入力１出力のリニアレギュレータであって、第２入力電圧が供給されなくなった場合でも第１入力電圧のみを用いて正常な出力電圧を出力できる。

しかしながら、特許文献１で開示されているリニアレギュレータは、第１入力電圧が供給されなくなった場合には出力電圧を出力することができないという問題を有している。

本発明は、上記の状況に鑑み、入力電圧の喪失に対する耐性が高いリニアレギュレータ及びそれを備えた車両を提供することを目的とする。

本明細書中に開示されているリニアレギュレータは、第１入力電圧が印加される第１入力端と出力電圧が出力される出力端との間に接続された第１出力トランジスタと、第２入力電圧が印加される第２入力端と前記出力端との間に接続された第２出力トランジスタと、所定範囲の前記第２入力電圧が前記第２入力端に供給されなくなった場合に前記第１出力トランジスタを制御し、前記所定範囲の前記第１入力電圧が前記第１入力端に供給されなくなった場合に前記第２出力トランジスタを制御する制御回路と、を備える構成（第１の構成）である。

また上記第１の構成のリニアレギュレータにおいて、前記所定範囲の前記第１入力電圧が前記第１入力端に供給され且つ前記所定範囲の前記第２入力電圧が前記第２入力端に供給されている場合、前記制御回路は、前記第１入力電圧が前記第２入力電圧より小さければ前記第１出力トランジスタを制御し、前記第２入力電圧が前記第１入力電圧より小さければ前記第２出力トランジスタを制御する構成（第２の構成）であってもよい。

また上記第１又は第２の構成のリニアレギュレータにおいて、前記所定範囲の前記第１入力電圧が前記第１入力端に供給され且つ前記所定範囲の前記第２入力電圧が前記第２入力端に供給されている場合、前記制御回路は、前記第１入力電圧が前記第２入力電圧より小さければ前記第２入力電圧を前記制御回路の駆動電圧として用い、前記第２入力電圧が前記第１入力電圧より小さければ前記第１入力電圧を前記制御回路の駆動電圧として用いる構成（第３の構成）であってもよい。

また上記第３の構成のリニアレギュレータにおいて、前記所定範囲の前記第２入力電圧が前記第２入力端に供給されなくなった場合、前記制御回路は、前記第１入力電圧を前記制御回路の駆動電圧として用い、前記所定範囲の前記第１入力電圧が前記第１入力端に供給されなくなった場合、前記制御回路は、前記第２入力電圧を前記制御回路の駆動電圧として用いる構成（第４の構成）であってもよい。

また上記第４の構成のリニアレギュレータにおいて、前記制御回路は、第１ダイオード及び第２ダイオードを備え、前記第１ダイオードのアノードに前記第１入力電圧が印加され、前記第２ダイオードのアノードに前記第２入力電圧が印加され、前記第１ダイオードのカソード及び前記第２ダイオードのカソードが共通接続され、前記第１ダイオード及び前記第２ダイオードのカソード電圧が前記制御回路の駆動電圧として用いられる構成（第５の構成）であってもよい。

また上記第１～第５いずれかの構成のリニアレギュレータにおいて、前記リニアレギュレータは半導体パッケージに収容され、前記半導体パッケージの前記第１入力電圧が印加される第１端子と、前記半導体パッケージの前記第２入力電圧が印加される第２端子との間に、前記半導体パッケージの第３端子が設けられる構成（第６の構成）であってもよい。

また上記第１～第５いずれかの構成のリニアレギュレータにおいて、前記リニアレギュレータは半導体パッケージに収容され、前記半導体パッケージは上面視で略矩形であり、前記半導体パッケージの前記第１入力電圧が印加される第１端子と、前記半導体パッケージの前記第２入力電圧が印加される第２端子とは、互いに前記略矩形の異なる辺に設けられる構成（第７の構成）であってもよい。

本明細書中に開示されている車両は、上記第１～第７いずれかの構成のリニアレギュレータと、前記リニアレギュレータに前記第１入力電圧を供給する第１のバッテリと、前記リニアレギュレータに前記第１入力電圧を供給する第２のバッテリと、を備える構成（第８構成）である。

本明細書中に開示されているリニアレギュレータは、第１入力電圧と第２入力電圧が入力される２入力１出力のリニアレギュレータであって、第２入力電圧が供給されなくなった場合でも正常な第１入力電圧が供給されていれば正常な出力電圧を出力でき、第１入力電圧が供給されなくなった場合でも正常な第２入力電圧が供給されていれば正常な出力電圧を出力できる。したがって、本明細書中に開示されているリニアレギュレータ及びそれを備えた車両によれば、リニアレギュレータに供給される入力電圧の喪失に対する耐性を高くすることができる。

リニアレギュレータの一構成例を示す図 リニアレギュレータの概略動作を示すタイムチャート リニアレギュレータの概略動作を示すタイムチャート リニアレギュレータの概略動作を示すタイムチャート リニアレギュレータの概略動作を示すタイムチャート オペアンプの一構成例を示す図 オペアンプの他の構成例を示す図 半導体パッケージの上方斜視図 半導体パッケージの下方斜視図 半導体パッケージの上面図 他の半導体パッケージの上面図 更に他の半導体パッケージの上面図 車両の外観図

＜１．リニアレギュレータの構成＞
図１はリニアレギュレータの一構成例を示す図である。リニアレギュレータ１００は、オペアンプ１と、基準電圧生成回路２と、セレクタ３と、第１出力トランジスタＱ１と、第２出力トランジスタＱ２と、分圧抵抗Ｒ１及びＲ２と、を備えている。

オペアンプ１は第１入力電圧ＶＣＣ１又は第２入力電圧ＶＣＣ２をオペアンプ１の駆動電圧として用いる。同様に、基準電圧生成回路２は第１入力電圧ＶＣＣ１又は第２入力電圧ＶＣＣ２を基準電圧生成回路２の駆動電圧として用い、セレクタ３は第１入力電圧ＶＣＣ１又は第２入力電圧ＶＣＣ２をセレクタの駆動電圧として用いる。

第１出力トランジスタＱ１は、第１入力電圧ＶＣＣ１が印加される第１入力端と出力電圧ＶＯＵＴが出力される出力端との間に接続されている。第２出力トランジスタＱ２は、第２入力電圧ＶＣＣ２が印加される第２入力端と出力電圧ＶＯＵＴが出力される出力端との間に接続されている。なお、本実施形態では、第１出力トランジスタＱ１及び第２出力トランジスタＱ２はそれぞれＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。

分圧抵抗Ｒ１及びＲ２は、出力電圧ＶＯＵＴを分圧して帰還電圧ＶＦＢを生成する。帰還電圧ＶＦＢはオペアンプ１の反転入力端子に供給される。

基準電圧生成回路２は、基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦはオペアンプ１の非反転入力端子に供給される。

オペアンプ１は、基準電圧ＶＲＥＦと帰還電圧ＶＦＢとの差（ＶＲＥＦ－ＶＦＢ）に基づく制御信号を生成する。オペアンプ１によって生成される制御信号の電圧レベルは、基準電圧ＶＲＥＦと帰還電圧ＶＦＢとの差（ＶＲＥＦ－ＶＦＢ）が大きくなるほど大きくなる。

オペアンプ１は、セレクタ３から出力される選択信号ＳＥＬに基づいて、第１出力トランジスタＱ１及び第２出力トランジスタＱ２のどちらに制御信号を送るかを決定し、第１出力トランジスタＱ１及び第２出力トランジスタＱ２のどちらか一方に制御信号を送る。オペアンプ１から制御信号を受け取った出力トランジスタのソース－ドレイン間電圧は、制御信号の電圧レベルに応じた値になる。

セレクタ３は、第１入力端に印加される第１入力電圧ＶＣＣ１の値及び第２入力端に印加される第２入力電圧ＶＣＣ２の値に基づいて、選択信号ＳＥＬを生成する。

セレクタ３は、所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２が第２入力端に供給されないことを検出すると、オペアンプ１の出力先として第１出力トランジスタＱ１を選択する内容の選択信号ＳＥＬを生成する。これにより、第２入力電圧ＶＣＣ２が第２入力端に供給されなくなった場合でも所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１が第１入力端に供給されていれば、リニアレギュレータ１００は正常な出力電圧ＶＯＵＴつまり所定値（例えば５[Ｖ]）の出力電圧ＶＯＵＴを出力できる（図２及び図３参照）。

また、セレクタ３は、所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１が第１入力端に供給されないことを検出すると、オペアンプ１の出力先として第２出力トランジスタＱ２を選択する内容の選択信号ＳＥＬを生成する。これにより、第１入力電圧ＶＣＣ１が第１入力端に供給されなくなった場合でも所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２が第２入力端に供給されていれば、リニアレギュレータ１００は正常な出力電圧ＶＯＵＴつまり所定値（例えば５[Ｖ]）の出力電圧ＶＯＵＴを出力できる（図４及び図５参照）。

以上から明らかなように、リニアレギュレータ１００は、第２入力電圧ＶＣＣ２のみを喪失した場合と第１入力電圧ＶＣＣ１のみを喪失した場合の双方において、正常な出力電圧ＶＯＵＴを出力できる。したがって、リニアレギュレータ１００は、特許文献１に開示されているリニアレギュレータに比べて、入力電圧の喪失に対する耐性が高い。

さらに、セレクタ３は、所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１が第１入力端に供給され且つ所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２が第２入力端に供給されていることを検出すると、第１入力電圧ＶＣＣ１と第２入力電圧ＶＣＣ２の大小関係を判定する。そして、当該判定の結果、第１入力電圧ＶＣＣ１が第２入力電圧ＶＣＣ２より小さければ、セレクタ３は、オペアンプ１の出力先として第１出力トランジスタＱ１を選択する内容の選択信号ＳＥＬを生成する（図２及び図４参照）。一方、当該判定の結果、第２入力電圧ＶＣＣ２が第１入力電圧ＶＣＣ１より小さければ、セレクタ３は、オペアンプ１の出力先として第２出力トランジスタＱ２を選択する内容の選択信号ＳＥＬを生成する（図３及び図５参照）。これにより、第１入力電圧ＶＣＣ１及び第２入力電圧ＶＣＣ２をどちらも喪失していない場合の効率を高めることができる。

なお、当該判定の結果、第１入力電圧ＶＣＣ１と第２入力電圧ＶＣＣ２が同一の値であれば、セレクタ３は、オペアンプ１の出力先として第１出力トランジスタＱ１を選択する内容の選択信号ＳＥＬを生成してもよく、オペアンプ１の出力先として第２出力トランジスタＱ２を選択する内容の選択信号ＳＥＬを生成してもよい。

本実施形態とは異なり、リニアレギュレータ１００を、第１入力電圧ＶＣＣ１及び第２入力電圧ＶＣＣ２ともに正常であるときに第１入力電圧ＶＣＣ１が第２入力電圧ＶＣＣ２よりも低電圧であることを想定した仕様にしてもよい。当該仕様では、セレクタ３は、所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１が第１入力端に供給され且つ所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２が第２入力端に供給されていることを検出すると、オペアンプ１の出力先として第１出力トランジスタＱ１を選択する内容の選択信号ＳＥＬを生成すればよい。

また、第１入力電圧ＶＣＣ１が減圧した場合、出力電圧ＶＯＵＴを出力する出力端から、第１出力トランジスタＱ１のボディダイオードを経由して、第１入力電圧ＶＣＣ１が印加される第１入力端に向かって電流が逆流するおそれがある。したがって、第１出力トランジスタＱ１と出力電圧ＶＯＵＴを出力する出力端との間に逆流防止用のダイオードを設けることが望ましい。同様に、第２入力電圧ＶＣＣ２が減圧した場合、出力電圧ＶＯＵＴを出力する出力端から、第２出力トランジスタＱ２のボディダイオードを経由して、第２入力電圧ＶＣＣ２が印加される第２入力端に向かって電流が逆流するおそれがある。したがって、第１２力トランジスタＱ２と出力電圧ＶＯＵＴを出力する出力端との間に逆流防止用のダイオードを設けることが望ましい。

＜２．オペアンプの構成＞
図６は、オペアンプ１の一構成例を示す図である。図６に示す構成例では、オペアンプ１は、第１ダイオードＤ１と、第２ダイオードＤ２と、入力段１１と、利得段１２と、出力段１３と、発振防止用の位相補償容量Ｃ１と、スイッチＳＷ１と、を備えている。スイッチＳＷ１は選択信号ＳＥＬに基づいて自己の状態を決定する。

第１ダイオードＤ１のアノードに第１入力電圧ＶＣＣ１が印加される。第２ダイオードＤ２のアノードに第２入力電圧ＶＣＣ２が印加される。そして、第１ダイオードＤ１のカソード及び第２ダイオードＤ２のカソードが共通接続される。第１ダイオードＤ１及び第２ダイオードＤ２のカソード電圧は、入力段１１、利得段１２、及び出力段１３それぞれの駆動電圧として用いられる。

図６に示す構成例によると、所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１がリニアレギュレータ１００の第１入力端に供給され且つ所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２がリニアレギュレータ１００の第２入力端に供給されている場合、第１入力電圧ＶＣＣ１が第２入力電圧ＶＣＣ２より小さければ第２入力電圧ＶＣＣ２が駆動電圧となり、第２入力電圧ＶＣＣ２が第１入力電圧ＶＣＣ１より小さければ第１入力電圧ＶＣＣ１が駆動電圧となる。さらに、所定範囲（例えば６[Ｖ]以上）の第２入力電圧ＶＣＣ２がリニアレギュレータ１００の第２入力端に供給されなくなった場合、第１入力電圧ＶＣＣ１が駆動電圧となり、所定範囲（例えば６[Ｖ]以上）の第１入力電圧ＶＣＣ１がリニアレギュレータ１００の第１入力端に供給されなくなった場合、第２入力電圧ＶＣＣ２が駆動電圧となる。

つまり、図６に示す構成例によると、選択信号ＳＥＬに依存せずにオペアンプ１の駆動電圧を確保することができるので、オペアンプ１の構成を簡素化できる。なお、基準電圧生成回路２及びセレクタ３についても、オペアンプ１の図６に示す構成例と同様に、２つのダイオードを用いることで、選択信号ＳＥＬに依存せずに駆動電圧を確保することができる。

また、第１ダイオードＤ１及び第２ダイオードＤ２の代わりにスイッチＳＷ２を用いて、オペアンプ１の構成を図７に示す構成例にしてもよい。

図７に示す構成例では、選択信号ＳＥＬがオペアンプ１の出力先として第１出力トランジスタＱ１を選択する内容の信号である場合には、スイッチＳＷ２が選択信号ＳＥＬに基づいて第１入力電圧ＶＣＣ１を選択する。一方、選択信号ＳＥＬがオペアンプ１の出力先として第２出力トランジスタＱ２を選択する内容の信号である場合には、スイッチＳＷ２が選択信号ＳＥＬに基づいて第２入力電圧ＶＣＣ２を選択する。

なお、基準電圧生成回路２及びセレクタ３についても、オペアンプ１の図７に示す構成例と同様に、２つのダイオードの代わりにスイッチを用いることができる。基準電圧生成回路２及びセレクタ３についても２つのダイオードの代わりにスイッチを用いる場合、基準電圧生成回路２及びセレクタ３にも選択信号ＳＥＬを供給すればよい。

＜３．半導体パッケージの端子配置＞
リニアレギュレータ１００は、例えば図８～図１０に示す半導体パッケージＵ１に収容される。

半導体パッケージＵ１は、図８及び図９に示す通りＳＯＮ（Small Outline Non-leaded）パッケージであって、底部の対向する二辺に４個の端子Ｔ１～Ｔ ４が設けられ、底部の中央に略正方形の放熱パッドＰ１が設けられている。図１０は半導体パッケージＵ１の上面図である。

１番端子Ｔ１は第１入力電圧ＶＣＣ１が入力される端子である。２番端子Ｔ２はグランド電位に接続される端子である。３番端子Ｔ３は第２入力電圧ＶＣＣ２が入力される端子である。４番端子Ｔ４は出力電圧ＶＯＵＴを出力する端子である。

１番端子Ｔ１及び２番端子Ｔ２は、半導体パッケージＵ１の底部の第１辺ＳＤ１に設けられる。３番端子Ｔ３及び４番端子Ｔ４は、半導体パッケージＵ１の底部の第２辺ＳＤ２に設けられる。半導体パッケージＵ１の底部の第１辺ＳＤ１と第２辺ＳＤ２とは互いに対向している。

１番端子Ｔ１と３番端子Ｔ３とを異なる辺に設けることにより、１番端子Ｔ１と３番端子Ｔ３とが短絡することを防止している。１番端子Ｔ１と３番端子Ｔ３とが短絡すると、第１入力電圧ＶＣＣ１及び第２入力電圧ＶＣＣ２の一方が減圧したときに他方も減圧してしまうので、このような事態を端子の配置の工夫により回避している。

なお、半導体パッケージＵ１では、１番端子Ｔ１が設けられる辺と３番端子Ｔ３が設けられる辺とが互いに対向しているが、１番端子Ｔ１が設けられる辺と３番端子Ｔ３が設けられる辺とが互いに隣り合うようにしても同様の効果を得ることができる。すなわち、第１入力電圧ＶＣＣ１が入力される端子と第２入力電圧ＶＣＣ２が入力される端子とを互いに略矩形の異なる辺に設けるようにすればよい。

また、第１入力電圧ＶＣＣ１が入力される端子と第２入力電圧ＶＣＣ２が入力される端子とを同一の辺に設ける場合には、第１入力電圧ＶＣＣ１が入力される端子と第２入力電圧ＶＣＣ２が入力される端子との間に他の端子を設ける構成の半導体パッケージにするとよい。当該構成によっても第１入力電圧ＶＣＣ１が入力される端子と第２入力電圧ＶＣＣ２が入力される端子とが短絡することを防止できる。当該構成の半導体パッケージの一例を図１１に示す。図１１は半導体パッケージＵ２の上面図である。

１番端子Ｔ１１は第１入力電圧ＶＣＣ１が入力される端子である。２番端子Ｔ１２はグランド電位に接続される端子である。３番端子Ｔ１３は第２入力電圧ＶＣＣ２が入力される端子である。４番端子Ｔ１４は半導体パッケージＵ２の内部回路に接続されていない端子である。５番端子Ｔ１５は出力電圧ＶＯＵＴを出力する端子である。

また、第１入力電圧ＶＣＣ１が入力される端子と非入力端子とを同一の辺に設ける場合に、第１入力電圧ＶＣＣ１が入力される端子と非入力端子との間に、半導体パッケージの内部回路に接続されていない端子を設けることが望ましい。同様に、第２入力電圧ＶＣＣ２が入力される端子と非入力端子とを同一の辺に設ける場合に、第２入力電圧ＶＣＣ２が入力される端子と非入力端子との間に、半導体パッケージの内部回路に接続されていない端子を設けることが望ましい。このような条件を満たす半導体パッケージの一例を図１２に示す。図１２は半導体パッケージＵ３の上面図である。

１番端子Ｔ２１は第１入力電圧ＶＣＣ１が入力される端子である。２番端子Ｔ２２は半導体パッケージＵ３の内部回路に接続されていない端子である。３番端子Ｔ２３はグランド電位に接続される端子である。４番端子Ｔ２４は第２入力電圧ＶＣＣ２が入力される端子である。５番端子Ｔ２５は半導体パッケージＵ３の内部回路に接続されていない端子である。６番端子Ｔ２６は出力電圧ＶＯＵＴを出力する端子である。

＜４．用途＞
次に、先に説明したリニアレギュレータの用途例について説明する。図１３は、車両の外観図である。車両Ｘは、第１バッテリＹ１と、第２バッテリＹ２と、リニアレギュレータＹ３と、を搭載している。

第１バッテリＹ１はリニアレギュレータＹ３に第１入力電圧ＶＣＣ１を供給する。第２バッテリＹ２はリニアレギュレータＹ３に第２入力電圧ＶＣＣ２を供給する。第１バッテリＹ１と第２バッテリＹ２とは、互いに同種のバッテリでもよく、互いに異種のバッテリでもよい。また、第１入力電圧ＶＣＣ１と第２入力電圧ＶＣＣ２とは、互いに略同一値の電圧であってもよく、互いに明らかに異なる値の電圧であってもよい。

例えば、第１バッテリＹ１を鉛バッテリとし、第１入力電圧ＶＣＣ１を略１２[Ｖ]の直流電圧とし、第２バッテリＹ２をリチウムイオンバッテリとし、第２入力電圧ＶＣＣ２を略４８[Ｖ]の直流電圧とすることができる。

＜５．その他＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上述した実施形態ではＭＯＳＦＥＴを出力トランジスタとして用いたが、バイポーラトランジスタを出力トランジスタとして用いてもよい。

また上述した実施形態ではリニアレギュレータの用途例として車両に搭載されるリニアレギュレータについて説明したが、本発明はこれに限定されない。本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられるリニアレギュレータに利用することが可能である。

このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

１ オペアンプ
２ 基準電圧生成回路
３ セレクタ
１１ 入力段
１２ 利得段
１３ 出力段
１００、Ｙ３ リニアレギュレータ
Ｃ１ 位相補償容量
Ｄ１、Ｄ２ ダイオード
Ｐ１ 放熱パッド
Ｑ１、Ｑ２ 出力トランジスタ
Ｒ１、Ｒ２ 分圧抵抗
ＳＷ１、ＳＷ２ スイッチ
Ｔ１～Ｔ４、Ｔ１１～Ｔ１５、Ｔ２１～Ｔ２６ 端子
Ｕ１～Ｕ３ 半導体パッケージ
Ｘ 車両
Ｙ１ 第１バッテリ
Ｙ２ 第２バッテリ

Claims (6)

1. 第１入力電圧が印加される第１入力端と出力電圧が出力される出力端との間に接続された第１出力トランジスタと、
   第２入力電圧が印加される第２入力端と前記出力端との間に接続された第２出力トランジスタと、
   所定範囲の前記第２入力電圧が前記第２入力端に供給されなくなった場合に前記第１出力トランジスタを制御し、前記所定範囲の前記第１入力電圧が前記第１入力端に供給されなくなった場合に前記第２出力トランジスタを制御する制御回路と、
   を備えるリニアレギュレータであって、
   前記リニアレギュレータは半導体パッケージに収容され、
   前記半導体パッケージは上面視で略矩形であり、
   前記半導体パッケージの前記第１入力電圧が印加される第１端子と、前記半導体パッケージの前記第２入力電圧が印加される第２端子とは、互いに前記略矩形の異なる辺に設けられる、リニアレギュレータ。
2. 前記所定範囲の前記第１入力電圧が前記第１入力端に供給され且つ前記所定範囲の前記第２入力電圧が前記第２入力端に供給されている場合、
   前記制御回路は、前記第１入力電圧が前記第２入力電圧より小さければ前記第１出力トランジスタを制御し、前記第２入力電圧が前記第１入力電圧より小さければ前記第２出力トランジスタを制御する、請求項１に記載のリニアレギュレータ。
3. 前記所定範囲の前記第１入力電圧が前記第１入力端に供給され且つ前記所定範囲の前記第２入力電圧が前記第２入力端に供給されている場合、
   前記制御回路は、前記第１入力電圧が前記第２入力電圧より小さければ前記第２入力電圧を前記制御回路の駆動電圧として用い、前記第２入力電圧が前記第１入力電圧より小さければ前記第１入力電圧を前記制御回路の駆動電圧として用いる、請求項１又は請求項２に記載のリニアレギュレータ。
4. 前記所定範囲の前記第２入力電圧が前記第２入力端に供給されなくなった場合、前記制御回路は、前記第１入力電圧を前記制御回路の駆動電圧として用い、
   前記所定範囲の前記第１入力電圧が前記第１入力端に供給されなくなった場合、前記制御回路は、前記第２入力電圧を前記制御回路の駆動電圧として用いる、請求項３に記載のリニアレギュレータ。
5. 前記制御回路は、第１ダイオード及び第２ダイオードを備え、
   前記第１ダイオードのアノードに前記第１入力電圧が印加され、
   前記第２ダイオードのアノードに前記第２入力電圧が印加され、
   前記第１ダイオードのカソード及び前記第２ダイオードのカソードが共通接続され、前記第１ダイオード及び前記第２ダイオードのカソード電圧が前記制御回路の駆動電圧として用いられる、請求項４に記載のリニアレギュレータ。
6. 請求項１～５のいずれか一項に記載のリニアレギュレータと、
   前記リニアレギュレータに前記第１入力電圧を供給する第１のバッテリと、
   前記リニアレギュレータに前記第２入力電圧を供給する第２のバッテリと、
   を備える、車両。

Images