JP7034316B2 - 混合モードミリメートル波送信機 - Google Patents

混合モードミリメートル波送信機 Download PDF

Info

Publication number
JP7034316B2
JP7034316B2 JP2020547164A JP2020547164A JP7034316B2 JP 7034316 B2 JP7034316 B2 JP 7034316B2 JP 2020547164 A JP2020547164 A JP 2020547164A JP 2020547164 A JP2020547164 A JP 2020547164A JP 7034316 B2 JP7034316 B2 JP 7034316B2
Authority
JP
Japan
Prior art keywords
digital
sample
signal
phase
samples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020547164A
Other languages
English (en)
Other versions
JP2021517403A (ja
Inventor
マ、ルイ
ダ・コスタ・ディニス、ダニエル・アントニオ
幸政 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/006,101 external-priority patent/US10187232B1/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2021517403A publication Critical patent/JP2021517403A/ja
Application granted granted Critical
Publication of JP7034316B2 publication Critical patent/JP7034316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0614—Non-recursive filters using Delta-modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/508—Details relating to the interpolation process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transmitters (AREA)

Description

本発明は、包括的には、混合モードミリメートル波送信機（mixed-mode millimeter-wave transmitter）に関し、より具体的は、高速デジタル信号シンセサイザを有する混合モードミリメートル波送信機のシステムに関する。
無線通信は現代の情報インフラストラクチャの重要な部分である。この１０年間は、スマートフォン等のハンドセット、タブレット、及び新たなネットワーク依存デバイスの指数関数的な広がりによって特徴付けられてきた。高データレート通信リンクに関する厳しい要件は、歴代の規格を、より高いスループット、モビリティサポート並びに向上したサービス品質（ＱｏＳ：Quality-of-Service）及び体感品質（ＱｏＥ：Quality-of-Experience）を有するものにしてきた。それでもなお、全ての更なる進歩は、運用支出（ＯＰＥＸ：Operational Expenditure）／資本支出（ＣＡＰＥＸ：Capital Expenditure）コストの増加を伴うことなく、円滑かつ効率的な方法で行わなければならない。
上記のことは、さらに、無線リソースを効率的に利用しなければならないことと同時に、より高いデータレートの無線アクセス技術を開発しなければならないことを意味する。データレート要件を効率的な方法で満たすためには、最初のステップで、３Ｇシステムにおける利用可能な帯域幅の増強を行ってきた。次のステップでは、スペクトル配分制約を伴うことなく拡張可能なより広い帯域幅の達成するために、ロングタームエボリューション（ＬＴＥ：Long-Term Evolution）Ａｄｖａｎｃｅｄ等のＣＡの概念が４Ｇシステムに導入された。
連続ＣＡ及び不連続ＣＡの機能を標準化することによって、複数の周波数帯域を組み合わせて高速データ送信を行うことが可能になった。ＬＴＥ－Ａｄｖａｎｃｅｄの特徴の商業的成功によって、それらの特徴は、５Ｇ技術の一部として発展し続けていくことが期待される。コンパクトで効率的な方法で無線アクセスネットワーク（ＲＡＮ：Radio Access Network）の期待を実現するには、複数の帯域及び複数の規格を根本的にサポートするフレキシブルで、アジャイルかつ再構成可能な無線送受信機の開発が必要である。これらの特徴を統合することによって、全てのＲＡＮパーティー間で複数の同時かつ周波数アジャイルのデータリンクを確立するための効率的な回答を提供することができる。
オールデジタル送信機（ＡＤＴ：All-Digital Transmitter）の概念は、次世代の無線周波数（ＲＦ：Radio-Frequency）送受信機の開発に向けた前途有望な道筋として目標とされてきた。コンパクトで多用途の無線通信送受信機を設計することができる高い可能性は、多くの注目を集めている。幾つかの方法は、ベースバンド（ＢＢ：Baseband）からＲＦステージに至るまで完全デジタルデータパスを表している。これは、複雑度が低くかつフレキシブルな送信機の設計を可能にする。基礎となるアイデアは、ｍビットデジタル信号の２レベル表現へ量子化し、定包絡を有する信号を生成することである。所望の搬送周波数へのデジタルアップコンバージョンの後、このパルス表現をスイッチングモード電力増幅器（ＳＭＰＡ：Switched-Mode Power Amplifier）等の高効率非線形増幅器によって増幅することができる。増幅後、信号をアンテナによる放射前の信号に復元するためには、帯域通過フィルタが必要とされる。それらの完全デジタル動作によって、本質的に、この作業についてアジャイル、フレキシブル、再構成可能、マルチスタンダード、及び重要かつ最低限の外部フロントエンドを有するマルチバンドＲＦフロントエンドを得ることができる。
それでも、マルチバンド機能の明らかで理想的な根本的サポートにもかかわらず、不連続ＣＡ送信に関連した設計の難題が、マルチバンドソリューションの提案を妨げてきた。マルチバンド送信は、変調器サンプリング周波数の整数倍又は削減されたサンプリングレートトポロジーを用いて達成することができる。他の方法では、送信前に、バルキーで非効率的な電力コンバイナを用いて異なる帯域を結合する。マルチバンド送信を設計する際の難題のうちの幾つかは、パルス符号化後にデジタルアップコンバージョン（ＤＵＣ：Digital Up-Conversion）を配置することによって生じる。この手法によると、符号化された信号は、スペクトル全体にわたって分布したかなりの量の帯域外雑音を有するので、異なる帯域へのアップコンバージョンは、通常、システム性能の劣化をもたらす。帯域間により大きなスパンを達成する１つの方法論は、異なるナイキストゾーン（ＮＺ：Nyquist Zone）からのレプリカを利用することに基づいている。しかしながら、関与する全てのサンプリングレート／周波数において整数倍を維持する必要があることに伴う信号対雑音比（ＳＮＲ：Signal-to-Noise Ratio）の本質的な低下は、性能の低下をもたらす。加えて、パルス符号化の前にＤＵＣを配置することは、通常、サンプリングレートが搬送周波数の少なくとも２倍であることを意味する。これは、パルスエンコーダ及びアナログフロントエンドの双方に困難な要件を課す。したがって、連続マルチバンド送信及び不連続マルチバンド送信に適したデジタル送信機が必要とされている。
加えて、無線通信周波数がより高い周波数の方向へ移行しているので、送信機ハードウェア仕様は、５Ｇにおいて要求される２８ＧＨｚミリメートル波等の、より高い周波数での動作をサポートすることが必要である。過去、ミリメートル波送信機は、主に、オールアナログコンポーネントを用いて設計されてきた。したがって、柔軟性、例えば、動作周波数の再構成可能性が向上した、この高周波数動作をサポートする新たな送信機を実現することが必要とされている。
１つの実施の形態の目的は、連続マルチバンド信号及び不連続マルチバンド信号の送信を可能にする並列アーキテクチャを提供することである。別の実施の形態の目的は、デジタルマルチバンド無線周波数（ＲＦ）送信機を可能にするデジタル領域において実施することができるアーキテクチャを提供することである。そのような送信機は、オールデジタル送信機（ＡＤＴ）と呼ばれることがある。
デジタルＲＦ送信機は、通常、信号をベースバンド周波数から無線周波数にアップコンバートするデジタルアップコンバータ（ＤＵＣ：digital up-converter）と、増幅及び送信のために信号を符号化するパルスエンコーダとを備える。幾つかの実施の形態は、ＤＵＣの前にパルス符号化を配置することによって、パルスエンコーダが制限された低サンプリングレートを用いて動作することが可能になる利点があるという理解に基づいている。しかしながら、そのような配置は、帯域制限のない信号を生成する高度に非線形な動作をパルスエンコーダに行わせる。そのような非線形性によって、種々のアップコンバージョンステージが帯域外雑音を目的の送信信号と結合させるので、ＡＤＴは同時マルチバンド送信をサポートするには不適切なものとなる。
そのため、マルチバンド送信を可能にするために、幾つかの実施の形態は、パルスエンコーダの前にＤＵＣを配置することを目標とする。しかしながら、この配置は、懸隔なサンプリングレートが必要とされるため、パルスエンコーダで課題が発生する。したがって、パルスエンコーダにおけるサンプリングレートの望ましくない増加を伴うことなく、ＲＦ信号の連続マルチバンド送信及び不連続マルチバンド送信を可能にするアーキテクチャが必要とされている。
幾つかの実施の形態は、送信信号のマルチバンド並列化及び直列化を可能にするマルチバンドＲＦ送信機の各サブシステムについて並列／多相の同等のものを見つけることができるという理解に基づいている。具体的には、マルチバンド信号を２つの次元において、すなわち、各帯域内において及び帯域間にわたって、並列化することができることが理解されている。そのようにして、並列化は、個々の帯域だけでなく、帯域を組み合わせたものについても実現することができる。マルチバンド並列化に起因して、クロック刻みごとの時間連続性は、垂直ライン（位相間タイミング連続性）において広がる。したがって、必要とされる搬送周波数の少なくとも２倍よりも高い所与のサンプリングレートでクロック制御される１つの位相のみを有するのではなく、幾つかの実施の形態では、各位相の最大サンプリングレートは、各帯域の並列プロセスの数をＭとすると、Ｍ分の１に低減される。
したがって、１つの実施の形態は、無線通信のための無線周波数（ＲＦ）送信機を開示する。ＲＦ送信機は、一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信する一組の入力ポートであって、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する、一組の入力ポートと、一組のフィルタバンクであって、入力ポートごとに１つのフィルタバンクが存在し、各フィルタバンクは、対応するベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える、一組のフィルタバンクと、一組の発振器バンクであって、フィルタバンクごとに１つの発振器バンクが存在し、各発振器バンクは、デジタル波形のサンプルの複数のシーケンスを生成する、複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ：Digital Direct Synthesizer）を備え、補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の補間されたベースバンド位相サンプルの数によって除算したものに等しい、一組の発振器バンクと、一組のミキサバンクであって、フィルタバンクごとに１つのミキサバンクが存在し、各ミキサバンクは、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数にアップコンバートする複数の並列デジタルミキサを備える、一組のミキサバンクと、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成する並列デジタルコンバイナと、マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成するパルスエンコーダと、複数の符号化されたマルチバンド信号をＲＦビットストリームに変換するシリアライザと、ＲＦビットストリームを増幅する電力増幅器と、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するマルチバンドＲＦフィルタと、ＲＦアナログ信号を放射する少なくとも１つのアンテナとを備える。
別の実施の形態は、無線通信のための無線周波数（ＲＦ）送信の方法を開示する。方法は、一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信することであって、各入力ポートが、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信することと、複数のデジタル多相補間フィルタを用いて対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成することと、デジタル波形のサンプルの複数のシーケンスを生成することであって、補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の補間されたベースバンド位相サンプルの数によって除算したものに等しいことと、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数にアップコンバートすることと、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成することと、マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成することと、複数の符号化されたマルチバンド信号をＲＦビットストリームに変換することと、ＲＦビットストリームを増幅することと、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成することと、ＲＦアナログ信号を放射することとを含む。
さらに、別の実施の形態は、オールデジタル送信機の解決法は、究極的にはデジタルプロセッサクロックレートによって制限され、このデジタルプロセッサクロックレートは、改善し続けているものの、依然としてミリメートル波周波数のために必要とされるクロックレートの要件からはかけ離れているという認識に基づいている。他の状況では、より高い周波数での動作を可能にするために、ＦＰＧＡ等の高コストの高価な高速デジタルプロセッサが用いられるべきである。高周波数ミリメートル波信号送信をサポートする混合モード送信機が、（ミリメートル波アナログ信号源によって決定される）高周波数において動作する能力を有し、費用対効果にすぐれた解決法である。
さらにまた、混合モード送信機は、一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信する一組の入力ポートであって、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する、一組の入力ポートと、一組のフィルタバンクであって、入力ポートごとに１つのフィルタバンクが存在し、各フィルタバンクは、対応するベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える、一組のフィルタバンクと、一組の発振器バンクであって、フィルタバンクごとに１つの発振器バンクが存在し、各発振器バンクは、デジタル波形のサンプルの複数のシーケンスを生成する、複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ）を備え、補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の補間されたベースバンド位相サンプルの数によって除算したものに等しい、一組の発振器バンクと、一組のミキサバンクであって、フィルタバンクごとに１つのミキサバンクが存在し、各ミキサバンクは、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数にアップコンバートする複数の並列デジタルミキサを備える、一組のミキサバンクと、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成する並列デジタルコンバイナコンバイナと、マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成するパルスエンコーダと、複数の符号化されたマルチバンド信号をＲＦビットストリームに変換するシリアライザと、ＲＦビットストリームを、アナログ信号源を用いてより高い周波数の信号パルス列信号にアップコンバートするアナログミキサと、ＲＦビットストリームを増幅する電力増幅器と、アップコンバートされたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するマルチバンドＲＦフィルタと、ＲＦアナログ信号を放射する少なくとも１つのアンテナとを備えることができる。
種々の実施形態によって用いられる幾つかの原理を示す概略図である。 種々の実施形態によって用いられる混合モードを示す概略図である。 幾つかの実施形態による無線通信用のＲＦ送信機のブロック図である。 幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図である。 幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図である。 幾つかの実施形態によるフィルタバンクに対応する発振器バンクの概略図である。 幾つかの実施形態の送信機によって用いられるデジタルアップコンバージョンステージの概略図である。 幾つかの実施形態による３つの帯域の信号を結合する一例示的なコンバイナの概略図である。 １つの実施形態によってパルス符号化に用いられるＰＷＭ概念を示す概略図である。 １つの実施形態によってパルス符号化に用いられるデルタシグマ変調器の概略図である。 １つの実施形態によってパルス符号化に用いられるデルタシグマ変調器の概略図である。 １つの実施形態によるコーナーベンダー行列転置器（Corner Bender Matrix Transposer）の概略図である。 符号化された信号を直列化するために１つの実施形態によって用いられるシリアライザの概略図である。 実施形態のうちの１つを検査するのに用いられる一例示的な装置構成を示す図である。 １つの実施形態による信号送信の一例示的なフローチャートであり、これはＮ個の帯域に拡張可能である。 幾つかの実施形態による同時不連続マルチバンド送信機のスペクトルの概略図である。 混合モード送信機を用いる幾つかの実施形態による同時不連続マルチバンド送信機のスペクトルの概略図である。 ４Ｇｂｐｓのシリアライザ周波数を用いて組み込まれた幾つかの実施形態の送信機から測定されたスペクトルの概略図である。 １つの実施形態によるマルチレベルデジタル送信機アーキテクチャの概略図である。 幾つかの実施形態による増幅器ステージとしてＨブリッジＳＭＰＡを用いたマルチビットＡＤＴの応用例の概略図である。 １つの実施形態による７レベルのＲＦｉｎを表す８つのＭＧＴ（０～７）のマッピング関係を与える表である。
図１は、種々の実施形態によって用いられる幾つかの原理を示す概略図を示している。例えば、無線周波数（ＲＦ）オールデジタル送信機（ＡＤＴ）システム１００は、同相（Ｉ）成分及び直交（Ｑ）成分を有するベースバンドサンプル１０５をベースバンドインターフェース１０１から受信し、その後、デジタルアップステージコンバータ１１０を用いてこれらのサンプル１０５をＲＦ周波数帯域にデジタル方式でアップコンバートする。例えば、アップステージコンバージョン１１０は、ベースバンドサンプルとＲＦ周波数信号との乗算によって行うことができる。アップコンバートされた信号１１５は、その後、例えば、パルス幅変調、デルタシグマ変調、及び／又はハイブリッド変調を用いるパルスエンコーダ１２０によって符号化され、パルス列信号１２５とも呼ばれる符号化された信号１２５が生成される。幾つかの実施態様では、パルス列信号１２５は、パルスエンコーダ１２０のタイプに応じて２レベル信号波形（１ビット）又はマルチレベル波形である。符号化された信号１２５は、電力増幅器１３０によって増幅される。この電力増幅器は、高効率を達成するためにスイッチングモード（ＯＮ／ＯＦＦステータスのみ）で動作することが好ましい。フィルタ１４０は、アンテナ１４５によって自由空間に放射される前に増幅器１３０の出力信号１３５の帯域外放射をフィルタリング除去する帯域通過フィルタである。符号化された信号における帯域外放射は、主としてパルスエンコーダ１２０によってもたらされ、増幅器１３０によって更に歪められる。そのために、帯域外放射は、近傍周波数のユーザとの干渉を低減するために可能な限り低く維持されるべきである。例えば、信号１２５について、マルチレベル信号の方が、通常、２レベル信号よりも放射が少ない。
そのようなアーキテクチャは、搬送周波数アジリティに関してより良好な性能を提供する。しかしながら、このアーキテクチャは、設計において、パルスエンコーダがＲＦ搬送周波数の少なくとも２倍の周波数でクロック制御されるという過酷な要件ももたらす。そのために、幾つかの実施形態は、送信信号のマルチバンド並列化直列化２００を設けて、パルスエンコーダ１３０の動作の複雑さを低減する。具体的には、マルチバンド信号を２つの次元において、すなわち、各帯域内において及び帯域間にわたって、並列化することができることが理解されている。そのようにして、並列化は、個々の帯域だけでなく、帯域を組み合わせたものについても達成することができる。マルチバンド並列化に起因して、クロック刻みごとの時間連続性は、垂直ライン（位相間タイミング連続性）において広がる。したがって、必要とされる搬送周波数の少なくとも２倍よりも高い所与のサンプリングレートでクロック制御される１つの位相のみを有するのではなく、幾つかの実施形態では、各位相の最大サンプリングレートは、各帯域の並列プロセスの数をＭとすると、Ｍ分の１に低減される。
図１Ｂは、最高動作周波数がデジタルクロックレートに正比例するＡＤＴの事例（実際には、デジタルクロックレートは、ミリメートル波動作のために５Ｇで要求される６ＧＨｚよりも高いＡＤＴを実現するために依然としてかなり制限されている）と比較して、より高い周波数動作をサポートする混合モード送信機のブロック図を示している。したがって、混合モード送信機では、実用的に広範に利用可能であるｆｃ周波数において正弦波信号を生成するアナログ信号源１４６が導入される。図１Ｂに示されるように、出力パルス列信号は、アナログミキサ１２６によって、より高い周波数の信号パルス列信号１２７にアップコンバートされ、より高い周波数の信号パルス列信号１２７は、高周波数増幅器１３０に入力される。この場合、デジタルクロックレート制限を回避するとともに、ｆｃに依存して、パルスエンコーダ１２０によって生成されたデジタル信号をはるかに高い周波数範囲にアップコンバートすることができる。
このアーキテクチャは、マルチバンド送信機としてのｅＮｏｄｅＢのような３ＧＰＰ基地局及びユーザ機器に適用することができる。ユーザ機器（スマートフォン、ＩｏＴデバイス等）の場合、このアーキテクチャは、無線通信送信機の様々な組み合わせをサポートすることができる。一般的な場合は、（１）２Ｇ、３Ｇ、ＬＴＥ及び５Ｇのような幾つかの３ＧＰＰ世代、（２）複数の３ＧＰＰ世代及びＷｉ－Ｆｉ、並びに（３）３ＧＰＰキャリアアグリゲーションをサポートすることである。そのため、送信を組み合わせたものは、デジタル送信であるために柔軟性を有する。このアーキテクチャは、その信号生成がデジタル（左側部分）領域及びアナログ（右側部分）領域の双方を伴うという理由から、混合モードと呼ばれる。したがって、このアーキテクチャは、それぞれ双方の領域からの利点（柔軟性及びより高い周波数での動作能力）を有する。
図２は、幾つかの実施形態による無線通信用のＲＦ送信機２０１のブロック図を示している。このＲＦ送信機は、一組のジョイント（joint：統合）周波数帯域及び／又はディスジョイント（disjoint：互いに素な）周波数帯域上で送信されるベースバンドサンプル４００を受信するベースバンドインターフェース４０１の一組の入力ポートを備える。ベースバンドサンプルは、ベースバンド信号をデジタル領域に離散化したものである。
幾つかの実施形態では、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する。例えば、入力ポート４０１は１つの周波数帯域のサンプル４００を受信し、入力ポート４０１ａは、サンプル４００の周波数帯域とディスジョイントにすることができる別の周波数帯域のサンプル４００ａを受信する。複数の周波数帯域のサンプルの複数の入力ポートが、２次元並列化の第１の次元を提供する。
２次元並列化の第２の次元を可能にするために、ＲＦ送信機は、入力ポートごとに１つのフィルタバンク４０５、すなわち、周波数帯域ごとに１つのフィルタバンクが存在するように、一組のフィルタバンクを備える。各フィルタバンクは、ベースバンドサンプルの対応するシーケンスの回転可能にシフトされた位相をサンプリングし、サンプリングされた位相を補間して、回転可能にシフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える。
各デジタル多相補間フィルタは、補間器と直列に結合されたポリフェーザ（polyphaser）フィルタを備える。多相は、サンプリングレート変換を行う方法である。ポリフェーザフィルタは、マルチレート設定においてフィルタを用いることを可能にするとともに、マルチレート設定においてサンプリングレート変換を行うことを可能にする構造体である。そのようにして、一組のフィルタバンク４０５は、ディスジョイント周波数帯域を表すベースバンドサンプル４００のそれぞれ１つを補間する。サンプルが補間されるのと同時に、サンプルは、あらゆるクロック刻みにおいて位相間の時間連続性も確保しながら、Ｍ個の位相４１０にわたって分配される。４１０における位相は、同相／直交（Ｉ／Ｑ）サンプルの双方を表す。
２次元並列化の原理に従って、ＲＦ送信機は、フィルタバンク４０５ごとに１つの発振器バンク４１５が存在するように一組の発振器バンク４１５を備える。各発振器バンクは、デジタル波形４２０のサンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ）を備える。補間されたベースバンド位相サンプルのそれぞれについて、デジタル波形のサンプルの１つのシーケンスがある。例えば、フィルタ４０５がＭ個の補間されたベースバンド位相サンプルを生成する場合、発振器バンクはＭ個のデジタル波形を生成する。デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期されている。この構成方法によると、デジタル波形の実効周波数は、ＲＦサンプリングレートを、複数の補間されたベースバンド位相サンプルの個数Ｍによって除算したものに等しい。
周波数帯域ごとの複数のデジタル波形によって、２次元並列化を維持しながら、マルチバンド信号４１０のアップコンバージョンが可能になる。そのため、ＲＦ送信機は、フィルタバンクごとに１つのミキサバンクが存在するように一組のミキサバンク４２５を備える。各ミキサバンクは、対応するデジタル波形４２０のサンプルのシーケンスと、補間されたベースバンド位相サンプル４１０とを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数の信号４３０にアップコンバートする複数の並列デジタルミキサを備える。
ＲＦ送信機は、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプル４４０の複数のシーケンスを生成する並列デジタルコンバイナ４３５を備え、マルチバンドアップコンバートサンプル４４０の複数のシーケンスを変調及び符号化して複数の符号化されたマルチバンド信号４５０を生成するマルチバンドパルスエンコーダ４４５を備え、複数の符号化されたマルチバンド信号をＲＦビットストリーム４６０に変換するシリアライザ４５５を備える。
コンバイナ４３５は、異なる周波数帯域の同相サンプルを結合し、それによって、２次元並列化を１次元並列化に削減する。例えば、サンプルは同相であるが、異なる周波数帯域に属するので、幾つかの実施形態におけるサンプルの結合は数学的和である。そのような次元数削減によって、実効周波数における単一の帯域符号化に適したパルスエンコーダ４４５を用いることが可能になり、これによって、パルスエンコーダの実施が簡素化される。
加えて、ＲＦ送信機は、ＲＦビットストリームを増幅する増幅器１３０等の電力増幅器と、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するフィルタ１４０等のマルチバンドＲＦフィルタと、ＲＦアナログ信号を放射する少なくとも１つのアンテナ１４５とを備える。
図３Ａ及び図３Ｂは、幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図を示している。入力サンプル、例えば、サンプル４００ａは、低レートで動作する各サブフィルタｈ［ｎ］、例えば、２１０、２２０、及び２３０に進む。図３Ａに見ることができるように、各サンプルは送信信号の位相に対応するので、各サブフィルタは、サンプル４００ａによって表される信号のシフトされた位相をサンプリングする。フィルタリングされたサンプルは、図３Ｂに示すように、フィルタリング後に補間される。例えば、サブフィルタ２１０、２２０、及び２３０の出力間の交番切り替え２４０によって得られる出力２２５は、補間された信号の値３３０によって補間される。補間は、サンプル４００及び４００ａによって表される信号のタイプに依存する。補間することによって、サブフィルタによって出力されたサンプルの中間値を推定する。例えば、補間は、正弦曲線補間、多項式補間、及び／又はスプライン補間とすることができる。
ポリフェーザ補間は、サンプルをＭ個の異なる位相に分割して、サンプリングレートをベースバンドサンプルレートＦｓＢＢからＲＦサンプルレートＦｓＲＦに増加させる。多相フィルタは、非常に効率的な実施をもたらすサンプルレート変換を行うアーキテクチャである。その結果得られる離散時間信号は、元のサンプリングレートのＭ倍のサンプルレートを有し、各パスは低レートで動作しているが、出力信号は、ポリフェーザアーキテクチャに起因して高レートを有する。より低いサンプリングレートによるフィルタリングによって、計算の省力化が実現される。
図４は、幾つかの実施形態によるフィルタバンクに対応する発振器バンクの概略図を示している。具体的には、多相デジタルダイレクト合成部（ＤＤＳ：Digital Direct Synthesis）４１５のＮ（ＲＦ搬送周波数の数）個の複製が動作して、所望のＲＦ周波数帯域４２０からコサインサンプル２５０及びサインサンプル２５５を生成するように、４０５のポリフェーザ補間フィルタバンクごとに１つの発振器バンクが存在する。ここでも同様に、サンプルは、クロック刻みごとに異なる位相間のＭ個の位相にわたって分配される。補間されたベースバンド位相サンプル４１０のそれぞれについて、デジタル波形４２０のサンプルの１つのシーケンスがある。
幾つかの実施形態は、ハードウェアの速度限界に起因してシリアライザのサンプリング周波数（ＦｓＲＦ）に等しいサンプリングレートを達成するのは困難であるので、この場合に単一レートＤＤＳを用いるのは困難であるという認識に基づいている。この問題を克服するために、幾つかの実施形態では、ポリフェーザを用いて、単一レートＤＤＳと同等のサンプリングレートを達成する。ＤＤＳはフィードフォワードシステムであるので、多相技法は、クリティカルパスに大きな影響を与えない。要するに、多相はＭ個の単一レートＤＤＳモジュールを結合する。各ＤＤＳは、特定の位相アキュムレータと、サイン波形及びコサイン波形を含む２つのリードオンリーメモリとを有する。ＤＤＳモジュールは並列に動作し、必要とされるＲＦ搬送周波数（ωｃ）波形のＭ個のサンプルを同時に生成する。ＤＤＳのそれぞれは、実際には、同等の全体のサンプリングレートよりもＭ倍低いレートで動作している。したがって、Ｍ個の異なる位相がＦｓＢＢでクロック制御されていても、シリアライザのサンプリング周波数ＦｓＲＦに等しい全体のサンプリングレートを達成することが可能である。
幾つかの実施態様では、位相計算ブロック４１６は、所望の搬送周波数、位相ステップ、及びそれぞれのＤＤＳ位相オフセットの間のマッピングを実行する。最小周波数分解能（Δｆ）が従来の単一レートＤＤＳと同様に計算されるが、ここでは、サンプリングレートはＮ倍高い。
Figure 0007034316000001
 この式において、Ｌは、各位相アキュムレータ４１７からのビットの数である。
図５は、幾つかの実施形態の送信機によって用いられるデジタルアップコンバージョンステージの概略図を示している。補間されたベースバンドサンプル４１０の実部Ｒｅ［ＸＩＮＴ（ｎ）］及び虚部Ｉｍ[ＸＩＮＴ（ｎ）］は、搬送周波数（ωｃ）におけるＲＦ周波数サンプルのコサイン及びサイン４２０と乗算され、その後、減算される。減算結果は、ＲＦサンプルＸＲＦ（ｎ）４３０である。これは、各ＲＦ搬送周波数帯域用に複製される。
式（２）は、ＤＵＣ（デジタルアップコンバージョンステージ）の動作のアーキテクチャを説明している。
Figure 0007034316000002
２Ｎ個の乗算器及びＮ個の減算器を備える並列ＤＵＣ４２５は、式（２）に与えられているように、４１０のＩ成分及びＱ成分からのＭ個の位相間、４２０のサイン波形及びコサイン波形からのＭ個の位相間で要素ごとの演算を実行する。この演算は、ＤＣから所望のＲＦ搬送周波数へのデジタルアップコンバージョンと形式的に同等である。これらの演算は、ＲＦ搬送周波数のＮ個の全ての帯域について並列に実行される。
図６は、幾つかの実施形態による、Ｎ＝３個の帯域の信号４３０を結合する一例示的なコンバイナ４３５の概略図を示している。これらの実施形態は、各単一帯域の並列／ポリフェーザアーキテクチャを利用し、まず、各帯域の多相サンプルを結合し、次に、１つのマルチバンドパルス符号化をこれらの結合されたサンプルに適用する。これによって、雑音シェーピングをマルチバンド送信に効果的に行うことが可能になる。これらは、単一の帯域の事例と比較して固有の課題である。
Ｎ個の各帯域のＭ個の全ての位相サンプルは、並列デジタルコンバイナ４３５の数学加算器６２０によって結合された同相のサンプルである。その結果の信号４４０は、Ｎ個の全てのＲＦ帯域からの情報を有する。
異なる実施形態では、異なる方法を用いてパルス符号化を実行する。例えば、異なる実施形態では、デルタシグマ変調、パルス幅変調、パルス位置変調、又はそれらの或る組み合わせを用いてパルス符号化を実行する。異なる実施形態では、これらの設計技法を用いて異なる方法を拡張し、必要とされる全体的なサンプリングレートを達成するために確実に並列化を行うことができるようにする。
図７Ａは、１つの実施形態によってパルス符号化に用いられるＰＷＭの概念を示す概略図を示している。この実施形態では、２つのｍビット信号、すなわち、所望の信号ｘ（ｎ）７２０と、一様な振幅分布を有する基準波形ｒ（ｎ）７１０との間の比較７３０に基づくパルス幅変調を用いて、出力信号ｙ（ｎ）７４０を生成する。
図７Ｂは、１つの実施形態によってパルス符号化に用いられるＤＳＭ（デルタシグマ変調器）の概念を示す概略図を示している。この実施形態は、時変信号ｘ（ｎ）７６０のオーバーサンプリング及び量子化に基づいており、この信号を２レベル又はマルチレベルに量子化された信号ｙ（ｎ）７７０に符号化する。フィードバック信号は、量子化された信号を入力信号７６０から減算したものである。７８０は、量子化誤差ｅ（ｎ）を表す。７９０は、信号伝達関数である式（３）で表される。
Figure 0007034316000003
ＤＳＭの伝達関数を説明する。ＳＴＦ（信号伝達関数）はｚ－１であり、ＮＴＦ（雑音伝達関数）は（１－ｚ－１）である。量子化雑音はフィルタリングされて、信号から除去され、信号対雑音比が高められる。実際には、伝達関数の次数に応じてＤＳＭの様々な実施態様が存在する。
図７Ｃは、１つの実施形態によってパルス符号化に用いられるデルタシグマ変調器７５０の概略図を示している。この実施形態では、パルスエンコーダは、結合された信号を符号化するデルタシグマ変調器の並列表現として実施される。この実施形態は、フレキシブルなＲＦ搬送周波数の生成を可能にするために、デルタシグマ変調が、上記で説明したように帯域外放射を最小にするその量子化雑音シェーピングの特徴及びオーバーサンプリングの性質に起因して、パルス符号化を実行するのにより好ましい方法であるという理解に基づいている。
Ｍ個のデルタシグマ変調器（マルチコアデルタシグマ変調器４４８）の並列化に加えて、デルタシグマ変調４４５が選択されるとき、幾つかの実施態様では、追加のモジュール、すなわち、デインターリーブモジュール４４６及びインターリーブモジュール４４７を用いる。デインターリーブモジュール４４６及びインターリーブモジュール４４７は、多くの場合に、実施態様におけるハードウェアリソースの課題に対応するように最適化する必要がある。デインターリーブモジュール４４６及びインターリーブモジュール４４７は、入力／出力データを適応させ、再配置するように構成されている。目的は、各デルタシグマ変調器からのフィードバックループが入力信号の連続サンプルを確実に処理するためである。例えば、コーナーベンダー行列転置器等の技法を適用することで、４４６及び４４７のブロックに一時的に格納しなければならないサンプルの量を削減することができる。図７Ｄに示すようなこの技法は、Ｎ個の入力及び出力の独立した（サイズＫの）スライスの転置器を示している。この設計は、ＦＩＦＯ（先入れ先出し）を用いず、完全に同期し、固定サイズのシフトレジスタ遅延のみを用いる。同じモジュールが４４６及び４４７の双方に用いられる。このモジュールを含めることによって、ブロックランダムアクセスメモリ（ＢＲＡＭ：Block Random-Access Memory）リソースの使用の徹底した削減が可能になる。Ｋサイズのスライスの数は、並列位相の数（Ｍ）に対応する。
図８は、並列パルスエンコーダ４４５からの符号化された信号４５０を直列化するために１つの実施形態によって用いられるシリアライザ４５５の概略図を示している。この例のシリアライザは、ビットをインターリーブすることによって低速の並列信号（１．２５Ｇｂｐｓ）８１０を高速の直列信号（５Ｇｂｐｓ）８２０に変換するように構成されている。出力送信クロックレートは、入力信号の並列クロックの倍数である。現代のＦＰＧＡプラットフォームは、超高速シリアライザモジュール（１０Ｇｂｐｓを超える）を提供し、これに基づいて、本実施形態は、ＲＦ搬送周波数の生成周波数範囲のフレキシビリティを提供することができる。上限周波数範囲は、通常、シリアライザの最大クロックレートの２分の１である。
図８のシリアライザは、符号化された信号の２つの出力レベル用に設計されている。しかしながら、異なる実施形態では、マルチビットバス用に設計されたシリアライザを用いる。例えば、ある実施形態では、この高速シリアライザを、結合されるとマルチビット信号を表すことができる複数の高速シリアライザに置き換える。
図９は、１つの実施形態で実施されたＡＤＴを検査するのに用いられる一例示的な装置構成２００を示す図を示している。外部クロックジェネレータ９０１は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ（field programmable gate array））９０２のクロックを微分形式（ＣＬＫ ＤＩＦＦ）で与える。ＦＰＧＡ９０２は、ＡＤＴアルゴリズムを実施するプラットフォームであり、通常、９０２のＭＧＴ（マルチギガビット送受信機）インターフェース、並びにその後に続くＲＦ増幅器１３０及びフィルタ１４０が、高速の符号化されたＲＦビットストリーム１２５を生成するのに用いられる。ＶＳＡ（ベクトル信号アナライザ（Vector signal analyzer））９０３は、ＲＦビットストリーム１２５の周波数領域を測定するのに用いられる機器である。ホストＰＣ９０４は、ＵＳＢ（ユニバーサルシリアルバス（Universal Serial Bus））を介してＦＰＧＡの制御及びＦＰＧＡとの通信、並びに、イーサネット（登録商標）（ＥＴＨ）を通じてＶＳＡ９０３による測定に用いられる。通常、例えば１０ＭＨｚである基準信号は、同期のために９０１によって９０３に与えられる。検査装置構成９００は、様々な実施形態によるＲＦ－ＡＤＴの実現可能性を検証する。
図１０は、１つの実施形態による信号送信の一例示的なフローチャートを示し、これはＮ個の帯域に拡張可能である。複数のディスジョイント周波数帯域を表す複数のベースバンド帯域３００は、個別に補間することができ（モジュール３０５による）、与えられた搬送周波数にアップコンバートすることができ（モジュール３１５による）、信号３２０が得られる。しかしながら、タイミング要件を緩和するために、サンプルは、３２０においてＭ個の位相にわたって分配される。その後、各ベースバンド帯域に対応するＭ個の位相は、同じ数の位相を維持しながら並列デジタルコンバイナ３２５内に加えられる。その後、パルスエンコーダの並列版３３５が、Ｍ個の位相３３０を操作し、より少ない数の出力レベルを有する等価な出力３４０を生成する。この出力もＭ個の位相にわたって分割され、これらの位相は、その後、高速シリアライザ３５０によって直列化される。出力レベルの通常の数は２である。ただし、この実施形態は、マルチレベルバスに有効である。マルチレベルバスの場合、この高速シリアライザは、結合されるとマルチレベル信号を表すことができる複数の高速シリアライザに置き換えることができる。
図１１Ａは、幾つかの実施形態による同時不連続マルチバンド送信機のスペクトルの概略図を示している。この事例は、２つの帯域１１００が送信されるデュアルバンドのシナリオを報告する。パルスエンコーダからの歪及び量子化雑音１１１０は、干渉問題を最小にするために放射前に帯域通過フィルタによってフィルタリングされる。
図１１Ｂは、幾つかの実施形態による同時不連続マルチバンド送信機を用いた、混合モードミリメートル波送信機スペクトルの概略図を示している。この事例は、２つの帯域１１００が送信されるデュアルバンドのシナリオを報告する。パルスエンコーダ１１１０からの歪及び量子化雑音は、干渉問題を最小にするために放射前に帯域通過フィルタによってフィルタリングされる。ｆｃは、図１Ｂにおいて説明されたように、アナログ信号源生成器１４６が正弦波信号を生成する周波数である。
図１２は、４Ｇｂｐｓのシリアライザ周波数を用いて組み込まれた幾つかの実施形態の送信機から測定されたスペクトルの概略図を示している。トリプルバンドは、１８．７５ＭＨｚの帯域幅を用いて１６直交振幅変調（ＱＡＭ：Quadrature Amplitude Modulation）で変調された信号を有する。この実施態様は、４Ｇｂｐｓで動作するシリアライザを有するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）内に組み込まれる。全ての論理サブシステムは、６２．５ＭＨｚでクロック制御されている。特に、同じスペクトルを達成するために、単一レートアーキテクチャは、全てのサブシステムが少なくとも４ＧＨｚでクロック制御されるべきである。
幾つかの実施形態は、マルチレベル出力用のオールデジタル送信機のスペクトル性能が、改善された量子化レベルに起因して、２レベルの場合よりも優れているという理解に基づいている。システム性能（隣接チャネル電力比（ＡＣＰＲ：Adjacent-Channel Power Ratio）、エラーベクトル振幅（ＥＶＭ：Error-Vector Magnitude）及びＳＮＲによって評価される）を高めるために、マルチレベル出力への拡張を行う最終ステージが導入される。このマルチレベル出力の合成は、パルス列の結合に基づいている。
図１３は、１つの実施形態によるマルチレベルデジタル送信機アーキテクチャの概略図を示している。出力１３０１は、ビットストリームの高速読み出しを可能にする幾つかの高速インターフェース、例えば、ＦＰＧＡプラットフォームにおいて利用可能なＭＧＴ（マルチギガビット送受信機（multi-gigabit transceiver））インターフェースを有する。各マルチギガビット送受信機インターフェースは、２レベルＲＦビットストリームを生成している。概略図１３０３は、送信機２０１の図と同様のシステムブロック図を示している。ただし、この場合、パルスエンコーダは、マルチレベル振幅を用いるデルタシグマ変調器１３０４を用いる。そのために、この送信機は、１３０１の各送受信機の動作を制御するマッパ１３０２を備える。
図１４Ａは、幾つかの実施形態による増幅器ステージとしてＨブリッジＳＭＰＡを用いたマルチビットＡＤＴの応用例の概略図を示している。例えば、２レベルの単一ビットの１つのみのＭＧＴの代わりに、７つの異なるマルチギガビット送受信機（ＭＧＴ）が用いられ、ルックアップテーブルマッパ１４０２がＭＧＴの前に含まれる。このルックアップテーブルマッパは、マルチレベル入力信号を、７つの異なるパルス列シーケンスを結合したものに変換する。このマッパは、用いられるアナログ結合ネットワークに従って設計される。例えば、デュアルＨブリッジＳＭＰＡ１４１０が、増幅機能及び結合機能の双方として用いられる。帯域通過フィルタ後の結合されたＲＦ出力は、マルチＲＦ帯域において信号を送信するアンテナに接続される。
図１４Ｂは、１つの実施形態による７レベルのＲＦｉｎを表す８つのＭＧＴ（０～７）のマッピング関係を与える表を示している。この実施形態において、表における１又は０は、ＯＮ又はＯＦＦである８つのトランジスタ１４１０の動作条件を示す。例えば、図１４Ｂでは、３レベル出力（暗い灰色の背景）、５レベル出力（暗い灰色及び明るい灰色の背景）、又は７レベル出力（全ての表の要素を用いる）を示している。
上述した実施形態によれば、アンテナによって放射されるＲＦ信号がビームに形成されるフェーズドアレイを用いて、５Ｇについて他の利点を提供することができる。これは、３Ｇ及び４Ｇ等のこれまでの世代の無線通信におけるかなり広いセクターエリアではなく、幾つかの特定の方向におけるターゲットとされたモバイルユーザ端末に向かう所望の方向にエネルギーを集中させるのに役立つ。ビームフォーミングは、導入されたアンテナ指向性を用いて、高周波数における高い信号パス損失を克服するのに役立ち、制御可能なビームステアリング角を用いて干渉を最小にするという利点も提供することができる。
加えて、デジタルビームフォーミングフェーズドアレイのアプリケーションにおけるように、ビームフォーミングアルゴリズムは、ベースバンド信号の重み係数及び位相遅延（時間遅延と等価）を数値的に制御することによって、デジタルベースバンドにおいて実施することができる。
上述した実施形態は、マルチバンド送信機としてのｅＮｏｄｅＢのような３ＧＰＰ基地局及びユーザ機器に適用することができることに留意されたい。ユーザ機器（スマートフォン、ＩｏＴデバイス等）の場合、このアーキテクチャは、無線通信送信機の様々な組み合わせをサポートすることができる。一般的な場合は、（１）２Ｇ、３Ｇ、ＬＴＥ及び５Ｇのような幾つかの３ＧＰＰ世代、（２）複数の３ＧＰＰ世代及びＷｉ－Ｆｉ、並びに（３）３ＧＰＰキャリアアグリゲーションをサポートすることである。そのため、送信を組み合わせたものは、デジタル送信であるために柔軟性を有する。
上述した本開示の実施形態は、数多くの方法のうちの任意のもので実施することができる。例えば、実施形態は、ハードウェア、ソフトウェア、又はそれらの組み合わせを用いて実施することができる。請求項の要素を修飾する、特許請求の範囲における「第１」、「第２」等の序数の使用は、それ自体で、１つの請求項の要素の別の請求項の要素に対する優先順位も、優位性も、順序も暗示するものでもなければ、方法の動作が実行される時間的な順序も暗示するものでもなく、請求項の要素を区別するために、単に、或る特定の名称を有する１つの請求項の要素を、同じ（序数の用語の使用を除く）名称を有する別の要素と区別するラベルとして用いられているにすぎない。
また、本開示の実施形態は方法として具現することができ、その一例が提供されてきた。その方法の一部として実行される動作は、任意の適切な方法において順序化することができる。したがって、例示的な実施形態において順次の動作として示される場合であっても、例示されるのとは異なる順序において動作が実行される実施形態を構成することもでき、異なる順序は、いくつかの動作を同時に実行することを含むことができる。

Claims (10)

  1. 混合モードミリメートル波送信機であって、
    一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信する一組の入力ポートであって、各入力ポートは、対応する無線周波数（ＲＦ）帯域上で送信されるベースバンドサンプルのシーケンスを受信する、一組の入力ポートと、
    一組のフィルタバンクであって、入力ポートごとに１つのフィルタバンクが存在し、各フィルタバンクは、前記対応するベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、前記サンプリングされた位相を補間して、前記シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える、一組のフィルタバンクと、
    一組の発振器バンクであって、フィルタバンクごとに１つの発振器バンクが存在し、各発振器バンクは、デジタル波形のサンプルの複数のシーケンスを生成する、前記複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ）を備え、前記補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、前記デジタル波形のサンプルのシーケンスは、対応する前記補間されたベースバンド位相サンプルと位相同期され、前記デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の前記補間されたベースバンド位相サンプルの数によって除算したものに等しい、一組の発振器バンクと、
    一組のミキサバンクであって、フィルタバンクごとに１つのミキサバンクが存在し、各ミキサバンクは、対応する前記デジタル波形のサンプルのシーケンスと、前記補間されたベースバンド位相サンプルとを混合し、前記補間されたベースバンド位相サンプルの各シーケンスを前記実効周波数にアップコンバートする複数の並列デジタルミキサを備える、一組のミキサバンクと、
    アップコンバートされた前記補間されたベースバンド位相サンプルの異なる周波数帯域の同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成する並列デジタルコンバイナと、
    前記マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成するパルスエンコーダと、
    前記複数の符号化されたマルチバンド信号をＲＦビットストリームに変換するシリアライザと、
    前記ＲＦビットストリームを、アナログ信号源を用いてより高い周波数の信号パルス列信号にアップコンバートするアナログミキサと、
    アップコンバートされた前記ＲＦビットストリームを増幅する電力増幅器と、
    増幅された前記アップコンバートされたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するマルチバンドＲＦフィルタと、
    前記ＲＦアナログ信号を放射する少なくとも１つのアンテナと、
    を備える、混合モードミリメートル波送信機。
  2. 各前記デジタル多相補間フィルタは、補間器と直列に結合されたポリフェーザフィルタを含む、請求項１に記載の混合モードミリメートル波送信機。
  3. 前記パルスエンコーダはマルチバンドパルス幅変調器である、請求項１に記載の混合モードミリメートル波送信機。
  4. 前記パルスエンコーダはデルタシグマ変調器である、請求項１に記載の混合モードミリメートル波送信機。
  5. 前記パルスエンコーダは２レベル符号化信号を出力する、請求項１に記載の混合モードミリメートル波送信機。
  6. 前記パルスエンコーダはマルチレベル符号化信号を出力し、レベルの数は２よりも大きい、請求項１に記載の混合モードミリメートル波送信機。
  7. 複数の周波数帯域にわたり、各周波数帯域を用いて前記送信される信号の２次元並列化を行う、請求項１に記載の混合モードミリメートル波送信機。
  8. 多相デジタルダイレクトシンセサイザが、クロック刻みごとにＭ個の位相にわたって分配されるコサインサンプル及びサインサンプルを生成する、請求項１に記載の混合モードミリメートル波送信機。
  9. 前記アナログミキサは、前記シリアライザと、前記電力増幅器との間に配置される、請求項１に記載の混合モードミリメートル波送信機。
  10. 前記アナログ信号源の周波数は、５ＧＨｚよりも大きい、請求項１に記載の混合モードミリメートル波送信機。
JP2020547164A 2018-06-12 2019-06-11 混合モードミリメートル波送信機 Active JP7034316B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/006,101 US10187232B1 (en) 2018-06-12 2018-06-12 Multi-band radio frequency transmitter
US16/006,101 2018-06-12
US16/217,477 US10560126B2 (en) 2018-06-12 2018-12-12 Mixed-mode millimeter-wave transmitter
US16/217,477 2018-12-12
PCT/JP2019/023785 WO2019240293A1 (en) 2018-06-12 2019-06-11 Mixed-mode millimeter-wave transmitter

Publications (2)

Publication Number Publication Date
JP2021517403A JP2021517403A (ja) 2021-07-15
JP7034316B2 true JP7034316B2 (ja) 2022-03-11

Family

ID=67220830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020547164A Active JP7034316B2 (ja) 2018-06-12 2019-06-11 混合モードミリメートル波送信機

Country Status (5)

Country Link
US (1) US10560126B2 (ja)
EP (1) EP3807999B1 (ja)
JP (1) JP7034316B2 (ja)
CN (1) CN112204891B (ja)
WO (1) WO2019240293A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523478B1 (en) * 2018-06-12 2019-12-31 Mitsubishi Electric Research Laboratories, Inc. System and method for generating high speed digitized-RF signals
EP4298737A1 (en) * 2021-02-24 2024-01-03 BlueHalo LLC System and method for a digitally beamformed phased array feed
US11496232B1 (en) * 2021-05-03 2022-11-08 Nihon Kohden Digital Health Solutions, Inc. Waveform synchronization system for data received from a network
CN115348140B (zh) * 2022-08-17 2024-04-19 西安理工大学 基于fpga的多路通信信号实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528945A (ja) 1998-10-19 2002-09-03 モトローラ・インコーポレイテッド 多重チャネル多相フィルタにおいて非整数サンプリング・レート変更を行う装置
US20140314178A1 (en) 2013-04-22 2014-10-23 Sang-Ho Seo Digital wireless transmitter having parallel structure and wireless communication system including the same
JP2017529023A (ja) 2014-11-10 2017-09-28 三菱電機株式会社 マルチ帯域信号を生成するシステム及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9084260B2 (en) * 2005-10-26 2015-07-14 Intel Corporation Systems for communicating using multiple frequency bands in a wireless network
CA2681362C (en) * 2007-04-25 2014-02-04 Telekom Malaysia Berhad Transceiver front end for software radio systems
US7924802B2 (en) * 2008-01-23 2011-04-12 Wilinx Corporation Wireless communication systems and methods
CN101741803B (zh) * 2009-12-24 2012-08-22 中国科学技术大学 多频段频谱聚合无线收发装置
WO2018024323A1 (en) * 2016-08-02 2018-02-08 Telefonaktiebolaget Lm Ericsson (Publ) Methods of bi-directional optical communication and optical transceiver
US9985667B1 (en) * 2017-04-24 2018-05-29 Mitsubishi Electric Research Laboratories, Inc. Inter-band CA digital transmitter with multi-stage out-of-band noise canceller
CN107733403B (zh) * 2017-10-26 2021-05-11 中国人民解放军国防科技大学第六十三研究所 一种特定谐波消除多电平射频脉宽调制方法及调制器
US10187232B1 (en) * 2018-06-12 2019-01-22 Mitsubishi Electric Research Laboratories, Inc. Multi-band radio frequency transmitter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528945A (ja) 1998-10-19 2002-09-03 モトローラ・インコーポレイテッド 多重チャネル多相フィルタにおいて非整数サンプリング・レート変更を行う装置
US20140314178A1 (en) 2013-04-22 2014-10-23 Sang-Ho Seo Digital wireless transmitter having parallel structure and wireless communication system including the same
JP2017529023A (ja) 2014-11-10 2017-09-28 三菱電機株式会社 マルチ帯域信号を生成するシステム及び方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Daniel C. Dinis et al.，A Fully Parallel Architecture for Designing Frequency-Agile and Real-Time Reconfigurable FPGA-Based RF Digital Transmitters，IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES，2018年，VOL. 66, NO. 3，pp. 1489-1499
Daniel C. Dinis et al.，Agile Single- and Dual-Band All-Digital Transmitter Based on a Precompensated Tunable Delta-Sigma Modulator，IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES，2016年，VOL. 64, NO. 12，pp. 4720-4730

Also Published As

Publication number Publication date
EP3807999A1 (en) 2021-04-21
JP2021517403A (ja) 2021-07-15
US20190379408A1 (en) 2019-12-12
WO2019240293A1 (en) 2019-12-19
CN112204891B (zh) 2021-09-24
EP3807999B1 (en) 2022-10-19
US10560126B2 (en) 2020-02-11
CN112204891A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
JP6983331B2 (ja) 無線周波数（ｒｆ）送信機及びｒｆ送信の方法
JP7034316B2 (ja) 混合モードミリメートル波送信機
JP7034344B2 (ja) 高速デジタルビット生成器
JP6983333B2 (ja) 高速デジタル信号シンセサイザ
KR101944205B1 (ko) 다중 대역 신호를 생성하는 시스템 및 방법
US7787563B2 (en) Transmitter for wireless applications incorporation spectral emission shaping sigma delta modulator
Silva et al. Design and optimization of flexible and coding efficient all-digital RF transmitters
Dinis et al. A real-time architecture for agile and FPGA-based concurrent triple-band all-digital RF transmission
JP2023517778A (ja) 広帯域ビームフォーマを有する完全デジタル送信器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7034316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150