JP6983333B2

JP6983333B2 - 高速デジタル信号シンセサイザ

Info

Publication number: JP6983333B2
Application number: JP2020545200A
Authority: JP
Inventors: マ、ルイ; ダ・コスタ・ディニス、ダニエル・アントニオ; 幸政永井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-06-12
Filing date: 2019-06-10
Publication date: 2021-12-17
Anticipated expiration: 2039-06-10
Also published as: CN112219355A; US20190379565A1; EP3807998A1; CN112219355B; WO2019240292A1; JP2021516490A; US10523478B1; EP3807998B1

Description

本発明は、包括的には、信号送信に関し、具体的には、無線送信機のための完全デジタル並列ＲＦ信号を生成するシステム及び方法に関する。

無線通信は現代の情報インフラストラクチャの重要な部分である。この１０年間は、スマートフォン等のハンドセット、タブレット、及び新たなネットワーク依存デバイスの指数関数的な広がりによって特徴付けられてきた。高データレート通信リンクに関する厳しい要件は、歴代の規格を、より高いスループット、モビリティサポート並びに向上したサービス品質（ＱｏＳ：Quality-of-Service）及び体感品質（ＱｏＥ：Quality-of-Experience）を有するものにしてきた。それでもなお、全ての更なる進歩は、運用支出（ＯＰＥＸ：Operational Expenditure）／資本支出（ＣＡＰＥＸ：Capital Expenditure）コストの増加を伴うことなく、円滑かつ効率的な方法で行わなければならない。

さらに、上記のことは、無線リソースを効率的に利用しなければならないことと同時に、より高いデータレートの無線アクセス技術を開発しなければならないことを意味する。データレート要件を効率的な方法で満たすために、最初のステップで、３Ｇシステムにおける利用可能な帯域幅の増強を行ってきた。次に、スペクトル配分制約を伴わずに拡張可能なより広い帯域幅実現するために、ロングタームエボリューション（ＬＴＥ：Long-Term Evolution）Ａｄｖａｎｃｅｄ等のＣＡの概念が４Ｇシステムにおいて導入された。

連続ＣＡ及び不連続ＣＡの機能を標準化することによって、複数の周波数帯域を組み合わせて高速データ送信を行うことが可能になった。ＬＴＥ−Ａｄｖａｎｃｅｄの特徴の商業的成功によって、それらの特徴は、５Ｇ技術の一部として発展し続けていくことが期待される。コンパクトで効率的な方法で無線アクセスネットワーク（ＲＡＮ：Radio Access Network）の期待を実現するには、複数の帯域及び複数の規格を根本的にサポートするフレキシブルで、アジャイルかつ再構成可能な無線送受信機の開発が必要である。これらの特徴を統合することによって、全てのＲＡＮパーティー間で複数の同時かつ周波数アジャイルのデータリンクを確立するための効率的な回答を得ることができる。

オールデジタル送信機（ＡＤＴ：All-Digital Transmitter）の概念は、次世代の無線周波数（ＲＦ：Radio-Frequency）送受信機の開発に向けた前途有望な道筋として目標とされてきた。高い可能性でコンパクトで多用途の無線通信送受信機を設計できることは、多くの注目を集めている。幾つかの方法は、ベースバンド（ＢＢ：Baseband）からＲＦステージに至るまで完全デジタルデータパスを表している。これは、複雑度が低くかつフレキシブルな送信機の設計を可能にする。基礎となるアイデアは、ｍビットデジタル信号の２レベル表現への量子化し、定包絡を有する信号を生成することである。所望の搬送周波数へのデジタルアップコンバージョンの後、このパルス表現をスイッチングモード電力増幅器（ＳＭＰＡ：Switched-Mode Power Amplifier）等の高効率非線形増幅器によって増幅することができる。増幅後、アンテナによる放射前の信号に復元するためには、帯域通過フィルタが必要とされる。それらの完全デジタル動作によって、本質的に、この作業についてアジャイル、フレキシブル、再構成可能、マルチスタンダード、及び重要で最低限の外部フロントエンドを有するマルチバンドＲＦフロントエンドを得ることができる。

それでも、マルチバンド機能の明らかで理想的な根本的サポートにもかかわらず、不連続ＣＡ送信に関連した設計の難題は、マルチバンドソリューションの提案を妨げてきた。マルチバンド送信は、変調器サンプリング周波数の整数倍又は削減されたサンプリングレートトポロジーを用いて達成することができる。他の方法では、送信前に、バルキーで非効率的な電力コンバイナを用いて異なる帯域を結合する。マルチバンド送信を設計する際の難題のうちの幾つかは、パルス符号化後にデジタルアップコンバージョン（ＤＵＣ：Digital Up-Conversion）を配置することによって生じる。この手法によると、符号化された信号は、スペクトル全体にわたって分布したかなりの量の帯域外雑音を有するので、異なる帯域へのアップコンバージョンは、通常、システム性能の劣化をもたらす。帯域間により大きなスパンを達成する１つの方法論は、異なるナイキストゾーン（ＮＺ：Nyquist Zone）からのレプリカを利用することに基づいている。しかしながら、関与する全てのサンプリングレート／周波数において整数倍を維持する必要があることに伴う信号対雑音比（ＳＮＲ：Signal-to-Noise Ratio）の本質的な低下は、性能の低下に至る。加えて、パルス符号化の前にＤＵＣを配置することは、通常、サンプリングレートが搬送周波数の少なくとも２倍であることを意味する。これは、パルスエンコーダ及びアナログフロントエンドの双方に困難な要件を課す。したがって、連続マルチバンド送信及び不連続マルチバンド送信に適したデジタル送信機が必要とされている。５Ｇにおけるマルチバンド大規模ＭＩＭＯフェーズドアレイシステム等における今後の指向性通信システムの設計及び実施する上での課題を克服する解決策を探すことも非常に望まれている。

１つの実施の形態の目的は、連続マルチバンド信号及び不連続マルチバンド信号の送信を可能にする並列アーキテクチャを提供することである。別の実施の形態の目的は、デジタルマルチバンド無線周波数（ＲＦ）送信機を可能にするデジタル領域において実施することができる高速デジタル信号シンセサイザを提供することである。そのような送信機は、オールデジタル送信機（ＡＤＴ）と呼ばれることがある。

高速デジタル信号シンセサイザは、通常、信号をベースバンド周波数から無線周波数にアップコンバートするデジタルアップコンバータ（ＤＵＣ：digital up-converter）と、増幅及び送信のために信号を符号化するパルスエンコーダとを備える。幾つかの実施の形態は、ＤＵＣの前にパルス符号化を配置することによって、パルスエンコーダが制限された低サンプリングレートを用いて動作することが可能になる利点があるという理解に基づいている。しかしながら、そのような配置は、帯域制限のない信号を生成する高度に非線形な動作をパルスエンコーダに行わせる。そのような非線形性によって、種々のアップコンバージョンステージが帯域外雑音を目的の送信信号と結合させるので、ＡＤＴは同時マルチバンド送信をサポートするには不適切なものとなる。

そのため、マルチバンド送信を可能にするために、幾つかの実施の形態は、パルスエンコーダの前にＤＵＣを配置することを目標とする。しかしながら、この配置は、厳格なサンプリングレートが必要とされるため、パルスエンコーダで課題が発生する。したがって、パルスエンコーダにおけるサンプリングレートの望ましくない増加を伴うことなく、ＲＦ信号の連続マルチバンド送信及び不連続マルチバンド送信を可能にするアーキテクチャが必要とされている。

幾つかの実施の形態は、送信信号のマルチバンド並列化及び直列化を可能にするマルチバンドＲＦ送信機の各サブシステムについて並列／多相の同等のものを見つけることができるという理解に基づいている。具体的には、マルチバンド信号を２つの次元において、すなわち、各帯域内において及び帯域間にわたって、並列化できることが理解されている。そのようにして、並列化は、個々の帯域だけでなく、帯域を組み合わせたものについても実現することができる。マルチバンド並列化によって、クロック刻みごとの時間連続性は、垂直ライン（位相間タイミング連続性）に広がる。したがって、必要とされる搬送周波数の少なくとも２倍よりも高い所与のサンプリングレートでクロック制御される１つの位相のみを有するのではなく、幾つかの実施の形態では、各位相の最大サンプリングレートは、各帯域の並列プロセスの数をＭとすると、Ｍ分の１に低減される。

したがって、１つの実施の形態は、無線通信のための無線周波数（ＲＦ）送信機に適用可能な高速デジタル信号シンセサイザを開示する。高速デジタル信号シンセサイザは、一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信する一組の入力ポートであって、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する、一組の入力ポートと、一組のフィルタバンクであって、入力ポートごとに１つのフィルタバンクが存在し、各フィルタバンクは、対応するベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える、一組のフィルタバンクと、一組の発振器バンクであって、フィルタバンクごとに１つの発振器バンクが存在し、各発振器バンクは、デジタル波形のサンプルの複数のシーケンスを生成する、複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ：Digital Direct Synthesizer）を備え、補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の補間されたベースバンド位相サンプルの数によって除算したものに等しい、一組の発振器バンクと、一組のミキサバンクであって、フィルタバンクごとに１つのミキサバンクが存在し、各ミキサバンクは、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数にアップコンバートする複数の並列デジタルミキサを備える、一組のミキサバンクと、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成する並列デジタルコンバイナと、マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成するパルスエンコーダと、複数の符号化されたマルチバンド信号をＲＦビットストリームに変換するシリアライザと、ＲＦビットストリームを増幅する電力増幅器と、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するマルチバンドＲＦフィルタとを備えることができる。さらに、高速デジタル信号シンセサイザは、ＲＦアナログ信号を放射する少なくとも１つのアンテナを、ＲＦアナログ信号を送信するために追加することができる。

別の実施の形態は、無線通信のための無線周波数（ＲＦ）送信の方法を開示する。方法は、一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信することであって、各入力ポートが、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信することと、複数のデジタル多相補間フィルタを用いて対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成することと、デジタル波形のサンプルの複数のシーケンスを生成することであって、補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、デジタル波形の実効周波数は、ＲＦサンプリングレートを複数の補間されたベースバンド位相サンプルの数によって除算したものに等しいことと、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数にアップコンバートすることと、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成することと、マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成することと、複数の符号化されたマルチバンド信号をＲＦビットストリームに変換することと、ＲＦビットストリームを増幅することと、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成することと、ＲＦアナログ信号を放射することとを含む。

更に別の実施の形態は、フェーズドアレイシステムが、特定のユーザ端末に向けてビーム信号を送信するデジタルビームフォーミングを用いることによって構成されるというという認識に基づいている。デジタルビームフォーミングは、ビームを形成するのにアナログ位相シフターの代わりにデジタル信号処理が用いられる点で、アナログビームフォーミングよりも柔軟性があるので、ベースバンド信号は、幾つかの特定の方向及びロケーションにおける特定のユーザについてアンテナ放射パターンを成形するために、位相遅延させることができ、重み係数を用いて異なって重み付けすることができる。これらは、同じハードウェアを用いて、異なるＲＦ周波数帯域において同時に行うこともでき、これによって、システムサイズ及びコストを削減することができる。

種々の実施形態によって用いられる幾つかの原理を示す概略図である。本発明の実施形態によるオールデジタル送信機アーキテクチャにおけるフェーズドアレイマルチユーザデジタルビームフォーミングの概略図である。１つの基地局（ＢＳ：base station）とマルチ（Ｋ）ユーザエンド（ＵＥ：user end）との間のマルチユーザフェーズドアレイ通信の概略図である。幾つかの実施形態による無線通信用のＲＦ送信機のブロック図である。幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図である。幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図である。幾つかの実施形態によるフィルタバンクに対応する発振器バンクの概略図である。幾つかの実施形態の送信機によって用いられるデジタルアップコンバージョンステージの概略図である。幾つかの実施形態による３つの帯域の信号を結合する一例示的なコンバイナの概略図である。１つの実施形態によってパルス符号化に用いられるＰＷＭ概念を示す概略図である。１つの実施形態によってパルス符号化に用いられるデルタシグマ変調器の概略図である。１つの実施形態によってパルス符号化に用いられるデルタシグマ変調器の概略図である。１つの実施形態によるコーナーベンダ行列転置器（Corner Bender Matrix Transposer）の概略図である。符号化された信号を直列化するために１つの実施形態によって用いられるシリアライザの概略図である。実施形態のうちの１つを検査するのに用いられる一例示的な装置構成を示す図である。１つの実施形態による信号送信の一例示的なフローチャートであり、これはＮ個の帯域に拡張可能である。幾つかの実施形態による同時不連続マルチバンド送信機のスペクトルの概略図である。４Ｇｂｐｓのシリアライザ周波数を用いて組み込まれた幾つかの実施形態の送信機から測定されたスペクトルの概略図である。１つの実施形態によるマルチレベルデジタル送信機アーキテクチャの概略図である。幾つかの実施形態による増幅器ステージとしてＨブリッジＳＭＰＡを用いたマルチビットＡＤＴの応用例の概略図である。１つの実施形態による７レベルのＲＦｉｎを表す８つのＭＧＴ（０〜７）のマッピング関係を与える表である。

図１Ａは、種々の実施形態によって用いられる幾つかの原理を示す概略図を示している。例えば、無線周波数（ＲＦ）オールデジタル送信機（ＡＤＴ）システム１００は、同相（Ｉ）成分及び直交（Ｑ）成分を有するベースバンドサンプル１０５をベースバンドインターフェース１０１から受信し、その後、デジタルアップステージコンバータ１１０を用いてこれらのサンプル１０５をＲＦ周波数帯域にデジタル方式でアップコンバートする。例えば、アップステージコンバージョン１１０は、ベースバンドサンプルとＲＦ周波数信号との乗算によって行うことができる。アップコンバートされた信号１１５は、その後、例えば、パルス幅変調、デルタシグマ変調、及び／又はハイブリッド変調を用いるパルスエンコーダ１２０によって符号化され、パルス列信号１２５とも呼ばれる符号化された信号１２５が生成される。幾つかの実施態様では、パルス列信号１２５は、パルスエンコーダ１２０のタイプに応じて２レベル信号波形（１ビット）又はマルチレベル波形である。符号化された信号１２５は、電力増幅器１３０によって増幅される。この電力増幅器は、高効率を達成するためにスイッチングモード（ＯＮ／ＯＦＦステータスのみ）で動作することが好ましい。フィルタ１４０は、アンテナ１４５によって自由空間に放射される前に増幅器１３０の出力信号１３５の帯域外放射をフィルタリング除去する帯域通過フィルタである。符号化された信号における帯域外放射は、主としてパルスエンコーダ１２０によってもたらされ、増幅器１３０によって更に歪められる。そのために、帯域外放射は、近傍周波数のユーザとの干渉を低減するために可能な限り低く維持されるべきである。例えば、信号１２５について、マルチレベル信号の方が、通常、２レベル信号よりも放射が少ない。

そのようなアーキテクチャは、搬送周波数アジリティに関してより良好な性能を提供する。しかしながら、このアーキテクチャは、設計において、パルスエンコーダがＲＦ搬送周波数の少なくとも２倍の周波数でクロック制御されるという過酷な要件ももたらす。そのために、幾つかの実施形態は、送信信号のマルチバンド並列化直列化２００を設けて、パルスエンコーダ１３０の動作の複雑さを低減する。具体的には、マルチバンド信号を２つの次元において、すなわち、各帯域内において及び帯域間にわたって、並列化することができることが理解されている。そのようにして、並列化は、個々の帯域だけでなく、帯域を組み合わせたものについても達成することができる。マルチバンド並列化に起因して、クロック刻みごとの時間連続性は、垂直ライン（位相間タイミング連続性）に広がる。したがって、必要とされる搬送周波数の少なくとも２倍よりも高い所与のサンプリングレートでクロック制御される１つの位相のみを有するのではなく、幾つかの実施形態では、各位相の最大サンプリングレートは、各帯域の並列プロセスの数をＭとすると、Ｍ分の１に低減される。

図１Ｂは、デジタルビームフォーマ１５０と、１００と同じブロックである並列ブロック１００−１〜１００−ｎとを導入することによってマルチユーザビームフォーミングが本発明によって実施される事例を示している。この図では、同一の機能を有するデバイス（要素）には同一の参照符号が用いられていることに留意されたい。

特に、２次元マルチバンド並列化直列化ブロック３００は、上記に示したブロック２００を並列にしたものである。マルチモバイルフォンユーザ（ユーザ＃１１６１〜ユーザ＃ｍ１６２）は、ビーム＃１１５１〜ビーム＃ｍ１５２の特定のビームのターゲットとされる。これらのＭ個のビームは、基本的に、ベースバンドＩ／Ｑ信号位相遅延及びそれらの振幅を変化させるビームフォーミングアルゴリズムに基づいて計算される。これらは、ユーザロケーションと一致する所望のビーム方向に従ってデジタル領域１５０において直接的に行うことができる。このアーキテクチャは、マルチバンド送信機としてのｅＮｏｄｅＢのような３ＧＰＰ基地局及びユーザ機器に適用することができる。ユーザ機器（スマートフォン、ＩｏＴデバイス等）の場合、このアーキテクチャは、無線通信送信機の様々な組み合わせをサポートすることができる。一般的な場合は、（１）２Ｇ、３Ｇ、ＬＴＥ及び５Ｇのような幾つかの３ＧＰＰ世代、（２）複数の３ＧＰＰ世代及びＷｉ−Ｆｉ、並びに（３）３ＧＰＰキャリアアグリゲーションをサポートすることである。そのため、送信を組み合わせたものは、デジタル送信であるために柔軟性を有する。これは、３ＧＰＰ規格文書３ＧＰＰＴＳ３８．１０４に見ることができる。

図１Ｃは、マルチユーザＭＩＭＯデジタルビームフォーマブロック１５０の接続を一例として示している。計算重み関数ブロック１７１は、所望のビームパターンに基づいてＩ／Ｑ信号振幅を調整する。アンテナアレイサイズはＮｔ＊Ｎｔであり、Ｎｔ行×Ｎｔ列を有する。Ｗ１１〜ＷＮｔＮｔは、各アンテナ素子の重み係数を示す。ビームフォーマ１５０の出力部は、図１Ａに示すベースバンドインターフェース１０１である。

図２は、幾つかの実施形態による無線通信用のＲＦ送信機２０１のブロック図を示している。このＲＦ送信機は、一組のジョイント（joint：統合）周波数帯域及び／又はディスジョイント（disjoint：互いに素な）周波数帯域上で送信されるベースバンドサンプル４００を受信するベースバンドインターフェース４０１の一組の入力ポートを備える。ベースバンドサンプルは、ベースバンド信号をデジタル領域に離散化したものである。

幾つかの実施形態では、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する。例えば、入力ポート４０１は１つの周波数帯域のサンプル４００を受信し、入力ポート４０１ａは、サンプル４００の周波数帯域とディスジョイントにすることができる別の周波数帯域のサンプル４００ａを受信する。複数の周波数帯域のサンプルの複数の入力ポートが、２次元並列化の第１の次元を提供する。

２次元並列化の第２の次元を可能にするために、ＲＦ送信機は、入力ポートごとに１つのフィルタバンク４０５、すなわち、周波数帯域ごとに１つのフィルタバンクが存在するように、一組のフィルタバンクを備える。各フィルタバンクは、ベースバンドサンプルの対応するシーケンスの回転可能にシフトされた位相をサンプリングし、サンプリングされた位相を補間して、回転可能にシフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える。

各デジタル多相補間フィルタは、補間器と直列に結合されたポリフェーザ（polyphaser）フィルタを備える。多相は、サンプリングレート変換を行う方法である。ポリフェーザフィルタは、マルチレート設定においてフィルタを用いることを可能にするとともに、マルチレート設定においてサンプリングレート変換を行うことを可能にする構造体である。そのようにして、一組のフィルタバンク４０５は、ディスジョイント周波数帯域を表すベースバンドサンプル４００のそれぞれ１つを補間する。サンプルが補間されるのと同時に、サンプルは、あらゆるクロック刻みにおいて位相間の時間連続性も確保しながら、Ｍ個の位相４１０にわたって分配される。４１０における位相は、同相／直交（Ｉ／Ｑ）サンプルの双方を表す。

２次元並列化の原理に従って、ＲＦ送信機は、フィルタバンク４０５ごとに１つの発振器バンク４１５が存在するように一組の発振器バンク４１５を備える。各発振器バンクは、デジタル波形４２０のサンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ）を備える。補間されたベースバンド位相サンプルのそれぞれについて、デジタル波形のサンプルの１つのシーケンスがある。例えば、フィルタ４０５がＭ個の補間されたベースバンド位相サンプルを生成する場合、発振器バンクはＭ個のデジタル波形を生成する。デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期されている。この構成方法によると、デジタル波形の実効周波数は、ＲＦサンプリングレートを、複数の補間されたベースバンド位相サンプルの個数Ｍによって除算したものに等しい。

周波数帯域ごとの複数のデジタル波形によって、２次元並列化を維持しながら、マルチバンド信号４１０のアップコンバージョンが可能になる。そのために、ＲＦ送信機は、フィルタバンクごとに１つのミキサバンクが存在するように一組のミキサバンク４２５を備える。各ミキサバンクは、デジタル波形４２０のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプル４１０とを混合し、補間されたベースバンド位相サンプルの各シーケンスを実効周波数の信号４３０にアップコンバートする複数の並列デジタルミキサを備える。

ＲＦ送信機は、異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプル４４０の複数のシーケンスを生成する並列デジタルコンバイナ４３５を備え、マルチバンドアップコンバートサンプル４４０の複数のシーケンスを変調及び符号化して複数の符号化されたマルチバンド信号４５０を生成するマルチバンドパルスエンコーダ４４５を備え、複数の符号化されたマルチバンド信号をＲＦビットストリーム４６０に変換するシリアライザ４５５を備える。

コンバイナ４３５は、異なる周波数帯域の同相サンプルを結合し、それによって、２次元並列化を１次元並列化に削減する。例えば、サンプルは同相であるが、異なる周波数帯域に属するので、幾つかの実施形態におけるサンプルの結合は数学的和である。そのような次元数削減によって、実効周波数における単一の帯域符号化に適したパルスエンコーダ４４５を用いることが可能になり、これによって、パルスエンコーダの実施が簡素化される。

加えて、ＲＦ送信機は、ＲＦビットストリームを増幅する増幅器１３０等の電力増幅器と、増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するフィルタ１４０等のマルチバンドＲＦフィルタと、ＲＦアナログ信号を放射する少なくとも１つのアンテナ１４５とを備える。

図３Ａ及び図３Ｂは、幾つかの実施形態によるデジタル多相補間フィルタによって用いられる原理の概略図を示している。入力サンプル、例えば、サンプル４００ａは、低レートで動作する各サブフィルタｈ［ｎ］、例えば、２１０、２２０、及び２３０に進む。図３Ａに見ることができるように、各サンプルは送信信号の位相に対応するので、各サブフィルタは、サンプル４００ａによって表される信号のシフトされた位相をサンプリングする。フィルタリングされたサンプルは、図３Ｂに示すように、フィルタリング後に補間される。例えば、サブフィルタ２１０、２２０、及び２３０の出力間の交番切り替え２４０によって得られる出力２２５は、補間された信号の値３３０を用いて補間される。補間は、サンプル４００及び４００ａによって表される信号のタイプに依存し、補間は、サブフィルタによって出力されたサンプルの中間値を得るためにその信号の値を推定する。例えば、補間は、正弦曲線補間、多項式補間、及び／又はスプライン補間とすることができる。

ポリフェーザ補間は、サンプルをＭ個の異なる位相に分割して、サンプリングレートをベースバンドサンプルレートＦｓＢＢからＲＦサンプルレートＦｓＲＦに増加させる。多相フィルタは、非常に効率的な実施をもたらすサンプルレート変換を行うアーキテクチャである。その結果得られる離散時間信号は、元のサンプリングレートのＭ倍のサンプルレートを有し、各パスは低レートで動作しているが、出力信号は、ポリフェーザアーキテクチャに起因して高レートを有する。より低いサンプリングレートによるフィルタリングによって、計算の省力化が達成される。

図４は、幾つかの実施形態によるフィルタバンクに対応する発振器バンクの概略図を示している。具体的には、多相デジタルダイレクト合成部（ＤＤＳ：Digital Direct Synthesis）４１５のＮ（ＲＦ搬送周波数の数）個の複製が動作して、所望のＲＦ周波数帯域４２０からコサインサンプル２５０及びサインサンプル２５５を生成するように、４０５のポリフェーザ補間フィルタバンクごとに１つの発振器バンクが存在する。ここでも同様に、サンプルは、クロック刻みごとに異なる位相間のＭ個の位相にわたって分配される。補間されたベースバンド位相サンプル４１０のそれぞれについて、デジタル波形４２０のサンプルの１つのシーケンスがある。

幾つかの実施形態は、ハードウェアの速度限界に起因してシリアライザのサンプリング周波数（ＦｓＲＦ）に等しいサンプリングレートを達成するのは困難であるので、この特定の場合に単一レートＤＤＳを用いるのは困難であるという認識に基づいている。この問題を克服するために、幾つかの実施形態は、ポリフェーザを用いて、単一レートＤＤＳと同等のサンプリングレートを達成する。ＤＤＳはフィードフォワードシステムであるので、多相技法は、クリティカルパスに大きな影響を与えない。要するに、多相はＭ個の単一レートＤＤＳモジュールを結合する。各ＤＤＳは、特定の位相アキュムレータと、サイン波形及びコサイン波形を含む２つのリードオンリーメモリとを有する。ＤＤＳモジュールは並列に動作し、必要とされるＲＦ搬送周波数（ω_ｃ）波形のＭ個のサンプルを同時に生成する。ＤＤＳのそれぞれは、実際には、同等の全体のサンプリングレートよりもＭ倍低いレートで動作している。したがって、Ｍ個の異なる位相がＦｓＢＢでクロック制御されていても、シリアライザのサンプリング周波数ＦｓＲＦに等しい全体のサンプリングレートを達成することが可能である。

幾つかの実施態様では、位相計算ブロック４１６は、所望の搬送周波数、位相ステップ、及びそれぞれのＤＤＳ位相オフセットの間のマッピングを実行する。最小周波数分解能（Δｆ）が従来の単一レートＤＤＳと同様に計算されるが、ここでは、サンプリングレートはＮ倍高い。

この式において、Ｌは、各位相アキュムレータ４１７からのビットの数である。

図５は、幾つかの実施形態の送信機によって用いられるデジタルアップコンバージョンステージの概略図を示している。補間されたベースバンドサンプル４１０の実部Ｒｅ［Ｘ_ＩＮＴ（ｎ）］及び虚部Ｉｍ[Ｘ_ＩＮＴ（ｎ）］は、搬送周波数（ω_ｃ）におけるＲＦ周波数サンプルのコサイン及びサイン４２０と乗算され、その後、減算される。減算結果は、ＲＦサンプルＸ_ＲＦ（ｎ）４３０である。これは、各ＲＦ搬送周波数帯域用に複製される。

式（２）は、ＤＵＣ（デジタルアップコンバージョンステージ）の動作のアーキテクチャを説明している。

２Ｎ個の乗算器及びＮ個の減算器を備える並列ＤＵＣ４２５は、式（２）に与えられているように、４１０のＩ成分及びＱ成分からのＭ個の位相間で要素ごとの演算を実行する。Ｍ個の位相は、４２０のサイン波形及びコサイン波形からのものである。この演算は、ＤＣから所望のＲＦ搬送周波数へのデジタルアップコンバージョンと形式的に同等である。これらの演算は、ＲＦ搬送周波数のＮ個の全ての帯域について並列に実行される。

図６は、幾つかの実施形態による、Ｎ＝３個の帯域の信号４３０を結合する一例示的なコンバイナ４３５の概略図を示している。これらの実施形態は、各単一帯域の並列／ポリフェーザアーキテクチャを利用し、まず、各帯域の多相サンプルを結合し、次に、１つのマルチバンドパルス符号化をこれらの結合されたサンプルに適用する。これによって、雑音シェーピングをマルチバンド送信に効果的に行うことが可能になる。これらは、単一の帯域と比較して固有の課題である。

Ｎ個の帯域を有するＭ個の全ての位相サンプルは、並列デジタルコンバイナ４３５の数学加算器６２０によって結合された同相のサンプルである。その結果の信号４４０は、Ｎ個の全てのＲＦ帯域からの情報を有する。

別の実施形態では、異なる方法を用いてパルス符号化を実行する。例えば、ある実施形態では、デルタシグマ変調、パルス幅変調、パルス位置変調、又はそれらの或る組み合わせを用いてパルス符号化を実行する。ある実施形態では、これらの設計技法を用いて異なる方法を拡張し、必要とされる全体的なサンプリングレートを達成するために並列化を行うことができることを確保する。

図７Ａは、１つの実施形態によってパルス符号化に用いられるＰＷＭの概念を示す概略図を示している。この実施形態では、２つのｍビット信号、すなわち、所望の信号ｘ（ｎ）７２０と、一様な振幅分布を有する基準波形ｒ（ｎ）７１０との間の比較７３０に基づくパルス幅変調を用いて、出力信号ｙ（ｎ）７４０を生成する。

図７Ｂは、１つの実施形態によってパルス符号化に用いられるＤＳＭ（デルタシグマ変調器）の概念を示す概略図を示している。この実施形態は、時変信号ｘ（ｎ）７６０のオーバーサンプリング及び量子化に基づいており、この信号を２レベル又はマルチレベルに量子化された信号ｙ（ｎ）７７０に符号化する。フィードバック信号は、量子化された信号を入力信号７６０から減算したものを含む。７８０は、量子化誤差ｅ（ｎ）を表す。７９０は、信号伝達関数である。以下の式（３）が成り立つ。

ＤＳＭの伝達関数を説明する。ＳＴＦ（信号伝達関数）はｚ^−１であり、ＮＴＦ（雑音伝達関数）は（１−ｚ^−１）である。量子化雑音はフィルタリングされて、信号から除去され、信号対雑音比が高められる。実際には、伝達関数の次数に応じてＤＳＭの様々な実施態様も存在する。

図７Ｃは、１つの実施形態によってパルス符号化に用いられるデルタシグマ変調器７５０の概略図を示している。この実施形態では、パルスエンコーダは、結合された信号を符号化するデルタシグマ変調器の並列表現として実施される。この実施形態は、フレキシブルなＲＦ搬送周波数の生成を可能にするために、デルタシグマ変調が、上記で説明したように帯域外放射を最小にするその量子化雑音シェーピングの特徴及びオーバーサンプリングの性質に起因して、パルス符号化を実行するのにより好ましい方法であるという理解に基づいている。

Ｍ個のデルタシグマ変調器（マルチコアデルタシグマ変調器４４８）の並列化に加えて、デルタシグマ変調４４５が選択されるとき、幾つかの実施態様では、追加のモジュール、すなわち、デインターリーブモジュール４４６及びインターリーブモジュール４４７を用いる。デインターリーブモジュール４４６及びインターリーブモジュール４４７は、多くの場合、実際的な実施態様におけるハードウェアリソースの課題に対応するように最適化する必要がある。デインターリーブモジュール４４６及びインターリーブモジュール４４７は、入出力データを適応させ、再配置するように構成されている。目的は、各デルタシグマ変調器からのフィードバックループが入力信号の連続サンプルを処理することを確保することである。例えば、コーナーベンダ行列転置器等の技法を適用して、４４６及び４４７のブロックに一時的に格納しなければならないサンプルの量を削減することができる。図７Ｃに示すようなこの技法は、Ｎ個の入力及び出力の独立した（サイズＫの）スライスの転置器を示している。この設計は、ＦＩＦＯ（先入れ先出し）を用いず、完全に同期し、固定サイズのシフトレジスタ遅延のみを用いる。同じモジュールが４４６及び４４７の双方に用いられる。このモジュールを含めることによって、ブロックランダムアクセスメモリ（ＢＲＡＭ：Block Random-Access Memory）リソースの使用の徹底した削減が可能になる。Ｋサイズのスライスの数は、並列位相の数（Ｍ）に対応する。

図８は、並列パルスエンコーダ４４５からの符号化された信号４５０を直列化するために１つの実施形態によって用いられるシリアライザ４５５の概略図を示している。この例示的なシリアライザは、ビットをインターリーブすることによって低速の並列信号（１．２５Ｇｂｐｓ）８１０を高速の直列信号（５Ｇｂｐｓ）８２０に変換するように構成されている。出力送信クロックレートは、入力信号の並列クロックの倍数である。現代のＦＰＧＡプラットフォームは、超高速シリアライザモジュール（１０Ｇｂｐｓを超える）を提供し、これに基づいて、本実施形態は、ＲＦ搬送周波数の生成周波数範囲のフレキシビリティを提供することができる。上限周波数範囲は、通常、シリアライザの最大クロックレートの２分の１である。

図８のシリアライザは、符号化された信号の２つの出力レベル用に設計されている。しかしながら、別の実施形態では、マルチビットバス用に設計されたシリアライザを用いる。例えば、１つの実施形態では、この高速シリアライザを、結合されるとマルチビット信号を表すことができる複数の高速シリアライザに置き換える。

図９は、実施形態のうちの１つの実施されたＡＤＴを検査するのに用いられる一例示的な装置構成２００を示す図を示している。外部クロックジェネレータ９０１は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ（field programmable gate array））９０２のクロックを微分形式（ＣＬＫＤＩＦＦ）で与える。ＦＰＧＡ９０２は、ＡＤＴアルゴリズムを実施するプラットフォームであり、通常、９０２のＭＧＴ（マルチギガビット送受信機）インターフェース、並びにその後に続くＲＦ増幅器１３０及びフィルタ１４０が、高速の符号化されたＲＦビットストリーム１２５を生成するのに用いられる。ＶＳＡ（ベクトル信号アナライザ（Vector signal analyzer））９０３は、ＲＦビットストリーム１２５の周波数領域を測定するのに用いられる機器である。ホストＰＣ９０４は、ＵＳＢ（ユニバーサルシリアルバス（Universal Serial Bus））を介したＦＰＧＡの制御及びＦＰＧＡとの通信、並びに、イーサネット（ＥＴＨ）を通じたＶＳＡ９０３による測定に用いられる。通常、例えば１０ＭＨｚである基準信号も、同期のために９０１〜９０３によって与えられる。検査装置構成９００によって、様々な実施形態によるＲＦ−ＡＤＴの実現可能性を検証する。

図１０は、１つの実施形態による信号送信の一例示的なフローチャートを示し、これはＮ個の帯域に拡張可能である。複数のディスジョイント周波数帯域を表す複数のベースバンド帯域３００は、個別に補間することができ（モジュール３０５による）、与えられた搬送周波数にアップコンバートすることができ（モジュール３１５による）、信号３２０が得られる。しかしながら、タイミング要件を緩和するために、サンプルは、３２０においてＭ個の位相にわたって分配される。その後、各ベースバンド帯域に対応するＭ個の位相は、同じ数の位相を維持しながら並列デジタルコンバイナ３２５内に加えられる。その後、パルスエンコーダの並列版３３５が、３３０のＭ個の位相を操作し、より少ない数の出力レベルを有する等価な出力３４０を生成する。この出力もＭ個の位相にわたって分割され、これらの位相は、その後、高速シリアライザ３５０によって直列化される。出力レベルの通常の数は２である。ただし、この実施形態は、マルチレベルバスに有効である。マルチレベルバスの場合、この高速シリアライザは、結合されるとマルチレベル信号を表すことができる複数の高速シリアライザに置き換えることができる。

図１１は、幾つかの実施形態による同時不連続マルチバンド送信機のスペクトルの概略図を示している。この事例では、２つの帯域１１００が送信されるデュアルバンドのシナリオを報告する。パルスエンコーダ１１１０からの歪及び量子化雑音は、干渉問題を最小にするために放射前に帯域通過フィルタによってフィルタリングされる。

図１２は、４Ｇｂｐｓのシリアライザ周波数を用いて組み込まれた幾つかの実施形態の送信機から測定されたスペクトルの概略図を示している。トリプルバンドは、１８．７５ＭＨｚの帯域幅を用いて１６直交振幅変調（ＱＡＭ：Quadrature Amplitude Modulation）で変調された信号を有する。この実施態様は、４Ｇｂｐｓで動作するシリアライザを有するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）内に組み込まれる。全ての論理サブシステムは、６２．５ＭＨｚでクロック制御されている。特に、同じスペクトルを達成するために、単一レートアーキテクチャは、全てのサブシステムが少なくとも４ＧＨｚでクロック制御されるべきである。

幾つかの実施形態は、マルチレベル出力用のオールデジタル送信機のスペクトル性能が、改善された量子化レベルに起因して、２レベルの場合よりも優れているという理解に基づいている。システム性能（隣接チャネル電力比（ＡＣＰＲ：Adjacent-Channel Power Ratio）、エラーベクトル振幅（ＥＶＭ：Error-Vector Magnitude）及びＳＮＲによって評価される）を高めるために、マルチレベル出力への拡張を行う最終ステージが導入される。このマルチレベル出力の合成は、パルス列の結合に基づいている。

図１３は、１つの実施形態によるマルチレベルデジタル送信機アーキテクチャの概略図を示している。出力１３０１は、ビットストリームの高速読み出しを可能にする幾つかの高速インターフェース、例えば、ＦＰＧＡプラットフォームにおいて利用可能なＭＧＴ（マルチギガビット送受信機（multi-gigabit transceiver））インターフェースを有する。各マルチギガビット送受信機インターフェースは、２レベルＲＦビットストリームを生成している。概略図１３０３は、送信機２０１の図と同様のシステムブロック図を示している。ただし、この場合、パルスエンコーダは、マルチレベル振幅を用いるデルタシグマ変調器１３０４を用いる。そのため、この送信機は、１３０１の各送受信機の動作を制御するマッパ１３０２を備える。

図１４Ａは、幾つかの実施形態による増幅器ステージとしてＨブリッジＳＭＰＡを用いたマルチビットＡＤＴの応用例の概略図を示している。例えば、２レベルの単一ビットの１つのみのＭＧＴの代わりに、７つの異なるマルチギガビット送受信機（ＭＧＴ）が用いられ、ルックアップテーブルマッパ１４０２がＭＧＴの前に配置される。このルックアップテーブルマッパは、マルチレベル入力信号を、７つの異なるパルス列シーケンスを結合したものに変換する。このマッパは、用いられるアナログ結合ネットワークに従って設計される。例えば、デュアルＨブリッジＳＭＰＡ１４１０が、増幅機能及び結合機能の双方として用いられる。帯域通過フィルタ後の結合されたＲＦ出力は、マルチＲＦ帯域において信号を送信するアンテナに接続される。

図１４Ｂは、１つの実施形態による７レベルのＲＦｉｎを表す８つのＭＧＴ（０〜７）のマッピング関係を与える表を示している。この実施形態において、表における１又は０は、ＯＮ又はＯＦＦである８つのトランジスタ１４１０の動作条件を示す。例えば、３レベル出力（暗い灰色の背景）、５レベル出力（暗い灰色及び明るい灰色の背景）、又は７レベル出力（全ての表の要素を用いる）が示されている。

上述した実施形態によれば、アンテナによって放射されるＲＦ信号がビームに形成されるフェーズドアレイを用いて、５Ｇについて他の利点を提供することができる。これは、３Ｇ及び４Ｇ等のこれまでの世代の無線通信におけるかなり広いセクターエリアではなく、幾つかの特定の方向におけるターゲットとされたモバイルユーザ端末に向かう所望の方向にエネルギーを集中させるのに役立つ。ビームフォーミングは、導入されたアンテナ指向性を用いて、高周波数における高い信号パス損失を克服するのに役立ち、制御可能なビームステアリング角を用いて干渉を最小にするという利点も提供することができる。

加えて、デジタルビームフォーミングフェーズドアレイのアプリケーションにおけるように、ビームフォーミングアルゴリズムは、ベースバンド信号の重み係数及び位相遅延（時間遅延と等価）を数値的に制御することによって、デジタルベースバンドにおいて実施することができる。

上述した実施形態は、マルチバンド送信機としてのｅＮｏｄｅＢのような３ＧＰＰ基地局及びユーザ機器に適用することができることに留意されたい。ユーザ機器（スマートフォン、ＩｏＴデバイス等）の場合、このアーキテクチャは、無線通信送信機の様々な組み合わせをサポートすることができる。一般的な場合は、（１）２Ｇ、３Ｇ、ＬＴＥ及び５Ｇのような幾つかの３ＧＰＰ世代、（２）複数の３ＧＰＰ世代及びＷｉ−Ｆｉ、並びに（３）３ＧＰＰキャリアアグリゲーションをサポートすることである。そのため、送信を組み合わせたものは、デジタル送信であるために柔軟性を有する。

上述した本開示の実施形態は、数多くの方法のうちの任意のもので実施することができる。例えば、実施形態は、ハードウェア、ソフトウェア、又はそれらの組み合わせを用いて実施することができる。請求項の要素を修飾する、特許請求の範囲における「第１」、「第２」等の序数の使用は、それ自体で、１つの請求項の要素の別の請求項の要素に対する優先順位も、優位性も、順序も暗示するものでもなければ、方法の動作が実行される時間的な順序も暗示するものでもなく、請求項の要素を区別するために、単に、或る特定の名称を有する１つの請求項の要素を、同じ（序数の用語の使用を除く）名称を有する別の要素と区別するラベルとして用いられているにすぎない。

また、本開示の実施形態は方法として具現することができ、その一例が提供されてきた。その方法の一部として実行される動作は、任意の適切な方法において順序化することができる。したがって、例示的な実施形態において順次の動作として示される場合であっても、例示されるのとは異なる順序において動作が実行される実施形態を構成することもでき、異なる順序は、いくつかの動作を同時に実行することを含むことができる。

Claims

無線周波数（ＲＦ）無線通信のための高速デジタル信号シンセサイザであって、
一組のディスジョイント周波数帯域上で送信される信号のベースバンドサンプルを受信する一組の入力ポートであって、各入力ポートは、対応するＲＦ周波数帯域上で送信されるベースバンドサンプルのシーケンスを受信する、一組の入力ポートと、
一組のフィルタバンクであって、入力ポートごとに１つのフィルタバンクが存在し、各フィルタバンクは、対応するベースバンドサンプルのシーケンスのシフトされた位相をサンプリングし、サンプリングされた位相を補間して、シフトされた位相を有する補間されたベースバンド位相サンプルの複数のシーケンスを生成する複数のデジタル多相補間フィルタを備える、一組のフィルタバンクと、
一組の発振器バンクであって、フィルタバンクごとに１つの発振器バンクが存在し、各発振器バンクは、デジタル波形のサンプルの複数のシーケンスを生成する、前記複数のデジタル多相補間フィルタに対応する複数の多相デジタルダイレクトシンセサイザ（ＤＤＳ）を備え、前記補間されたベースバンド位相サンプルのそれぞれにデジタル波形のサンプルの１つのシーケンスが存在し、前記デジタル波形のサンプルのシーケンスは、対応する補間されたベースバンド位相サンプルと位相同期され、前記デジタル波形の実効周波数は、ＲＦサンプリングレートを前記複数の補間されたベースバンド位相サンプルの数によって除算したものに等しい、一組の発振器バンクと、
一組のミキサバンクであって、フィルタバンクごとに１つのミキサバンクが存在し、各ミキサバンクは、デジタル波形のサンプルの対応するシーケンスと、補間されたベースバンド位相サンプルとを混合し、補間されたベースバンド位相サンプルの各シーケンスを前記実効周波数にアップコンバートする複数の並列デジタルミキサを備える、一組のミキサバンクと、
異なる周波数帯域の補間されたベースバンド位相サンプルの同相シーケンスを結合して、マルチバンドアップコンバートサンプルの複数のシーケンスを生成する並列デジタルコンバイナと、
前記マルチバンドアップコンバートサンプルの複数のシーケンスを変調及び符号化して、複数の符号化されたマルチバンド信号を生成するパルスエンコーダと、
前記複数の符号化されたマルチバンド信号をＲＦビットストリームに変換するシリアライザと、
前記ＲＦビットストリームを増幅する電力増幅器と、
増幅されたＲＦビットストリームをフィルタリングしてＲＦアナログ信号を生成するマルチバンドＲＦフィルタと、
を備える、高速デジタル信号シンセサイザ。
各前記デジタル多相補間フィルタは、補間器と直列に結合されたポリフェーザフィルタを含む、請求項１に記載の高速デジタル信号シンセサイザ。
前記パルスエンコーダはマルチバンドパルス幅変調器である、請求項１に記載の高速デジタル信号シンセサイザ。
前記パルスエンコーダはデルタシグマ変調器である、請求項１に記載の高速デジタル信号シンセサイザ。
前記パルスエンコーダは２レベル符号化信号を出力する、請求項１に記載の高速デジタル信号シンセサイザ。
前記パルスエンコーダはマルチレベル符号化信号を出力し、レベルの数は２よりも大きい、請求項１に記載の高速デジタル信号シンセサイザ。
ＲＦ送信機は、複数の周波数帯域にわたり、各周波数帯域を用いて前記送信される信号の２次元並列化を行う、請求項１に記載の高速デジタル信号シンセサイザ。
前記多相デジタルダイレクトシンセサイザは、クロック刻みごとにＭ個の位相にわたって分配されるコサインサンプル及びサインサンプルを生成する、請求項１に記載の高速デジタル信号シンセサイザ。
前記ＲＦアナログ信号を放射する少なくとも２つのアンテナを更に備える、請求項１に記載の高速デジタル信号シンセサイザ。
前記少なくとも２つのアンテナは、フェーズドアレイアンテナとして構成される、請求項９に記載の高速デジタル信号シンセサイザ。