JP7033855B2 - 基板処理装置、基板処理システムおよび物品製造方法 - Google Patents

基板処理装置、基板処理システムおよび物品製造方法 Download PDF

Info

Publication number
JP7033855B2
JP7033855B2 JP2017092561A JP2017092561A JP7033855B2 JP 7033855 B2 JP7033855 B2 JP 7033855B2 JP 2017092561 A JP2017092561 A JP 2017092561A JP 2017092561 A JP2017092561 A JP 2017092561A JP 7033855 B2 JP7033855 B2 JP 7033855B2
Authority
JP
Japan
Prior art keywords
processing
substrate
board
request
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017092561A
Other languages
English (en)
Other versions
JP2018190841A (ja
Inventor
亮 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017092561A priority Critical patent/JP7033855B2/ja
Priority to KR1020180048295A priority patent/KR102405004B1/ko
Publication of JP2018190841A publication Critical patent/JP2018190841A/ja
Application granted granted Critical
Publication of JP7033855B2 publication Critical patent/JP7033855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板処理装置、基板処理システムおよび物品製造方法に関する。
基板の上にパターンを形成するための基板処理システムは、基板の上の膜にパターンを形成するパターン形成装置と、該パターン形成装置を補助する補助装置と、該パターン形成装置および補助装置を制御する制御装置とを有しうる。パターン形成装置は、例えば、投影露光装置および荷電粒子線露光装置(描画装置)等の露光装置、または、インプリント装置でありうる。補助装置は、露光装置とともに使用される塗布現像装置、または、インプリント装置とともに使用される処理装置でありうる。インプリント装置とともに使用される処理装置は、例えば、インプリント装置に提供される基板に密着層を形成したり、インプリント装置によって形成されたパターンをエッチングしたりするために使用される装置でありうる。
上記のような基板処理システムでは、補助装置で処理された基板がパターン形成装置に渡され、パターン形成装置においてパターン(露光装置では潜像パターン、インプリント装置ではインプリント材からなるパターン)が形成される。その後、パターン形成装置から補助装置に基板が戻され、補助装置において基板が更に処理(露光装置からの基板に対しては現像、インプリント装置からの基板に対してはエッチング)される。
補助装置およびパターン形成装置の一方の動作が停止している場合、両者の間での基板の搬送が停止するので、基板の供給を待つ他の動作も停止することなる。これによって生産性が低下することになる。特許文献1には、このような原因による生産性の低下を回避する物体処理システムが開示されている。この物体処理システムは、物体に第1処理を行う第1処理装置と、第1処理が行われた物体に第2処理を行う第2処理装置とを備えている。この物体処理システムでは、第1処理装置から第2処理装置に対する物体の供給タイミングが変化した場合に、第1処理装置から第2処理装置に対する物体の供給タイミングに関する情報が通知される。第2処理装置は、該情報に基づいて、第2処理とは異なる第3処理を行う。
特開2009-76581号公報
しかしながら、第1処理装置から第2処理装置に物体が供給すれるまでの期間に関する情報が通知されたとしても、第2処理装置では、第1処理装置が第1処理を実際に実行可能であるのか、実際には実行不能であるのかは分からない。第1処理装置から第2処理装置に対する物体の供給タイミングに関する情報が通知され、第2処理装置が第2処理とは異なる第3処理を行ったとしても、結局のところ、第2処理装置は、第1処理装置から物体が供給されてくるのを待ち続けることになる。
また、特許文献1では、第2処理装置が第2処理を実行できない場合における第1処理装置の動作については考慮されていない。第2処理装置が第2処理を実行できない場合、第1処理装置が第1処理を実行した物体は、長時間にわたって第2処理装置による第2処理を待たされうる。この場合、第1処理装置が第1処理を実行した物体のリワークを行う必要が生じうる。
したがって、特許文献1に記載された物体処理システムでは、第1処理装置および第2処理装置のいずれも効率的には運用されない。
本発明は、同一基板を処理する2つの基板処理装置を有する基板処理システムの運用を効率化するために有利な技術を提供することを目的とする。
本発明の1つの側面は、他の基板処理装置との間で基板が搬送される基板処理装置に係り、前記基板処理装置は、基板処理部と、基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、前記第1処理要求に応じた処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、を備える。
本発明によれば、同一基板を処理する2つの基板処理装置を有する基板処理システムの運用を効率化するために有利な技術が提供される。
本発明の一実施形態の基板処理システムの構成および処理要求を例示する図。 パターン形成装置の構成を例示する図。 補助装置の構成例を例示する図。 パターン形成装置の他の構成を例示する図。 比較例の基板処理システムの動作を示す図。 本発明の一実施形態における基板処理システムにおけるパターン形成装置および補助装置の構成を例示する図。 本発明の一実施形態の基板処理システムの動作を示す図。 処理要求に応じた処理の実行が可能である場合および不能である場合におけるパターン形成装置および補助装置の動作を示すフローチャート。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図1(a)には、本発明の一実施形態の基板処理システム1の構成が示されている。基板処理システム1は、制御装置11(ホストコンピュータ)と、パターン形成装置12と、補助装置13とを備えうる。一例において、パターン形成装置12は、基板を処理する第1基板処理装置(基板処理装置)であり、補助装置13は、基板を処理する第2基板処理装置(他の基板処理装置)である。他の例において、パターン形成装置12は、基板を処理する第2基板処理装置(他の基板処理装置)であり、補助装置13は、基板を処理する第1基板処理装置(基板処理装置)である。制御装置11は、通信線15を介してパターン形成装置12および補助装置13と通信を行うことができる。パターン形成装置12と補助装置13とは、通信線16を介して相互に通信を行うことができる。
パターン形成装置12は、例えば、投影露光装置および荷電粒子線露光装置(描画装置)等のように、基板の上の感光材に潜像パターンを形成する露光装置でありうる。あるいは、パターン形成装置12は、基板の上のインプリント材に型を接触させた状態で該インプリント材を硬化させて、硬化させたインプリント材からなるパターンを形成するインプリント装置でありうる。
補助装置13は、補助装置13が露光装置とともに使用される場合には、基板の上に感光材を塗布する処理、および、基板の上の露光された感光材を現像する処理を行う塗布現像装置でありうる。補助装置13は、補助装置13がインプリント装置とともに使用される場合には、基板の上に密着層を形成する処理、および、硬化されたインプリント材からなるパターンをエッチングする処理を行う処理装置でありうる。
制御装置11は、処理要求A 121、処理要求B 122、処理要求C 123・・・をパターン形成装置12に送信し、また、処理要求A’ 131、処理要求B’ 132、処理要求C’ 133・・・を補助装置13に送信する。処理要求A 121と処理要求A’ 131とは、図1(b)に例示されるように、同一のロット(基板141、142)に対する処理要求である。処理要求B 122と処理要求B’ 132とは、図1(b)に例示されるように、同一のロット(基板143)に対する処理要求である。処理要求C 123と処理要求C’ 132とは、図1(b)に例示されるように、同一のロット(基板144、145)に対する処理要求である。処理要求は、プロセスジョブとも呼ばれうる。
図2には、パターン形成装置12の構成が例示されている。パターン形成装置12は、例えば、基板にパターンを形成する処理部210と、基板を搬送する搬送部212と、基板をプリアライメントするプリアライメント部213と、パターンが形成された基板を搬出するための搬出部214とを含みうる。
図3には、補助装置13の構成が例示されている。補助装置13は、搬送部315と、複数の処理部311、312、313、314と、複数のポート316、317、318、319とを含みうる。複数の処理部311、312、313、314は、パターン形成装置12の種類または仕様等に応じた機能を有しうる。例えば、複数の処理部311、312、313、314は、塗布部、加熱部、現像部、冷却部を含みうる。あるいは、複数の処理部311、312、313、314は、密着層形成部およびエッチング部を含みうる。
ここで、パターン形成装置12が露光装置であり、補助装置13が露光装置のための前処理および後処理を行う塗布現像装置である場合におけるパターン形成装置12および補助装置13における基板の処理の流れを例示的に説明する。まず、処理対象の基板がFOUPに収納された状態で、補助装置13のポート316~319に載置される。搬送部315は、FOUPから基板を取り出して、塗布部としての処理部311に搬送し、処理部311において基板にレジストが塗布される。次いで、搬送部315は、処理部311から加熱部としての処理部312に基板を搬送し、処理部312においてプリベーク(加熱)がなされる。次いで、搬送部315は、処理部312から冷却部としての処理部314に基板を搬送し、処理部314においてポストベーク(冷却)がなされる。次いで、搬送部315は、処理部314からパターン形成装置12のプリアライメント部213に基板を搬送する。
パターン形成装置12では、基板は、まず、プリアライメント部213によってプリアライメントがなされ、搬送部212によって処理部210のステージ211に搬送される。次いで、処理部210において基板のレジストに潜像パターンが形成される。次いで、基板は、搬送部212によって搬出部214に搬送される。補助装置13に備えられた搬送部(後述の搬送部315)によって補助装置13に搬送される。ただし、パターン形成装置12と補助装置13との間での基板の搬送は、パターン形成装置12に設けられた搬送部212または他の搬送部によってなされてもよい。
パターン形成装置12から補助装置13に搬送部315によって搬送された基板は、加熱部としての処理部312に搬送され、ポストエクスポーシャーベークがなされる。次いで、搬送部315は、処理部312から現像部としての処理部313に基板を搬送し、処理部313において現像が行われる。次いで、搬送部315は、処理部313からポート316~319の中の該当するFOUPの該当するスロットに基板を搬送する。
次に、パターン形成装置12がインプリント装置であり、補助装置13がインプリント装置のための前処理および後処理を行う装置である場合におけるパターン形成装置12および補助装置13における基板の処理の流れを例示的に説明する。まず、処理対象の基板がFOUPに収納された状態で、補助装置13のポート316~319に載置される。搬送部315は、FOUPから基板を取り出して、密着層形成部としての処理部311に搬送し、処理部311において基板に密着層が形成さる。次いで、搬送部315は、処理部311から処理部314からパターン形成装置12のプリアライメント部213に基板を搬送する。
パターン形成装置12では、基板は、まず、プリアライメント部213によってプリアライメントがなされ、搬送部212によって処理部210のステージ211に搬送される。次いで、処理部210において、基板にインプリント材を配置し、インプリント材に型を接触させた状態でインプリント材を硬化させ、硬化したインプリント材から型を分離する。これによって、基板の上には、硬化したインプリント材からなるパターンが形成される。次いで、基板は、搬送部212によって搬出部214に搬送される。補助装置13に備えられた搬送部(後述の搬送部315)によって補助装置13に搬送される。ただし、パターン形成装置12と補助装置13との間での基板の搬送のための搬送部は、パターン形成装置12に設けられた搬送部212または他の搬送部によってなされてもよい。
パターン形成装置12から補助装置13に搬送部315によって搬送された基板は、エッチング部としての処理部312に搬送され、エッチングがなされる。次いで、搬送部315は、処理部312からからポート316~319の中の該当するFOUPの該当するスロットに基板を搬送する。
図4には、パターン形成装置12の他の構成例が示されている。図4に示されたパターン形成装置12は、クラスター構成を有する。具体的には、図4に示されたパターン形成装置12は、複数の処理部411、412、413、414を備えている。複数の処理部411、412、413、414は、露光装置またはインプリント装置でありうる。その他、パターン形成装置12は、基板を搬送する搬送部212、基板をプリアライメントするプリアライメント部213、および、パターンが形成された基板を搬出するための搬出部214を含みうる。
図5には、基板処理システム1の比較例としての動作が示されている。工程S5-1、S5-2において、制御装置11から補助装置13、パターン形成装置12に処理要求A’、処理要求Aが送信される。工程S5-3において、処理要求A’を受けた補助装置13は、複数の処理部311~314を含む基板処理部が処理要求A’に応じた処理を実行可能であるか否かを判断する。工程S5-4において、処理要求Aを受けたパターン形成装置12は、処理部210およびプリアライメント部213を含む基板処理部が処理要求Aに応じた処理を実行可能であるか否かを判断する。
工程S5-5において、補助装置13は、FOUPから基板を取り出し、基板の搬送および処理(パターン形成装置12が露光装置である場合はレジスト塗布、加熱、冷却、パターン形成装置12がインプリント装置である場合は密着層の形成)を行う。工程S5-6において、パターン形成装置12は、補助装置13に対して基板搬入要求を行う。工程S5-5と工程S5-6とは、逆の場合もありうる。工程S5-7において、補助装置13は、搬送部212によって基板をパターン形成装置12のプリアライメント部213(搬入部)に搬送し、工程S508において、補助装置13は、パターン形成装置12に搬送完了通知を行う。
工程S5-9において、パターン形成装置12は、基板をプリアライメント部213においてプリアライメントし、処理部210において基板にパターンを形成する。工程S510において、搬送部212は、基板を処理部210から搬出部214に移動させる。工程S5-11において、パターン形成装置12は、補助装置13に対して基板搬出要求を行う。工程S5-12において、補助装置13は、搬送部212によってパターン形成装置12の搬出部214から補助装置13に基板を搬送する。以降は、パターン形成装置12によってパターンが形成された基板に対して、補助装置13において後処理(パターン形成装置12が露光装置である場合は加熱、現像、パターン形成装置12がインプリント装置である場合はエッチング)する。
上記の比較例では、例えば、工程S5-4においてパターン形成装置12で異常が発生し、処理要求Aに応じた処理が停止した場合、パターン形成装置12は、オペレータによる復旧を待つ状態になりうる。このような状況になった場合、補助装置13は、工程S5-5において基板を処理するが、パターン形成装置12から工程S5-6における基板要求を受けることがない。よって、工程S5-5で処理された基板は、処理の後に長時間にわたって放置されることになるので、リワーク処理が必要になりうる。図5では、単純な例が示されているが、複数の処理部311~314を使って連続的に基板が処理される場合においては、複数の基板に対してリワーク処理が必要になりうる。よって、図5のような動作では、基板処理システム1の運用効率が悪いことが分かる。
図6には、本発明の一実施形態における基板処理システム1におけるパターン形成装置12および補助装置13の構成が示されている。パターン形成装置12は、基板処理部624と、受信部621と、通信部622と、制御部623とを含みうる。補助装置13は、基板処理部634と、受信部631と、通信部632と、制御部633とを含みうる。
パターン形成装置12の基板処理部624は、例えば、前述の処理部210およびプリアライメント部213を含みうる。搬送部212も基板処理部624の構成要素として考えられてもよい。補助装置13の基板処理部634は、例えば、前述の複数の処理部311~314を含みうる。搬送部315も基板処理部634の構成要素として考えられてもよい。補助装置13の基板処理部634は、パターン形成装置12の基板処理部624で行われる処理の前に行われるべき前処理、および、基板処理部624で行われる処理の後に行われるべき後処理の少なくとも1つを行うように構成されうる。
パターン形成装置12の受信部621は、基板を処理することを要求する処理要求(説明の便宜のために、第1処理要求とする)を制御装置11から通信線15を介して受信する。補助装置13の受信部631は、基板を処理することを要求する処理要求(説明の便宜のために、第2処理要求とする)を制御装置11から通信線15を介して受信する。
パターン形成装置12の通信部622と補助装置13の通信部632とは、通信線16を介して相互に通信を行う。パターン形成装置12(基板処理装置または第1基板処理装置)の通信部622は、第1処理要求に応じた処理をパターン形成装置12が実行可能であるか否かを示す第1状態情報を補助装置13(第2基板処理装置)に送信する。また、パターン形成装置12の通信部622は、基板を処理することを要求する第2処理要求を制御装置11から受信した補助装置13が第2処理要求に応じた処理を実行可能であるか否かを示す第2状態情報を補助装置13から受信する。ここで、第1処理要求および第2処理要求は、処理要求を相互に区別するための表現である。また、第1状態情報および第2状態情報は、状態情報を相互に区別するための表現である。制御部623は、第2状態情報が第2処理要求に応じた処理を補助装置13が実行可能であることを示し、かつ、第1処理要求に応じた処理を基板処理部624が実行可能である場合に、第1処理要求に応じた処理を実行するように基板処理部624を制御する。
あるいは、補助装置13(基板処理装置または第1基板処理装置)の通信部632は、第1処理要求に応じた処理を補助装置13が実行可能であるか否かを示す第1状態情報をパターン形成装置12(第2基板処理装置)に送信する。また、補助装置13の通信部632は、基板を処理することを要求する第2処理要求を制御装置11から受信したパターン形成装置12が第2処理要求に応じた処理を実行可能であるか否かを示す第2状態情報をパターン形成装置12から受信する。制御部633は、第2状態情報が第2処理要求に応じた処理をパターン形成装置12が実行可能であることを示し、かつ、第1処理要求に応じた処理を基板処理部634が実行可能である場合、第1処理要求に応じた処理を実行するように基板処理部634を制御する。
制御部623および624は、例えば、FPGA(Field Programmable Gate Arrayの略。)などのPLD(Programmable Logic Deviceの略。)、又は、ASIC(Application Specific Integrated Circuitの略。)、又は、プログラムが組み込まれた汎用コンピュータ、又は、これらの全部または一部の組み合わせによって構成されうる。
図7には、本発明の一実施形態の基板処理システム1の動作が示されている。ここで、図7には、基板処理システム1において異常が発生せず基板処理システム1が正常に動作している場合の動作が示されている。パターン形成装置12の通信部622は、制御装置11から処理要求を受信した後、処理要求に応じた処理を開始する前、該処理を実行している時等において複数回にわたってパターン形成装置12の状態情報を補助装置13に送信しうる。また、補助装置13の通信部632は、制御装置11から処理要求を受信した後、処理要求に応じた処理を開始する前、該処理を実行している時等において複数回にわたって補助装置13の状態情報をパターン形成装置12に送信しうる。
パターン形成装置12の通信部622は、制御装置11から処理要求に応じた処理に対する指令(一時停止、一時停止後の再開、中断)を受けた場合に、複数回にわたってパターン形成装置12の状態情報を補助装置13に送信しうる。また、補助装置13の通信部632は、制御装置11から処理要求に応じた処理に対する指令(一時停止、一時停止後の再開、中断)を受けた場合に、複数回にわたって補助装置13の状態情報をパターン形成装置12に送信しうる。
工程S7-1、S7-2において、制御装置11から補助装置13、パターン形成装置12に処理要求A’、処理要求Aが送信される。処理要求A、A’は、同一の基板(同一のロット;ロットは複数の基板からなる)に対する処理要求である。工程S7-3において、処理要求A’を受けた補助装置13は、複数の処理部311~314を含む基板処理部634が処理要求A’に応じた処理を実行可能であるか否かを判断する。工程S7-4において、処理要求Aを受けたパターン形成装置12は、処理部210およびプリアライメント部213を含む基板処理部624が処理要求Aに応じた処理を実行可能であるか否かを判断する。
工程S7-5において、補助装置13の制御部633は、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを示す状態情報をパターン形成装置12に送信するように補助装置13の通信部632を制御する。工程S7-6において、パターン形成装置12の制御部623は、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを示す状態情報を補助装置13に送信するようにパターン形成装置12の通信部622を制御する。ここで、工程S7-5、工程S7-6の順序は、任意である。また、工程S7-5、工程S7-6は、相互に同期している必要はない。
補助装置13の制御部633は、工程S7-6で受信した状態情報が処理要求Aに応じた処理をパターン形成装置12が実行可能であることを示し、かつ、処理要求A’に応じた処理を基板処理部634が実行可能であるか否かを判断する。つまり、制御部633は、処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを判断する。処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能である場合、工程S7-7において制御部633は処理要求A’に応じた処理を実行するように補助装置13の基板処理部624を制御する。
パターン形成装置12の制御部623は、工程S7-5で受信した状態情報が処理要求A’に応じた処理を補助装置13が実行可能であることを示し、かつ、処理要求Aに応じた処理を基板処理部624が実行可能であるか否かを判断する。つまり、制御部623は、処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを判断する。そして、処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能である場合、工程S7-8において、制御部623は、基板搬入要求を補助装置13に送信するように通信部632を制御する。この基板搬入要求は、補助装置13からパターン形成装置12に対して基板を搬送することを求める要求であり、パターン形成装置12と補助装置13との間で交換される搬送制御情報の1つである。
工程S7-8における基板搬送要求に応答した基板の搬送に先立って工程S7-9、S7-10が少なくとも1回実行されうる。工程S7-9において、補助装置13の制御部633は、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを示す状態情報をパターン形成装置12に送信するように補助装置13の通信部632を制御する。工程S7-10において、パターン形成装置12の制御部623は、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを示す状態情報を補助装置13に送信するようにパターン形成装置12の通信部622を制御する。ここで、工程S7-9、工程S7-10の順序は、任意である。また、工程S7-9、工程S7-10は、相互に同期している必要はない。
補助装置13の制御部633は、工程S7-9で受信した状態情報が処理要求Aに応じた処理をパターン形成装置12が実行可能であることを示し、かつ、処理要求A’に応じた処理を基板処理部634が実行可能であるか否かを判断する。つまり、制御部633は、処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを判断する。処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能である場合、工程S7-11で、制御部633は補助装置13からプリアライメント部213に基板を搬送するように搬送部315を制御する。
補助装置13からパターン形成装置12のプリアライメント部213に基板が搬送された後、補助装置13の制御部633は、搬送完了通知をパターン形成装置12に送信するように補助装置13の通信部632を制御する。この搬送完了通知は、補助装置13からパターン形成装置12に対する基板の搬送が完了したことを示す通知であり、パターン形成装置12と補助装置13との間で交換される搬送制御情報の1つである。
パターン形成装置12の制御部623は、通信部622が搬送完了通知を受信すると、工程S7-13において、プリアライメント部213に搬送された基板をプリアライメント部213および処理部210で処理するように基板処理部624を制御する。ここで、工程S7-12と工程S7-13との間においても、工程S7-5、工程S7-6のような状態情報の交換がなされうる。
工程S7-12の後、工程S7-14において、補助装置13の制御部633は、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを示す状態情報をパターン形成装置12に送信するように補助装置13の通信部632を制御する。工程S7-13における処理の開始後に、工程S7-15において、パターン形成装置12の制御部623は、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを示す状態情報を補助装置13に送信するように通信部622を制御する。ここで、工程S7-14、工程S7-15の順序は、任意である。また、工程S7-14、工程S7-15は、相互に同期している必要はない。工程S7-14、工程S7-15は、工程S7-13と以下で説明する工程S7-16との間において少なくとも1回実行されうる。
パターン形成装置12の制御部623は、工程S7-14で受信した状態情報が処理要求A’に応じた処理を補助装置13が実行可能であることを示し、かつ、処理要求Aに応じた処理を基板処理部624が実行可能であるか否かを判断する。つまり、制御部623は、処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを判断する。処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能である場合、工程S7-16において制御部623は基板処理部624から搬出部214に基板が搬送されるように搬送部212を制御する。
工程S7-17において、パターン形成装置12の制御部623は、基板搬出要求を補助装置13に送信するように通信部632を制御する。この基板搬出要求は、パターン形成装置12から補助装置13に対して基板を搬送することを求める要求であり、パターン形成装置12と補助装置13との間で交換される搬送制御情報の1つである。ここで、工程S7-16と工程S7-17との間においても、工程S7-5、工程S7-6のような状態情報の交換がなされうる。
工程S7-18において、補助装置13の制御部633は、パターン形成装置12の搬出部214から補助装置13に基板を搬送するように搬送部315を制御する。ここで、工程S7-17と工程S7-18との間においても、工程S7-5、工程S7-6のような状態情報の交換がなされうる。工程S7-18で搬送された基板は、補助装置13において更に処理されうる。
パターン形成装置12の通信部622は、補助装置13に対して1つの搬送制御情報を送信してから次の搬送制御情報を送信するまでの間に、補助装置13に対して少なくとも1つの第1状態情報を送信しうる。補助装置13の通信部632は、パターン形成装置12に対して1つの搬送制御情報を送信してから次の搬送制御情報を送信するまでの間に、パターン形成装置12に対して少なくとも1つの状態情報を送信しうる。
パターン形成装置12の通信部622は、補助装置13に対して1つの搬送制御情報を送信してから次の搬送制御情報を送信するまでの間に、補助装置13から少なくとも1つの状態情報を受信しうる。補助装置13の通信部632は、パターン形成装置12に対して1つの搬送制御情報を送信してから次の搬送制御情報を送信するまでの間に、パターン形成装置12から少なくとも1つの状態情報を受信しうる。
図8には、処理要求に応じた処理の実行が可能である場合および不能である場合におけるパターン形成装置12および補助装置13の動作が示されている。まず、パターン形成装置12の動作を説明する。工程S801において、パターン形成装置12の制御部623は、制御装置11から処理要求Aに応じた処理を基板処理部624が実行可能であるか否かを判断する。工程S802において、パターン形成装置12の制御部623は、制御装置11から処理要求Aに応じた処理を基板処理部624が実行可能であるか否か(工程S801の判断結果)を示す状態情報を補助装置13(の通信部632)に送信する。工程S803において、パターン形成装置12の通信部622は、制御装置11から処理要求A’に応じた処理を補助装置13が実行可能であるか否かを示す状態情報を補助装置13(の通信部632)から受信する。
工程S804において、パターン形成装置12の制御部623は、補助装置13から受信した状態情報が処理要求A’に応じた処理を補助装置13が実行可能であることを示し、かつ、処理要求Aに応じた処理を基板処理部624が実行可能であるか否かを判断する。つまり、制御部623は、処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを判断する。処理要求A’に応じた処理を補助装置13が実行可能で、かつ、処理要求Aに応じた処理をパターン形成装置12が実行可能である場合、工程S805において制御部623は処理要求Aに応じた処理を基板処理部624または搬送部212に実行させる。この処理は、基板の搬送を含みうる。
一方、補助装置13における処理要求A’に応じた処理の実行およびパターン形成装置12における処理要求Aに応じた処理の少なくとも一方の実行が不能である場合、工程S806において、制御部623は、処理要求Aに応じた処理とは異なる処理を実行する。処理要求Aに応じた処理とは異なる処理は、例えば、キャリブレーション処理およびメンテナンス処理の少なくとも1つを含みうる。つまり、補助装置13での処理要求A’に応じた処理およびパターン形成装置12での処理要求Aに応じた処理の少なくとも一方が実行不能である場合、制御部623は処理要求Aに応じた処理を実行しないように基板処理部624を制御しうる。
あるいは、処理要求Aに応じた処理とは異なる処理は、制御装置11からの処理要求B(第3処理要求)に応じた処理、即ち、他の基板の処理を求める要求でありうる。ここで、処理要求Bを受信部621が受信し、かつ、補助装置13が制御装置11からの処理要求B’(第4処理要求)に応じて他の基板の処理の実行が可能であることを示す状態情報をパターン形成装置12の通信部622が受信した場合を考える。この場合、パターン形成装置12の制御部623は、他の基板に対する処理要求Bに応じた処理を実行するように基板処理部624を制御しうる。つまり、補助装置13での処理要求A’に応じた処理およびパターン形成装置12での処理要求Aに応じた処理の少なくとも一方が実行不能である場合、制御部623は他の基板に対する処理要求Bに応じた処理を実行するように基板処理部624を制御しうる。
このような制御は、例えば、図4に例示されたようにパターン形成装置12および/または補助装置13が複数の処理部を有し、複数の処理部のうち指定された処理部で処理することを指定された処理要求に応じた処理が実行不能である場合に有利である。例えば、処理部411で処理することを指定された処理要求Aに応じた処理が実行不能である場合に、他の処理部412~414の少なくとも1つで処理可能な処理要求Bに応じた処理を実行することが考えられる。あるいは、補助装置13の1つのポート316に載置されたFOUP内の基板についてはパターン形成装置12の1つの処理部411で処理するように制御装置11等によって制御されるような運用も想定される。このような運用において、ポート316に載置されたFOUP内の基板を処理要求Aに従って処理する処理部411が異常を起こしている場合に、その処理要求Aに代えて他の処理要求Bに応じた処理を他の処理部412~413によって実行することが考えられる。
次に、補助装置13の動作を説明する。工程S801において、補助装置13の制御部633は、制御装置11から処理要求A’に応じた処理を基板処理部634が実行可能であるか否かを判断する。工程S802において、補助装置13の制御部633は、制御装置11から処理要求A’に応じた処理を基板処理部634が実行可能であるか否か(工程S801の判断結果)を示す状態情報をパターン形成装置12(の通信部622)に送信する。工程S803において、補助装置13の制御部633は、制御装置11から処理要求Aに応じた処理をパターン形成装置12が実行可能であるか否かを示す状態情報をパターン形成装置12(の通信部622)から受信する。
工程S804では、制御部633は、パターン形成装置12から受信した状態情報が処理要求Aに応じた処理をパターン形成装置12が実行可能であることを示し、かつ、処理要求A’に応じた処理を基板処理部634が実行可能であるか否かを判断する。つまり、制御部633は、処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能であるか否かを判断する。処理要求Aに応じた処理をパターン形成装置12が実行可能で、かつ、処理要求A’に応じた処理を補助装置13が実行可能である場合、工程S805において、制御部633は、処理要求A’に応じた処理を基板処理部634または搬送部315に実行させる。この処理は、基板の搬送を含みうる。
一方、パターン形成装置12における処理要求Aに応じた処理の実行および補助装置13における処理要求A’に応じた処理の少なくとも一方の実行が不能である場合、工程S806において、制御部633は、処理要求A’に応じた処理とは異なる処理を実行する。つまり、パターン形成装置12における処理要求Aに応じた処理の実行および補助装置13における処理要求A’に応じた処理の少なくとも一方の実行が不能である場合、制御部633は、処理要求A’に応じた処理を実行しないように基板処理部634を制御する。処理要求A’に応じた処理とは異なる処理は、例えば、キャリブレーション処理およびメンテナンス処理の少なくとも1つを含みうる。あるいは、処理要求A’に応じた処理とは異なる処理は、制御装置11からの処理要求B’(第3処理要求)に応じた処理、即ち、他の基板の処理を求める要求でありうる。
以上のように、この実施形態によれば、パターン形成装置12と補助装置13との間において状態情報を交換することによって、リワーク処理を要するような基板の無駄な処理を低減し、基板処理システム1の運用を効率化することができる。
以下、上記の基板処理システム1またはパターン形成装置12を用いた物品製造方法を説明する。該物品製造方法は、基板処理システム1またはパターン形成装置12を使って基板を処理(例えば、パターンを形成する処理)する工程と、該基板を更に処理(例えば、エッチング処理)する工程と経て基板から物品を製造する。物品は、電気回路素子、光学素子、MEMS、記録素子、センサ、或いは、型等である。電気回路素子としては、DRAM、SRAM、フラッシュメモリ、MRAMのような、揮発性或いは不揮発性の半導体メモリや、LSI、CCD、イメージセンサ、FPGAのような半導体素子等が挙げられる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。
1:基板処理システム、11:制御装置、12:パターン形成装置、13:補助装置、210:処理部、212:搬送部、213:プリアライメント部(搬入部)、214:搬出部、311~314:処理部、315:搬送部

Claims (16)

  1. 他の基板処理装置との間で基板が搬送される基板処理装置であって、
    基板処理部と、
    基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、
    前記第1処理要求に応じた第1処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた第2処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、
    制御部と、を備え
    前記第1処理は、前記基板にレジストを塗布する処理を含み、前記第2処理は、前記基板に塗布された前記レジストに潜像パターンを形成する処理を含み、
    前記制御部は、前記第2状態情報が前記第2処理を前記他の基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記基板処理部が実行可能である場合に、前記第1処理を実行するように前記基板処理部を制御する、
    ことを特徴とする基板処理装置。
  2. 他の基板処理装置との間で基板が搬送される基板処理装置であって、
    基板処理部と、
    基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、
    前記第1処理要求に応じた第1処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた第2処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、
    制御部と、を備え
    前記第2処理は、前記基板にレジストを塗布する処理および前記レジストを現像する工程を含み、前記第1処理は、前記基板に塗布された前記レジストに潜像パターンを形成する処理を含み、
    前記制御部は、前記第2状態情報が前記第2処理を前記他の基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記基板処理部が実行可能である場合に、前記第1処理を実行するように前記基板処理部を制御する、
    ことを特徴とする基板処理装置。
  3. 他の基板処理装置との間で基板が搬送される基板処理装置であって、
    基板処理部と、
    基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、
    前記第1処理要求に応じた第1処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた第2処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、
    制御部と、を備え
    前記第1処理は、前記基板に密着層を形成する処理を含み、前記第2処理は、前記密着層が形成された前記基板にインプリント材からなるパターンを形成する処理を含み、
    前記制御部は、前記第2状態情報が前記第2処理を前記他の基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記基板処理部が実行可能である場合に、前記第1処理を実行するように前記基板処理部を制御する、
    ことを特徴とする基板処理装置。
  4. 他の基板処理装置との間で基板が搬送される基板処理装置であって、
    基板処理部と、
    基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、
    前記第1処理要求に応じた第1処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた第2処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、
    制御部と、を備え
    前記第1処理は、前記基板に密着層を形成する処理および前記基板をエッチングする処理を含み、前記第2処理は、前記密着層が形成された前記基板にインプリント材からなるパターンを形成する処理を含み、
    前記制御部は、前記第2状態情報が前記第2処理を前記他の基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記基板処理部が実行可能である場合に、前記第1処理を実行するように前記基板処理部を制御する、
    ことを特徴とする基板処理装置。
  5. 前記制御部は、前記第2状態情報が前記第2処理要求に応じた処理の実行が不能であることを示している場合に、前記第1処理要求に応じた処理を実行しないように前記基板処理部を制御する、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の基板処理装置。
  6. 前記制御部は、前記第2状態情報が前記第2処理要求に応じた処理の実行が不能であることを示している場合に、前記第1処理要求に応じた処理とは異なる処理を前記基板処理部に実行させる、
    ことを特徴とする請求項に記載の基板処理装置。
  7. 前記第1処理要求に応じた処理とは異なる処理は、キャリブレーション処理およびメンテナンス処理の少なくとも1つを含む、
    ことを特徴とする請求項に記載の基板処理装置。
  8. 前記第1処理要求に応じた処理とは異なる処理は、前記制御装置からの第3処理要求に応じた処理であり、前記第3処理要求は、他の基板の処理を求める要求であり、
    前記第3処理要求を前記受信部が受信し、かつ、前記他の基板処理装置が前記制御装置からの第4処理要求に応じて前記他の基板の処理を実行可能であることを示す第3状態情報を前記通信部が受信した場合に、前記制御部は、前記他の基板に対する前記第3処理要求に応じた処理を実行するように前記基板処理部を制御する、
    ことを特徴とする請求項に記載の基板処理装置。
  9. 他の基板処理装置との間で基板が搬送される基板処理装置であって、
    基板処理部と、
    基板を処理することを要求する第1処理要求を制御装置から受信する受信部と、
    前記第1処理要求に応じた処理を前記基板処理部が実行可能であるか否かを示す第1状態情報を前記他の基板処理装置に送信し、前記基板を処理することを要求する第2処理要求を前記制御装置から受信した前記他の基板処理装置が前記第2処理要求に応じた処理を実行可能であるか否かを示す第2状態情報を前記他の基板処理装置から受信する通信部と、
    制御部と、を備え、
    前記制御部は、前記第2状態情報が前記第2処理要求に応じた処理を前記他の基板処理装置が実行可能であることを示し、かつ、前記第1処理要求に応じた処理を前記基板処理部が実行可能である場合に、前記第1処理要求に応じた処理を実行するように前記基板処理部を制御し、
    前記制御部は、前記第2状態情報が前記第2処理要求に応じた処理の実行が不能であることを示している場合に、前記第1処理要求に応じた処理とは異なる処理を前記基板処理部に実行させ、
    前記第1処理要求に応じた処理とは異なる処理は、前記制御装置からの第3処理要求に応じた処理であり、前記第3処理要求は、他の基板の処理を求める要求であり、
    前記第3処理要求を前記受信部が受信し、かつ、前記他の基板処理装置が前記制御装置からの第4処理要求に応じて前記他の基板の処理を実行可能であることを示す第3状態情報を前記通信部が受信した場合に、前記制御部は、前記他の基板に対する前記第3処理要求に応じた処理を実行するように前記基板処理部を制御する、
    ことを特徴とする基板処理装置。
  10. 前記通信部は、前記他の基板処理装置との間における基板の搬送を制御する搬送制御情報を前記他の基板処理装置との間で交換する、
    ことを特徴とする請求項1乃至のいずれか1項に記載の基板処理装置。
  11. 前記通信部は、前記他の基板処理装置に対して1つの前記搬送制御情報を送信してから次の前記搬送制御情報を送信するまでの間に、前記他の基板処理装置に対して少なくとも1つの前記第1状態情報を送信する、
    ことを特徴とする請求項10に記載の基板処理装置。
  12. 前記通信部は、前記他の基板処理装置に対して1つの前記搬送制御情報を送信してから次の前記搬送制御情報を送信するまでの間に、前記他の基板処理装置から少なくとも1つの前記第2状態情報を受信する、
    ことを特徴とする請求項10又は11記載の基板処理装置。
  13. 第1基板処理装置と、第2基板処理装置と、制御装置とを備え、前記第1基板処理装置と前記第2基板処理装置との間で基板が搬送される基板処理システムであって、
    前記制御装置は、基板を処理することを要求する第1処理要求を前記第1基板処理装置に送信し、かつ、前記基板を処理することを要求する第2処理要求を前記第2基板処理装置に送信し、
    前記第2処理要求に応じた第2処理は、前記基板にレジストを塗布する処理および前記レジストを現像する工程を含み、前記第1処理要求に応じた第1処理は、前記基板に塗布された前記レジストに潜像パターンを形成する処理を含み、
    前記第1基板処理装置は、
    前記第1処理を実行する第1基板処理部と、
    前記第1処理を前記第1基板処理部が実行可能であるか否かを示す第1状態情報を前記第2基板処理装置に送信し、前記第2基板処理装置が前記第2処理を実行可能であるか否かを示す第2状態情報を前記第2基板処理装置から受信する第1通信部と、
    第1制御部と、を備え、
    前記第1制御部は、前記第2状態情報が前記第2処理を前記第2基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記第1基板処理部が実行可能である場合に、前記第1処理を実行するように前記第1基板処理部を制御し、
    前記第2基板処理装置は、
    前記第2処理を実行する第2基板処理部と、
    前記第2状態情報を前記第1基板処理装置に送信し、前記第1状態情報を前記第1基板処理装置から受信する第2通信部と、
    第2制御部と、を備え
    前記第2制御部は、前記第1状態情報が前記第1処理を前記第1基板処理装置が実行可能であることを示し、かつ、前記第2処理を前記第2基板処理部が実行可能である場合に、前記第2処理を実行するように前記第2基板処理部を制御する、
    ことを特徴とする基板処理システム。
  14. 第1基板処理装置と、第2基板処理装置と、制御装置とを備え、前記第1基板処理装置と前記第2基板処理装置との間で基板が搬送される基板処理システムであって、
    前記制御装置は、基板を処理することを要求する第1処理要求を前記第1基板処理装置に送信し、かつ、前記基板を処理することを要求する第2処理要求を前記第2基板処理装置に送信し、
    前記第1処理要求に応じた第1処理は、前記基板に密着層を形成する処理および前記基板をエッチングする処理を含み、前記第1処理要求に応じた第2処理は、前記密着層が形成された前記基板にインプリント材からなるパターンを形成する処理を含み、
    前記第1基板処理装置は、
    前記第1処理を実行する第1基板処理部と、
    前記第1処理を前記第1基板処理部が実行可能であるか否かを示す第1状態情報を前記第2基板処理装置に送信し、前記第2基板処理装置が前記第2処理を実行可能であるか否かを示す第2状態情報を前記第2基板処理装置から受信する第1通信部と、
    第1制御部と、を備え、
    前記第1制御部は、前記第2状態情報が前記第2処理を前記第2基板処理装置が実行可能であることを示し、かつ、前記第1処理を前記第1基板処理部が実行可能である場合に、前記第1処理を実行するように前記第1基板処理部を制御し、
    前記第2基板処理装置は、
    前記第2処理を実行する第2基板処理部と、
    前記第2状態情報を前記第1基板処理装置に送信し、前記第1状態情報を前記第1基板処理装置から受信する第2通信部と、
    第2制御部と、を備え
    前記第2制御部は、前記第1状態情報が前記第1処理を前記第1基板処理装置が実行可能であることを示し、かつ、前記第2処理を前記第2基板処理部が実行可能である場合に、前記第2処理を実行するように前記第2基板処理部を制御する
    ことを特徴とする基板処理システム。
  15. 請求項1乃至12のいずれか1項に記載の基板処理装置を使って基板を処理する工程と、前記基板を更に処理する工程と、
    を経て前記基板から物品を製造することを特徴とする物品製造方法。
  16. 請求項13又は14に記載の基板処理システムを使って基板を処理する工程と、前記基板を更に処理する工程と、
    を経て前記基板から物品を製造することを特徴とする物品製造方法。
JP2017092561A 2017-05-08 2017-05-08 基板処理装置、基板処理システムおよび物品製造方法 Active JP7033855B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017092561A JP7033855B2 (ja) 2017-05-08 2017-05-08 基板処理装置、基板処理システムおよび物品製造方法
KR1020180048295A KR102405004B1 (ko) 2017-05-08 2018-04-26 기판 처리 장치, 기판 처리 시스템 및 물품 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017092561A JP7033855B2 (ja) 2017-05-08 2017-05-08 基板処理装置、基板処理システムおよび物品製造方法

Publications (2)

Publication Number Publication Date
JP2018190841A JP2018190841A (ja) 2018-11-29
JP7033855B2 true JP7033855B2 (ja) 2022-03-11

Family

ID=64480457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017092561A Active JP7033855B2 (ja) 2017-05-08 2017-05-08 基板処理装置、基板処理システムおよび物品製造方法

Country Status (2)

Country Link
JP (1) JP7033855B2 (ja)
KR (1) KR102405004B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006999A (ja) 1999-06-22 2001-01-12 Nikon Corp 基板処理システム
WO2006025302A1 (ja) 2004-08-30 2006-03-09 Nikon Corporation 露光装置、動作決定方法、基板処理システム及びメンテナンス管理方法、並びにデバイス製造方法
JP2007173336A (ja) 2005-12-20 2007-07-05 Nikon Corp 機能供給方法、露光方法、露光装置、測定・検査方法、測定・検査装置、機能供給システム、プログラム、記録媒体及び提供条件決定方法
JP2016040631A (ja) 2015-12-08 2016-03-24 キヤノン株式会社 パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076581A (ja) 2007-09-19 2009-04-09 Nikon Corp 物体処理システム、物体処理方法、処理装置、基板処理方法及びデバイス製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006999A (ja) 1999-06-22 2001-01-12 Nikon Corp 基板処理システム
WO2006025302A1 (ja) 2004-08-30 2006-03-09 Nikon Corporation 露光装置、動作決定方法、基板処理システム及びメンテナンス管理方法、並びにデバイス製造方法
JP2007173336A (ja) 2005-12-20 2007-07-05 Nikon Corp 機能供給方法、露光方法、露光装置、測定・検査方法、測定・検査装置、機能供給システム、プログラム、記録媒体及び提供条件決定方法
JP2016040631A (ja) 2015-12-08 2016-03-24 キヤノン株式会社 パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法

Also Published As

Publication number Publication date
JP2018190841A (ja) 2018-11-29
KR20180123432A (ko) 2018-11-16
KR102405004B1 (ko) 2022-06-07

Similar Documents

Publication Publication Date Title
US9880475B2 (en) Lithography apparatus, lithography method, lithography system, storage medium, and article manufacturing method
JP2009278138A5 (ja)
JPH118170A (ja) 半導体処理システムおよびデバイス製造方法
JP7033855B2 (ja) 基板処理装置、基板処理システムおよび物品製造方法
KR950015554A (ko) 레지스트패턴 형성방법 및 레지스트패턴 형성장치
KR101827445B1 (ko) 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법
JP5283842B2 (ja) 処理装置
US8412368B2 (en) Method and apparatus for routing dispatching and routing reticles
JP2008091508A (ja) 処理装置
JP2008300578A (ja) 露光装置およびデバイス製造方法
JP6157573B2 (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
JP2015204401A (ja) リソグラフィ装置、および物品の製造方法
JP2010118557A (ja) 露光装置、基板処理装置、リソグラフィーシステムおよびデバイス製造方法
TWI804574B (zh) 基板處理裝置
JP2020102490A (ja) インプリント装置および物品製造方法
JP4738563B2 (ja) 半導体製造装置およびデバイス製造方法
KR101326392B1 (ko) 노광 시스템 및 기판의 처리방법
JP3975360B2 (ja) 供給制御システムおよび方法、プログラム並びに情報記憶媒体
JP2009081236A (ja) 半導体装置の製造方法及びリソグラフィシステム
JP2018146856A (ja) リソグラフィ装置及び物品の製造方法
JPH10307604A (ja) 処理装置及びその制御方法
JP2005045131A (ja) 半導体装置の製造システムおよび製造方法
JP2005209900A (ja) 半導体露光装置
TW202433193A (zh) 用於最後晶粒的先進ic封裝的擴展
JPH1012702A (ja) 基板の搬送エラー復帰処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R151 Written notification of patent or utility model registration

Ref document number: 7033855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151