JP7028473B2 - 基板の接合方法及び封止構造 - Google Patents

基板の接合方法及び封止構造 Download PDF

Info

Publication number
JP7028473B2
JP7028473B2 JP2019542064A JP2019542064A JP7028473B2 JP 7028473 B2 JP7028473 B2 JP 7028473B2 JP 2019542064 A JP2019542064 A JP 2019542064A JP 2019542064 A JP2019542064 A JP 2019542064A JP 7028473 B2 JP7028473 B2 JP 7028473B2
Authority
JP
Japan
Prior art keywords
substrate
layer
substrates
metal
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019542064A
Other languages
English (en)
Other versions
JPWO2019054368A1 (ja
Inventor
貴司 松前
優一 倉島
秀樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2019054368A1 publication Critical patent/JPWO2019054368A1/ja
Application granted granted Critical
Publication of JP7028473B2 publication Critical patent/JP7028473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)

Description

本発明は、2枚以上のウェハサイズの基板の封止により作製した、基板の内部に半導体素子、光学素子、MEMS、ガスセル等の素子を封じ込めたチップの製造工程で必要な、基板同士の気密封止のための接合方法に関する。
集積化デバイスのパッケージング法の一つとして、図1にその工程概要を模式的に示すように、2枚のウェハサイズの基板同士を貼り合わせて、素子形成基板11の凹部13内部に作製した素子を封止基板12で封止して、貼り合わせ基板内に素子を封止した後、切り出し(ダイシング)により個片化してチップ14を作製するプロセスが、簡便に量産化が可能なプロセスとして近年多く行われている。
具体的な接合技術としては、2枚の基板を重ね合わせ、高熱・高加圧を加えて接合させる技術が一般的に利用されている。しかしながら、このような接合手法では、高熱・高加圧により素子、基板等がダメージを受けるため、低温かつ低加圧で接合する手法として原子拡散接合が提案されている(特許文献1)。原子拡散接合では、図2に示すように、被接合材である平滑基板の接合面に、チタン(Ti)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)といった下地層と、金(Au)あるいは拡散係数が1×10-45(m/s)以上である単金属・合金から成る接合層を真空下で形成しこれらを接触させる。すると接合界面、結晶粒界において原子拡散が起こり、室温でも強固な接合が達成される。
しかしこの手法においては、上記の接合膜の厚さが増大すると、非特許文献1にあるように、気密封止に望ましい欠陥のない接合界面を達成することが困難となる。欠陥のない接合のためには、非特許文献2にあるように接合膜の厚さは50nm程度以下に制限される。
特許第5569964号公報 特開2016-171393号明細書
倉島優一、前田敦彦、多喜川良、高木秀樹、「Room temperature wafer bonding of metal films using flattening by thermal imprint process」、 Microelectronic Engineering、第112版、2013年6月10日、p.52-56 日暮栄治、奥村 拳、國宗 豊、須賀唯知、萩原 啓、「Room Temperature Bonding of Wafers with Smooth Au Thin Films in Ambient Air Using a Surface -Activated Bonding Method」、IEICE Transaction on Electronics、第E100-C版、2017年2月、p.156-160 北田正弘、清水 昇、「Effects of temperature,thickness and atmosphere on mixing in Au-Ti bilayer thin films」Journal of Material Science,第28版、p.5088-5091
上記の下地層及び接合層は、成膜時に雰囲気から取り込まれた水素等の分子を内包しており、また素子の表面にも製造プロセス中でガス分子が付着する。これらの分子は、封止後に素子の温度上昇あるいは電気的作用によってガスとして封止された凹部(キャビティ)内部に放出され、素子の動作精度や製品寿命を劣化させる原因となる。そのため、一般的な基板の封止工程においては、内包及び付着した分子を脱ガスさせるため、封止前にアニール処理(焼き出し)を行うことが必須となる。
特許文献2には、MEMS振動子の作製工程において、素子ウェハの凹部に素子を作製した後に高温焼き出しを行い、その後封止したウェハを真空中で接合することが開示されている。しかしながら、焼き出し工程の後に封止ウェハ表面に形成される接合層(接続電極)を形成する工程を行っており、その後は焼き出しを行っていないので、この層からの脱ガス、及びこれらの工程で付着した表面物質の脱ガスにより封止環境が劣化するという問題がある。また特許文献2では、接合に390℃以上が必要になるという問題もある。
また、素子の種類によっては、封止されたキャビティ内部の雰囲気を制御するために、Ti等のゲッター材を凹部内に予め配置しておくことも行われるが、この場合にはゲッター材に対しても、接合前にアニールにより脱ガス処理を行う必要がある。
しかしながら、アニール処理を行うと、接合層と下地層の間で金属拡散が起こり、酸化しやすい下地層の原子が表面まで拡散して表面に酸化膜を形成する。この現象は非特許文献3にあるように接合層が薄い際により顕著に発現する。このような状態で基板を接合すると、接合界面での原子間結合の形成がこの酸化膜により阻害され、その結果接合強度が小さくなるという問題が発生する。特に原子拡散接合に用いられる非常に薄い接合層では比較的低温・短時間のアニール処理によっても表面に酸化層が形成され接合が阻害される。
このように、基板や内部構造からの脱ガスは封止内部の雰囲気を劣化させる原因となるため、接合前のアニールによる脱ガス処理は必須であり、このアニール処理後も強固な接合が達成できる接合手法が求められている。
発明の解決手段
上記課題を解決するため、本発明では基板と接合層である厚さ50nm以下のAuまたはAu-AgあるいはAu-CuのようなAu合金の間の下地層として、Ru、Ta、Mo、W等の常温での拡散係数が1×10-60(m/s)以下である金属を用いる。あるいは、下地層としてTi、Cr等一般的に使用されている材料を使用し、かつ下地層と接合層の間に白金(Pt)、コバルト(Co)、ルテニウム(Ru)、タンタル(Ta)、窒化チタン(TiN)、 窒化タンタル(TaN)、 窒化タングステン(WN)、酸化インジウム(In)、ニッケル(Ni)等の拡散バリア材料の層を配置する。
そして、図3に模式的に示すように、焼き出しを行わない場合には封止後脱ガスが生じ、キャビティ内の雰囲気が劣化する。これに対して、下地層と接合層を基板上に成膜した後に真空中または不活性ガス中でアニールして脱ガス処理し、その後に接合を行うことにより、封止後もガス放出による内部雰囲気の劣化が少ない接合が実現できる。アニール温度は最低でも水の沸点である100℃以上、さらに好ましくは200℃以上で行う必要がある。一方、300℃を超える高温下では金属の再結晶化による表面粗さの増加や下地膜の拡散により接合が困難なるため、アニール温度は300℃以下が望ましい。
接合は、封止後の熱残留応力の影響を低減するため、好適な温度まで冷却して低温接合を行う。基板としてはシリコン(Si)、ガラス、水晶、サファイア等が用いられるが、素子形成基板と封止基板に異種材料を用いることにより、素子形成基板には微細加工が容易なSi等の半導体材料を、封止基板には透明で光を透過するサファイアなどを使用することが可能となる。しかしこのような異種基板同士を接合させる場合には、両者の熱膨張率の差により接合体の変形等の不具合が生じるため、特に低温接合が好ましい。
本発明の2枚の基板を接合して封止構造を形成する方法は以下のステップを含む。
少なくとも1つの凹部とその周りの平坦な表面を有する第1の基板と、平坦な表面を有する第2の基板を準備するステップ、
前記第1の基板の前記平坦な表面と、前記第2の基板の前記平坦な表面に下地層を形成するステップ、
前記第1及び前記第2の基板の前記下地層の上に金属接合層を形成するステップと、
前記下地層及び前記金属接合層が形成された前記第1及び前記第2の基板をアニールにより脱ガス処理するステップ、
前記アニールによる脱ガス処理後の前記第1及び前記第2の基板の各々の前記金属接合層同士を原子拡散接合することにより、前記第1基板の前記凹部を前記第2の基板により封止するステップ。
本発明の接合方法による前記下地層は、常温での拡散係数が1×10-60(m/s)以下の金属材料を用いてもよく、特に、Ta、Ru、Mo、Hf、及びWの内の少なくとも1つを含んでいてもよい。
あるいは、本発明の接合方法では、前記第1及び前記第2の基板の前記下地層と前記金属接合層の間に拡散バリア層を形成するステップをさらに含んでもよく、特に、前記下地層がTiまたはCrを含み、前記拡散バリア層は、Pt、Co、Ru、Ta、TiN、TaN、WN、In及びNiの内の少なくとも1つであってもよい。
また、本発明の接合方法による前記金属接合層はAuを含んでいてもよい。
また、本発明の接合方法による前記第1及び前記第2の基板の少なくとも一方はSi基板であってよい。
本発明の接合方法による前記アニールによる脱ガス処理は、乾燥空気中、減圧雰囲気または不活性雰囲気中において、前記第1及び前記第2の基板を100℃以上、好ましくは200℃以上の温度で加熱してもよい。
また、本発明の接合方法による前記第1及び前記第2の基板を前記原子拡散接合するステップは、前記脱ガス処理の温度より低い温度で行ってもよい。
また、本発明の上記接合方法による前記封止構造は原子時計のガスセルを含んでもよい。本発明によるガスセルは、第1及び第2の基板が透光性であり、前記第1の基板に凹部が2つ以上形成されており、1つの前記凹部内にはCs原子供給源(セシウムディスペンサー)とゲッター材が予め配置され、複数の前記凹部内は、封止時の雰囲気であるネオン(Ne)と前記Cs原子供給源から発生したCs原子を含む雰囲気になされており、封止により形成されたセルの内、前記Cs原子供給源とゲッター材が予め配置されていないセルに光を透過させて共鳴周波数を計測することにより、原子時計として用いる。なお 、ディスペンサはセシウムディスペンサに限られることはなく、ルビジウム(Rb)ディスペンサ等でも良い。また封止時の雰囲気ガスは、Neガスに限られることはなく、Ar等の他の不活性ガス、あるいはNeを含めてそれらの混合ガスであっても良い。
本発明の接合方法によれば、素子形成基板の凹部内に作製した素子を、封止基板で封止接合することにより作製した、半導体素子、光学素子、MEMS、ガスセル等の素子の長期的安定性を実現することができる。
また、特に原子時計のガスセルの場合には、セル内に封止したNe中に分散したCsが脱ガス成分と反応しやすいため、封止前にCs供給源と気体ゲッター材を凹部に配置しておき、アニールによる脱ガス処理後封止することにより、Csを安定にセル内に封止することができる。
図1は、ウェハサイズ基板の接合により素子を作製する工程を示す模式的説明図である。 図2は、従来の方法による接合工程を示す模式的説明図である。 図3は、「焼き出し」の効果を示す模式的説明図である。 図4は、本発明による接合工程を示す模式的説明図である。 図5は、接合強度の測定法(クラックオープニング法)の原理を示す説明図である。 図6は、本発明の実施例、比較例による接合強度を比較した表である。 図7は、ガスセルの製造工程を示す模式図である。 図8は、ガスセルの断面を示す模式図である。 図9(A)は焼き出しを行ったガスセルのセル部を上から顕微鏡で観察した写真である。(B)は(A)のセルを用いて計測したNeガス中のCsに固有の遷移周波数のスペクトルである。(C)は焼き出しを行なわないガスセルのセル部を上から顕微鏡で観察した写真である。 図10は、Au/Ti/Si積層構造のアニール処理後のXPSによる深さ方向の原子分布を示す図である。 図11は、Au/Cr/Si積層構造のアニール処理後のXPSによる深さ方向の原子分布を示す図である。 図10は、Au/Pt/Ti/Si積層構造のアニール処理後のXPSによる深さ方向の原子分布を示す図である。 図13は、Au/Ta/Si積層構造のアニール処理後のXPSによる深さ方向の原子分布を示す図である。 図14は、各積層構造について、AFMで測定したスパッタ後、プラズマ処理後、アニール処理後の表面粗さを示す図である。
本発明の実施形態を、図面を参照しながら以下に詳細に説明する。
1.基板接合
本発明による基板接合の方法の概要を図4に示す。第1の方法としては下地層として拡散係数が1×10-60(m/s)以下の金属を用いる。表1は半導体プロセスで用いられる主な金属の常温での自己拡散係数を示したものである。1×10-60(m/s)以下の拡散係数を有する金属には、Hf、Mo、Nb、Ta、Wが挙げられる。ここでは、400μm厚のSi基板に下地層としてTaを10nm、接合層としてAuを12nmスパッタリング法により成膜した。これらの試料同士を接合する前に、1×10-3(Pa)程度の減圧雰囲気において200℃で10分間アニール処理を行なった。その後試料を40℃まで冷却し、123kPaの荷重を試料に印加して両基板を接合した。接合強度はMaszaraブレード試験で測定した。Maszaraブレード試験は図5に原理の概要を示すように、ブレード(ここでは安全カミソリの歯)を接合した基板間に入れ差し込んで行き、基板を剥離させるのに必要なエネルギーγを測定する方法である。その結果、本実施例では5.0(J/m)という大きな値が得られた。
Figure 0007028473000001
本発明による基板接合の第2の方法は、下地層と接合層との間に拡散バリア効果を持つ材料を用いた拡散バリア層を挟む方法である。その実施例を次に説明する。400μm厚のSi基板に下地層としてTiを5nmと、それに続いて拡散バリア層としてPtを10nm成膜し、その上に接合層としてAuを12nmスパッタリングによりそれぞれ成膜した。このように作製した試料同士を接合する前に、1×10-3(Pa)程度の減圧雰囲気において200℃で10分間アニール処理を行なった。その後試料を40℃まで冷却し、123kPaの荷重を試料に印加して接合した。Maszaraブレード試験で測定した接合強度は3.2(J/m)であった。
400μm厚のSi基板に下地層としてTiを5nmと、それに続いて拡散バリア層としてPtを10nm成膜し、その上に接合層としてAuを12nmスパッタリングによりそれぞれ成膜した。このように作製した試料同士を接合する前に、1×10-3(Pa)程度の減圧雰囲気において250℃で10分間アニール処理を行なった。その後試料を40℃付近まで冷却し、123kPaの荷重を試料に印加して接合を行った。Maszaraブレード試験を行うと接合界面からではなくSi基板から破断した。
比較例1
次に比較例として、下地層として拡散係数が1×10―60(m/s)より大きい値を有する金属を用いた場合の結果について述べる。400μm厚のSi基板に下地層としてCrを5nm、その上にAu接合層を12nm成膜した試料をスタッパリングにより作製し、これらの試料同士を接合する前に、1×10-3(Pa)程度の減圧雰囲気において200℃で10分間アニール処理を行なった。その後試料を40℃まで冷却し、123kPaの荷重を試料に印加して接合した。この場合、接合Maszaraブレード試験で測定した接合強度は0.04(J/m)と非常に小さい値であった(図6)。
比較例2
400μm厚のSi基板に下地層としてTiを5nm、その上にAu接合層を12nmスタッパリングにより成膜した試料を作製し、これらの試料同士を接合する前に、1×10-3(Pa)程度の減圧雰囲気において200℃で10分間アニール処理を行なった。その後試料を40℃まで冷却し、123kPaの荷重を試料に印加して接合を行ったが、接合しなかった(図6)。
このようにして得られた各層構造、接合条件による接合強度(J/m)を図6にまとめた。なお、「接合(室温)」の欄は従来の研究の結果を比較のために示したものである。「母材破壊」は、接合強度がSi母材の強度(2.5 J/m)よりもずっと大きかったため母材が破壊したことを表わし、「接合失敗」は接合できなかったことを表わす。図6に示すように、本発明によるAu/Ta/SiまたはAu/Pt/Ti/Siの層構造を用いる方法により、良好な接合強度が得られた。
2.本発明によるガスセルの作製
図7は、本発明を用いたガスセルの作製工程の概要を示す。素子形成用の基板21には透明なサファイアを用い、基板の片面から直径及び深さ26が2mmの円柱状の凹部23が中心間隔4mmを隔てて2つ形成され、その2つの凹部は、表面側に設けた線幅0.5mm、深さ0.1mmの溝25により連結されている。これは必ずしも2つに限られることはなく、3つ以上形成してそれぞれを溝で連結してもよい。また、上側の封止用基板22にも平坦なサファイア基板を用いた。
次に、素子形成基板21の平坦な最表面に下地層としてTiを5nm、それに続いて拡散バリア層としてPtを10nm、その上に接合層としてAuを12nmスパッタリングによりそれぞれ成膜し、多層金属構造31を作製した。一方封止基板22には、素子形成基板の凹部23、溝25に対応する部分以外の面に、同様に下地層としてTiを5nm、それに続いて拡散バリア層としてPtを10nm成膜し、その上に接合層としてAuを12nmスパッタリングによりそれぞれ成膜し、同様に多層金属構造32を作製した。
次に、両基板上のそれぞれのAu表面に、Arプラズマを200Wで30秒間照射して接合表面に付着した有機物を除去した後に、素子形成基板の一方の凹部23にセシウムディスペンサ41及びゲッター材42を配置した。その後、気密封止接合装置を用いて、10-4Pa程度まで接合装置内部を真空状態にした後、両基板を200℃まで加熱して10分間焼き出しを行った。次に、Neガスを10Paの気圧まで装置内部に導入し、凹部の内部をNeガス雰囲気として気密接合を行いこれらの凹部をガスセルとした。
接合後、セシウムディスペンサに5Wのレーザーを1分間照射して加熱し、セシウム原子をガスセル中に放出させた。図9の(A)は、このように作製し、セシウムを放出させた後のセルを上から顕微鏡で観察した写真を示す。円筒状の凹部の側面にCs金属の堆積に起因する光沢が見られた。一方、2つの凹部の間の溝25の存在により、セシウムディスペンサ及びゲッター材を配置しなかった凹部にもCs原子は拡散しており、時刻の測定にはこのセシウムディスペンサ及びゲッター材のない凹部を用いる。即ち図8に示すように、このセルに光源44からの光を通過させて検出器46で検出することで、図9の(B)に示すようにNeガス中のCsに固有の遷移周波数を計測した。
比較例3
上記実施例の多層金属構造(Au/Pt/Ti)の代わりに、Ptを用いず、Tiを5nm、その上にAu接合層を12nmスパッタリングによりそれぞれ成膜し、それ以外は上記実施例と全く同じ工程により封止接合を試みた。結果として接合は出来なかった。
比較例4
実施例3と同じ多層金属構造(Au/Pt/Ti)を用い、焼き出し工程を行わずにNeガス中で常温で封止接合を行った。それ以外の工程は実施例3と同じ工程である。実施例3と同条件でセシウムディスペンサにレーザーを照射してCs放出を試みたが、図9の(C)に示すように、凹部の側面に金属状態のセシウムに起因する金属光沢が確認出来なかった。接合前に焼き出し処理を行わなかったため、ガスセル内部に水、その他のガスが発生し、セシウムが水と反応して水酸化セシウムとなったためである。
3.成分拡散分析
上述した層構造の違いによる接合強度の違いの要因を調べるため、アニール処理(焼き出し)を行った後の膜の成分元素の深さ方向分布をXPS(X-ray Photoelectron Spectroscopy)により調べた。その結果を図10~13に示す。図10はスパッタリングで作製したAu(12nm)/Ti(5nm)/Si(400μm)の層構造の試料を超音波洗浄、Arプラズマによる表面洗浄の後、1×10-3(Pa)で200℃、10分間のアニール処理を行った後の成分元素の深さ方向分布を示す。この結果から分かるように、表面にTiとOが検出され、TiOxが形成されていることがわかる。従って、この酸化膜の存在が接合強度を低下させていると推測できる。
図11は、同様に作製したAu(12nm)/Cr(5nm)/Si(400μm)の層構造の試料について、上記試料と全く同じ処理を行った後の成分元素の深さ方向分布を示す。図10と同様に、表面にCrとOが検出され、CrOxが形成されていることがわかる。従って、同様にこの酸化膜の存在が接合強度を低下させていることが推測できる。
図12は、同様に作製したAu(12nm)/Pt(10nm)/Ti(5nm)/Si(400μm)の層構造の試料について、上記試料と全く同じ処理を行った後の成分元素の深さ方向分布を示す。図10と異なり表面にTi元素は全く見られず、表面にTiOxが形成されていないことが分かる。このため、接合強度が低下しないと推測できる。これはPtが熱拡散バリアとして働くためと考えられる。
図13は、同様に作製したAu(12nm)/Ta(10nm)/Si(400μm)の層構造の試料について、上記試料と全く同じ処理を行った後の成分元素の深さ方向分布を示す。表面にはTa元素が全く見られないことが分かる。従って、表面に酸化物は形成されていないため接合強度が低下しないと推測できる。これは、Taの体拡散係数が非常に小さいため、この程度の温度、時間のアニール処理では表面まで拡散しないためと考えられる。
接合強度に影響を及ぼす表面酸化物以外の要素として、アニール処理による表面の平滑性の変化が挙げられる。そこで、上記各試料の各処理後の平滑性を調べるため、AFM(Atomic Force Microscope;原子間力顕微鏡)の表面プロファイルのRMS(Root Mean Square;二乗平均平方根)を測定した結果を図14に示す。表面に酸化膜が形成されたAu/Ti/SiとAu/Cr/Siの場合は、アニール後、表面のRMS(粗さ)が大きく増加しているのに対して、表面に酸化膜が形成されなかったAu/Pt/Ti/SiとAu/Ta/Siの場合は、アニール後もRMSの増加は小さく0.6nm以下であることがわかる。このアニール処理による表面の平滑性の劣化が少ないことも、接合強度が低下しない要因の1つと考えられる。
上記記載は実施例についてなされたが、本発明はそれに限らず、本発明の精神と添付の請求の範囲の範囲内で種々の変更及び修正をすることができることは当業者に明らかである。例えば、上記実施例では、凹部に素子を形成した素子形成基板の表面と、凹部を封止する封止基板の表面の層構造が同じ場合について説明したが、両方の基板で層構成が異なっていてもよい。例えば素子形成基板は拡散係数が1×10-60(m/s)以下の金属を用いる方法で形成し、封止基板は拡散バリア層を用いる方法で形成してもよく、またはその逆でもよい。さらに、第3の基板の両面に本発明の下地層と接合層を形成し、これを、素子形成基板と封止基板の中間に挟んで配置して、3枚の基板を接合させて素子を作製してもよい。
11、21 素子形成基板
12、22 封止基板
13、23 凹部
14 チップ
25 溝
26 凹部深さ
31、32 多層金属構造
40 ガスセル
41 セシウムディスペンサ
42 ゲッター材
44 光源
46 検出器

Claims (15)

  1. 2枚の基板を接合することによりガスセルを含む封止構造を形成する方法であって、
    少なくとも1つの凹部とその周りの平坦な表面を有する第1の基板と、平坦な表面を有する第2の基板を準備するステップと、
    前記第1の基板の前記平坦な表面と、前記第2の基板の前記平坦な表面に、Ta、Ru、Mo、HfおよびWのうちの少なくとも1つを含む下地層を形成するステップと、
    前記第1および前記第2の基板の前記下地層の上に金属接合層を形成するステップと、
    前記下地層および前記金属接合層が形成された前記第1および前記第2の基板を100℃以上で300℃以下の温度で加熱してアニールにより脱ガス処理するステップと、
    前記アニールによる脱ガス処理後の前記第1および前記第2の基板の各々の前記金属接合層同士を原子拡散接合することにより、前記第1の基板の前記凹部を前記第2の基板により封止して前記ガスセルを形成するステップと、
    を含む、前記方法。
  2. 前記下地層は、常温での拡散係数が1×10-60(m2/s)以下の金属材料からなる、請求項1に記載の方法。
  3. 前記第1および前記第2の基板の前記下地層と前記金属接合層の間に拡散バリア層を形成するステップをさらに含み、
    前記下地層は、Ta、Ru、Mo、Hf、およびWの代わりにTiまたはCrを含み、前記拡散バリア層は、Pt、Co、Ru、Ta、TiN、TaN、WNおよびIn23のうちの少なくとも1つを含む、請求項1に記載の方法。
  4. 前記アニールによる脱ガス処理の加熱温度を200℃以上で300℃以下に設定する、請求項1~3のうちいずれか1項に記載の方法。
  5. 前記第1および前記第2の基板を前記原子拡散接合するステップは、前記脱ガス処理の温度よりも低い温度で行うことを含む、請求項1~4のうちいずれか1項に記載の方法。
  6. 前記金属接合層はAuを含む、請求項1~5のいずれか1項に記載の方法。
  7. 前記金属接合層は膜厚が50nm以下である、請求項1~6のいずれか1項に記載の方法。
  8. 前記アニールによる脱ガス処理後の前記金属接合層は、表面粗さが二乗平均粗さで0.6nm以下である、請求項1~7のいずれか1項に記載の方法。
  9. 2枚の基板を接合することにより形成したガスセルを含む封止構造であって、
    少なくとも1つの凹部とその周りの平坦な表面を有し、前記平坦な表面上に形成された下地層とその上に形成された金属接合層とを含む第1の基板と、
    平坦な表面を有し、前記平坦な表面上に形成された下地層とその上に形成された金属接合層とを含む第2の基板と、
    前記第1および第2の基板上の前記金属接合層同士が接合された接合部と、を備え、
    前記下地層がTa、Ru、Mo、HfおよびWのうちの少なくとも1つを含む、前記封止構造。
  10. 前記下地層は、常温での拡散係数が1×10-60(m2/s)以下の金属材料からなる、請求項9に記載の封止構造。
  11. 前記下地層は、Ta、Ru、Mo、HfおよびWの代わりにTiまたはCrを含み、
    前記下地層と前記金属接合層との間に拡散バリア層をさらに備え、
    前記拡散バリア層は、Pt、Co、Ru、Ta、TiN、TaN、WNおよびIn23のうちの少なくとも1つを含む、請求項9に記載の封止構造。
  12. 前記第1および第2の基板が透光性であり、
    前記第1の基板に前記凹部が複数形成されており、該複数の凹部が封止された複数のセルを形成し、該複数のセルは、不活性ガスが充填され、少なくとも1つの前記凹部内には予め配置されたCsまたはRbの金属原子供給源から発生した金属原子を含む前記不活性ガス雰囲気が形成されており、
    前記金属原子供給源が予め配置されていないセルに光を透過させて前記金属原子の共鳴周波数を計測し、時間を測定可能である、請求項9~11のうちいずれか1項に記載の封止構造。
  13. 前記不活性ガスがNeまたはそれ以外の希ガス、またはNeと前記Ne以外の希ガスとの混合ガスである、請求項12に記載の封止構造。
  14. 前記金属接合層はAuを含む、請求項9~13のいずれか1項に記載の封止構造。
  15. 前記金属接合層は膜厚が50nm以下である、請求項9~14のいずれか1項に記載の封止構造。
JP2019542064A 2017-09-15 2018-09-11 基板の接合方法及び封止構造 Active JP7028473B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017177695 2017-09-15
JP2017177695 2017-09-15
PCT/JP2018/033626 WO2019054368A1 (ja) 2017-09-15 2018-09-11 基板の接合方法及び封止構造

Publications (2)

Publication Number Publication Date
JPWO2019054368A1 JPWO2019054368A1 (ja) 2020-12-17
JP7028473B2 true JP7028473B2 (ja) 2022-03-02

Family

ID=65723961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542064A Active JP7028473B2 (ja) 2017-09-15 2018-09-11 基板の接合方法及び封止構造

Country Status (2)

Country Link
JP (1) JP7028473B2 (ja)
WO (1) WO2019054368A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113371675A (zh) * 2020-02-25 2021-09-10 中国科学院苏州纳米技术与纳米仿生研究所 一种原子气室及其制作方法
JP7390619B2 (ja) 2020-06-01 2023-12-04 国立大学法人東北大学 原子拡散接合法及び接合構造体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055924A (ja) 2002-07-22 2004-02-19 Sanken Electric Co Ltd 半導体ウエハ貼り合せ体の製造方法
US20050184815A1 (en) 2004-01-06 2005-08-25 Lipp Steven A. Anodically bonded cell, method for making same and systems incorporating same
JP2010056224A (ja) 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージおよび電子部品パッケージの製造方法
JP2011200933A (ja) 2010-03-26 2011-10-13 Panasonic Electric Works Co Ltd 接合方法
JP2013038382A (ja) 2011-07-13 2013-02-21 Ricoh Co Ltd 原子発振器及び原子発振器の製造方法
JP2014120635A (ja) 2012-12-18 2014-06-30 Seiko Instruments Inc 光学デバイス及び光学デバイスの製造方法
JP2016021455A (ja) 2014-07-14 2016-02-04 株式会社リコー アルカリ金属セル及び原子発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728689A (en) * 1980-07-25 1982-02-16 Hitachi Ltd Method for diffusion joining

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055924A (ja) 2002-07-22 2004-02-19 Sanken Electric Co Ltd 半導体ウエハ貼り合せ体の製造方法
US20050184815A1 (en) 2004-01-06 2005-08-25 Lipp Steven A. Anodically bonded cell, method for making same and systems incorporating same
JP2010056224A (ja) 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージおよび電子部品パッケージの製造方法
JP2011200933A (ja) 2010-03-26 2011-10-13 Panasonic Electric Works Co Ltd 接合方法
JP2013038382A (ja) 2011-07-13 2013-02-21 Ricoh Co Ltd 原子発振器及び原子発振器の製造方法
JP2014120635A (ja) 2012-12-18 2014-06-30 Seiko Instruments Inc 光学デバイス及び光学デバイスの製造方法
JP2016021455A (ja) 2014-07-14 2016-02-04 株式会社リコー アルカリ金属セル及び原子発振器

Also Published As

Publication number Publication date
JPWO2019054368A1 (ja) 2020-12-17
WO2019054368A1 (ja) 2019-03-21

Similar Documents

Publication Publication Date Title
JP4162094B2 (ja) 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP7028473B2 (ja) 基板の接合方法及び封止構造
JP4407127B2 (ja) Soiウエーハの製造方法
Matsumae et al. Surface activated bonding of Ti/Au and Ti/Pt/Au films after vacuum annealing for MEMS packaging
EP3005408B1 (fr) Procédé d'assemblage de deux substrats de nature différente via une couche intermédiaire ductile
JP7152711B2 (ja) 接合基板の製造方法及び接合基板
JP2011200933A (ja) 接合方法
JP6369566B2 (ja) ナノカーボン膜作製用複合基板及びナノカーボン膜の作製方法
TW201527243A (zh) 石英玻璃元件及石英玻璃元件之製造方法
WO2019138875A1 (ja) 機能素子および機能素子の製造方法ならびに電子機器
US7067200B2 (en) Joined bodies and a method of producing the same
JP2002305334A (ja) 機能性薄膜の転写方法
JP5543525B2 (ja) 光学デバイスおよびその製造方法
JP5547413B2 (ja) 熱型センサ用中空構造素子
Wei et al. Role of bonding temperature and voltage in silicon-to-glass anodic bonding
Cheung Die-level glass frit vacuum packaging for a micro-fuel processor system
JP4132032B2 (ja) 真空容器の覗き窓および真空容器
JP3196923B2 (ja) 半導体式力学量センサの製造方法
EP3795935B1 (fr) Dispositif de traitement thermique presentant une resistance au vieillissement amelioree et procede de traitement thermique le mettant en oeuvre
JP2015051452A (ja) 接合方法及び前記方法により接合された接合部を有する構造体
JP2022112336A (ja) 発光装置のリッド
FR3054074A1 (fr) Procede de collage direct metal-metal
TW202236427A (zh) 氧化矽熱反射板
JP2010040700A (ja) 貼り合わせ基板製造装置及び貼り合わせ基板の製造方法
Ferguson et al. Exploring Ru compatibility with Al-Ge eutectic wafer bonding

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20200819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7028473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150