JP7017341B2 - Semiconductor packages and semiconductor devices - Google Patents

Semiconductor packages and semiconductor devices Download PDF

Info

Publication number
JP7017341B2
JP7017341B2 JP2017164357A JP2017164357A JP7017341B2 JP 7017341 B2 JP7017341 B2 JP 7017341B2 JP 2017164357 A JP2017164357 A JP 2017164357A JP 2017164357 A JP2017164357 A JP 2017164357A JP 7017341 B2 JP7017341 B2 JP 7017341B2
Authority
JP
Japan
Prior art keywords
metallized layer
mounting substrate
view
substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017164357A
Other languages
Japanese (ja)
Other versions
JP2019041086A (en
Inventor
絵美 向井
智也 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017164357A priority Critical patent/JP7017341B2/en
Publication of JP2019041086A publication Critical patent/JP2019041086A/en
Application granted granted Critical
Publication of JP7017341B2 publication Critical patent/JP7017341B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子を収容するための半導体パッケージおよびそれを用いた半導体装置に関するものである。 The present invention relates to a semiconductor package for accommodating a semiconductor element and a semiconductor device using the same.

近年、ＩＣ（Integrated Circuit）、ＬＳＩ（Large-Scale Integration）、パワーデ
バイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、半導体素子の容量が大きくなり、大きな熱が発生するため高放熱化が要求されている（特許文献１を参照）。 In recent years, semiconductor packages and semiconductor devices that house semiconductor elements such as ICs (Integrated Circuits), LSIs (Large-Scale Integration), and power devices have increased the capacity of the semiconductor elements and generate a large amount of heat, resulting in high heat dissipation. It is required (see Patent Document 1).

特開平２－１３７３８９号公報Japanese Unexamined Patent Publication No. 2-137389

特許文献１に開示された技術は、半導体パッケージにおいて、半導体素子を実装するための実装基板と、実装基板が実装される基板と、実装基板の上面、下面および側面に設けられたメタライズ層とを有している。このメタライズ層は、４面に亘って端まで設けられている。このため、メタライズ層と実装基板との間に熱膨張係数差が生じるおそれがあった。このとき、実装基板の角部に応力による負荷がかかるおそれがあった。 The technique disclosed in Patent Document 1 includes a mounting substrate for mounting a semiconductor element, a substrate on which the mounting substrate is mounted, and metallized layers provided on the upper surface, lower surface, and side surface of the mounting substrate in a semiconductor package. Have. This metallized layer is provided up to the end over four surfaces. Therefore, there is a possibility that a difference in thermal expansion coefficient may occur between the metallized layer and the mounting substrate. At this time, there is a possibility that a load due to stress is applied to the corners of the mounting board.

本発明の一実施形態に係る半導体パッケージは、実装基板と、第１メタライズ層と、第２メタライズ層と、基板と、枠体とを備えている。実装基板は、上面に半導体素子が実装される。第１メタライズ層は、実装基板の上面に位置している。第２メタライズ層は、実装基板の下面に位置している。基板は、上面に実装基板が実装されている。枠体は、基板の上面に位置している。平面視において、枠体は、第１部から第２部にわたる第１部材と、実装基板を挟んで第１部材と向かい合い、第３部からと第４部にわたる第２部材と、を有している。第１部材における第１部と、第２部材における第３部との間に第１開口を有し、第１部材における第２部と、第２部材における第４部との間に第２開口を有している。実装基板の側面は、第１部材および第２部材の少なくともいずれか一方と接している、および／または、第１部材および第２部材の少なくともいずれか一方と空間のみを介して向かい合って位置しており、実装基板は、基板に接合材を介して下面のみで接合されていることを特徴とする半導体パッケージ。 The semiconductor package according to the embodiment of the present invention includes a mounting substrate, a first metallized layer, a second metallized layer, a substrate, and a frame. A semiconductor element is mounted on the upper surface of the mounting board. The first metallized layer is located on the upper surface of the mounting substrate. The second metallized layer is located on the lower surface of the mounting substrate. The board has a mounting board mounted on the upper surface. The frame is located on the upper surface of the substrate. In a plan view, the frame body has a first member extending from the first part to the second part and a second member facing the first member with the mounting substrate interposed therebetween and extending from the third part to the fourth part. There is. A first opening is provided between the first part of the first member and the third part of the second member, and a second opening is provided between the second part of the first member and the fourth part of the second member. have. The side surface of the mounting board is in contact with at least one of the first member and the second member, and / or is positioned so as to face at least one of the first member and the second member only through the space. The mounting substrate is a semiconductor package characterized in that it is bonded to the substrate only on the lower surface via a bonding material .

本発明の一実施形態に係る半導体装置は、上記の半導体パッケージと、半導体パッケージの実装基板の上面に実装された半導体素子とを備えている。 The semiconductor device according to the embodiment of the present invention includes the above-mentioned semiconductor package and a semiconductor element mounted on the upper surface of the mounting substrate of the semiconductor package.

本発明の一実施形態に係る半導体パッケージは、上記のような構成であることによって、実装基板において放熱性を向上させ、応力負荷を低減させることができる。 The semiconductor package according to the embodiment of the present invention has the above-mentioned configuration, so that it is possible to improve the heat dissipation property in the mounting substrate and reduce the stress load.

本発明の一実施形態に係る半導体装置は、上記のような半導体パッケージを備えていることによって、放熱性を向上させ、応力負荷を低減させることができる。 The semiconductor device according to the embodiment of the present invention is provided with the above-mentioned semiconductor package, so that the heat dissipation property can be improved and the stress load can be reduced.

本発明の一実施形態導体に係る半導体装置を示す斜視図である。It is a perspective view which shows the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージを示す斜視図である。It is a perspective view which shows the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージを示す上面図である。It is a top view which shows the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージを示す下面図である。It is a bottom view which shows the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージを示す側面図である。It is a side view which shows the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。It is an exploded perspective view which shows the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す斜視図である。It is a perspective view which shows the mounting substrate in the semiconductor package which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す上面図である。It is a top view which shows the mounting substrate in the semiconductor package which concerns on one Embodiment of this invention. 図８に示したＡの拡大図である。It is an enlarged view of A shown in FIG. 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す下面図である。It is a bottom view which shows the mounting substrate in the semiconductor package which concerns on one Embodiment of this invention. 図１０に示したＢの拡大図である。It is an enlarged view of B shown in FIG. 図１０に示したＣの拡大図である。It is an enlarged view of C shown in FIG.

以下、本発明の実施形態に係る半導体パッケージおよび半導体装置について、図面を参照しながら説明する。 Hereinafter, the semiconductor package and the semiconductor device according to the embodiment of the present invention will be described with reference to the drawings.

＜半導体パッケージの構成＞
図１は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図２は、本発明の一実施形態に係る半導体パッケージを示す斜視図である。図３は、本発明の一実施形態に係る半導体パッケージを示す上面図である。図４は、本発明の一実施形態に係る半導体パッケージを示す下面図である。図５は、本発明の一実施形態に係る半導体パッケージを示す側面図である。図６は、本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。図７は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す斜視図である。図８は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す上面図である。図９は、図８に示したＡの拡大図である。図１０は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す下面図である。図１１は、図１０に示したＢの拡大図である。図１２は、図１０に示したＣの拡大図である。これらの図において、本発明の実施形態に係る半導体装置１０は、本発明の実施形態に係る半導体パッケージ１と、半導体素子７とを備えている。また、本発明の実施形態に係る半導体パッケージ１は、基板２と、枠体３と、実装基板４と、第１メタライズ層５と、第２メタライズ層６とを備えている。 <Structure of semiconductor package>
FIG. 1 is a perspective view showing a semiconductor device according to an embodiment conductor of the present invention. FIG. 2 is a perspective view showing a semiconductor package according to an embodiment of the present invention. FIG. 3 is a top view showing a semiconductor package according to an embodiment of the present invention. FIG. 4 is a bottom view showing a semiconductor package according to an embodiment of the present invention. FIG. 5 is a side view showing a semiconductor package according to an embodiment of the present invention. FIG. 6 is an exploded perspective view showing a semiconductor package according to an embodiment of the present invention. FIG. 7 is a perspective view showing a mounting substrate in the semiconductor package according to the embodiment of the present invention. FIG. 8 is a top view showing a mounting substrate in the semiconductor package according to the embodiment of the present invention. FIG. 9 is an enlarged view of A shown in FIG. FIG. 10 is a bottom view showing a mounting substrate in the semiconductor package according to the embodiment of the present invention. FIG. 11 is an enlarged view of B shown in FIG. FIG. 12 is an enlarged view of C shown in FIG. In these figures, the semiconductor device 10 according to the embodiment of the present invention includes the semiconductor package 1 according to the embodiment of the present invention and the semiconductor element 7. Further, the semiconductor package 1 according to the embodiment of the present invention includes a substrate 2, a frame body 3, a mounting substrate 4, a first metallize layer 5, and a second metallize layer 6.

基板２は、平面視したときの形状が四角形の板状の部材であり、上面に実装基板４を実装するための実装領域を有する。また、実装領域は、基板２を平面視した場合に四角形状の枠体３で取り囲まれる領域であって、実装基板４が実装される領域を意味している。このとき、実装領域には、実装基板４以外にもプリント配線基板、フレキシブル基板、電子部品等が実装されていてもよい。 The substrate 2 is a plate-shaped member having a quadrangular shape when viewed in a plan view, and has a mounting area on the upper surface for mounting the mounting substrate 4. Further, the mounting area is a region surrounded by the rectangular frame body 3 when the board 2 is viewed in a plan view, and means a region on which the mounting board 4 is mounted. At this time, a printed wiring board, a flexible board, an electronic component, or the like may be mounted in the mounting area in addition to the mounting board 4.

基板２は、セラミック材料が用いられている。セラミック材料としては、酸化アルミニウム（アルミナ）、ムライト、炭化珪素、窒化アルミニウム、窒化珪素、ガラスセラミック等である。また、基板２は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料が用いられていてもよい。あるいは、上記の金属材料からなる合金またはコンポジット材が用いられてもよい。基板２は、平面視において、大きさは３ｍｍ×１０ｍｍ～１０ｍｍ×３０ｍｍであり、厚みは１ｍｍ～５ｍｍである。 A ceramic material is used for the substrate 2. Examples of the ceramic material include aluminum oxide (alumina), mullite, silicon carbide, aluminum nitride, silicon nitride, and glass ceramic. Further, the substrate 2 may be made of a metal material such as iron, copper, nickel, chromium, cobalt or tungsten. Alternatively, an alloy or composite material made of the above-mentioned metal material may be used. The substrate 2 has a size of 3 mm × 10 mm to 10 mm × 30 mm and a thickness of 1 mm to 5 mm in a plan view.

枠体３は、基板２の上面に、実装基板４を収容する空間を確保するための部材である。枠体３は、実装基板４を取り囲むように設けられる。枠体３は、平面視したときの内周および外周の形状がそれぞれ略四角形の枠状であってもよい。このとき枠体３の各辺が、基板２の各辺と平行になるように枠体３は、金（Ａｕ）－錫（Ｓｎ）からなる低融点ろう材等の接合材を介して基板２の上面に接合されて設けられていてもよい。また、枠体３は、実装基板４の四方を囲むのではなく、２辺で挟み込むようになっていてもよい。また、基板２と枠体３は、一体的に設けられていてもよい。 The frame body 3 is a member for securing a space for accommodating the mounting substrate 4 on the upper surface of the substrate 2. The frame body 3 is provided so as to surround the mounting board 4. The frame body 3 may have a substantially quadrangular frame shape on the inner circumference and the outer circumference when viewed in a plan view. At this time, the frame body 3 is provided with a bonding material such as a low melting point brazing material made of gold (Au) and tin (Sn) so that each side of the frame body 3 is parallel to each side of the substrate 2. It may be provided by being joined to the upper surface of the above. Further, the frame body 3 may be sandwiched between two sides instead of surrounding the four sides of the mounting board 4. Further, the substrate 2 and the frame body 3 may be provided integrally.

枠体３は、セラミック材料が用いられている。セラミック材料としては、酸化アルミニウム（アルミナ）、ムライト、炭化珪素、窒化アルミニウム、窒化珪素、ガラスセラミック等である。また、枠体３は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いてもよい。あるいは、これらの金属からなる合金を用いてもよい。 A ceramic material is used for the frame 3. Examples of the ceramic material include aluminum oxide (alumina), mullite, silicon carbide, aluminum nitride, silicon nitride, and glass ceramic. Further, the frame body 3 may use a metal material such as iron, copper, nickel, chromium, cobalt or tungsten. Alternatively, alloys made of these metals may be used.

枠体３は、基板２の外縁に沿って設けられてもよいし、基板２の外縁よりも内側に設けられていてもよい。また、基板２の上面全てを囲っていなくてもよい。 The frame body 3 may be provided along the outer edge of the substrate 2 or may be provided inside the outer edge of the substrate 2. Further, it is not necessary to surround the entire upper surface of the substrate 2.

実装基板４は、上面に半導体素子７が実装される。実装基板４は、例えば直方体であり、基板２の上面に実装される。実装基板４は、例えば、アルミナ（酸化アルミニウム：Ａｉ２Ｏ３）や窒化アルミ（窒化アルミニウム：ＡｌＮ）等から成っていてもよい。また、実装基板４は、平面視において、大きさは０．５ｍｍ×５ｍｍ～３ｍｍ×２０ｍｍである。実装基板４は、窒化アルミであれば、他のセラミックス材料と比較して放熱性が良くなる。 The semiconductor element 7 is mounted on the upper surface of the mounting substrate 4. The mounting board 4 is, for example, a rectangular parallelepiped, and is mounted on the upper surface of the board 2. The mounting substrate 4 may be made of, for example, alumina (aluminum oxide: Ai 2 O 3 ), aluminum nitride (aluminum nitride: AlN), or the like. Further, the mounting substrate 4 has a size of 0.5 mm × 5 mm to 3 mm × 20 mm in a plan view. If the mounting substrate 4 is made of aluminum nitride, it has better heat dissipation than other ceramic materials.

第１メタライズ層５は、実装基板４の上面に位置している。第１メタライズ層５は、例えば、Ｔｉ－Ｐｄ－Ａｕ、Ｔｉ－Ｐｔ－Ａｕ、Ｍｏ－Ｍｎ、Ｗ（タングステン）等から成っていてもよい。また、第１メタライズ層５は、平面視において、矩形状であり、大きさは３ｍｍ×１０ｍｍ～１０ｍｍ×３０ｍｍである。このとき、第１メタライズ層５は、わずかに実装基板４の外縁よりも内側に位置している。このことによって、実装基板４と、第１メタライズ層５との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力を低減させることができる。また、第１メタライズ層５の外周辺と、実装基板４の外縁との間が大きくなりすぎると、上面に実装される半導体素子７で生じる熱を外部に放熱させにくくなる。このため、平面視において、第１メタライズ層５の外周辺と、実装基板４の外縁との間は、３０μｍ～２００μｍであるのがよい。この大きさであれば、放熱性を保ちつつ、応力による負荷を低減させることができる。 The first metallized layer 5 is located on the upper surface of the mounting substrate 4. The first metallized layer 5 may be made of, for example, Ti-Pd-Au, Ti-Pt-Au, Mo-Mn, W (tungsten) or the like. Further, the first metallized layer 5 has a rectangular shape in a plan view and has a size of 3 mm × 10 mm to 10 mm × 30 mm. At this time, the first metallized layer 5 is located slightly inside the outer edge of the mounting substrate 4. This makes it possible to reduce the stress generated by the difference in the coefficient of thermal expansion between the mounting substrate 4 and the first metallized layer 5, which is particularly likely to be applied to the vicinity of the outer edge of the mounting substrate 4. Further, if the distance between the outer periphery of the first metallized layer 5 and the outer edge of the mounting substrate 4 becomes too large, it becomes difficult to dissipate the heat generated by the semiconductor element 7 mounted on the upper surface to the outside. Therefore, in a plan view, the distance between the outer periphery of the first metallized layer 5 and the outer edge of the mounting substrate 4 is preferably 30 μm to 200 μm. With this size, it is possible to reduce the load due to stress while maintaining heat dissipation.

また、平面視において、第１メタライズ層５の外周辺と、実装基板４の外縁は平行に配置され、それらの距離が一定であるのがよい。一定とは、わずかな誤差、５μｍ～１０μｍの幅のずれを含めていう。このとき、第１メタライズ層５の外周辺と実装基板４の外縁との間の全てにおいて距離が一定であるのがよい。このことによって、実装基板４と第１メタライズ層５との間の熱膨張係数差は均一になり、実装基板４に加わる応力が偏り難くなるため、クラック等が生じることを低減させることができる。 Further, in a plan view, it is preferable that the outer periphery of the first metallize layer 5 and the outer edge of the mounting substrate 4 are arranged in parallel, and the distance between them is constant. "Constant" includes a slight error and a width deviation of 5 μm to 10 μm. At this time, it is preferable that the distance is constant at all between the outer periphery of the first metallized layer 5 and the outer edge of the mounting substrate 4. As a result, the difference in the coefficient of thermal expansion between the mounting substrate 4 and the first metallized layer 5 becomes uniform, and the stress applied to the mounting substrate 4 is less likely to be biased, so that cracks and the like can be reduced.

第２メタライズ層６は、実装基板４の下面に位置している。また、第２メタライズ層６は、基板２の上面と接合される。第２メタライズ層６は、例えば、Ｔｉ－Ｐｄ－Ａｕ、Ｔｉ－Ｐｔ－Ａｕ、Ｍｏ－Ｍｎ、Ｗ（タングステン）等から成っていてもよい。また、第１メタライズ層５と同じ材料からなっていてもよい。また、第２メタライズ層６は、平面視において、矩形状であり、大きさは３ｍｍ×１０ｍｍ～１０ｍｍ×３０ｍｍである。このとき、第２メタライズ層６は、わずかに実装基板４の外縁よりも内側に位置している。このことによって、実装基板４と、第２メタライズ層６との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力を低減させることができる。また、第２メタライズ層６の外周辺と、実装基板４の外縁との間が大きくなりすぎると、上面に実装される半導体素子７で生じる熱を外部に放熱させにくくなる。このため、平面視において、第２メタライズ層６の外周辺と、実装基板４の外縁との間は、５０μｍ～２００μｍであるのがよい。この大きさであれば、放熱性を保ちつつ、応力による負荷を低減させることができる。 The second metallize layer 6 is located on the lower surface of the mounting substrate 4. Further, the second metallized layer 6 is joined to the upper surface of the substrate 2. The second metallized layer 6 may be made of, for example, Ti-Pd-Au, Ti-Pt-Au, Mo-Mn, W (tungsten) or the like. Further, it may be made of the same material as the first metallized layer 5. The second metallized layer 6 has a rectangular shape in a plan view and has a size of 3 mm × 10 mm to 10 mm × 30 mm. At this time, the second metallized layer 6 is located slightly inside the outer edge of the mounting substrate 4. This makes it possible to reduce the stress generated by the difference in the coefficient of thermal expansion between the mounting substrate 4 and the second metallized layer 6, which is particularly likely to be applied to the vicinity of the outer edge of the mounting substrate 4. Further, if the distance between the outer periphery of the second metallized layer 6 and the outer edge of the mounting substrate 4 becomes too large, it becomes difficult to dissipate the heat generated by the semiconductor element 7 mounted on the upper surface to the outside. Therefore, in a plan view, the distance between the outer periphery of the second metallized layer 6 and the outer edge of the mounting substrate 4 is preferably 50 μm to 200 μm. With this size, it is possible to reduce the load due to stress while maintaining heat dissipation.

また、平面視において、第２メタライズ層６長辺側の外周辺と、実装基板４長辺側の外縁は平行に配置され、それらの距離が、一定であってもよい。一定とは、わずかな誤差、５μｍ～１０μｍの幅のずれを含めていう。このとき、第２メタライズ層６の外周辺と実装基板４の外縁との間の全てにおいて距離が一定であってもよい。一定であれば、または一定で有る箇所があれば、実装基板４と第２メタライズ層６との間の熱膨張係数差は均一になり、長辺方向において実装基板４に加わる応力が偏り難くなるため、クラック等が生じることを低減させることができる。 Further, in a plan view, the outer periphery on the long side of the second metallized layer 6 and the outer edge on the long side of the mounting substrate 4 may be arranged in parallel, and the distance between them may be constant. "Constant" includes a slight error and a width deviation of 5 μm to 10 μm. At this time, the distance may be constant in all of the outer periphery of the second metallized layer 6 and the outer edge of the mounting substrate 4. If it is constant, or if there is a constant portion, the difference in the coefficient of thermal expansion between the mounting substrate 4 and the second metallized layer 6 becomes uniform, and the stress applied to the mounting substrate 4 in the long side direction is less likely to be biased. Therefore, it is possible to reduce the occurrence of cracks and the like.

また、平面視において、第２メタライズ層６の外周辺は、第１メタライズ層５の外周辺よりも実装基板４の外縁との間が大きくなっている。このことによって、実装基板４と、第２メタライズ層６との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力をより低減させることができる。 Further, in a plan view, the outer periphery of the second metallize layer 6 is larger than the outer periphery of the first metallize layer 5 with the outer edge of the mounting substrate 4. This makes it possible to further reduce the stress generated by the difference in the coefficient of thermal expansion between the mounting substrate 4 and the second metallized layer 6, which is particularly likely to be applied to the vicinity of the outer edge of the mounting substrate 4.

図１１および図１２に示すように、実装基板４の角から第２メタライズ層６の外縁までの距離が、実装基板４の外縁の中心までの距離より遠くてもよい。特に、第２メタライズ層６は、短辺において、実装基板４の角から第２メタライズ層６の外縁までの距離と、実装基板４の外縁の中心までの距離とが遠いと、放熱性を保ちつつ、応力による負荷の低減をすることができる。 As shown in FIGS. 11 and 12, the distance from the corner of the mounting board 4 to the outer edge of the second metallized layer 6 may be longer than the distance to the center of the outer edge of the mounting board 4. In particular, the second metallized layer 6 maintains heat dissipation when the distance from the corner of the mounting board 4 to the outer edge of the second metallized layer 6 and the distance to the center of the outer edge of the mounting board 4 are long on the short side. At the same time, the load due to stress can be reduced.

言いかえると、第２メタライズ層６の短辺部分は平面視において、テーパー状となり、第２メタライズ層６は多角形状となっていてもよい。実装基板４の下方は周囲を枠体３で囲われているため、自由空間が少なくなっている。このため実装基板４の下面では半導体素子７から発生した熱を放熱しづらく、実装基板４と基板２の熱膨張差による熱応力の影響を受けやすい。特に実装基板４の角部には大きな熱応力が加わるため、角部に第２メタライズ層６が配置されていないと、メタライズの剥離や実装基板４の破損のリスクを低くすることができる。そのために、実装基板４の角部にメタライズを配置しないよう角部における第２メタライズ層６の外周辺と実装基板４の外縁との距離を他の箇所よりも大きく間を空けることで、メタライズの剥離や実装基板４の破損のリスクを低減できる。 In other words, the short side portion of the second metallized layer 6 may have a tapered shape in a plan view, and the second metallized layer 6 may have a polygonal shape. Since the lower part of the mounting board 4 is surrounded by the frame body 3, the free space is reduced. Therefore, it is difficult to dissipate heat generated from the semiconductor element 7 on the lower surface of the mounting substrate 4, and it is easily affected by thermal stress due to the difference in thermal expansion between the mounting substrate 4 and the substrate 2. In particular, since a large thermal stress is applied to the corners of the mounting substrate 4, if the second metallizing layer 6 is not arranged at the corners, the risk of metallizing peeling and damage to the mounting substrate 4 can be reduced. Therefore, the metallizing is performed by increasing the distance between the outer periphery of the second metallizing layer 6 and the outer edge of the mounting board 4 at the corners so that the metallizing is not arranged at the corners of the mounting board 4. The risk of peeling and damage to the mounting substrate 4 can be reduced.

例として、図１１に示すように、第２メタライズ層６が六角形状となっていてもよい。多角形上の頂点が少ないとメタライズ層を生成しやすく、生産性が向上する。また、他の例として、図１２に示すように、テーパー状となっている短辺部分の中央付近でメタライズ層が切り欠かれて、第２メタライズ層６が八角形状となっていてもよい。これにより第２メタライズ層６の頂点における角度が六角形状と比較して鈍角になるため、頂点部分に熱応力が集中することを緩和できる。これにより、第２メタライズ層６の剥離や亀裂が入る虞を低減できる。 As an example, as shown in FIG. 11, the second metallized layer 6 may have a hexagonal shape. If there are few vertices on the polygon, it is easy to generate a metallized layer and productivity is improved. Further, as another example, as shown in FIG. 12, the metallized layer may be cut out near the center of the tapered short side portion, and the second metallized layer 6 may have an octagonal shape. As a result, the angle at the apex of the second metallized layer 6 becomes obtuse as compared with the hexagonal shape, so that it is possible to alleviate the concentration of thermal stress on the apex portion. As a result, the possibility of peeling or cracking of the second metallized layer 6 can be reduced.

実装基板４は、側面には、メタライズ層を有していなくてもよい。このとき、枠体３等と電気的な接触をするおそれを低減させることができる。また、メタライズ層と実装基板４との間に生じる熱応力を低減させることができる。 The mounting board 4 does not have to have a metallized layer on the side surface. At this time, it is possible to reduce the possibility of electrical contact with the frame body 3 and the like. Further, the thermal stress generated between the metallized layer and the mounting substrate 4 can be reduced.

実装基板４の側面と、枠体３の内面は接触していてもよい。接触している場合には、実装基板４が位置ずれを起こしにくくすることができる。また、実装基板４の側面と、枠体３の内面は離れていてもよい。離れている場合には、実装基板４および枠体３が熱によって熱膨張・熱収縮したとしても、緩衝させることができる。 The side surface of the mounting board 4 and the inner surface of the frame body 3 may be in contact with each other. When they are in contact with each other, it is possible to prevent the mounting board 4 from being displaced. Further, the side surface of the mounting board 4 and the inner surface of the frame body 3 may be separated from each other. When they are separated from each other, even if the mounting substrate 4 and the frame 3 are thermally expanded and contracted by heat, they can be buffered.

以上のような構成であることによって、本発明の実施形態に係る半導体パッケージ１は、放熱性を向上させ、応力の負荷を低減させることができる。特に半導体素子７と接合される実装基板４の上面は、下面よりも広く放熱性に優れた第１メタライズ層５を有している。また、実装基板４の角部への負荷の観点より、第２メタライズ層６は第１メタライズ層５の広さよりも小さくしている。これにより、実装基板４の上下の見分けも簡単にできるため、半導体素子７の実装が容易である。また、上下のメタライズ層の実装基板４との距離に差がほとんどない場合には、上下方向から加わる、メタライズ層と実装基板４との熱膨張差によって生じる応力による負荷を低減させることができる。 With the above configuration, the semiconductor package 1 according to the embodiment of the present invention can improve heat dissipation and reduce stress load. In particular, the upper surface of the mounting substrate 4 bonded to the semiconductor element 7 has a first metallized layer 5 that is wider than the lower surface and has excellent heat dissipation. Further, from the viewpoint of the load on the corners of the mounting substrate 4, the second metallized layer 6 is smaller than the size of the first metallized layer 5. As a result, the upper and lower sides of the mounting substrate 4 can be easily distinguished, so that the semiconductor element 7 can be easily mounted. Further, when there is almost no difference in the distance between the upper and lower metallized layers and the mounting substrate 4, the load due to the stress caused by the thermal expansion difference between the metallized layer and the mounting substrate 4 applied from the vertical direction can be reduced.

＜半導体パッケージの製造方法＞
以下に、本発明の一実施形態に係る半導体パッケージ１の製造方法について説明する。 <Manufacturing method of semiconductor package>
Hereinafter, a method for manufacturing the semiconductor package 1 according to the embodiment of the present invention will be described.

基板２は、セラミック材料から成る場合には、以下のようにして作製される。まず、Ａｌ２Ｏ３等のセラミック材料の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、複数のセラミックグリーンシートの内層に内部配線となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。この後、後述する条件にて焼成される。また、基板２は、金属材料から成る場合には、金属材料からなるインゴットに圧延加工法、打ち抜き加工法、切削加工法等の金属加工法を施すことにより、所定の形状に加工される。 When the substrate 2 is made of a ceramic material, the substrate 2 is manufactured as follows. First, a powder of a ceramic material such as Al 2 O 3 , a powder of calcium oxide (SiO 2 ), calcium oxide (CaO), magnesium oxide (MgO) or the like as a sintering aid, and an appropriate binder and solvent are used. Mix to form a slurry. Next, this slurry is used to form a ceramic green sheet having a predetermined thickness by a tape forming method such as a doctor blade method. Then, a metal paste containing a metal as a main component, such as tungsten (W), which is an internal wiring, is applied and formed on the inner layers of the plurality of ceramic green sheets by a screen printing method. After that, it is fired under the conditions described later. When the substrate 2 is made of a metal material, the substrate 2 is processed into a predetermined shape by subjecting an ingot made of the metal material to a metal processing method such as a rolling method, a punching method, or a cutting method.

枠体３は、セラミック材料から成る場合には、以下のようにして作製される。まず、Ａｌ２Ｏ３等のセラミック材料の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、複数のセラミックグリーンシートの内層に内部配線となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。この後、後述する条件にて焼成される。また、枠体３は、金属材料から成る場合には、金属材料のインゴットに圧延加工法、打ち抜き加工法、切削加工法のような金属加工法を施すことによって、作製することができる。そして、基板２の上面にＡｇロウによるロウ付け接合等によって接合する。または、基板２と切削加工等によって一体に形成してもよい。 When the frame 3 is made of a ceramic material, it is manufactured as follows. First, a powder of a ceramic material such as Al 2 O 3 , a powder of calcium oxide (SiO 2 ), calcium oxide (CaO), magnesium oxide (MgO) or the like as a sintering aid, and an appropriate binder and solvent are used. Mix to form a slurry. Next, this slurry is used to form a ceramic green sheet having a predetermined thickness by a tape forming method such as a doctor blade method. Then, a metal paste containing a metal as a main component, such as tungsten (W), which is an internal wiring, is applied and formed on the inner layers of the plurality of ceramic green sheets by a screen printing method. After that, it is fired under the conditions described later. Further, when the frame body 3 is made of a metal material, it can be manufactured by subjecting the ingot of the metal material to a metal processing method such as a rolling processing method, a punching processing method, or a cutting processing method. Then, it is joined to the upper surface of the substrate 2 by brazing with Ag wax or the like. Alternatively, it may be integrally formed with the substrate 2 by cutting or the like.

実装基板４は、アルミナセラミックスから成る場合は以下のようにして作製される。まず、Ａｌ２Ｏ３の粉末と、焼結助材としての酸化ケイ素（ＳｉＯ２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、セラミックグリーンシートの上面に第１メタライズ層５および下面に第２メタライズ層６となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。また、窒化アルミから成る場合は以下のようにして作製される。まず、ＡｌＮの粉末と、焼結助材としての酸化カルシウム（ＣａＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、セラミックグリーンシートの上面に第１メタライズ層５および下面に第２メタライズ層６となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。 When the mounting substrate 4 is made of alumina ceramics, it is manufactured as follows. First, a powder of Al 2 O 3 , a powder of silicon oxide (SiO 2 ), calcium oxide (CaO), magnesium oxide (MgO) as a sintering aid, and an appropriate binder and solvent are mixed and mixed. Is made into a slurry. Next, this slurry is used to form a ceramic green sheet having a predetermined thickness by a tape forming method such as a doctor blade method. Then, a metal paste containing a metal as a main component, such as tungsten (W), which becomes the first metallize layer 5 and the second metallize layer 6 is applied and formed on the upper surface of the ceramic green sheet by a screen printing method. When it is made of aluminum nitride, it is produced as follows. First, AlN powder, powder such as calcium oxide (CaO) as a sintering aid, and an appropriate binder and solvent are mixed to form a slurry. Next, this slurry is used to form a ceramic green sheet having a predetermined thickness by a tape forming method such as a doctor blade method. Then, a metal paste containing a metal as a main component, such as tungsten (W), which becomes the first metallize layer 5 and the second metallize layer 6 is applied and formed on the upper surface of the ceramic green sheet by a screen printing method.

得られたセラミックグリーンシートを所定長さに切断し、非酸化雰囲気中で１５００℃～１８００℃の温度で焼成することによって、基板２、枠体３および実装基板４をそれぞれ得る。そして、得られた実装基板４を、基板２と枠体３の間に設けられた空間に嵌着してＡｇロウなどのロウ材で接合する。また、この実装基板４の上面の半導体素子７が載置
される実装領域を囲繞するようにＡｇロウなどのロウ材を介して接合する。次いで、基板２、枠体３の導体などの露出した金属表面部分に酸化防止のためのニッケルメッキを施すことにより半導体パッケージ１が得られる。 The obtained ceramic green sheet is cut to a predetermined length and fired at a temperature of 1500 ° C. to 1800 ° C. in a non-oxidizing atmosphere to obtain a substrate 2, a frame 3 and a mounting substrate 4, respectively. Then, the obtained mounting substrate 4 is fitted into a space provided between the substrate 2 and the frame body 3 and joined with a brazing material such as Ag wax. Further, the semiconductor element 7 on the upper surface of the mounting substrate 4 is joined via a brazing material such as Ag brazing so as to surround the mounting region on which the semiconductor element 7 is mounted. Next, the semiconductor package 1 is obtained by subjecting the exposed metal surface portions such as the conductors of the substrate 2 and the frame 3 to nickel plating for oxidation prevention.

＜半導体装置の構成＞
図１は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図１において、半導体装置１０は、本発明の一実施形態に係る半導体パッケージ１に加えて、半導体素子７を備えている。 <Semiconductor device configuration>
FIG. 1 is a perspective view showing a semiconductor device according to an embodiment conductor of the present invention. In FIG. 1, the semiconductor device 10 includes a semiconductor element 7 in addition to the semiconductor package 1 according to the embodiment of the present invention.

本発明の一実施形態に係る半導体装置１０は、上述の半導体パッケージ１の実装基板４上の実装領域に半導体素子７が実装され、枠体３に設けられた入出力端子等と電気的に接続されることによって完成する。半導体素子７は、Ａｕ－Ｓｎからなる低融点ろう材や、Ｓｎ－銀（Ａｇ）－銅（Ｃｕ）からなる鉛フリーはんだ等の接合材を介して実装基板４に実装される。その後、半導体素子７の電極とプリント基板等の導体とをボンディングワイヤ等を介して電気的に接続する。半導体素子７の例としては、ＩＣやＬＳＩの他、パワーデバイス用の半導体素子７等が挙げられる。また、半導体素子７は図１のように、実装基板４の上面とほぼ同じ大きさであってもよい。ほぼ同じとは、平面視において第１メタライズ層５の大きさと、半導体素子７の下面の大きさが同じであってもよい。または、平面視において第１メタライズ層５の外縁がわずかに見える程度に半導体素子７の下面よりも第１メタライズ層５が大きくてもよい。このような構成であることによって、平面視において第１メタライズ層５が半導体素子７の下面よりも小さい場合と比較して、半導体素子７からの熱を放熱しやすくすることができる。また、半導体素子７の下面は、第１メタライズ層５よりも小さいのがよい。半導体素子７と第１メタライズ層５が同じ大きさでなく、半導体素子７が小さければ、半導体素子７から生じる熱を放熱させやすくなる。 In the semiconductor device 10 according to the embodiment of the present invention, the semiconductor element 7 is mounted in the mounting region on the mounting substrate 4 of the semiconductor package 1 described above, and is electrically connected to an input / output terminal or the like provided in the frame 3. It is completed by being done. The semiconductor element 7 is mounted on the mounting substrate 4 via a bonding material such as a low melting point brazing material made of Au—Sn or a lead-free solder made of Sn—silver (Ag) -copper (Cu). After that, the electrode of the semiconductor element 7 and the conductor such as the printed circuit board are electrically connected via a bonding wire or the like. Examples of the semiconductor element 7 include a semiconductor element 7 for a power device in addition to an IC and an LSI. Further, as shown in FIG. 1, the semiconductor element 7 may have substantially the same size as the upper surface of the mounting substrate 4. Almost the same means that the size of the first metallized layer 5 and the size of the lower surface of the semiconductor element 7 may be the same in a plan view. Alternatively, the first metallize layer 5 may be larger than the lower surface of the semiconductor element 7 so that the outer edge of the first metallize layer 5 can be slightly seen in a plan view. With such a configuration, it is possible to easily dissipate heat from the semiconductor element 7 as compared with the case where the first metallize layer 5 is smaller than the lower surface of the semiconductor element 7 in a plan view. Further, the lower surface of the semiconductor element 7 is preferably smaller than the first metallized layer 5. If the semiconductor element 7 and the first metallize layer 5 are not the same size and the semiconductor element 7 is small, the heat generated from the semiconductor element 7 can be easily dissipated.

本発明の一実施形態に係る半導体装置１０は、上記のような構成であることによって、半導体素子７で生じる熱を逃がしやすくしつつ、角部に応力が加わり変形することを抑制することができる。半導体装置１０は、良好な条件で半導体素子７を使用することができるとともに、半導体素子７を実装する実装基板４に熱膨張係数差によるクラック等が生じるおそれを低減させることができる。 Since the semiconductor device 10 according to the embodiment of the present invention has the above configuration, it is possible to easily release the heat generated by the semiconductor element 7 and suppress the deformation due to the stress applied to the corner portions. .. The semiconductor device 10 can use the semiconductor element 7 under favorable conditions, and can reduce the possibility of cracks or the like occurring due to the difference in the coefficient of thermal expansion in the mounting substrate 4 on which the semiconductor element 7 is mounted.

なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、実装基板４の角部が円弧状であったり、第２メタライズ層６の六角形状の角部が曲線を有していてもよい。 The present invention is not limited to the above-described embodiments and examples, and various modifications can be made as long as the gist of the present invention is not deviated. For example, the corners of the mounting substrate 4 may be arcuate, or the hexagonal corners of the second metallize layer 6 may have a curved line.

１ 半導体パッケージ
２ 基板
３ 枠体
４ 実装基板
５ 第１メタライズ層
６ 第２メタライズ層
７ 半導体素子
１０ 半導体装置 1 Semiconductor package 2 Substrate 3 Frame 4 Mounting substrate 5 1st metallize layer 6 2nd metallize layer 7 Semiconductor element 10 Semiconductor device

Claims (8)

上面に半導体素子が実装される実装基板と、
前記実装基板の上面に位置した第１メタライズ層と、
前記実装基板の下面に位置した第２メタライズ層と、
上面に前記実装基板が実装される基板と、
前記基板の上面に位置した枠体とを備え、
平面視において、前記第２メタライズ層は、前記第１メタライズ層よりも前記実装基板の外縁と離れて位置し、
平面視において、前記枠体は、第１部から第２部にわたる第１部材と、前記実装基板を挟んで前記第１部材と向かい合い、第３部からと第４部にわたる第２部材と、を有し、
前記第１部材における前記第１部と、前記第２部材における前記第３部との間に第１開口を有し、
前記第１部材における前記第２部と、前記第２部材における前記第４部との間に第２開口を有しており、
前記実装基板の側面は、前記第１部材および前記第２部材の少なくともいずれか一方と接している、および／または、前記第１部材および前記第２部材の少なくともいずれか一方と空間のみを介して向かい合って位置しており、
前記実装基板は、前記基板に接合材を介して前記下面のみで接合されていることを特徴とする半導体パッケージ。 A mounting board on which semiconductor elements are mounted on the top surface,
The first metallized layer located on the upper surface of the mounting board and
The second metallized layer located on the lower surface of the mounting board and
The board on which the mounting board is mounted and the board on which the mounting board is mounted
A frame body located on the upper surface of the substrate is provided.
In a plan view, the second metallized layer is located farther from the outer edge of the mounting substrate than the first metallized layer .
In a plan view, the frame body has a first member extending from the first part to the second part and a second member facing the first member with the mounting substrate interposed therebetween and extending from the third part to the fourth part. Have and
A first opening is provided between the first part of the first member and the third part of the second member.
A second opening is provided between the second part of the first member and the fourth part of the second member.
The side surface of the mounting board is in contact with at least one of the first member and the second member, and / or through a space only with at least one of the first member and the second member. Located facing each other,
The mounting substrate is a semiconductor package characterized in that the mounting substrate is bonded to the substrate only on the lower surface thereof via a bonding material . 平面視において、前記第１開口および前記第２開口の少なくともいずれかは、前記基板の外縁よりも内側に位置していることを特徴とする請求項１に記載の半導体パッケージ。The semiconductor package according to claim 1, wherein at least one of the first opening and the second opening is located inside the outer edge of the substrate in a plan view. 前記実装基板は、平面視において多角形状であり、
平面視において、前記第２メタライズ層は、前記実装基板の角からの距離が、前記実装基板の外縁の中心からの距離よりも遠いことを特徴とする請求項１または２に記載の半導体パッケージ。 The mounting board has a polygonal shape in a plan view, and has a polygonal shape.
The semiconductor package according to claim 1 or 2 , wherein the second metallized layer is farther from the corner of the mounting board than the distance from the center of the outer edge of the mounting board in a plan view. 前記第１メタライズ層は、平面視において、矩形状であり、The first metallized layer has a rectangular shape in a plan view and has a rectangular shape.
前記第２メタライズ層は、平面透視において、前記第１メタライズ層の対向する角部に辺を有する六角形状または八角形状であることを特徴とする請求項３に記載の半導体パッケージ。The semiconductor package according to claim 3, wherein the second metallized layer has a hexagonal shape or an octagonal shape having sides at opposite corners of the first metallized layer in plan perspective. 平面視において、前記第１メタライズ層の外縁と、前記実装基板の外縁との距離は、一定であることを特徴とする請求項１～４のいずれか１つに記載の半導体パッケージ。 The semiconductor package according to any one of claims 1 to 4 , wherein the distance between the outer edge of the first metallized layer and the outer edge of the mounting substrate is constant in a plan view. 平面視において、前記第１開口と前記第２開口とは向かい合って位置していることを特徴とする請求項１～５のいずれか1つに記載の半導体パッケージ。The semiconductor package according to any one of claims 1 to 5, wherein the first opening and the second opening are located opposite to each other in a plan view. 平面視において、前記実装基板は、前記第１開口または前記第２開口の少なくともいずれかから外方に張り出していることを特徴とする請求項１～６のいずれか１つに記載の半導体パッケージ。The semiconductor package according to any one of claims 1 to 6, wherein the mounting substrate projects outward from at least one of the first opening and the second opening in a plan view. 請求項１～７のいずれか１つに記載の半導体パッケージと、
前記半導体パッケージの前記実装基板の上面に実装された半導体素子とを備えたことを特徴とする半導体装置。 The semiconductor package according to any one of claims 1 to 7 .
A semiconductor device including a semiconductor element mounted on the upper surface of the mounting substrate of the semiconductor package.
JP2017164357A 2017-08-29 2017-08-29 Semiconductor packages and semiconductor devices Active JP7017341B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017164357A JP7017341B2 (en) 2017-08-29 2017-08-29 Semiconductor packages and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017164357A JP7017341B2 (en) 2017-08-29 2017-08-29 Semiconductor packages and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019041086A JP2019041086A (en) 2019-03-14
JP7017341B2 true JP7017341B2 (en) 2022-02-08

Family

ID=65725879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164357A Active JP7017341B2 (en) 2017-08-29 2017-08-29 Semiconductor packages and semiconductor devices

Country Status (1)

Country Link
JP (1) JP7017341B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156440A (en) 1991-10-14 2000-06-06 Fuji Electric Co Ltd Semiconductor device
JP2004055576A (en) 2002-07-16 2004-02-19 Denki Kagaku Kogyo Kk Circuit board and power module using it
WO2015129731A1 (en) 2014-02-26 2015-09-03 京セラ株式会社 Electronic-component-containing package and electronic device
US20160079152A1 (en) 2014-09-11 2016-03-17 Mitsubishi Electric Corporation Semiconductor Device
JP2017092393A (en) 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 Electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403651A (en) * 1991-10-14 1995-04-04 Fuji Electric Co., Ltd. Insulating substrate for mounting semiconductor devices
JPH05315467A (en) * 1992-05-06 1993-11-26 Mitsubishi Electric Corp Hybrid integrated circuit device
JPH10200219A (en) * 1997-01-08 1998-07-31 Denki Kagaku Kogyo Kk Circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156440A (en) 1991-10-14 2000-06-06 Fuji Electric Co Ltd Semiconductor device
JP2004055576A (en) 2002-07-16 2004-02-19 Denki Kagaku Kogyo Kk Circuit board and power module using it
WO2015129731A1 (en) 2014-02-26 2015-09-03 京セラ株式会社 Electronic-component-containing package and electronic device
US20170323836A1 (en) 2014-02-26 2017-11-09 Kyocera Corporation Electronic component containing package and electronic device
US20160079152A1 (en) 2014-09-11 2016-03-17 Mitsubishi Electric Corporation Semiconductor Device
CN105428333A (en) 2014-09-11 2016-03-23 三菱电机株式会社 Semiconductor device
JP2016058595A (en) 2014-09-11 2016-04-21 三菱電機株式会社 Semiconductor device
JP2017092393A (en) 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 Electronic device

Also Published As

Publication number Publication date
JP2019041086A (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US12033915B2 (en) Power module substrate and power module
JP7017341B2 (en) Semiconductor packages and semiconductor devices
JPWO2019039258A1 (en) Package and electronic device for mounting electronic components
JP6702813B2 (en) Composite substrate, electronic device and electronic module
JP7145739B2 (en) Wiring boards, electronic devices and electronic modules
JPWO2018155053A1 (en) Wiring board, package for electronic device, and electronic device
JP4511311B2 (en) Multi-circuit board and electronic device
US11417575B2 (en) Board and semiconductor apparatus
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP6166194B2 (en) Wiring board, electronic device and electronic module
JP2011228591A (en) Element housing package and electronic device equipped with the same
JPWO2019208577A1 (en) Heat dissipation board and electronic device
JP4812516B2 (en) Multiple wiring board
JP6680589B2 (en) Package for storing semiconductor element and semiconductor device
JP6162520B2 (en) Package for housing semiconductor element and mounting structure including the same
JP6698492B2 (en) Semiconductor package and semiconductor device
JP6406547B2 (en) Electronic component mounting package, electronic device, and electronic module
JP2005019897A (en) Package for containing semiconductor element, and semiconductor device
JP6769830B2 (en) Semiconductor packages and semiconductor devices
JPH01151252A (en) Ceramic package and its manufacture
JP6885706B2 (en) Substrate for mounting semiconductor elements and semiconductor devices
JP2009277794A (en) Package for semiconductor element storage
JP6809813B2 (en) Semiconductor packages and semiconductor devices
JP6042773B2 (en) INPUT / OUTPUT TERMINAL, INPUT / OUTPUT TERMINAL MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT PACKAGE AND SEMICONDUCTOR DEVICE USING THE SAME
JP6744103B2 (en) Package for storing semiconductor element and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7017341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150