JP7015129B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7015129B2
JP7015129B2 JP2017173834A JP2017173834A JP7015129B2 JP 7015129 B2 JP7015129 B2 JP 7015129B2 JP 2017173834 A JP2017173834 A JP 2017173834A JP 2017173834 A JP2017173834 A JP 2017173834A JP 7015129 B2 JP7015129 B2 JP 7015129B2
Authority
JP
Japan
Prior art keywords
layer
silicon
region
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017173834A
Other languages
English (en)
Other versions
JP2019050291A (ja
Inventor
清孝 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2017173834A priority Critical patent/JP7015129B2/ja
Priority to TW107130120A priority patent/TWI705571B/zh
Priority to US16/123,634 priority patent/US10770481B2/en
Publication of JP2019050291A publication Critical patent/JP2019050291A/ja
Application granted granted Critical
Publication of JP7015129B2 publication Critical patent/JP7015129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
ワイドバンドギャップ化合物半導体を用いたパワーデバイスの適用範囲は、近年急速に拡大している。これらのパワーデバイスは、多くの場合、シリコン（Ｓｉ）を用いたデバイスと組み合わせることで用いられる。
これまで、ワイドバンドギャップ化合物半導体を用い、各チップを組み合わせて一個のモジュールとしてパッケージされていた。
しかし、このような形成方法では、各チップを個別に形成することが必要になるため煩雑であり、またモジュールの小型化に限界がある。このため、１チップ上に化合物半導体デバイスとシリコンデバイスを混載可能とする技術が求められていた。
特開２００４－１７９２４２号公報
本発明が解決しようとする課題は、ワイドバンドギャップ化合物半導体デバイスとシリコンデバイスを混載可能な半導体装置及びその製造方法を提供することである。
本発明の一態様の半導体装置は、面方位が｛１００｝である第１の面を有するシリコン基板と、シリコン基板の第１の領域上に設けられた酸化シリコン層と、酸化シリコン層上に設けられ面方位が｛１１１｝である第２の面を有し、アンドープである第１のシリコン層と、六方晶の結晶構造を有し、第１のシリコン層上に設けられたワイドバンドギャップ化合物半導体層と、シリコン基板の第１の領域と異なる第２の領域上に設けられた第２のシリコン層と、を備える。
上記態様の半導体装置において、ワイドバンドギャップ化合物半導体層の上に設けられた第１のソース電極と、ワイドバンドギャップ化合物半導体層の上に設けられた第１のドレイン電極と、第１のソース電極と第１のドレイン電極の間に設けられた第１のゲート電極と、第２のシリコン層の上に設けられたｎ型のソース領域と、第２のシリコン層の上に設けられたｎ型のドレイン領域と、ソース領域の上に設けられ、第１のゲート電極に電気的に接続された第２のソース電極と、ドレイン領域の上に設けられ、第１のソース電極に電気的に接続された第２のドレイン電極と、第２のソース電極と第２のドレイン電極の間に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられた第２のゲート電極と、をさらに備え、第２のシリコン層はｐ型であることが好ましい。
また、本発明の一態様の半導体装置は、面方位が｛１１１｝である第１の面を有するシリコン基板と、シリコン基板の第１の領域上に設けられた酸化シリコン層と、酸化シリコン層上に設けられ面方位が｛１００｝である第２の面を有し、アンドープである第１のシリコン層と、六方晶の結晶構造を有し、シリコン基板の第１の領域と異なる第２の領域上に設けられたワイドバンドギャップ化合物半導体層と、を備える。
上記態様の半導体装置において、前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のソース電極と、前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のドレイン電極と、前記第１のソース電極と前記第１のドレイン電極の間に設けられた第１のゲート電極と、前記第１のシリコン層の上に設けられたｎ型のソース領域と、前記第１のシリコン層の上に設けられたｎ型のドレイン領域と、前記ソース領域の上に設けられ、前記第１のゲート電極に電気的に接続された第２のソース電極と、前記ドレイン領域の上に設けられ、前記第１のソース電極に電気的に接続された第２のドレイン電極と、前記第２のソース電極と前記第２のドレイン電極の間に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられた第２のゲート電極と、をさらに備えることが好ましい。
上記態様の半導体装置において、ワイドバンドギャップ化合物半導体層は窒化物半導体層であることが好ましい。
本発明の一態様の半導体装置の製造方法は、面方位が｛１００｝の第１の面を有するシリコン基板の第１の領域上に設けられた酸化シリコン層上に設けられ面方位が｛１１１｝の第２の面を有しアンドープである第１のシリコン層の上に、六方晶の結晶構造を有するワイドバンドギャップ化合物半導体層を形成し、シリコン基板の第１の領域と異なる第２の領域上に第２のシリコン層を形成する。
上記態様の半導体装置の製造方法において、ワイドバンドギャップ化合物半導体層の上に第１のソース電極を形成し、ワイドバンドギャップ化合物半導体層の上に第１のドレイン電極を形成し、第１のソース電極と第１のドレイン電極の間に第１のゲート電極を形成し、第２のシリコン層の上にｎ型のソース領域を形成し、第２のシリコン層の上にｎ型のドレイン領域を形成し、ソース領域の上に第２のソース電極を形成し、ドレイン領域の上に第２のドレイン電極を形成し、第２のソース電極と第２のドレイン電極の間にゲート絶縁膜を形成し、ゲート絶縁膜の上に第２のゲート電極を形成し、第１のゲート電極と第２のソース電極を電気的に接続し、第１のソース電極と第２のドレイン電極を電気的に接続し、第２のシリコン層はｐ型であることが好ましい。
本発明の一態様によれば、ワイドバンドギャップ化合物半導体デバイスとシリコンデバイスを混載可能な半導体装置及びその製造方法を提供することが可能になる。
第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の回路の模式図である。 第１の実施形態の半導体装置の製造方法の模式断面図である。 第２の実施形態の半導体装置の模式断面図である。 第２の実施形態の半導体装置の製造方法の模式断面図である。 第３の実施形態の半導体装置の模式断面図である。
以下、本発明の実施形態について図面を参照しつつ説明する。
本明細書中、「窒化物半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の面方位の第１の面を有するシリコン基板と、シリコン基板の第１の領域上に設けられた酸化シリコン層と、酸化シリコン層上に設けられ第１の面方位と異なる第２の面方位の第２の面を有する第１のシリコン層と、六方晶の結晶構造を有するワイドバンドギャップ化合物半導体層と、を備える。
そして、シリコン基板の第１の領域と異なる第２の領域上に設けられた第２のシリコン層をさらに備え、ワイドバンドギャップ化合物半導体層は、第１のシリコン層上に設けられ、第１の面方位は｛１００｝であり、第２の面方位は｛１１１｝である。
本実施形態の半導体装置１００の製造方法は、面方位が｛１００｝の第１の面を有するシリコン基板の第１の領域上に設けられた酸化シリコン層上に設けられ面方位が｛１１１｝の第２の面を有する第１のシリコン層の上に、六方晶の結晶構造を有するワイドバンドギャップ化合物半導体層を形成し、シリコン基板の第２の領域上に第２のシリコン層を形成する。
図１は、本実施形態の半導体装置１００の模式断面図である。
シリコン基板２上の第１の面２ａの面方位は｛１００｝面であるが、｛１００｝面から１０度以下のオフ角で傾斜していてもよい。
そして、酸化シリコン層４は、シリコン基板２の第１の面２ａの第１の領域２ｂ上に設けられている。酸化シリコン層４は、いわゆるＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層である。
第１のシリコン層６は、酸化シリコン層４上に設けられている。第１のシリコン層６は、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層である。第１のシリコン層６上の第２の面６ａの面方位は、第１の面２ａの面方位と異なり｛１１１｝面であるが、｛１１１｝面から１０度以下のオフ角で傾斜していてもよい。これらシリコン基板２、酸化シリコン層４、第１のシリコン層６はＳＯＩ基板で構成されてもよい。
そして、ワイドバンドギャップ化合物半導体層１０は、第１のシリコン層６の第２の面６ａ上に設けられている。ワイドバンドギャップ化合物半導体層１０のワイドバンドギャップ化合物には、例えば窒化物半導体が用いられる。
ワイドバンドギャップ化合物半導体層１０は、バッファ層１２と、バッファ層１２上に設けられた第１の窒化物半導体層１４と、第１の窒化物半導体層１４上に設けられバンドギャップが第１の窒化物半導体層１４より大きい第２の窒化物半導体層１６と、を有する。窒化物半導体の結晶構造は、六方晶である。
第１の窒化物半導体層１４は、例えば、アンドープのＡｌＸＧａ１－ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。第２の窒化物半導体層１６は、例えば、アンドープのＡｌＹＧａ１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。
バッファ層１２は、第１のシリコン層６と第１の窒化物半導体層１４の間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば窒化アルミニウムガリウム（ＡｌＷＧａ１－ＷＮ（０＜Ｗ＜１））の多層構造を有する。
第２の窒化物半導体層１６上には、第１のソース電極１８と、第１のゲート電極２０と、第１のドレイン電極２２が設けられている。第１のゲート電極２０は、第１のソース電極１８と第１のドレイン電極２２の間に設けられている。
第１のソース電極１８と第１のゲート電極２０と第１のドレイン電極２２は、例えば、金属電極である。第１のソース電極１８及び第１のドレイン電極２２と、第２の窒化物半導体層１６は、オーミック接合されていることが好ましい。
第１の窒化物半導体層１４と、第２の窒化物半導体層１６と、第１のソース電極１８と、第１のゲート電極２０と、第１のドレイン電極２２は、ノーマリーオンの高耐圧のＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）３０を構成する。
なお、第１のシリコン層６の抵抗値が低い場合は、ＨＥＭＴ３０を高周波動作させると誘電的・誘導的にシリコン基板２とカップリングして損失を生じてしまうことがある。これを抑制するため、第１のシリコン層６はアンドープで高抵抗とすることが望ましい。
ｐ型の第２のシリコン層４０は、シリコン基板２の第１の領域２ｂと異なる第２の領域２ｃ上に、シリコン基板２に接して設けられている。第２のシリコン層４０は、例えばエピタキシャル成長法により形成されている。ｐ型不純物としては、例えばホウ素（Ｂ）が好ましく用いられる。第２のシリコン層４０上の第３の面４０ａの面方位は、例えば｛１００｝面であるが、１０度以下のオフ角で傾斜していてもよい。
そして、第２のシリコン層４０上には、ｎ型のソース領域４４及びｎ型のドレイン領域５２が設けられている。ｎ型不純物としては、例えばヒ素（Ａｓ）、燐（Ｐ）が好ましく用いられる。ソース領域４４及びドレイン領域５２の間の第２のシリコン層４０は、チャネル領域４２となる。
ソース領域４４上に第２のソース電極４６が設けられている。ドレイン領域５２上に第２のドレイン電極５０が設けられている。チャネル領域４２上の、第２のソース電極４６と第２のドレイン電極５０の間に、ゲート絶縁膜５４が設けられている。ゲート絶縁膜５４上に、第２のゲート電極４８が設けられている。
第２のソース電極４６、第２のドレイン電極５０は、例えば金属電極である。第２のゲート電極４８は、例えばポリシリコン電極である。ゲート絶縁膜５４は、例えば酸化シリコンで形成される。
ソース領域４４と、チャネル領域４２と、ドレイン領域５２と、ゲート絶縁膜５４と、第２のソース電極４６と、第２のドレイン電極５０と、第２のゲート電極４８は、ｎ型のＳｉ－ＭＯＳＦＥＴ６０を構成する。Ｓｉ－ＭＯＳＦＥＴ６０は、例えば低耐圧のＳｉ－ＭＯＳＦＥＴである。
シリコン基板２上の、酸化シリコン層４、第１のシリコン層６及びワイドバンドギャップ化合物半導体層１０と、第２のシリコン層４０の間に、素子分離層７０が設けられている。素子分離層７０は、例えば酸化シリコンで形成され、ＨＥＭＴ３０とＳｉ－ＭＯＳＦＥＴ６０を電気的に絶縁している。
図２は、本実施形態の回路５００の模式図である。回路５００は、ＨＥＭＴ３０とＳｉ－ＭＯＳＦＥＴ６０をカスコード接続した回路である。具体的には、ＨＥＭＴ３０のゲート電極とＳｉ－ＭＯＳＦＥＴ６０のソース電極が、またＨＥＭＴ３０のソース電極とＳｉ－ＭＯＳＦＥＴ６０のドレイン電極が、それぞれ電気的に接続されている。
ＨＥＭＴ３０とＳｉ－ＭＯＳＦＥＴ６０をカスコード接続することにより、ノーマリーオンのＨＥＭＴ３０を、ノーマリーオフとして用いることが出来る。
なお、Ｓｉ－ＭＯＳＦＥＴがＨＥＭＴのゲートドライバ回路を構成するＭＯＳＦＥＴであってもかまわない。
次に、本実施形態の半導体装置１００の製造方法を記載する。
図３は、本実施形態の半導体装置の製造方法の模式断面図である。
まず、｛１００｝面の第１の面２ａを有するシリコン基板２の上の酸化シリコン層４の上に設けられ｛１１１｝の第２の面６ａを有する第１のシリコン層６を有する、ＳＯＩ基板を準備する。各シリコン基板の面方位は、１０度以下のオフ角で傾斜していてもよい。
次に、第１のシリコン層６上の一部にマスク材Ｍ１を形成する。次に、マスク材Ｍ１が形成されていない第１のシリコン層６の上に、バッファ層１２、バッファ層１２上の第１の窒化物半導体層１４、及び第１の窒化物半導体層１４上の第２の窒化物半導体層１６からなるワイドバンドギャップ化合物半導体層１０をエピタキシャル成長により形成する（図３（ａ））。
次に、マスク材Ｍ２を第２の窒化物半導体層１６上に形成し、マスク材Ｍ１が形成されている部分の酸化シリコン層４の一部と第１のシリコン層６の一部とマスク材Ｍ１を除去する（図３（ｂ））。
次に、シリコン基板２の第１の面２ａ上に、シリコン基板２の第１の面２ａと接する第２のシリコン層４０をエピタキシャル成長により形成する。
次に、酸化シリコン層４、第１のシリコン層６及びワイドバンドギャップ化合物半導体層１０と、第２のシリコン層４０の間にトレンチを形成し、形成されたトレンチ内に素子分離層７０を形成する。
次に、第２のシリコン層４０上に、ソース領域４４、ドレイン領域５２、チャネル領域４２、第２のソース電極４６、第２のドレイン電極５０、ゲート絶縁膜５４及び第２のゲート電極４８を形成する。次に、第２の窒化物半導体層１６上に第１のソース電極１８、第１のゲート電極２０、第１のドレイン電極２２を形成し、本実施形態の半導体装置１００を得る（図３（ｃ））。
次に、本実施形態の半導体装置１００の作用効果を記載する。
ワイドバンドギャップ化合物半導体を用いたデバイスは、通常Ｓｉ－ＭＯＳＦＥＴ等の、他のデバイスと組み合わせて動作させる。
窒化物半導体の結晶構造は六方晶である。そのため、通常窒化物半導体は、エピタキシャル成長が容易なシリコンの｛１１１｝面上に形成される。
一方、Ｓｉ－ＭＯＳＦＥＴは、ＰＭＯＳ／ＮＭＯＳの移動度のバランスが良い事や、得られるゲート酸化膜の信頼性が高いため、シリコンの｛１００｝面上に形成されることが好ましい。
このため、ワイドバンドギャップ化合物半導体を用いたデバイスとシリコンを用いたデバイスは別個の基板上に作製され、モジュール化の段階で一体のパッケージとしていた。
本実施形態の半導体装置１００では、シリコン基板２の｛１００｝面２ａ上にＳｉ－ＭＯＳＦＥＴ６０を設ける。そして、ＨＥＭＴ３０は、シリコン基板２上の酸化シリコン層４上に設けられた、シリコン層６の｛１１１｝面６ａ上に設ける。これにより、ワイドバンドギャップ化合物半導体を用いたデバイスとシリコンを用いたデバイスを、１チップ上に混載出来る。
また、半導体装置１００が形成する回路５００は、ＨＥＭＴ３０とＳｉ－ＭＯＳＦＥＴ６０がカスコード接続された回路である。窒化物半導体を用いたＨＥＭＴは多くの場合ノーマリーオンであるため、ゲートバイアスがゼロであるときでも通電してしまう。本実施形態の回路５００により、ノーマリーオフとしてＨＥＭＴが動作する回路を、１チップ上に混載出来る。
さらに、ＨＥＭＴ３０とシリコン基板２の間に酸化シリコン層４が設けられているため、ＨＥＭＴ３０の耐圧を増加させることが出来る。
また、シリコン基板２の抵抗値が低い場合は、ＨＥＭＴ３０を高周波動作させると誘電的・誘導的にシリコン基板２とカップリングして損失を生じてしまうことがある。しかし、本実施形態の半導体装置１００のように、ＨＥＭＴ３０とシリコン基板２の間に酸化シリコン層４を設けると、酸化シリコン層４は抵抗が高いため、誘電的・誘導的なカップリングによる損失の抑制が可能となる。
ワイドバンドギャップ化合物半導体層１０を形成するときには、シリコンを用いたデバイスよりも長時間高温で基板を維持するプロセスが求められる。例えば、窒化物半導体層を用いたプロセスの場合は、１０００℃程度で数時間維持するプロセスが求められる。しかし、シリコンを用いたデバイスはこのような温度に耐えることが困難である。
本実施形態の半導体装置１００の製造方法では、ワイドバンドギャップ化合物半導体層１０を形成した後に、Ｓｉ－ＭＯＳＦＥＴ６０を形成する。これにより、シリコンを用いたデバイスに高温を加えないようにして、半導体装置１００を作製することが出来る。
本実施形態の半導体装置によれば、ワイドバンドギャップ化合物半導体デバイスとシリコンデバイスを混載可能な半導体装置の提供が可能となる。
（第２の実施形態）
本実施形態の半導体装置は、ワイドバンドギャップ化合物半導体層はシリコン基板の第２の領域上に設けられ、第１の面方位は｛１１１｝面であり、第２の面方位は｛１００｝面である点で、第１の実施形態と異なっている。なお、各シリコン基板の面方位は、１０度以下のオフ角で傾斜していてもよい。ここで、第１の実施形態と重複する内容については、記載を省略する。
図４は、本実施形態の半導体装置２００の模式断面図である。
シリコン基板２は、｛１１１｝面の第１の面２ａを有する。シリコン基板２上に酸化シリコン層４が設けられている。
酸化シリコン層４上に第１のシリコン層６が設けられている。第１のシリコン層６は、｛１１１｝面の第２の面６ａを有する。そして、第１のシリコン層６上にＳｉ－ＭＯＳＦＥＴ６０が設けられている。
また、ワイドバンドギャップ化合物半導体層１０は、シリコン基板２の第２の領域２ｃ上に、シリコン基板２に接して設けられている。そして、ワイドバンドギャップ化合物半導体層１０上にＨＥＭＴ３０が設けられている。
図５は、本実施形態の半導体装置の製造方法の模式断面図である。
本実施形態の半導体装置２００の製造方法は、｛１１１｝面の第１の面を有するシリコン基板の上の酸化シリコン層の上の｛１００｝面の第２の面を有する第１のシリコン層の、酸化シリコン層の一部と第１のシリコン層の一部を除去してシリコン基板の一部を露出させ、露出したシリコン基板の一部の上に六方晶の結晶構造を有するワイドバンドギャップ化合物半導体層を形成する。
まず、｛１１１｝面の第１の面を有するシリコン基板２の上の酸化シリコン層４の上に設けられた｛１００｝面の第２の面を有する第１のシリコン層６を有する、ＳＯＩ基板を準備する（図５（ａ））。
次に、酸化シリコン層４の一部及び第１のシリコン層６の一部を除去する（図５（ｂ））。
次に、露出したシリコン基板２の第１の面２ａ上に、バッファ層１２、第１の窒化物半導体層１４、及び第２の窒化物半導体層１６を順に形成する。
次に、バッファ層１２、第１の窒化物半導体層１４、及び第２の窒化物半導体層１６と、酸化シリコン層４及び第１のシリコン層６の間にトレンチを形成し、形成されたトレンチ内に素子分離層７０を形成する。
次に、第１のシリコン層６上に、ソース領域４４、ドレイン領域５２、チャネル領域４２、第２のソース電極４６、第２のドレイン電極５０、ゲート絶縁膜５４、第２のゲート電極４８を形成する。次に、第２の窒化物半導体層１６上に第１のソース電極１８、第１のゲート電極２０、第１のドレイン電極２２を形成し、本実施形態の半導体装置２００を得る（図５（ｃ））。
本実施形態の半導体装置２００では、第１の窒化物半導体層１４及び第２の窒化物半導体層１６の膜厚を厚くすることが出来るため、ＨＥＭＴ３０の耐圧を増加させることが出来る。
また、第１の実施形態の半導体装置１００と比較すると、第２のシリコン層４０を備えないため、エピタキシャル成長の回数を１回減らすことが出来る。
本実施形態の半導体装置によれば、ワイドバンドギャップ化合物半導体デバイスとシリコンデバイスを混載可能な半導体装置の提供が可能となる。
（第３の実施形態）
本実施形態の半導体装置３００は、ワイドバンドギャップ化合物半導体層１０として炭化珪素（ＳｉＣ）を用いる点で、第１及び第２の実施形態と異なっている。ここで、第１の実施形態と重複する内容については、記載を省略する。
図６は、本実施形態の半導体装置３００の模式図である。
半導体装置３００のワイドバンドギャップ化合物半導体層１０は、ｐ型の４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣの炭化珪素層である。４Ｈ－ＳｉＣ及び６Ｈ－ＳｉＣの結晶構造は、六方晶である。
半導体装置３００は、ＳｉＣ－ＭＯＳＦＥＴ９０を備える。ワイドバンドギャップ化合物半導体層１０内には、ｎ型のソース領域７４とｎ型のドレイン領域７６が設けられている。ソース領域７４とドレイン領域７６の間にはチャネル領域７２が設けられている。
ソース電極７８はソース領域７４上に、ドレイン電極８０はドレイン領域７６上に、それぞれ設けられている。
チャネル領域７２上にはゲート絶縁膜８４が設けられている。そして、ゲート絶縁膜８４上にゲート電極８２が設けられている。
本実施形態の半導体装置においても、ワイドバンドギャップ化合物半導体デバイスとシリコンデバイスを混載可能な半導体装置の提供が可能となる。
以上、具体例を参照しつつ本発明の実施形態について説明した。上記の実施形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施形態の構成要素を適宜組み合わせてもかまわない。
実施形態では、装置構成や製造方法等、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる装置構成や製造方法等を適宜選択して用いることが出来る。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての検査方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲及びその均等物の範囲によって定義されるものである。
２ シリコン基板
２ａ 第１の面
２ｂ 第１の領域
２ｃ 第２の領域
４ 酸化シリコン層
６ 第１のシリコン層
６ａ 第２の面
１０ ワイドバンドギャップ化合物半導体層
４０ 第２のシリコン層
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置

Claims (7)

  1. 面方位が｛１００｝である第１の面を有するシリコン基板と、
    前記シリコン基板の第１の領域上に設けられた酸化シリコン層と、
    前記酸化シリコン層上に設けられ面方位が｛１１１｝である第２の面を有し、アンドープである第１のシリコン層と、
    六方晶の結晶構造を有し、前記第１のシリコン層上に設けられたワイドバンドギャップ化合物半導体層と、
    前記シリコン基板の前記第１の領域と異なる第２の領域上に設けられた第２のシリコン層と、
    を備える半導体装置。
  2. 前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のソース電極と、
    前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のドレイン電極と、
    前記第１のソース電極と前記第１のドレイン電極の間に設けられた第１のゲート電極と、
    前記第２のシリコン層の上に設けられたｎ型のソース領域と、
    前記第２のシリコン層の上に設けられたｎ型のドレイン領域と、
    前記ソース領域の上に設けられ、前記第１のゲート電極に電気的に接続された第２のソース電極と、
    前記ドレイン領域の上に設けられ、前記第１のソース電極に電気的に接続された第２のドレイン電極と、
    前記第２のソース電極と前記第２のドレイン電極の間に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた第２のゲート電極と、
    をさらに備え、
    前記第２のシリコン層はｐ型である、
    請求項１記載の半導体装置。
  3. 面方位が｛１１１｝である第１の面を有するシリコン基板と、
    前記シリコン基板の第１の領域上に設けられた酸化シリコン層と、
    前記酸化シリコン層上に設けられ面方位が｛１００｝である第２の面を有し、アンドープである第１のシリコン層と、
    六方晶の結晶構造を有し、前記シリコン基板の前記第１の領域と異なる第２の領域上に設けられたワイドバンドギャップ化合物半導体層と、
    を備える半導体装置。
  4. 前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のソース電極と、
    前記ワイドバンドギャップ化合物半導体層の上に設けられた第１のドレイン電極と、
    前記第１のソース電極と前記第１のドレイン電極の間に設けられた第１のゲート電極と、
    前記第１のシリコン層の上に設けられたｎ型のソース領域と、
    前記第１のシリコン層の上に設けられたｎ型のドレイン領域と、
    前記ソース領域の上に設けられ、前記第１のゲート電極に電気的に接続された第２のソース電極と、
    前記ドレイン領域の上に設けられ、前記第１のソース電極に電気的に接続された第２のドレイン電極と、
    前記第２のソース電極と前記第２のドレイン電極の間に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた第２のゲート電極と、
    をさらに備える、
    請求項３記載の半導体装置。
  5. 前記ワイドバンドギャップ化合物半導体層は窒化物半導体層である、
    請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 面方位が｛１００｝の第１の面を有するシリコン基板の第１の領域上に設けられた酸化シリコン層上に設けられ面方位が｛１１１｝の第２の面を有しアンドープである第１のシリコン層の上に、六方晶の結晶構造を有するワイドバンドギャップ化合物半導体層を形成し、
    前記シリコン基板の前記第１の領域と異なる第２の領域上に第２のシリコン層を形成する、
    半導体装置の製造方法。
  7. 前記ワイドバンドギャップ化合物半導体層の上に第１のソース電極を形成し、
    前記ワイドバンドギャップ化合物半導体層の上に第１のドレイン電極を形成し、
    前記第１のソース電極と前記第１のドレイン電極の間に第１のゲート電極を形成し、
    前記第２のシリコン層の上にｎ型のソース領域を形成し、
    前記第２のシリコン層の上にｎ型のドレイン領域を形成し、
    前記ソース領域の上に第２のソース電極を形成し、
    前記ドレイン領域の上に第２のドレイン電極を形成し、
    前記第２のソース電極と前記第２のドレイン電極の間にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に第２のゲート電極を形成し、
    前記第１のゲート電極と前記第２のソース電極を電気的に接続し、
    前記第１のソース電極と前記第２のドレイン電極を電気的に接続し、
    前記第２のシリコン層はｐ型である、
    請求項６記載の半導体装置の製造方法。
JP2017173834A 2017-09-11 2017-09-11 半導体装置及びその製造方法 Active JP7015129B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017173834A JP7015129B2 (ja) 2017-09-11 2017-09-11 半導体装置及びその製造方法
TW107130120A TWI705571B (zh) 2017-09-11 2018-08-29 半導體裝置及其製造方法
US16/123,634 US10770481B2 (en) 2017-09-11 2018-09-06 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173834A JP7015129B2 (ja) 2017-09-11 2017-09-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019050291A JP2019050291A (ja) 2019-03-28
JP7015129B2 true JP7015129B2 (ja) 2022-02-02

Family

ID=65631709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173834A Active JP7015129B2 (ja) 2017-09-11 2017-09-11 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US10770481B2 (ja)
JP (1) JP7015129B2 (ja)
TW (1) TWI705571B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN211700278U (zh) * 2019-01-29 2020-10-16 意法半导体股份有限公司 Hemt功率器件和集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035064A (ja) 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体装置、半導体基板、及び半導体基板の処理方法
JP2011101007A (ja) 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
JP2013518441A (ja) 2010-01-28 2013-05-20 レイセオン カンパニー 共通基板上にカラムｉｉｉ−ｖトランジスタとともにシリコンｃｍｏｓトランジスタを有する半導体構造
WO2017039587A1 (en) 2015-08-28 2017-03-09 Intel Corporation Methods and devices integrating iii-n transistor circuitry with si transistor circuitry

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379985B1 (en) * 2001-08-01 2002-04-30 Xerox Corporation Methods for cleaving facets in III-V nitrides grown on c-face sapphire substrates
JP3905824B2 (ja) 2002-11-25 2007-04-18 大阪府 単結晶窒化ガリウム局在基板及びその製造方法
US20070278574A1 (en) * 2006-05-30 2007-12-06 Sharp Laboratories Of America, Inc. Compound semiconductor-on-silicon wafer with a thermally soft insulator
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035064A (ja) 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体装置、半導体基板、及び半導体基板の処理方法
JP2011101007A (ja) 2009-10-30 2011-05-19 Imec 集積半導体基板構造の製造方法
JP2013518441A (ja) 2010-01-28 2013-05-20 レイセオン カンパニー 共通基板上にカラムｉｉｉ−ｖトランジスタとともにシリコンｃｍｏｓトランジスタを有する半導体構造
WO2017039587A1 (en) 2015-08-28 2017-03-09 Intel Corporation Methods and devices integrating iii-n transistor circuitry with si transistor circuitry

Also Published As

Publication number Publication date
US10770481B2 (en) 2020-09-08
JP2019050291A (ja) 2019-03-28
TW201914036A (zh) 2019-04-01
TWI705571B (zh) 2020-09-21
US20190081078A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US9502398B2 (en) Composite device with integrated diode
JP4990496B2 (ja) 窒化物ベースのトランジスタ及びその製造方法
US9281388B2 (en) Composite semiconductor device with a SOI substrate having an integrated diode
US20090085065A1 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
TWI518746B (zh) 半導體裝置的製造方法
US20160268410A1 (en) Semiconductor device
US10115802B2 (en) Manufacturing method for compound semiconductor device
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US20160005845A1 (en) Group III-V Transistor Utilizing a Substrate Having a Dielectrically-Filled Region
JP2002076023A (ja) 半導体装置
US20110068370A1 (en) Power electronic devices, methods of manufacturing the same, and integrated circuit modules including the same
KR20160128891A (ko) 실리콘 위에서 ⅲ－ⅴ 재료를 성장시키기 위한 시드 층 구조
JP6008621B2 (ja) ネスト化複合ダイオード
US20230268397A1 (en) Semiconductor device with strain relaxed layer
JP2013038406A (ja) ネスト化複合スイッチ
US20140197462A1 (en) III-Nitride Transistor with High Resistivity Substrate
US9379230B2 (en) Semiconductor crystal substrate, manufacturing method of semiconductor crystal substrate, manufacturing method of semiconductor device, power unit, and amplifier
JP7015129B2 (ja) 半導体装置及びその製造方法
TWI591688B (zh) 半導體裝置及製造半導體裝置之方法
JP5972917B2 (ja) 空間的に閉じ込められた誘電体領域を含む半導体構造
JP5742134B2 (ja) 半導体装置の製造方法
US20110198669A1 (en) Transistor and method for fabricating the same
KR20210082523A (ko) 화합물 반도체 장치, 화합물 반도체 기판, 및 화합물 반도체 장치의 제조방법
TWI850275B (zh) 化合物半導體裝置、化合物半導體基板及化合物半導體裝置之製造方法
TW202249121A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220121