JP7006858B1 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP7006858B1 JP7006858B1 JP2021549697A JP2021549697A JP7006858B1 JP 7006858 B1 JP7006858 B1 JP 7006858B1 JP 2021549697 A JP2021549697 A JP 2021549697A JP 2021549697 A JP2021549697 A JP 2021549697A JP 7006858 B1 JP7006858 B1 JP 7006858B1
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- packet
- address
- processing device
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 77
- 238000003672 processing method Methods 0.000 title claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000003491 array Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0853—Cache with multiport tag or data arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Abstract
情報処理装置は、独立して読み書き可能な記憶領域である複数のバンクを備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備え、処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数のバンクのそれぞれは、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う。
Description
本発明は、情報処理装置及び情報処理方法に関する。
特許文献１には、ベクトルデータに関連付けられたマスク情報を受け取り、当該マスク情報によって示されるように複数のアドレスの各アドレスに対応する記憶位置から取得されたデータ要素をロードし、それらの記憶位置をその後の動作のためにリザーブする論理を有するプロセッサが、原子的な（ａｔｏｍｉｃ）ＳＩＭＤ（Ｓｉｎｇｌｅ－Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ）動作を実行することにより、効率的な同期およびリダクション演算を可能にするベクトル命令を提供する技術が開示されている。
次のような間接アドレス参照を含む総和演算のことをリスト総和演算と呼ぶ。
ＤＯ Ｉ ＝ １， Ｎ
Ｘ（Ｌ（Ｉ）） ＝ Ｘ（Ｌ（Ｉ）） ＋ Ｙ（Ｉ）
ＥＮＤＤＯ
リスト総和演算は、ベクトル演算処理の機構を備える装置において、間接参照のアドレスＬ（Ｉ）が重複することによりベクトル演算できない場合がある。この場合、ベクトル処理部ではベクトル処理できず、多数のスカラ処理とメモリアクセスによって処理せざるを得ない。
ＤＯ Ｉ ＝ １， Ｎ
Ｘ（Ｌ（Ｉ）） ＝ Ｘ（Ｌ（Ｉ）） ＋ Ｙ（Ｉ）
ＥＮＤＤＯ
リスト総和演算は、ベクトル演算処理の機構を備える装置において、間接参照のアドレスＬ（Ｉ）が重複することによりベクトル演算できない場合がある。この場合、ベクトル処理部ではベクトル処理できず、多数のスカラ処理とメモリアクセスによって処理せざるを得ない。
本発明の目的の一例は、上述した課題を解決する情報処理装置及び情報処理方法を提供することにある。
本発明の態様に係る情報処理装置は、独立して読み書き可能な記憶領域である複数のバンクを備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備え、処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数のバンクのそれぞれは、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う。
本発明の態様に係る情報処理方法は、独立して読み書き可能な記憶領域である複数のバンクを備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備える情報処理装置によって実行される情報処理方法であって、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成するステップと、前記複数のバンクのそれぞれにおいて、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理を演算結果の値を格納する一連の処理を原子的に行うステップを有する。
上記態様のうち少なくとも１つの態様によれば、値が重複する間接参照を含むリストベクトルの演算処理に係るメモリアクセスと命令発行数を減らすことができる。
〈第１の実施形態〉
《情報処理装置の構成》
以下、図面を参照しながら実施形態について詳しく説明する。
図１は、第１の実施形態に係る情報処理装置１００の構成を示す図である。
第１の実施形態に係る情報処理装置１００は、演算処理の対象となるデータを格納したベクトルレジスタに対し、ＬＶＡ（Ｌｉｓｔ Ｖｅｃｔｏｒ Ａｄｄ）命令を発行し、キャッシュメモリ３（メモリの一例）において、演算処理の対象のデータを原子的に処理する装置である。原子的に処理するとは、アトミック性が保たれる、つまり、一連のものとして定義された処理が完了したか１つも実行されないかのどちらかとして扱われ、処理が完了した場合には完了した瞬間に一連の処理が実行されたものとすることである。
《情報処理装置の構成》
以下、図面を参照しながら実施形態について詳しく説明する。
図１は、第１の実施形態に係る情報処理装置１００の構成を示す図である。
第１の実施形態に係る情報処理装置１００は、演算処理の対象となるデータを格納したベクトルレジスタに対し、ＬＶＡ（Ｌｉｓｔ Ｖｅｃｔｏｒ Ａｄｄ）命令を発行し、キャッシュメモリ３（メモリの一例）において、演算処理の対象のデータを原子的に処理する装置である。原子的に処理するとは、アトミック性が保たれる、つまり、一連のものとして定義された処理が完了したか１つも実行されないかのどちらかとして扱われ、処理が完了した場合には完了した瞬間に一連の処理が実行されたものとすることである。
情報処理装置１００はベクトル演算処理を行う。情報処理装置１００は、演算処理の対象にループ制御文が含まれる場合に、キャッシュメモリ３の演算部３１２により当該ループ制御文に係る演算処理を行う。
情報処理装置１００は、コア１と、キャッシュメモリ３と、を備える。コア１は処理装置（プロセッサの一例）の一例である。キャッシュメモリ３は記憶装置の一例である。
情報処理装置１００は、コア１と、キャッシュメモリ３と、を備える。コア１は処理装置（プロセッサの一例）の一例である。キャッシュメモリ３は記憶装置の一例である。
《コアの構成》
以下、コア１の構成について説明する。
コア１はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に設けられ、演算処理を行う装置である。図１に示す情報処理装置１００はコア１を複数個備えるマルチコア計算機である。例えば、情報処理装置１００は、コア１を１つ備えるシングルコア計算機、コア１を２つ備えるデュアルコア計算機、コア１を４個備えるクアッドコア計算機であっても良い。
コア１は、命令発行部１１と、アドレス計算部１２と、クロスバ１３と、を備える。
以下、コア１の構成について説明する。
コア１はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に設けられ、演算処理を行う装置である。図１に示す情報処理装置１００はコア１を複数個備えるマルチコア計算機である。例えば、情報処理装置１００は、コア１を１つ備えるシングルコア計算機、コア１を２つ備えるデュアルコア計算機、コア１を４個備えるクアッドコア計算機であっても良い。
コア１は、命令発行部１１と、アドレス計算部１２と、クロスバ１３と、を備える。
命令発行部１１は、コア１と接続している主記憶装置（図示しない）からソースプログラムを読み込み（フェッチ）、デコード、命令発行、演算処理等の処理を行う。
命令発行部１１は、スカラ制御部１１１と、ベクトル制御部１１２と、を備える。
命令発行部１１は、スカラ制御部１１１と、ベクトル制御部１１２と、を備える。
図２のようなループ制御文において、間接参照を含むループによって構成されるベクトルｘを第１ベクトルと呼ぶ。間接参照を含むベクトルとは、別の配列によって添字を指定される配列をいう。また、図２のようなループ制御文において間接参照を含まないベクトルｙを第２ベクトルと呼ぶ。また、図２のようなループ制御文において間接参照アドレスを示すベクトルｌはインデックス配列の一例である。
スカラ制御部１１１は、ＬＶＡ命令実行の前に、コア１と接続している主記憶装置（図示しない）から演算処理の対象となる第１ベクトルデータ、第２ベクトルデータを読み込む命令をベクトル制御部に対し発行する。
ベクトル制御部１１２は、第１ベクトルデータと、第２ベクトルデータを、それぞれ取得するＶＬＤ命令（Ｖｅｃｔｏｒ Ｌｏａｄ）を実行する。ベクトル制御部１１２は、ＶＬＤ命令を実行することにより、第１ベクトルデータと、第２ベクトルデータを記憶している主記憶装置から第１ベクトルデータの値と第２ベクトルデータの値とを取得してそれぞれ別のベクトルレジスタに展開する。
ベクトル制御部１１２は、スカラ制御部１１１が発行したＬＶＡ命令を受け入れて、当該ＬＶＡ命令で使用するベクトルレジスタに格納されたベクトルデータに基づいてＬＶＡ命令の処理を開始する。
ベクトル制御部１１２は、当該ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータをアドレス計算部１２に送出する。上記ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータとは、図２に示す第１ベクトルデータの値と、第２ベクトルデータの値である。
ベクトル制御部１１２は、当該ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータをアドレス計算部１２に送出する。上記ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータとは、図２に示す第１ベクトルデータの値と、第２ベクトルデータの値である。
第１ベクトルデータの値と、第２ベクトルデータの値は、ループ制御文の演算処理の前に予めベクトルレジスタに格納される。
例えば、情報処理装置１００は以下の動作により第１ベクトルデータの値と、第２ベクトルデータの値とを、ベクトルレジスタに格納する。
例えば、情報処理装置１００は以下の動作により第１ベクトルデータの値と、第２ベクトルデータの値とを、ベクトルレジスタに格納する。
アドレス計算部１２は、ベクトル制御部１１２から第１ベクトルデータの値と第２ベクトルデータの値とを受け入れて、第１ベクトルデータの値を物理アドレスに変換する。また、アドレス計算部１２はループ制御文におけるループの単位で、変換された第１ベクトルデータの物理アドレスと、第１要素と、第２要素とを格納するパケットを生成して、クロスバ１３に当該パケットを送出する。この際、同一アドレスを指し示す第１要素は要素順にパケットとして送出されることで、重複していても順序が保証される。アドレス計算部１２は生成手段の一例である。第１要素とは、第１ベクトルデータの要素である。第２要素とは、第２ベクトルデータの要素である。
クロスバ１３はアドレス計算部１２が送出したパケットを受け入れて、パケットに含まれたアドレスに基づいて、各パケットをキャッシュメモリ３の対応するバンク３１に同時に送出する。クロスバ１３は送出手段の一例である。
例えば、クロスバ１３は、予め設定されたアドレスとバンク３１とを関連付けた情報であるバンク情報に、アドレス計算部１２が送出したパケットに含まれたアドレスを照らし合わせて、当該アドレスに関連付けられたバンク３１を特定する。また、クロスバ１３は、特定されたバンク３１にパケットを送出する。
例えば、クロスバ１３は、予め設定されたアドレスとバンク３１とを関連付けた情報であるバンク情報に、アドレス計算部１２が送出したパケットに含まれたアドレスを照らし合わせて、当該アドレスに関連付けられたバンク３１を特定する。また、クロスバ１３は、特定されたバンク３１にパケットを送出する。
バンク情報において、各アドレスは異なるバンクと関連付けられる。すなわち、アドレスが異なると、クロスバ１３により送出されるバンク３１が異なる。
また、クロスバ１３は同一アドレスに係るパケットを同時に送出することはないように設定される。すなわち、クロスバ１３は、同じバンク３１宛に同時に複数のパケットを送出しない。例えば、クロスバ１３は、重複するアドレスにかかる複数のパケットを同時に送出しない。クロスバ１３は、重複するアドレスを情報処理装置１００が備えるバッファ（図示しない）に格納させ、一定のタイミングに当該アドレスにかかるパケットを１つずつ送出する。特定のアドレスにおいて重複するパケットが３つ存在する場合、クロスバ１３は、当該アドレスに対応する特定のバンク３１について、３回のパケットの送出を行う。重複するアドレスに係るパケットが存在する場合でも、クロスバ１３が１つずつ送出するため、バンク３１は原子的に演算処理をすることができる。
また、第１の実施形態における情報処理装置１００は、出力ポートにより、コア１とキャッシュメモリ３とが有線で接続される。すなわち、クロスバ１３は特定されたバンク３１に対応する出力ポートにパケットを送出することにより、当該パケット対応するバンク３１に当該パケットを送出する。
また、クロスバ１３は同一アドレスに係るパケットを同時に送出することはないように設定される。すなわち、クロスバ１３は、同じバンク３１宛に同時に複数のパケットを送出しない。例えば、クロスバ１３は、重複するアドレスにかかる複数のパケットを同時に送出しない。クロスバ１３は、重複するアドレスを情報処理装置１００が備えるバッファ（図示しない）に格納させ、一定のタイミングに当該アドレスにかかるパケットを１つずつ送出する。特定のアドレスにおいて重複するパケットが３つ存在する場合、クロスバ１３は、当該アドレスに対応する特定のバンク３１について、３回のパケットの送出を行う。重複するアドレスに係るパケットが存在する場合でも、クロスバ１３が１つずつ送出するため、バンク３１は原子的に演算処理をすることができる。
また、第１の実施形態における情報処理装置１００は、出力ポートにより、コア１とキャッシュメモリ３とが有線で接続される。すなわち、クロスバ１３は特定されたバンク３１に対応する出力ポートにパケットを送出することにより、当該パケット対応するバンク３１に当該パケットを送出する。
図１において、コア１と、キャッシュメモリ３との間で接続されている線はコア１とキャッシュメモリ３間のネットワークであるが、接続形態は問わない。
《キャッシュメモリの構成》
以下、キャッシュメモリ３の構成について説明する。
キャッシュメモリ３は、コア１を備えるＣＰＵが情報を取得する際に主記憶装置の遅延を隠蔽し、ＣＰＵと主記憶装置の性能差を埋めるために用いる高速小容量メモリである。キャッシュメモリ３は、情報処理装置１００が備える複数個のコア１からアクセス可能な共有メモリである。
以下、キャッシュメモリ３の構成について説明する。
キャッシュメモリ３は、コア１を備えるＣＰＵが情報を取得する際に主記憶装置の遅延を隠蔽し、ＣＰＵと主記憶装置の性能差を埋めるために用いる高速小容量メモリである。キャッシュメモリ３は、情報処理装置１００が備える複数個のコア１からアクセス可能な共有メモリである。
図１に示すように、キャッシュメモリ３は複数個のバンク３１Ａ、３１Ｂ、３１Ｃ、・・・を備える。バンク３１Ａ、３１Ｂ、３１Ｃ、・・・を区別しない場合には、バンク３１という。情報処理装置１００が備える複数個のコア１は、一斉にキャッシュメモリ３に対しアクセスすることができ、キャッシュメモリ３が備えるバンク３１の数の分だけ同時にアクセスすることができる。バンク３１は独立して読み書き可能な記憶領域である。コア１は、複数のバンクに並行してアクセス可能である。
バンク３１は、データアレイ３１１A、３１１Ｂ、３１１Ｃ、・・・と、演算部３１２Ａ、３１２Ｂ、３１２Ｃ、・・・と、コントロール部３１３Ａ、３１３Ｂ、３１３Ｃ、・・・と、を備える。なお、データアレイ３１１A、３１１Ｂ、３１１Ｃ、・・・を区別しない場合には、データアレイ３１１という。また、演算部３１２Ａ、３１２Ｂ、３１２Ｃ、・・・を区別しない場合には、演算部３１２という。また、コントロール部３１３Ａ、３１３Ｂ、３１３Ｃ、・・・を区別しない場合には、コントロール部３１３という。キャッシュメモリ３が備える複数のバンク３１のそれぞれは、コントロール部３１３によるデータアレイ３１１の読み出し、演算部３１２による演算処理と、コントロール部３１３によるデータアレイ３１１の格納は、一例の処理として原子的に行われる。
コントロール部３１３は、キャッシュメモリ３の各バンク３１に設けられ、アドレスに基づいてデータアレイ３１１にアクセスし、当該アドレスに対応するデータをデータアレイ３１１のキャッシュラインから読み出す。また、コントロール部３１３は、読み出した第１要素に対応するデータと第２要素を加算した値を再度同じアドレスに基づいてデータアレイ３１１のキャッシュラインに格納する。
演算部３１２は、キャッシュメモリ３の各バンク３１に設けられ、コア１のクロスバ１３から送出されたパケットを受け入れて、パケットの単位で演算処理を行う。
演算部３１２の詳細な動作については後述する。
演算部３１２は、キャッシュメモリ３の各バンク３１に設けられ、コア１のクロスバ１３から送出されたパケットを受け入れて、パケットの単位で演算処理を行う。
演算部３１２の詳細な動作については後述する。
《情報処理装置の動作》
以下、情報処理装置１００の動作について説明する。
図３は、情報処理装置１００の動作を示すフローチャートである。
以下、情報処理装置１００の動作について説明する。
図３は、情報処理装置１００の動作を示すフローチャートである。
情報処理装置１００は、第１ベクトルデータの値と、第２ベクトルデータの値とを、取得するベクトルロード命令（ＶＬＤ命令）を実行する（ステップＳ１）。これにより、情報処理装置１００は、第１ベクトルデータの値と、第２ベクトルデータの値とを、ベクトルレジスタに格納する。スカラ制御部１１１は、主記憶装置からＬＶＡ命令を読み込み、ベクトル制御部１１２に送出する。
ベクトル制御部１１２はステップＳ１で送出されたＬＶＡ命令を受け入れて、当該ＬＶＡ命令を実行する（ステップＳ２）。
ベクトル制御部１１２は、ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータをアドレス計算部１２に送出する（ステップＳ３）。上記ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータとは、ステップＳ１のベクトルロードに係る第１ベクトルデータの値と、第２ベクトルデータの値である。
ベクトル制御部１１２は、ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータをアドレス計算部１２に送出する（ステップＳ３）。上記ＬＶＡ命令に関わるベクトルレジスタに格納されたベクトルデータとは、ステップＳ１のベクトルロードに係る第１ベクトルデータの値と、第２ベクトルデータの値である。
アドレス計算部１２は、ステップＳ３の第１ベクトルデータの値と第２ベクトルデータの値とを受け入れて、第１ベクトルデータの値を物理アドレスに変換する。また、アドレス計算部１２はループ制御文におけるループの単位で、変換された第１ベクトルデータの物理アドレスと、第２ベクトルデータの要素とを格納するパケットを生成して、クロスバ１３に当該パケットを送出する（ステップＳ４）。
クロスバ１３はステップＳ４のパケットを受け入れて、パケットに含まれたアドレスに基づいて、各パケットをキャッシュメモリ３の対応するバンク３１に同時に送出する（ステップＳ５）。
各バンク３１のコントロール部３１３は、ステップＳ５で送出されたパケットに含まれるアドレスに基づいて、当該バンク３１のデータアレイ３１１に当該アドレスはあるか否かを判定する（ステップＳ６）。例えば、コントロール部３１３はアドレスを、アドレスとデータアレイ３１１とが関連付けられた情報であるデータアレイ情報に照らし合わせて、当該アドレスがデータアレイ３１１にあるか否かを判定する。
コントロール部３１３が、ステップＳ５で送出されたパケットのアドレスが、データアレイ３１１にあると判定した場合（ステップＳ６：ＹＥＳ）、当該アドレスに基づいてデータアレイ３１１にアクセスして、第１ベクトルデータの要素が示す第１要素を含むキャッシュラインを読み出す。その後、コントロール部３１３は、読み出したキャッシュラインから、パケットのアドレスから第１要素を抽出し、第２ベクトルデータの要素第２要素と共に第１要素を演算部３１２に送出する（ステップＳ７）。
ステップＳ７の後、演算部３１２は、ステップＳ７で送出された値である第１要素と第２要素に基づいて演算処理を行う（ステップＳ８）。すなわち、演算部３１２は第１要素であるアドレスに対応するデータと第２要素との加算処理を行う。
他方、コントロール部３１３が、ステップＳ８で送出されたパケットのアドレスが、データアレイ３１１に無いと判定した場合（ステップＳ６：ＮＯ）、コントロール部３１３は、当該アドレスに基づいて主記憶装置にアクセスして、アドレスに対応するデータを読み出す（ステップＳ９）。コントロール部３１３は、主記憶装置から読み出したデータをキャッシュラインに格納し、再度アドレスの比較一致の判定を行う。コントロール部３１３は、キャッシュラインからアドレスに対応するデータを読み出す。その後、コントロール部３１３は、読み出したキャッシュラインから、パケットのアドレスから第１要素を抽出し、第２要素と共に第１要素を演算部３１２に送出する（ステップＳ７）。
ステップＳ９の後、演算部３１２はステップＳ９で送出された値に基づいて演算処理を行う（ステップＳ８）。すなわち、演算部３１２は第１要素であるアドレスに対応するデータと第２要素との加算処理を行う。
ステップＳ９の後、演算部３１２はステップＳ９で送出された値に基づいて演算処理を行う（ステップＳ８）。すなわち、演算部３１２は第１要素であるアドレスに対応するデータと第２要素との加算処理を行う。
コントロール部３１３は、ステップＳ８の演算処理により得られた値を、パケットのアドレスに基づいてデータアレイ３１１に格納する（ステップＳ１０）。
ステップＳ７でデータアレイ３１１の読み出しが発生し、ステップＳ１０においてデータアレイ３１１への格納がある間、当該データアレイ３１１への他のアクセスは生じさせない原子的な操作、つまりこれ以上分けることのできない操作とすることで、情報処理装置１００は、ＬＶＡ命令の対象となるアドレスに対する後続のストア等による書き換えを防ぐことができる。本発明の実施形態は、上記の具体的な実施形態に限定されるものでなく、キャッシュメモリ３の複数のバンクにおいて原子的に演算処理を行うことにより、所定のベクトル命令などを省略しなくても、メインメモリアクセスを減らして、演算処理を高速化できる。
また、クロスバ１３は、アドレスに基づいてバンク３１を特定してパケットを送出するため、同一アドレスに係る演算処理が行われる場合、同一のバンク３１の演算部３１２での演算処理とデータアレイ３１１への格納が行われる。このような場合であっても、同一のバンク３１に係るキャッシュメモリ３のバッファでパケットを待ち合わせて、順次的に演算処理が行われる。上記の実施形態と異なる構成の情報処理装置は、重複するアドレスを含む場合、バンクに対しスカラ制御部が複数回メモリアクセスを行い、スカラ制御部で加算を行い、バンクに書き込む必要がある。これに対し、第１の実施形態に係る情報処理装置１００によれば、重複するアドレスを含む加算が１度のＬＶＡ命令で完了する。また、第１の実施形態に係る情報処理装置１００は、バンク３１に閉じて加算を複数回実行するのみであり、コア１からのメモリアクセス回数を削減することができる。
他方、各コア１が重複の無いアドレスに係るパケットを各バンク３１に送出した場合、各バンク３１の演算部３１２は並列して演算処理を行うことができ、演算処理に係るメモリアクセスを減らすことができる。
また、上記の実施形態における記憶装置はキャッシュメモリ３であるが、記憶装置はメインメモリであっても良い。
また、上記の実施形態においては、重複するアドレスに対しアドレス計算部１２がパケットの送出順序を保証することで連続実行を可能としたが、コンパイラによって重複するアドレスを含むループをあらかじめ特定し、重複するアドレスの数だけ複数回のＬＶＡ命令を発行することでも効率を高めることができる。
また、上記の実施形態におけるキャッシュメモリ３はコア１と接続されているが、キャッシュメモリ３はコア１に設けられても良い。すなわち、情報処理装置１００が備える記憶装置は、コア１が備えるキャッシュメモリであっても良い。
《作用・効果》
本発明の実施形態に係る情報処理装置１００は、独立して読み書き可能な記憶領域である複数のバンク３１を備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備え、処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数のバンク３１のそれぞれは、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う。
本発明の実施形態に係る情報処理装置１００は、独立して読み書き可能な記憶領域である複数のバンク３１を備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備え、処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数のバンク３１のそれぞれは、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う。
情報処理装置１００は、記憶装置の複数のバンク３１にてパケットの単位で演算処理と格納を原子的に行う。これにより、情報処理装置１００のユーザは、値が重複する間接参照を含むリストベクトルの演算処理に係るメモリアクセスを減らすことができる。
また、情報処理装置１００の処理装置は、パケットに格納されたインデックス配列のアドレスに基づいて、当該パケットを送出するバンク３１を特定し、当該パケットを当該バンク３１に送出する送出手段、を備え、バンク３１は、送出されたパケットを受け入れて演算処理を行う。
情報処理装置１００は、アドレスに基づいてパケットを送出するバンク３１を特定する。情報処理装置１００は、特定されたバンク３１にてパケットの単位で演算処理を行う。これにより、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
また、情報処理装置１００の記憶装置は、処理装置と有線又は無線で接続される。
これにより、処理装置と記憶装置とが分離された状態の情報処理装置１００であっても、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
これにより、処理装置と記憶装置とが分離された状態の情報処理装置１００であっても、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
また、情報処理装置１００の記憶装置は、処理装置の内部に設けられる。
これにより、記憶装置が処理装置の内部に設けられた情報処理装置１００であっても、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
これにより、記憶装置が処理装置の内部に設けられた情報処理装置１００であっても、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
また、情報処理装置１００の記憶装置は、キャッシュメモリ３である。
これにより、情報処理装置１００のユーザは、キャッシュメモリ３の複数のバンク３１を用いて、値が重複する間接参照を含むベクトルの加算処理に係るメモリアクセスを減らすことができる。
これにより、情報処理装置１００のユーザは、キャッシュメモリ３の複数のバンク３１を用いて、値が重複する間接参照を含むベクトルの加算処理に係るメモリアクセスを減らすことができる。
本発明の実施形態に係る情報処理方法は、独立して読み書き可能な記憶領域である複数のバンク３１を備える記憶装置と、複数のバンク３１に並行してアクセス可能な処理装置と、を備える情報処理装置において、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成するステップと、複数のバンク３１のそれぞれにおいて、パケットの単位で該当するアドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行うステップを有する。
情報処理方法を用いると、記憶装置の複数のバンク３１にてパケットの単位で演算処理を行うことができる。これにより、情報処理方法のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
〈他の実施形態〉
以上、図面を参照して一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、様々な設計変更等をすることが可能である。
以上、図面を参照して一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、様々な設計変更等をすることが可能である。
上記の実施形態における情報処理装置１００は、各バンク３１において演算処理を行うが、各バンク３１にパケットの待ち合わせが可能なバッファ領域を設けて、複数のバンク３１でパケットの演算処理を行っても良い。この場合、情報処理装置１００は各バンク３１における演算部３１２の演算処理を待たずに、他の演算部３１２を用いてパケットの演算処理を行うことができ、さらなる性能向上を実現できる。
また、各バンク３１の演算部３１２は、ＳＩＭＴ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｔｈｒｅａｄｓ）方式やＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ）方式で、パケットの演算処理を行っても良い。
また、情報処理装置１００は、コア１の代わりにＤＭＵ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ｕｎｉｔ）を備えても良い。すなわち、情報処理装置１００は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）を制御するユニットであるＤＭＵに接続されたキャッシュメモリ３に複数設けられたバンク３１を用いて、パケットの演算処理を行っても良い。
また、上記の実施形態における演算部３１２は加算器であるが、演算部３１２は別の演算器でも良い。例えば、加算器に加え乗算器も備え、ＬＶＭ（Ｌｉｓｔ Ｖｅｃｔｏｒ Ｍｕｌｔｉｐｌｙ）命令を追加することで、上記の実施形態を乗算に置き換えた乗算の高速化も可能である。
〈基本構成〉
図４は、情報処理装置１００の基本構成を示す概略ブロック図である。
上述した実施形態では、情報処理装置１００の一実施形態として図１に示す構成について説明したが、情報処理装置１００の基本構成は、図４に示すとおりである。
すなわち、基本構成に係る情報処理装置１００の構成は、第１の実施形態に係る情報処理装置１００の構成から、クロスバ１３を備えない構成である。
図４は、情報処理装置１００の基本構成を示す概略ブロック図である。
上述した実施形態では、情報処理装置１００の一実施形態として図１に示す構成について説明したが、情報処理装置１００の基本構成は、図４に示すとおりである。
すなわち、基本構成に係る情報処理装置１００の構成は、第１の実施形態に係る情報処理装置１００の構成から、クロスバ１３を備えない構成である。
基本構成に係る情報処理装置１００は、独立して読み書き可能な記憶領域である複数のバンク３１を備える記憶装置と、複数のバンクに並行してアクセス可能な処理装置と、を備え、処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数のバンク３１のそれぞれは、パケットの単位で演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う。
情報処理装置１００は、記憶装置の複数のバンク３１にてパケットの単位で演算処理と格納を原子的に行う。これにより、情報処理装置１００のユーザは、値が重複する間接参照を含むベクトルの演算処理に係るメモリアクセスを減らすことができる。
この出願は、２０２０年３月１８日に出願された日本国特願２０２０－０４７４８８号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明の各態様は、情報処理装置及び情報処理方法に適用してもよい。
１ コア
３ キャッシュメモリ
１１ 命令発行部
１２ アドレス計算部
１３ クロスバ
３１ バンク
１１１ スカラ制御部
１１２ ベクトル制御部
３１１ データアレイ
３１２ 演算部
３１３ コントロール部
３ キャッシュメモリ
１１ 命令発行部
１２ アドレス計算部
１３ クロスバ
３１ バンク
１１１ スカラ制御部
１１２ ベクトル制御部
３１１ データアレイ
３１２ 演算部
３１３ コントロール部
Claims (6)
- 独立して読み書き可能な記憶領域である複数のバンクを備える記憶装置と、
複数の前記バンクに並行してアクセス可能な処理装置と、
を備え、
前記処理装置は、ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成する生成手段と、を備え、複数の前記バンクのそれぞれは、前記パケットの単位で該当する前記アドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行う
情報処理装置。 - 前記処理装置は、前記パケットに格納された前記インデックス配列のアドレスに基づいて、当該パケットを送出する前記バンクを特定し、当該パケットを当該バンクに送出する送出手段、を備え、
前記バンクは、送出された前記パケットを受け入れて前記演算処理を行う
請求項１に記載の情報処理装置。 - 前記記憶装置は、前記処理装置と有線又は無線で接続される
請求項１又は請求項２に記載の情報処理装置。 - 前記記憶装置は、前記処理装置の内部に設けられる
請求項１又は請求項２に記載の情報処理装置。 - 前記記憶装置は、キャッシュメモリである
請求項１から請求項４の何れか１項に記載の情報処理装置。 - 独立して読み書き可能な記憶領域である複数のバンクを備える記憶装置と、
複数の前記バンクに並行してアクセス可能な処理装置と、
を備える情報処理装置によって実行される情報処理方法であって、
ループ制御文におけるループの単位で、インデックス配列のアドレスと、ベクトルデータの要素を格納するパケットを生成するステップと、
複数の前記バンクのそれぞれにおいて、前記パケットの単位で該当する前記アドレスに対応するデータの読み出しと演算処理と演算結果の値を格納する一連の処理を原子的に同時に行うステップと、
を有する情報処理方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020047488 | 2020-03-18 | ||
| JP2020047488 | 2020-03-18 | ||
| PCT/JP2021/006864 WO2021187027A1 (ja) | 2020-03-18 | 2021-02-24 | 情報処理装置及び情報処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021187027A1 JPWO2021187027A1 (ja) | 2021-09-23 |
| JP7006858B1 true JP7006858B1 (ja) | 2022-01-24 |
Family
ID=77768107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021549697A Active JP7006858B1 (ja) | 2020-03-18 | 2021-02-24 | 情報処理装置及び情報処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220283947A1 (ja) |
| EP (1) | EP4002106A4 (ja) |
| JP (1) | JP7006858B1 (ja) |
| WO (1) | WO2021187027A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554059A (ja) * | 1991-08-29 | 1993-03-05 | Nec Corp | ベクトル処理装置 |
| JPH0619957A (ja) * | 1992-06-16 | 1994-01-28 | Nec Corp | ベクトルデータ処理装置 |
| JP2011514598A (ja) * | 2008-03-28 | 2011-05-06 | インテル コーポレイション | 効率的な同期および並列リダクション演算を可能にするベクトル命令 |
| JP2015530674A (ja) * | 2012-09-28 | 2015-10-15 | インテル・コーポレーション | コンフリクト検出を実行し、レジスタの複数のコンテンツを別のレジスタの複数のデータ要素位置にブロードキャストするための複数のシステム、複数の装置及び複数の方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994003860A1 (en) * | 1992-08-07 | 1994-02-17 | Thinking Machines Corporation | Massively parallel computer including auxiliary vector processor |
| US6446165B1 (en) * | 1999-07-30 | 2002-09-03 | International Business Machines Corporation | Address dependent caching behavior within a data processing system having HSA (hashed storage architecture) |
| JP2002108837A (ja) * | 2000-09-29 | 2002-04-12 | Nec Corp | 計算機システムとその計算制御方法 |
| US7627735B2 (en) * | 2005-10-21 | 2009-12-01 | Intel Corporation | Implementing vector memory operations |
| US7792895B1 (en) * | 2006-06-16 | 2010-09-07 | Nvidia Corporation | Efficient matrix multiplication on a parallel processing device |
| US10387151B2 (en) * | 2007-12-31 | 2019-08-20 | Intel Corporation | Processor and method for tracking progress of gathering/scattering data element pairs in different cache memory banks |
| US20140115278A1 (en) * | 2012-10-23 | 2014-04-24 | Analog Devices, Inc. | Memory architecture |
| US9201828B2 (en) * | 2012-10-23 | 2015-12-01 | Analog Devices, Inc. | Memory interconnect network architecture for vector processor |
| US9612833B2 (en) * | 2014-02-28 | 2017-04-04 | Intel Corporation | Handling compressed data over distributed cache fabric |
| CN115100016A (zh) * | 2015-06-10 | 2022-09-23 | 无比视视觉技术有限公司 | 用于处理图像的图像处理器和方法 |
| US10235299B2 (en) * | 2016-11-07 | 2019-03-19 | Samsung Electronics Co., Ltd. | Method and device for processing data |
| US10776312B2 (en) * | 2017-03-14 | 2020-09-15 | Azurengine Technologies Zhuhai Inc. | Shared memory access for a reconfigurable parallel processor with a plurality of chained memory ports |
| JP6673419B2 (ja) | 2018-09-19 | 2020-03-25 | 株式会社オートネットワーク技術研究所 | 配線部材 |
-
2021
- 2021-02-24 JP JP2021549697A patent/JP7006858B1/ja active Active
- 2021-02-24 WO PCT/JP2021/006864 patent/WO2021187027A1/ja unknown
- 2021-02-24 EP EP21771978.0A patent/EP4002106A4/en active Pending
- 2021-02-24 US US17/637,621 patent/US20220283947A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0554059A (ja) * | 1991-08-29 | 1993-03-05 | Nec Corp | ベクトル処理装置 |
| JPH0619957A (ja) * | 1992-06-16 | 1994-01-28 | Nec Corp | ベクトルデータ処理装置 |
| JP2011514598A (ja) * | 2008-03-28 | 2011-05-06 | インテル コーポレイション | 効率的な同期および並列リダクション演算を可能にするベクトル命令 |
| JP2015530674A (ja) * | 2012-09-28 | 2015-10-15 | インテル・コーポレーション | コンフリクト検出を実行し、レジスタの複数のコンテンツを別のレジスタの複数のデータ要素位置にブロードキャストするための複数のシステム、複数の装置及び複数の方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4002106A4 (en) | 2022-11-16 |
| US20220283947A1 (en) | 2022-09-08 |
| JPWO2021187027A1 (ja) | 2021-09-23 |
| WO2021187027A1 (ja) | 2021-09-23 |
| EP4002106A1 (en) | 2022-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109522254B (zh) | 运算装置及方法 | |
| US11868628B2 (en) | On-chip atomic transaction engine | |
| KR102304216B1 (ko) | 벡터 계산 장치 | |
| TWI789358B (zh) | 一種能支援不同位元寬運算資料的運算單元、方法及裝置 | |
| US4964035A (en) | Vector processor capable of high-speed access to processing results from scalar processor | |
| KR100538727B1 (ko) | 멀티 프로세서 시스템 | |
| JPS6161436B2 (ja) | ||
| GB2297638A (en) | Transferring data between memory and processor via vector buffers | |
| CN107315717B (zh) | 一种用于执行向量四则运算的装置和方法 | |
| CN110908716B (zh) | 一种向量聚合装载指令的实现方法 | |
| JP6493088B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| KR100281007B1 (ko) | 마이크로 프로세서 및 이를 사용한 그래픽처리 장치 및 그래픽처리 방법 | |
| KR20220016993A (ko) | 그래픽 처리 유닛(Graphics Processing Unit, GPU)의 명시적 독립 마스크 레지스터의 마스크 조작 방법 | |
| US5530889A (en) | Hierarchical structure processor having at least one sub-sequencer for executing basic instructions of a macro instruction | |
| US5710932A (en) | Parallel computer comprised of processor elements having a local memory and an enhanced data transfer mechanism | |
| JP7006858B1 (ja) | 情報処理装置及び情報処理方法 | |
| JP4144153B2 (ja) | ベクトルレジスタを備えたコンピュータにおけるベクトルテールゲーティング | |
| JP2000353092A (ja) | 情報処理装置及びそのレジスタファイル切替方法 | |
| US7594080B2 (en) | Temporary storage of memory line while waiting for cache eviction | |
| US20210089305A1 (en) | Instruction executing method and apparatus | |
| JP2008102599A (ja) | プロセッサ | |
| JP2020140284A (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
| JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
| JP2000099496A (ja) | キャッシュ記憶装置 | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210824 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7006858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |