JP2002108837A - 計算機システムとその計算制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 データの更新処理や、カウンタの更新を伴う
データの分類処理等の各種の処理を、容易にベクトル化
して高速に処理することのできる計算機システムを提供
する。 【解決手段】 複数のメモリバンク４０を備える計算機
システムにおいて、計算処理を制御するベクトルプロセ
ッサ１１からの制御を受けて指定された演算をベクトル
プロセッサ１１から独立に処理する付帯演算機３０を各
メモリバンク４０毎に備え、各付帯演算機３０は、対応
するメモリバンク４０内に記録されたベクトルプロセッ
サ１１により指定されたアドレスのデータを読出し、読
み出したデータに対してベクトルプロセッサ１１により
指定された演算を実行し、演算結果のデータを指定され
たアドレスに書き込むことにより、当該アドレスのデー
タの更新処理を行うことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のメモリバン
クを備える計算機システムに関し、特に、ベトル計算機
や並列計算機等の高速に演算を処理する計算機システム
に関する。

【０００２】

【従来の技術】従来より、コンピュータの処理を高速化
するために、べクトル演算処理や、並列演算処理等の技
術が用いられている。

【０００３】スーパーコンピュータ等の大型計算機にお
いては、行列計算やＦｏｒｔｒａｎのＤＯループのよう
に、各データに対し同一の手順の演算を繰返し行う処理
が多くの時間を占めている。べクトル演算処理は、こう
した繰返し行う処理を高速化するために、各行列やデー
タをそれぞれにベクトルとしてまとめて１命令で行列の
演算を実行するものであり、行列の各要素毎に１つずつ
演算を行う必要がないために高速に処理が可能となる。
この高速の処理は、各要素に対する命令を、“命令の呼
出”、“命令の解読”、“アドレス計算”等々の部分に
分けパイプライン制御により同時に並列に実行すること
により行われる。

【０００４】また、並列処理は、複数のプロセッサやコ
ンピュータを用いて、それぞれに処理を振り分けて並行
して実行することにより、処理を高速化するものであ
る。

【０００５】また、このようにベクトルにまとめられた
り、個々のプロセッサに振り分けられた各データは、途
中で各データそれぞれ個別の処理を行う場合も多い。こ
れには、ＦｏｒｔｒａｎのＤＯループ中にＩＦ文等の条
件付演算を含む場合等がある。

【０００６】例えば、ループ内等において、ある配列内
の要素を間接参照でメモリからロードして、所定の演算
を実行し、その演算結果を同要素が格納されていた元の
アドレスにストアするという操作が現れることがあり、
これは、有限要素法や分子動力学法の科学技術計算等の
多くの場合に現れる。

【０００７】このような演算を含むループにおいては、
そのベクトル化（又、並列化）された範囲内においてデ
ータの書込先が重複しない等の保障が必要であり、その
保障のない強制的なベクトル化（又、並列化）には、不
正な演算結果が出力される危険がある。

【０００８】また同様にベクトル化（又、並列化）が困
難な処理の例には、例えば、データ集合内の各データを
順次、定められたグループに分類する処理がある。この
分類処理のループにおいては、各グループ毎に設けたカ
ウンタ値を当該グループに各データが分類される度に更
新するのであり、これの強制的なベクトル化（又、並列
化）は、カウンタ値の更新の一貫性が破壊される危険が
ある。

【０００９】従来では、このようなループのベクトル化
（又、並列化）においては、プログラム作成者が、デー
タの格納方法を工夫したり計算順序を変更することによ
り、ベクトル化（又、並列化）の各単位において更新デ
ータの格納先の重複や、カウンタ更新の重複等を回避す
る必要があった。

【００１０】

【発明が解決しようとする課題】上述したように従来の
計算機システムでは、以下に述べるような問題点があっ
た。

【００１１】従来の計算機システムにおいて必要とされ
ていた、更新データの格納先の重複やカウンタ更新の重
複等を回避した特別のプログラムを作成することは、プ
ログラマに大きな負担となっていた。

【００１２】更に、このようにプログラムを大幅に変更
する必要性は、過去より蓄積されたプログラムを、ベク
トル計算機や共有メモリ並列計算機等に移植する際の大
きな障害となる。

【００１３】更に、並列化やベクトル化のための準備作
業自身が並列化又はベクトル化できないので、アプリケ
ーションによっては高速化が望めないという問題もあ
る。

【００１４】本発明の目的は、上記従来技術の欠点を解
決し、例えば前述のメモリ内のデータの更新処理や、カ
ウンタの更新を伴うデータの分類処理等の、従来ではベ
クトル化（又、並列化）が困難であった各種の処理を、
容易にベクトル化（又、並列化）して高速に処理するこ
とのできる計算機システムと、その計算制御方法を提供
することである。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の計算機システムは、複数のメモリバンクを
備える計算機システムにおいて、計算処理を制御するプ
ロセッサ部からの制御を受けて、指定された演算を前記
プロセッサ部から独立に処理する付帯演算機を、各前記
メモリバンク毎に備え、各前記付帯演算機は、対応する
前記メモリバンク内に記録されたデータに対する演算
や、読出し、書込みを、前記プロセッサ部から送信され
る命令やデータに基づいて処理することを特徴とする。

【００１６】請求項２の本発明の計算機システムは、前
記付帯演算機により、対応する前記メモリバンク内に記
録された、前記プロセッサ部により指定されたアドレス
のデータを読出し、前記読み出したデータに対して、前
記プロセッサ部により指定された演算を実行し、演算結
果のデータを、前記指定されたアドレスに書き込むこと
により、当該アドレスのデータの更新処理を行うことを
特徴とする。

【００１７】請求項３の本発明の計算機システムは、前
記プロセッサ部により指定されたアドレスのデータを、
前記プロセッサ部により送信されたデータを用いて、前
記プロセッサ部により指定された四則演算を行い、前記
指定されたアドレスのデータを演算結果のデータに更新
する手段を備えることを特徴とする。

【００１８】請求項４の本発明の計算機システムは、前
記プロセッサ部により指定されたアドレスのデータに対
して、予め設定された値を加算された値に更新する手
段、及び予め設定された値を減算された値に更新する手
段を備えることを特徴とする。

【００１９】請求項５の本発明の計算機システムは、前
記プロセッサ部において、ベクトル演算による計算処理
を実行することを特徴とする。

【００２０】請求項６の本発明の計算機システムは、前
記プロセッサ部において、複数のプロセッサを備えて、
処理対象の計算を各前記プロセッサに割当てて並列処理
することを特徴とする。

【００２１】請求項７の本発明の計算制御方法は、複数
のメモリバンクを備える計算機システムの計算制御方法
において、計算処理を制御するプロセッサ部が、各前記
メモリバンク毎に備えられた、前記プロセッサ部から独
立した付帯演算機に対し、演算の実行を指示するステッ
プと、前記付帯演算機が、対応する前記メモリバンク内
に記録された、前記プロセッサ部により指定されたアド
レスのデータを読出すステップと、前記読み出したデー
タに対して、前記プロセッサ部により指定された演算を
実行するステップと、演算結果のデータを、前記指定さ
れたアドレスに書き込むステップを備えることにより、
当該アドレスのデータの更新処理を行うことを特徴とす
る。

【００２２】請求項８の本発明の計算制御方法は、前記
指定されたアドレスのデータを、前記プロセッサ部から
送信されたデータを用いて、前記プロセッサ部により指
定された四則演算を行い、前記指定されたアドレスのデ
ータを演算結果のデータに更新するステップを備えるこ
とを特徴とする。

【００２３】請求項９の本発明の計算制御方法は、前記
指定されたアドレスのデータに対して、予め設定された
値を加算された値に更新するステップ、及び予め設定さ
れた値を減算された値に更新するステップを備えること
を特徴とする。

【００２４】請求項１０の本発明の計算制御方法は、ベ
クトル演算による計算処理を実行することを特徴とす
る。

【００２５】請求項１１の本発明の計算制御方法は、処
理対象の計算を、複数のプロセッサに割当てて並列処理
することを特徴とする。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２７】本発明の計算機システムは、複数のメモリ
バンクのそれぞれに独立に並列に動作する付帯演算機を
備えて、各メモリバンク毎に局所的な排他処理を行い、
付帯演算機によりメモリバンク内のデータを適切に更新
する。これにより、従来ではベクトル化（又、並列化）
が困難であった各種の処理に対しても、特別のプログラ
ムを必要とすることなく、正確で高速な演算処理を実現
させるのである。

【００２８】また、このように本発明の計算機システム
は、ベクトル計算機や（メモリを共有する）並列計算機
等に適応することができる。

【００２９】図１は、本発明の計算機システムをベクト
ル計算機システムに適応した実施の形態の一実施例の構
成を示すブロック図であり、図２は、本発明の計算機シ
ステムを並列計算機システムに適応した実施の形態の一
実施例の構成を示すブロック図である。いずれの形態に
おいても、複数の各メモリバンク４０にそれぞれ付帯演
算機３０を接続している。

【００３０】また、図１のベクトル計算機システムの形
態においては、ベクトル演算処理を行うベクトルプロセ
ッサ１１を備え、又、図２の並列計算機システムの形態
においては、それぞれが並行して演算処理を実行する複
数のプロセッサ１２を備えている。また、本発明の計算
機システムの、これらプロセッサを備える部分をプロセ
ッサ部と呼ぶものとする。

【００３１】また、これらプロセッサと各メモリバンク
４０との間には、各メモリバンク４０へのアクセスや、
各付帯演算機３０への命令やデータの送受を制御するメ
モリ制御部２０を備えている。

【００３２】各付帯演算機３０は、対応するメモリバン
ク４０内に記録されたデータに対して、例えば、アクセ
ス権（排他制御）の設定や解放、データの読出しや書
込、データの演算等を行う。また、データの演算におい
ては、メモリバンク４０から読み出したデータと、プロ
セッサの側から送られたデータとを用いて四則演算等の
各種定められた演算を実行する機能をも備える。そし
て、このメモリバンク４０から読み出したデータのアド
レスに、その演算結果のデータを書き込むことにより、
メモリバンク４０のデータを更新するのである。また、
付帯演算機３０は、このようにメモリバンク４０内のデ
ータを更新するのみに限らず、メモリバンク４０内に新
規のデータを書き込む機能等を備えてもよい。

【００３３】図３は、本発明の図１、図２の各実施の形
態における付帯演算機３０とメモリバンク４０との接続
と、付帯演算機３０の一実施例の構成を示すブロック図
である。

【００３４】図３を参照すると、本実施例の付帯演算機
３０は、メモリ制御部２０とメモリバンク４０との間
に、その双方を結ぶメモリ制御線７１、データ線７２、
アドレス線７３を介して接続している。メモリ制御線７
１ではメモリバンク４０を制御する命令を通信し、デー
タ線７２では記録されたデータや記録するデータを送受
し、アドレス線７３ではメモリバンク４０内のアクセス
先のデータのアドレスを通信する。

【００３５】また、メモリ制御部２０と付帯演算機３０
の間には、メモリアクセスの排他制御を調停するアクセ
ス調停部６０を設けており、メモリ制御部２０とアクセ
ス調停部６０をアクセス調停線７４で、付帯演算機制御
部３１とアクセス調停部６０をアクセス調停線７５で接
続している。また、メモリ制御部２０から付帯演算機３
０に対して、実行する演算の内容や更新処理の内容を通
知するための付帯演算機制御線７６を備えている。

【００３６】次に、本発明の図１、図２の各実施の形態
の計算機システムの処理を説明する。

【００３７】図４は、本発明の図１、図２の各実施の形
態の計算機システムの処理を説明するための図であり、
この例においては、所定の計算により算出される値“ｆ
（ａ，ｂ，ｃ，…）”を、メモリバンク４０に記録され
たデータ“Ｙ”に加算して更新する処理を説明するもの
である。なお、“＋＝”の記号は、左辺に示される変数
の値に、右辺の値を加算する旨を示す演算子である。

【００３８】この場合においては、図１のベクトルプロ
セッサ１１及び図２のプロセッサ１２は、図４の右辺に
示されるように更新に用いるデータ“ｆ（ａ，ｂ，ｃ，
…）”を算出する処理を実行し、その算出結果を付帯演
算機３０の側に渡す。そして、付帯演算機３０が、更新
対象のデータ“Ｙ”をロードし、このロードしたデータ
をプロセッサから渡された値と共に指定された演算（図
４の例では加算）を実行し、この更新された“Ｙ”の値
をメモリバンク４０に書き込むのである。

【００３９】また、付帯演算機３０は、プロセッサの側
から独立して演算やデータの読出し書き込みを実行する
演算機であり、プロセッサから受けた命令やデータはデ
ータ用シフトレジスタ３３やアドレス用シフトレジスタ
３４に順次記録され順番に実行する。このため、プロセ
ッサの側においては、ベクトル演算処理のループ中等に
おいてメモリバンク４０のデータを更新する必要が発生
した場合には、その更新処理を付帯演算機３０に対して
命令することにより、処理を中断することなく要求され
る演算を適切に実行することができる。

【００４０】このため、ループ中にデータの更新処理が
発生する場合等においても、従来では必要とされた特別
のプログラムの作成等の処理が不要となり、利用者は高
速の演算処理を簡易に実行することができる。

【００４１】次に、上述の本発明の計算機システムの処
理をフローチャートを参照してより詳細に説明する。図
５は、本発明の図１、図２の各実施の形態の計算機シス
テムの処理を説明するためのフローチャートである。

【００４２】まず、図１のベクトルプロセッサ１１及び
図２のプロセッサ１２は、更新に用いるデータを算出す
る（ステップ５０１）。この更新に用いるデータとは、
図４の例においては右辺の“ｆ（ａ，ｂ，ｃ，…）”で
あり、プロセッサはこれを算出するのである。

【００４３】次に、プロセッサは、この算出結果である
更新に用いるデータと、更新対象のデータのアドレスの
指定と、更新における演算の内容を、メモリ制御部２０
に対し通知する（ステップ５０２）。図４の例において
は、更新対象のデータのアドレスは、変数“Ｙ”のアド
レスであり、更新における演算の内容は、当該変数
“Ｙ”に対して更新に用いるデータを加算することであ
る。このようにプロセッサは、付帯演算機３０に実行さ
せる加算処理等の四則演算やその他の演算処理を指定し
て、メモリ制御部２０に通知するのである。

【００４４】メモリ制御部２０は、プロセッサからのこ
の通知を受けると、付帯演算機３０に対してデータの更
新処理を要求する（ステップ５０３）。この要求先の付
帯演算機３０は、更新対象のデータを記録するメモリバ
ンク４０に対して設置されているものである。

【００４５】ここで、メモリ制御部２０は、付帯演算機
３０に対して、更新に用いるデータをデータ線７２か
ら、更新されるデータのアドレスをアドレス線７３か
ら、実行する演算の内容の指定を付帯演算機制御線７６
から送信することにより、更新処理を要求する。

【００４６】付帯演算機制御部３１は、メモリ制御部２
０から送信される信号を検知し、データ用シフトレジス
タ３３に更新に用いるデータを記録し、アドレス用シフ
トレジスタ３４に更新対象のデータのアドレスを記録す
る。そして、この格納が終了すると、メモリ制御部２０
に対して格納動作の終了の旨を付帯演算機制御線７６を
通して通知する。

【００４７】付帯演算機３０は、データ用シフトレジス
タ３３及びアドレス用シフトレジスタ３４に記録された
データやアドレスを、記録された順番に読み出して演算
を実行する。

【００４８】ここで、メモリ制御部２０から受けたデー
タを実行する順番が到来した場合には、付帯演算機３０
は、そのメモリアクセスの処理を実行する。データ用シ
フトレジスタ３３の出口にデータが現れた場合には、付
帯演算機制御部３１は、データ用シフトレジスタ３３及
びアドレス用シフトレジスタ３４の出口のデータを取り
出して、それぞれをレジスタ（レジスタ３７とレジスタ
３５）に格納し、アクセス調停部６０に対してメモリバ
ンク４０のアクセス権をアクセス調停線７５を通して要
求する（ステップ５０４）。

【００４９】アクセス調停部６０は、前記アクセス権の
要求を受けると、メモリバンク４０の接続をメモリ制御
部２０から付帯演算機３０の側に切り替える。例えば、
図３の装置構成において、スイッチ８１、８２、８３、
８４をオフとし、スイッチ８５、８６をオンにするので
ある。そして、付帯演算機制御部３１に対して、メモリ
バンク４０へのアクセス許可をアクセス調停線７５を通
して発行する。

【００５０】付帯演算機制御部３１は、メモリバンク４
０のデータへのアクセス権を得ると、更新対象のデータ
をレジスタ３６に読み込む（ステップ５０５）。

【００５１】そして、付帯演算機演算部３２は、このレ
ジスタ３６に記録された更新対象のデータと、レジスタ
３７に記録された更新に用いるデータを用いて、指定さ
れた演算を実行し、その演算結果をレジスタ３８に格納
する（ステップ５０６）。

【００５２】そして、付帯演算機制御部３１は、スイッ
チ３２−１をオンにし、更新されたデータをメモリバン
クに書き込む（ステップ５０７）。

【００５３】付帯演算機制御部３１は、前記書き込み処
理が終了すると、アクセス調停部６０に対して、メモリ
バンクのアクセス権の返還をアクセス調停線７５を通し
て通知する（ステップ５０８）。アクセス調停部６０
は、アクセス権の返還の通知を受けると、ステップ５０
４において変更したスイッチの状態を元に戻す等によ
り、メモリバンク４０の接続を付帯演算機３０からメモ
リ制御部２０の側に切り替えて元の状態に戻すのであ
る。

【００５４】以上により、付帯演算機３０を用いるデー
タの更新処理の一連の動作が終了する。

【００５５】付帯演算機３０にシフトレジスタ３３、３
４を設けた理由は、同一メモリバンクへのデータ更新要
求が短い時間間隔で生じた場合でも、更新要求を貯めて
おき、メモリ制御部２０が速やか次の処理に移れるよう
にするためである。

【００５６】また、付帯演算機３０によるデータ更新中
においては、例えば上記の例においては、スイッチ８
１、８２、８３、８４がオフになっているために、メモ
リ制御部２０は、メモリバンク４０にアクセスすること
はできないが、付帯演算機３０に対して、更新に用いる
データと更新されるデータのアドレスをそのシフトレジ
スタ３３、３４に書き込むことができる。

【００５７】また、図５のフローチャートの例において
は、プロセッサの側から更新に用いるデータを送信する
ものであったが、他に例えば、記録されたデータの値を
“１”つづつ増加させるカウンタの処理の場合等におい
ては、そのカウンタ処理の旨と、更新対象のデータのア
ドレスを通知するのみで十分であり、更新に用いるデー
タの値を送る必要はない。本発明の計算機システムは、
図５のフローチャートと同様にしてこうした処理に対応
させることができる。

【００５８】図６は、本発明の図１、図２の各実施の形
態の計算機システムによるカウンタの加算処理を説明す
るためのフローチャートである。付帯演算機３０は、カ
ウンタを排他的に加算更新を実行する。

【００５９】まず、図１のベクトルプロセッサ１１又は
図２のプロセッサ１２は、メモリ制御部２０に対して、
加算更新の対象である整数データのアドレスと、当該整
数データに対して加算更新を実行する旨を通知する（ス
テップ６０１）。

【００６０】メモリ制御部２０は、これを受けると、ア
クセス調停部６０に対して加算演算の許可をアクセス調
停線７４を通して要求する（ステップ６０２）。アクセ
ス調停部は、もし付帯演算機３０の側にアクセス権を与
えていない場合には、メモリ制御部２０にアクセス権を
与えてその旨をアクセス調停線７４を通して通知し、
又、オン・オフの変更の必要なスイッチを変更する。

【００６１】メモリ制御部２０は、アクセス権を得ると
付帯演算機制御部３１に対して、加算更新の実行を付帯
演算機制御線７６を通して要求する（ステップ６０
３）。付帯演算機制御部３１は、これを受けてスイッチ
３４−１をオンにする。

【００６２】次に、メモリ制御部２０は、加算更新対象
のデータを読み出す（ステップ６０４）。これは、加算
更新対象のデータのアドレスをアドレス線７３に出力し
て、その加算更新対象のデータをデータ線７２から受け
取ることができる。また、付帯演算機制御部３１におい
ても、ここで加算対象のデータ及びそのデータのアドレ
スのそれぞれを、前記読み込み動作中にデータ線７７と
アドレス線７３のそれぞれから読み取って、それぞれを
レジスタ（レジスタ３６とレジスタ３５）に格納するこ
とができる。

【００６３】アクセス調停部６０は、このメモリ制御部
２０による動作が終了すると、アクセス権を自動的に付
帯演算機３０の側に切り替える（ステップ６０５）。例
えば、スイッチ８１、８２、８３、８４をオフにするの
である。

【００６４】付帯演算機制御部３１は、付帯演算機演算
部３２を用いて加算対象のデータの加算の演算を実行す
る（ステップ６０６）。これは、付帯演算機制御部３１
が、加算対象のデータをレジスタ３６から読み出して、
所定の加算演算を実行し、更新されたデータをレジスタ
３８に格納するのである。

【００６５】そして、付帯演算機制御部３１は、ここで
更新されたデータを加算対象のデータの元のアドレスに
書き込み、そのデータを更新する（ステップ６０７）。
これは、付帯演算機制御部３１が、スイッチ８６と３２
−１とをオンにし、レジスタ３８に格納されている更新
されたデータを、レジスタ３５に示される加算対象のデ
ータのメモリバンク４０内の元のアドレスに書き込むの
である。

【００６６】付帯演算機制御部３１は、この書込処理が
終了すると、アクセス調停部６０に対してアクセス権の
返還を通知する（ステップ６０８）。アクセス調停部６
０は、アクセス権の返還の通知を受けると、各スイッチ
を所定の状態に戻す等により、メモリバンク４０の接続
を付帯演算機３０からメモリ制御部２０の側に切り替え
て元の状態に戻すのである。

【００６７】以上により、付帯演算機３０を用いるカウ
ンタの更新処理の一連の動作が終了する。

【００６８】このように、データの加算更新中において
は、他のメモリアクセスを許さないようにすることによ
り、カウンタの値を正確に一貫性を保って更新すること
ができる。

【００６９】次に、本発明の図１や図２の各実施の形態
を、具体的な処理の実施例を用いて説明する。

【００７０】まず第１の実施例として、疎行列の演算を
考える。疎行列とは、行列成分に“０”以外の要素が少
ない行列である。このため、疎行列の演算においては、
値が“０”である殆どの要素に対して演算を実行する必
要がない等の場合が多く、その演算に際しては様々な高
速処理の技術が用いられている。

【００７１】図７は、本実施例において演算する式を示
す図であり、ここでは疎行列Ａに対して配列ｘを掛けて
得られる配列を、配列ｙに対して加算する処理を演算す
るのである。つまり、“ｙ＝ｙ＋Ａｘ”（又“ｙ＋＝Ａ
ｘ”）の式に示される演算を実行するのである。

【００７２】図８は、こうした“ｙ＝ｙ＋Ａｘ”の行列
演算を処理するアルゴリズムの一例を示すフローチャー
トである。

【００７３】図８においては、疎行列Ａの“０”以外の
要素（非ゼロ成分）の総数を“ｎ”と示し、その非ゼロ
成分の各値を“配列ａ”の各要素が示すものとする。つ
まり、配列ａの要素であるｎ個の値、ａ（ｉ）（ｉ＝１
〜ｎ）が、疎行列Ａの非ゼロ成分の各値を示すのであ
る。

【００７４】また、配列ａが示す疎行列Ａの要素の座標
を示す行番号と列番号とを、配列ｒｏｗと配列ｃｏｌｕ
ｍｎとのそれぞれにより示すものとする。つまり、各ｉ
（＝１〜ｎ）におけるａ（ｉ）の値は、疎行列Ａの（ｒ
ｏｗ（ｉ）、ｃｏｌｕｍｎ（ｉ））の座標の値である。
また、配列ａが、疎行列Ａの各非ゼロ成分を示す順番は
任意である。

【００７５】図８においては、このように予め疎行列Ａ
の非ゼロ成分を抽出して、演算処理をその非ゼロ成分に
対してのみ行うことにより、必要とする演算回数を大幅
に削減し高速化を図っているのである。この技術は、従
来よりベクトル計算機等の高速処理を行う計算機システ
ムにおいて実施されている。

【００７６】図９と図１０は、この図８に示されるアル
ゴリズムを用いた、図７の例の“ｙ＝ｙ＋Ａｘ”の行列
演算を示す図である。

【００７７】図７の例においては、行列Ａの非ゼロ成分
は４個であり（よってｎ＝４）、これをここでは、座標
（１、１）（１、２）（３、１）（５、５）の順番に配
列ａに格納している。よってａ（ｉ）（ｉ＝１〜４）の
値は、順に“５”、“６”、“７”、“８”である。

【００７８】そして、この各配列ａ、ｃｏｌｕｍｎ、ｒ
ｏｗ、ｘ、ｙを用いて演算を行うことができ、プロセッ
サは、更新に用いるデータである各ｋ＝１〜４に対する
“ａ（ｋ）＊ｘ（ｃｏｌｕｍｎ（ｋ））”の値を図９に
示されるように算出し、更新対象のデータのアドレスで
ある各ｋ＝１〜４に対する“ｙ（ｒｏｗ（ｋ））”のデ
ータのアドレスを検出し、これらを加算更新を行う旨の
命令と共にメモリ制御部２０に送る。そして、付加演算
機３０が、メモリ制御部２０からこれらのデータや命令
を受け付けて、配列ｙの更新を実行する。

【００７９】よって、ｙの各要素がｙ（１）＝１９、ｙ
（３）＝１７、ｙ（５）＝１４として更新され、ｙは、
ｙ＝（１９、８、１７、１０、１４）に更新される。

【００８０】ここで注意する点は、行列Ａにおいては、
１つの行に非ゼロ成分が座標（１、１）と座標（１、
２）との２箇所に存在することである。“ｙ（ｒｏｗ
（ｋ））”に対して“ａ（ｋ）＊ｘ（ｃｏｌｕｍｎ
（ｋ））”の値を加算し更新する処理は、この座標
（１、１）と座標（１、２）とのそれぞれを順次実行す
る必要があるのであり、この双方の更新を同時に処理し
たのでは不正な結果が出力されることとなる。

【００８１】例えば、更新前のｙ（１）の値は“７”で
あり、このｙ（１）の値はインデックスｋ＝１とｋ＝２
の時に更新される。ここで、図１０においては、インデ
ックス順にまずｋ＝１の更新を行い“１２”を加えた後
に、続いてｋ＝１の更新を行い“０”を加えるため、ｙ
（１）は正しく“１９”に更新されている。しかし、こ
こでのｋ＝１とｋ＝２の更新が同時に実行されると、同
じｙ（１）の値がそれぞれに“１９”と“７”に更新さ
れることになり、不正な結果が出力される危険がある。

【００８２】この図８に示される演算処理は、疎行列Ａ
の１つの行に２以上の非ゼロ成分が存在する可能性があ
るために、もしベクトル計算機や共有メモリ並列計算機
により処理しようとしても、ステップ８０３において配
列ｙの同一の要素を更新する命令が、ベクトル化された
１つの単位内に発生したり、異なるプロセッサに並列化
されて更新が同時に要求されることにより、正確な更新
ができないという危険がある。このため、通常のベクト
ル計算機や共有メモリ並列計算機では、インデックスｋ
に関してベクトル化又並列化を行うことはできなかっ
た。しかし、図３に示した付帯演算機３０を以下のよう
に用いることにより、インデックスｋに関してベクトル
化及び並列化が可能になる。

【００８３】図１１は、本発明の図１のベクトル計算機
システムの形態における行列演算“ｙ＝ｙ＋Ａｘ”の処
理を説明するためのフローチャートである。

【００８４】図１１においては、図８の説明において示
されたものと同様に、（疎）行列Ａの非ゼロ成分（全ｎ
個）を任意の順番により、配列ａ（ｉ）（ｉ＝１〜ｎ）
により示し、その各ａ（ｉ）が示す行列Ａの要素の座標
が、配列ｒｏｗと配列ｃｏｌｕｍｎを用いて（ｒｏｗ
（ｉ）、ｃｏｌｕｍｎ（ｉ））と示されるものとする。

【００８５】また、図１１においては、インデックスｋ
（＝１〜ｎ）を用いて、これをベクトルレジスタ長ＶＬ
毎に区切ってベクトル処理を実施するものである。この
ベクトルレジスタ長ＶＬは、１回のベクトル化において
まとめられる要素の数を示すものであり、個々のベクト
ル計算機において設定された所定の値が使用される。ま
た、これによりまとめられる最後のセグメントは、ＶＬ
よりも短くなる可能性があるため“Ｌ＝ｍｉｎ（ｎ−ｋ
＋１，ＶＬ）”によりセグメントの長さを設定すること
で、配列ａ等における未定義のデータ（番号ｎを超過す
る配列のデータ）を読み出す等の問題を解消している。

【００８６】また、計算処理を実行するステップ９０３
においては、ベクトルレジスタ長ＶＬにまとめられたベ
クトルレジスタとして、Ｖｃｏｌ、Ｖｒｏｗ、Ｖａ、Ｖ
ａｘを定義して用いている。

【００８７】図１１を参照すると、本実施の形態のベク
トル計算機システムでは、行列演算“ｙ＝ｙ＋Ａｘ”を
以下のように行っている。

【００８８】まず始めに、インデックスｋに初期値であ
る“１”を設定し（ステップ９０１）、このｋの値が非
ゼロ成分の総数“ｎ”を超えるまでステップ９０３の計
算処理を実行する（ステップ９０２）。

【００８９】ステップ９０３の計算処理においては、ま
ず１〜ｎまでを、ＶＬの倍数毎に区分けしてベクトル化
する範囲を設定している。つまり、（１〜ＶＬ）、（Ｖ
Ｌ＋１〜２＊ＶＬ）、（２＊ＶＬ＋１〜３＊ＶＬ）、…
のように“ｎ”を超えるまでを区分けしている。

【００９０】ここでは、まず、ｉ＿ｖｅｃｔｏｒ＿ｌｏ
ａｄ命令により、アドレス用ベクトルレジスタＶｃｏｌ
に、整数配列ｃｏｌｕｍｎのインデックスｋから始まる
Ｌ個の連続にならんだデータをロードする。また、ｋの
値は、ステップ９０４の更新処理において示されるよう
にＶＬの整数倍を成している。同様に、アドレス用ベク
トルレジスタＶｒｏｗに、整数配列ｒｏｗのデータをロ
ードする。

【００９１】また、ｒ＿ｖｅｃｔｏｒ＿ｌｏａｄ命令に
より、ベクトルレジスタＶａに、実数配列ａから非ゼロ
成分の実数データをロードする。

【００９２】次に、ｇａｔｈｅｒ命令により、ベクトル
レジスタＶｘに、実数配列ｘのデータにおけるアドレス
用ベクトルレジスタＶｃｏｌに順次示される位置のデー
タをロードする。

【００９３】その後、ｖｅｃｔｏｒ＿ｏｐ命令におい
て、ベクトル演算パイプラインを用いＶａとＶｘのデー
タの積を計算し、ベクトルレジスタＶａｘに格納する。
このベクトル演算は各ベクトルレジスタの要素毎に積を
算出するものであり、つまり、ここで“Ｖａｘ＝Ｖａ＊
Ｖｘ”の演算は、“Ｖａｘ（ｉ）＝Ｖａ（ｉ）＊Ｖｘ
（ｉ）”（ｉ＝１〜Ｌ）をベクトル演算パイプラインに
より演算することを意味する。

【００９４】最後にｓｃａｔｔｅｒ＆ａｄｄ命令によ
り、実数配列ｙにおけるアドレス用ベクトルレジスタＶ
ｒｏｗに順次示される位置のデータに、付帯演算機３０
によりＶａｘのデータを加算し、ｙをもとの場所に格納
してデータを更新する。

【００９５】ここで、ｓｃａｔｔｅｒ＆ａｄｄ命令は、
図３の付帯演算機３０を用いてｓｃａｔｔｅｒ処理によ
り分配されたデータの加算更新を行うことを指示するコ
マンドである。すなわち、ベクトルプロセッサは、ベク
トルレジスタＶａｘの各データを、配列ｙ内の対応する
データを格納すべきメモリバンクに、アドレス用ベクト
ルレジスタＶｒｏｗを参照してｓｃａｔｔｅｒ処理によ
り分配し、付帯演算機３０が分配されたデータを用いて
ｙ内の対応するデータの加算更新を実行するのである。

【００９６】そして、このステップ９０３のＶＬ個の要
素を一まとめにしたベクトル演算が終了すると、インデ
ックスｋにＶＬを加算して更新し（ステップ９０４）、
再びステップ９０２以下の処理に戻り計算を続行する。

【００９７】そして、行列Ａの全ての非ゼロ成分の演算
処理が終了すると、ベクトルプロセッサと付帯演算機３
０の間で同期を取り（ステップ９０５）、付帯演算機３
０に加えられるデータが残っていないかどうかの確認等
を行い更新動作を終了する。

【００９８】以上のように、本実施の形態のベクトル計
算機システムを用いることにより、容易にインデックス
ｋに関してベクトル化を行うことができる。例えば、前
述の図７の式の計算においては、ｙ（１）の値のｋ＝
１、２における更新は、ベクトルプロセッサ１１から順
次付帯演算機３０に対して更新の命令が送信され、これ
が順次シフトレジスタに記録されて順番に実行されるた
め、正しく更新が実行されるのである。

【００９９】図１２は、本発明の図２の共有メモリ並列
計算機システムの形態における行列演算“ｙ＝ｙ＋Ａ
ｘ”の処理を説明するためのフローチャートである。図
１２では、１からｎまでのインデックスを２つに分割し
て、それぞれを２つのプロセッサ１２により並列に処理
している。また、ここでフローチャート中の“［ｎ／
２］”の記号は、ｎ／２よりも小さい整数の内で最大の
値を示すものとする。

【０１００】先のベクトル計算機システムにおいては、
同一のデータの更新処理がベクトル化された１つの単位
内に発生した場合に、不正な更新が行われることを防止
するものであった。ここでの、共有メモリ並列計算機シ
ステムの形態においては、同一のデータの更新処理が異
なるプロセッサに割当てられた場合に、それぞれのプロ
セッサにより個別に更新が実行され、不正な更新が行わ
れることを防止する。

【０１０１】ここで、ステップ１２０４とステップ１２
０８における計算処理においては、先に説明したベクト
ル計算機の場合と同様に、演算子“＋＝”に示される右
側の被演算データに左側の被演算データを加えて更新す
る処理を、図３の付帯演算機３０を用いて処理するので
ある。

【０１０２】すなわち図２の各プロセッサ１２は、ａ
（ｋ）＊ｘ（ｃｏｌｕｍｎ（ｋ））の値を計算し、その
計算結果のデータをｙ（ｒｏｗ（ｋ））のアドレスの指
定と加算処理を実行する旨の命令と共に、メモリ制御部
２０に送る。

【０１０３】メモリ制御部２０は、このｙ（ｒｏｗ
（ｋ））のデータの格納された付帯演算機３０に対し
て、これらのデータやアドレスと共に、加算処理を実行
する旨の命令を送る。付帯演算機３０は、この命令を受
けてｙ（ｒｏｗ（ｋ））の加算更新を実行するのであ
る。

【０１０４】前記のベクトル計算機システム及び共有メ
モリ並列計算機システムでの実施例のように、メモリバ
ンクに接続された付帯演算機でデータの加算更新を行う
ことにより、最終的な加算結果の正当性が守られる。

【０１０５】この際、各メモリバンクでの加算更新は逐
次に実行されるが、それぞれメモリバンクが他とは独立
に動作するので全体として高速な演算が実現される。

【０１０６】続いて、第２の実施例として、カウンタの
更新処理を考える。第１の実施例と同様に、同一のカウ
ンタの更新がベクトル化された１つの単位内に発生した
場合や、並列処理における異なるプロセッサから同時に
発生した場合においても、カウンタを正確にかつ高速に
更新するのである。

【０１０７】この実施例におけるカウンタの更新処理
は、複数個の実数値のデータをその整数部分が等しいも
の毎にそれぞれを分類する分類処理において、各グルー
プに分類されたデータをカウントする（又そのデータの
位置を記録する）るものである。

【０１０８】図１３は、本実施例における実数値データ
の整数部分に基づく分類処理の内容を説明するための図
である。分類対象のデータとして５つの実数値を備える
配列ｘ＝（１．２、２．０、１．４、４．５、２．５）
がある。このｘの各要素のデータを整数部分に基づいて
分類し、分類結果を順次配列ｌｉｓｔ（ｊ、ｉ）に記録
するのである。ここで、配列ｌｉｓｔ（ｊ、ｉ）は、各
列（ｉ）において分類された整数部分の値を示し、各行
（ｊ）において分類されたデータの数を示し、この配列
の（ｊ、ｉ）成分は、整数部分の値が“ｉ”である
“ｊ”番目に分類されたデータのインデックスを示すも
のである。

【０１０９】図１４は、こうした実数データの整数部分
に基づく分類を処理するアルゴリズムの一例を示すフロ
ーチャートである。

【０１１０】図１４においては、分類する実数データの
総数を“ｎ”と示し、その各実数データを配列ｘにより
ｘ（ｉ）（ｉ＝１〜ｎ）と示す。また関数“ｉｎｔ”は
実数データの整数部分を出力する。

【０１１１】また、配列ｃｏｕｎｔにより、各整数グル
ープに分類された実数データの総数を示す。例えば、
“ｃｏｕｎｔ（２）”により、これまでに分類された整
数部分が“２”である実数データの総数が示されるので
ある。また、前述の様に２次元配列ｌｉｓｔ（ｊ、ｉ）
は、分類されたデータの元の配列ｘにおけるインデック
スを示す。ここで、配列ｃｏｕｎｔや２次元配列ｌｉｓ
ｔのサイズは、予め適切なサイズを設定しておく。ま
た、配列ｃｏｕｎｔの各要素の値は、計算処理の実行前
に予め“０”に初期化しておく。また、“ｃｏｕｎｔ
（ｉ）＋＋”は、配列の要素“ｃｏｕｎｔ（ｉ）”の値
を１つ増加させる命令を意味する。

【０１１２】図１４のステップ１４０３における計算処
理では、各インデックスｋにおいて、ｘ（ｋ）の整数部
分“ｉ”を計算し、その整数部分“ｉ”に該当するカウ
ンタ値“ｃｏｕｎｔ（ｉ）”の値を“１”増加させる。
そして、２元配列ｌｉｓｔにおける、当該整数部分
“ｉ”の当該カウンタ値“ｃｏｕｎｔ（ｉ）”を示す要
素“ｌｉｓｔ（ｃｏｕｎｔ（ｉ）、ｉ）”に対して、現
在のインデックスの値“ｋ”を代入する。この操作を全
てのｋ（＝１〜ｎ）に対し順次実行することにより、図
１３の例に示されるように実数データが分類されるので
ある。

【０１１３】図１５は、この図１４に示されるアルゴリ
ズムを用いた、図１３の例の実数データｘ＝（１．２、
２．０、１．４、４．５、２．５）を分類する処理を説
明するための図である。

【０１１４】図１５においては、配列ｘの次数データを
順次１つずつ図１４のアルゴリズムに基づいて、各グル
ープ毎にカウントすることにより、インデックスの値
“ｋ”の代入先である２元配列ｌｉｓｔの座標が求めら
れている。

【０１１５】しかし、図１４に示される分類処理では、
整数部分が等しいデータを分類する処理が１つのベクト
ル化の単位内に発生したり、異なるプロセッサから同時
に発生する可能性があり、配列ｃｏｕｎｔや２元配列ｌ
ｉｓｔが不正に更新される危険があるため、従来のベク
トル計算機や共有メモリ並列計算機ではインデックスｋ
に関してベクトル化及び並列化ができなかった。

【０１１６】しかし、図３に示した付帯演算機３０を以
下のように用いることにより、インデックスｋに関する
ベクトル化及び並列化が可能になる。

【０１１７】図１６は、本発明の図１のベクトル計算機
システムの形態における実数データの整数部分に基づく
分類処理を説明するためのフローチャートである。

【０１１８】図１６においては、図１４の説明において
示されたものと同様に、分類対象の実数データ（全ｎ
個）を、配列ｘ（ｉ）（ｉ＝１〜ｎ）により示し、その
各要素ｘ（ｉ）の分類を、前述の様に配列ｃｏｕｎｔを
用いて、２元配列ｌｉｓｔに記録するのである。

【０１１９】また、図１１においては、第１の実施例の
場合と同様にインデックスｋ（＝１〜ｎ）を用いて、こ
れをベクトルレジスタ長ＶＬ毎に区切ってベクトル処理
を実施するものである。また、これによりまとめられる
最後のセグメントは、ＶＬよりも短くなる可能性がある
ため“Ｌ＝ｍｉｎ（ｎ−ｋ＋１，ＶＬ）”により適切な
セグメントの長さを設定する。

【０１２０】また、計算処理を実行するステップ１６０
３においては、ベクトルレジスタ長ＶＬにまとめられた
ベクトルレジスタとして、Ｖｘ、Ｖｉｎｔ、Ｖｃｎ、Ｖ
ａｄを定義して用いている。

【０１２１】この計算処理においては、２元配列ｌｉｓ
ｔの各要素ｌｉｓｔ（ｊ、ｉ）を、１次元配列にｌｉｓ
ｔ（ｍ＊（ｉ-1）＋j）＝ｌｉｓｔ（ｊ、ｉ）の方式に
より変換して指定している。また、ここで“ｍ”は、２
元配列配列ｌｉｓｔ（ｊ、ｉ）の第１次元目の総個数で
ある（つまり、２元配列配列ｌｉｓｔは、各iにおいて
ｌｉｓｔ（1、i）からｌｉｓｔ（m、i）までの要素を備
える。）。

【０１２２】また、図１６のフローチャートの処理にお
ける計算処理を実行するステップ１６０３以外は、図１
１に示される第１の実施例と同様である。

【０１２３】図１６の実施例の計算処理においては、ま
ず、ｒ＿ｖｅｃｔｏｒ＿ｌｏａｄ命令により、実数配列
ｘ内のインデックスｋからｋ＋Ｌ−１までの各データ
を、ベクトルレジスタＶｘにロードする。

【０１２４】次に、ｖｅｃｔｏｒ＿ｏｐ命令では、ベク
トル演算パイプラインを用いてＶｘ内の各実数データの
整数部を計算し、アドレス用ベクトルレジスタＶｉｎｔ
に格納する。つまり、Ｖｉｎｔ（ｉ）＝ｉｎｔ（Ｖｘ
（ｉ））、（ｉ＝１〜Ｌ）の演算を行う。

【０１２５】次に、ｇａｔｈｅｒ＆ｉｎｃ命令により、
各整数部分Ｖｉｎｔ（ｉ）の値のカウンタ値ｃｏｕｎｔ
（Ｖｉｎｔ（ｉ））の値を“１”増加させて、ｇａｔｈ
ｅｒ処理によりベクトルレジスタＶｃｎにロードする。
ここで、式の右辺“ｃｏｕｎｔ（Ｖｉｎｔ（ｉ））”の
項の左側につけられた演算子“＋＋”は、右辺の値を左
辺に代入する前に、その“ｃｏｕｎｔ（Ｖｉｎｔ
（ｉ））”の項の値を“１”増加させる命令を意味す
る。

【０１２６】ここで、ｇａｔｈｅｒ＆ｉｎｃ命令におい
ては、単にｇａｔｈｅｒ処理によるデータのロードを行
うだけでなく、ロードされる整数データの排他的な加算
更新を各メモリバンク４０において付帯演算機３０によ
り行うことを指示する。

【０１２７】次に、ｖｅｃｔｏｒ＿ｏｐ命令において
は、ベクトル演算パイプラインを用いて、各要素の整数
部分の値Ｖｉｎｔ（ｉ）とカウンタ値Ｖｃｎ（ｉ）を基
に配列ｌｉｓｔの格納先インデックスを計算し、アドレ
ス用ベクトルレジスタＶａｄに格納する。

【０１２８】最後に、ｓｃａｔｔｅｒ命令においては、
このＶａｄの格納先インデックスの値を参照しながら、
ｌｉｓｔ内の対応するアドレスに各インデックスの値
（ｋ〜ｋ＋Ｌ−１）を分配する。

【０１２９】以上のように、本実施の形態のベクトル計
算機システムを用いることにより、容易にインデックス
ｋに関してベクトル化を行うことができる。例えば、前
述の図１３、図１５に示される分類処理の例において
は、ｋ＝１、３において共通の整数部分“１”が示さ
れ、ｋ＝２、５において共通の整数部分“２”が示され
ているため、従来のベクトル計算機システムではベクト
ル化することができなかった。しかし、本実施の形態の
ベクトル計算機システムでは、これらを全て１つのベク
トルにベクトル化した場合においても、ベクトルプロセ
ッサ１１から順次付帯演算機３０に対して更新の命令が
送信され、これが順次シフトレジスタに記録されて順番
に実行されるため、正しく更新が実行されるのである。

【０１３０】図１７は、本発明の図２の共有メモリ並列
計算機システムの形態における実数データの整数部分に
基づく分類処理を説明するためのフローチャートであ
る。図１７では、１からｎまでのインデックスを２つに
分割して、それぞれを２つのプロセッサ１２により並列
に処理している。

【０１３１】ここで、ステップ１７０４とステップ１７
０８における計算処理においては、先に説明したベクト
ル計算機の場合と同様に、カウンタｃｏｕｎｔの更新処
理と、実数データの分類先をｌｉｓｔに記録する処理と
を、図３の付帯演算機３０を用いて処理するのである。

【０１３２】以上説明されたように、ベクトル計算機シ
ステム及び共有メモリ計算機システムによる各実施の形
態の本発明の計算機システムは、メモリバンク４０に接
続された付帯演算機３０において、データの更新処理や
カウンタの加算処理を行うことにより、正確かつ高速に
演算を処理することができる。この際、各メモリバンク
４０におけるデータの更新は逐次に実行されるが、それ
ぞれのメモリバンクが他のメモリバンクと独立に動作す
るため、全体として高速な演算が行われる。

【０１３３】また、上述された本発明の計算機システム
の、ベクトル計算機システムによる形態と、共有メモリ
計算機システムによる形態とは、合わせて実施すること
ができる。つまり、図２に示される共有メモリ計算機シ
ステムの各プロセッサに、本発明のベクトル演算を実行
するベクトルプロセッサを用いることが可能である。

【０１３４】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。

【０１３５】

【発明の効果】以上説明したように本発明の計算機シス
テムによれば、以下のような効果が達成される。

【０１３６】第１に、本発明の計算機システムでは、複
数のメモリバンクのそれぞれに独立かつ並列に動作する
付帯演算機を備えて、各メモリバンク毎に局所的な排他
処理を行うことにより、ベクトル演算や並列処理におけ
る個々のデータの一貫性を保った更新処理を、正確に容
易に高速に処理することができる。

【０１３７】第２に、本発明の計算機システムにより、
メモリ内のデータの更新処理や、カウンタの更新を伴う
データの分類処理等の、従来ではベクトル化（又、並列
化）が困難であった各種の処理を、容易にベクトル化
（又、並列化）して高速に処理することができる。

【図面の簡単な説明】

【図１】 本発明の計算機システムをベクトル計算機シ
ステムに適応した実施の形態の一実施例の構成を示すブ
ロック図である。

【図２】 本発明の計算機システムを並列計算機システ
ムに適応した実施の形態の一実施例の構成を示すブロッ
ク図である。

【図３】 本発明の付帯演算機３０とメモリバンク４０
との接続と、付帯演算機３０の一実施例の構成を示すブ
ロック図である。

【図４】 本発明の計算機システムの処理を説明するた
めの図であり、

【図５】 本発明の計算機システムの処理を説明するた
めのフローチャートである。

【図６】 本発明の計算機システムによるカウンタの加
算処理を説明するためのフローチャートである。

【図７】 行列演算の一例を示す図である。

【図８】 “ｙ＝ｙ＋Ａｘ”の行列演算を処理するアル
ゴリズムの一例を示すフローチャートである。

【図９】 図８に示されるアルゴリズムを用いた、図７
の“ｙ＝ｙ＋Ａｘ”の行列演算を示す図である。

【図１０】 図８に示されるアルゴリズムを用いた、図
７の“ｙ＝ｙ＋Ａｘ”の行列演算を示す図である。

【図１１】 本発明の図１のベクトル計算機システムの
形態における行列演算“ｙ＝ｙ＋Ａｘ”の処理を説明す
るためのフローチャートである。

【図１２】 本発明の図２の共有メモリ並列計算機シス
テムの形態における行列演算“ｙ＝ｙ＋Ａｘ”の処理を
説明するためのフローチャートである。

【図１３】 実数値データの整数部分に基づく分類処理
を説明するための図である。

【図１４】 実数データの整数部分に基づく分類を処理
するアルゴリズムの一例を示すフローチャートである。

【図１５】 図１４に示されるアルゴリズムを用いた、
図１３の例の実数データを分類する処理を説明するため
の図である。

【図１６】 本発明の図１のベクトル計算機システムの
形態における実数データの整数部分に基づく分類処理を
説明するためのフローチャートである。

【図１７】 本発明の図２の共有メモリ並列計算機シス
テムの形態における実数データの整数部分に基づく分類
処理を説明するためのフローチャートである。

【符号の説明】

１１ ベクトルプロセッサ １２ プロセッサ ２０ メモリ制御部 ３０ 付帯演算機 ３１ 付帯演算機制御部 ３２ 付帯演算機演算部 ３２−１ スイッチ ３３ データ用シフトレジスタ ３４ アドレス用シフトレジスタ ３４−１ スイッチ ３５、３６、３７、３８ レジスタ ４０ メモリバンク ６０ アクセス調停部 ７１ メモリ制御線 ７２ データ線 ７３ アドレス線 ７４、７５ アクセス調停線 ７６ 付帯演算機制御線 ７７ データ線 ８１、８２、８３、８４、８５、８６ スイッチ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数のメモリバンクを備える計算機シス
   テムにおいて、 計算処理を制御するプロセッサ部からの制御を受けて、
   指定された演算を前記プロセッサ部から独立に処理する
   付帯演算機を、各前記メモリバンク毎に備え、 各前記付帯演算機は、 対応する前記メモリバンク内に記録されたデータに対す
   る演算や、読出し、書込みを、前記プロセッサ部から送
   信される命令やデータに基づいて処理することを特徴と
   する計算機システム。
2. 【請求項２】 前記付帯演算機は、 対応する前記メモリバンク内に記録された、前記プロセ
   ッサ部により指定されたアドレスのデータを読出し、 前記読み出したデータに対して、前記プロセッサ部によ
   り指定された演算を実行し、 演算結果のデータを、前記指定されたアドレスに書き込
   むことにより、当該アドレスのデータの更新処理を行う
   ことを特徴とする請求項１に記載の計算機システム。
3. 【請求項３】 前記プロセッサ部により指定されたアド
   レスのデータを、前記プロセッサ部により送信されたデ
   ータを用いて、前記プロセッサ部により指定された四則
   演算を行い、前記指定されたアドレスのデータを演算結
   果のデータに更新する手段を備えることを特徴とする請
   求項１又は請求項２に記載の計算機システム。
4. 【請求項４】 前記プロセッサ部により指定されたアド
   レスのデータに対して、予め設定された値を加算された
   値に更新する手段、及び予め設定された値を減算された
   値に更新する手段を備えることを特徴とする請求項１か
   ら請求項３のいずれか一つに記載の計算機システム。
5. 【請求項５】 前記プロセッサ部は、 ベクトル演算による計算処理を実行することを特徴とす
   る請求項１から請求項４のいずれか一つに記載の計算機
   システム。
6. 【請求項６】 前記プロセッサ部は、 複数のプロセッサを備えて、処理対象の計算を各前記プ
   ロセッサに割当てて並列処理することを特徴とする請求
   項１から請求項５のいずれか一つに記載の計算機システ
   ム。
7. 【請求項７】 複数のメモリバンクを備える計算機シス
   テムの計算制御方法において、 計算処理を制御するプロセッサ部が、各前記メモリバン
   ク毎に備えられた、前記プロセッサ部から独立した付帯
   演算機に対し、演算の実行を指示するステップと、 前記付帯演算機が、 対応する前記メモリバンク内に記録された、前記プロセ
   ッサ部により指定されたアドレスのデータを読出すステ
   ップと、 前記読み出したデータに対して、前記プロセッサ部によ
   り指定された演算を実行するステップと、 演算結果のデータを、前記指定されたアドレスに書き込
   むステップを備えることにより、当該アドレスのデータ
   の更新処理を行うことを特徴とする計算制御方法。
8. 【請求項８】 前記指定されたアドレスのデータを、前
   記プロセッサ部から送信されたデータを用いて、前記プ
   ロセッサ部により指定された四則演算を行い、前記指定
   されたアドレスのデータを演算結果のデータに更新する
   ステップを備えることを特徴とする請求項７に記載の計
   算制御方法。
9. 【請求項９】 前記指定されたアドレスのデータに対し
   て、予め設定された値を加算された値に更新するステッ
   プ、及び予め設定された値を減算された値に更新するス
   テップを備えることを特徴とする請求項７又は請求項８
   に記載の計算制御方法。
10. 【請求項１０】 ベクトル演算による計算処理を実行す
    ることを特徴とする請求項７から請求項９のいずれか一
    つに記載の計算制御方法。
11. 【請求項１１】 処理対象の計算を、複数のプロセッサ
    に割当てて並列処理することを特徴とする請求項７から
    請求項１０のいずれか一つに記載の計算制御方法。