JP7006327B2 - 表示装置、信号処理装置、及び、表示装置の制御方法 - Google Patents

表示装置、信号処理装置、及び、表示装置の制御方法 Download PDF

Info

Publication number
JP7006327B2
JP7006327B2 JP2018016688A JP2018016688A JP7006327B2 JP 7006327 B2 JP7006327 B2 JP 7006327B2 JP 2018016688 A JP2018016688 A JP 2018016688A JP 2018016688 A JP2018016688 A JP 2018016688A JP 7006327 B2 JP7006327 B2 JP 7006327B2
Authority
JP
Japan
Prior art keywords
frequency
signal
image signal
input
input image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018016688A
Other languages
English (en)
Other versions
JP2019133067A5 (ja
JP2019133067A (ja
Inventor
信之 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018016688A priority Critical patent/JP7006327B2/ja
Priority to CN201910091197.7A priority patent/CN110113585B/zh
Priority to US16/263,432 priority patent/US10855884B2/en
Publication of JP2019133067A publication Critical patent/JP2019133067A/ja
Publication of JP2019133067A5 publication Critical patent/JP2019133067A5/ja
Application granted granted Critical
Publication of JP7006327B2 publication Critical patent/JP7006327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/46—Colour picture communication systems
    • H04N1/56—Processing of colour picture signals
    • H04N1/60—Colour correction or control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/206—Control of light source other than position or intensity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40006—Compensating for the effects of ageing, i.e. changes over time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H04N21/43635—HDMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/315—Modulator illumination systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor
    • H04N9/3182—Colour adjustment, e.g. white balance, shading or gamut

Description

本発明は、表示装置、信号処理装置、及び、表示装置の制御方法に関する。
従来、画像データを複数の集積回路によって処理する装置において、集積回路間でＳＤＩ（Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）のような高速シリアル通信によるデータの伝送を行うものが知られている（例えば、特許文献１参照）。
ところで、集積回路を利用して画像データを処理する場合、集積回路が入出力するデータの電気的仕様などを適合させる必要がある。例えば、特許文献１に記載された画像処理ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）は、外部から受信する基準クロックを逓倍および／または分周することで、内部処理用のクロックを生成する回路を搭載している。この構成では、画像処理ＩＣに入力されるデータの周波数が、内部処理用のクロックが同期可能な範囲に収まることが必要である。すなわち、この種のＩＣでは、例えばＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を利用して、一定の周波数範囲で、内部処理用のクロック周波数を入力データに同期させる。言い換えれば、ＩＣが受信可能な信号は、一定の周波数範囲に収まるデータに限られる。
多くの場合、画像データの規格では許容される周波数の変動範囲を規定している。このため、画像処理ＩＣは、規定された変動範囲内の画像データを受信し、処理可能なものとする必要があり、画像処理に使用できるＩＣが限られていた。
特許文献２には、周波数カウンターにより入力信号の搬送周波数をカウントし、搬送波の周波数のずれ量を検出する方法が開示されている。特許文献２の方法では、設定された範囲を超えない入力信号の周波数のずれ量を平均化し、平均化されたずれ量が目標範囲を超えた場合に、平均化されたずれ量に応じた設定値をシンセサイザーに入力する。これにより、シンセサイザーによって搬送波の周波数のずれ量を含む周波数信号を生成することで、入力信号の周波数のばらつきに対処する。特許文献２の手法は、周波数のずれ量を平均化し、平均的な周波数のばらつきに対応するものであり、周波数のばらつきの範囲が小さい場合に限られる。このため、特許文献２では、設定された範囲を超えない入力信号の周波数のずれ量を平均化する手法を採用している。
このため、例えば、ＩＣの入力信号の周波数が変動する範囲が、ＩＣの仕様により許容可能な周波数範囲を超える場合であっても、このような入力信号をＩＣで処理可能とする手法が望まれていた。
特開２０１５－１９８２６５号公報 特開２００２－３０５４３１号公報
本発明は、上述した事情に鑑みてなされたものであり、ＩＣの入力信号の周波数が、ＩＣの許容可能な周波数範囲から逸脱するような場合に、入力信号をＩＣで処理可能とすることを目的とする。
上記課題を解決するため、本発明は、入力画像信号に基づく画像を表示する表示装置であって、前記入力画像信号に対し第１処理を行う第１のＩＣと、前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、前記入力画像信号の周波数を測定し、測定した周波数に基づき前記第１のＩＣに入力される基準周波数を設定する設定部と、を備え、前記第１のＩＣは、前記基準周波数により決定される周波数範囲の前記入力画像信号を受信可能に構成され、前記設定部は、前記入力画像信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力画像信号の周波数が含まれるように前記基準周波数を設定する。
本発明によれば、入力画像信号の周波数が、第１のＩＣが受信可能な周波数の範囲外であっても、この入力画像信号を第１のＩＣにより処理可能となる。
また、本発明は、前記設定部は、前記入力画像信号の周波数の精度が、前記第１のＩＣが受信可能な周波数範囲より広い範囲の変動を含む場合に、前記入力画像信号の周波数を測定する構成であってもよい。
この構成によれば、第１のＩＣが入力画像信号を受信できない可能性がある場合に、入力画像信号の周波数を測定して、入力画像信号の周波数に対応できる。
また、本発明は、前記設定部は、前記入力画像信号の入力が開始されると前記入力画像信号の周波数を測定する構成であってもよい。
この構成によれば、入力画像信号の周波数を測定する頻度を抑えることができ、処理負荷を軽減できる。
また、本発明は、前記第１のＩＣは、前記入力画像信号より伝送速度が高速な信号を前記第２のＩＣに出力する構成であってもよい。
この構成によれば、高速な信号の出力に対応可能な第１のＩＣが、入力画像信号に関して許容できる周波数範囲が狭い仕様となっていても、広い周波数範囲の入力画像信号を受信して処理できる。
また、本発明は、前記第１のＩＣは、前記基準周波数に基づき前記入力画像信号の周波数にロックするＰＬＬ回路を備え、前記設定部は、前記入力画像信号の周波数が、前記ＰＬＬ回路がロックする周波数範囲に含まれるように前記基準周波数を設定する構成であってもよい。
この構成によれば、ＰＬＬ回路の基準周波数を入力画像信号に対応して設定することで、ＰＬＬ回路がロックすることが可能な周波数範囲を、入力画像信号に合わせて設定できる。このため、入力画像信号を第１のＩＣによって確実に処理可能となる。
また、本発明は、前記第１のＩＣは、前記入力画像信号に対して解像度変換処理、色補正処理、画像合成処理の少なくともいずれかの処理を行う構成であってもよい。
この構成によれば、入力画像信号に対して解像度変換処理、色補正処理、画像合成処理等を行うＩＣにより、広い周波数範囲の入力画像信号を受信して処理できる。
また、本発明の信号処理装置は、入力信号に対し第１処理を行う第１のＩＣと、前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、前記入力信号の周波数を測定し、測定した周波数に基づき前記第１のＩＣに入力される基準周波数を設定する設定部と、を備え、前記第１のＩＣは、前記基準周波数により決定される周波数範囲の前記入力信号を受信可能に構成され、前記設定部は、前記入力信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力信号の周波数が含まれるように前記基準周波数を設定する。
本発明によれば、入力信号の周波数が、第１のＩＣが受信可能な周波数の範囲外であっても、この入力信号を第１のＩＣにより処理可能となる。
また、本発明は、入力画像信号に対し第１処理を行う第１のＩＣと、前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、を備え、前記入力画像信号に基づく画像を表示する表示装置の制御方法であって、前記第１のＩＣにより、基準周波数により決定される周波数範囲の前記入力画像信号を受信して前記第１処理を行い、前記入力画像信号の周波数を測定し、前記入力画像信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力画像信号の周波数が含まれるように、前記第１のＩＣに入力される前記基準周波数を設定する。
本発明によれば、入力画像信号の周波数が、第１のＩＣが受信可能な周波数の範囲外であっても、この入力画像信号を第１のＩＣにより処理可能となる。
プロジェクターの構成を示すブロック図。 画像処理部のブロック図。 入力画像信号と第１画像処理ＩＣの受信可能範囲との対応を示す模式図。 プロジェクターの動作を示すフローチャート。 プロジェクターの動作を示すフローチャート。
［表示装置の構成］
図１は、本発明を適用した実施形態に係るプロジェクター１の構成を示すブロック図である。
表示装置としてのプロジェクター１には、外部の装置として画像供給装置２が接続される。画像供給装置２は、プロジェクター１に入力画像信号Ｄ１を出力し、プロジェクター１は、画像供給装置２から入力される入力画像信号Ｄ１に基づき、スクリーンＳＣに投射画像を投射する。プロジェクター１による投射画像の投射は、表示装置による画像の表示の一例である。
画像供給装置２が出力する入力画像信号Ｄ１は、デジタル画像データであり、本実施形態では、ＨＤＭＩ（登録商標）規格に準拠するデータを例示する。ＨＤＭＩは、Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅの略である。入力画像信号Ｄ１の内容は、静止画像であっても動画像であってもよく、音声信号または音声データを伴ってもよい。
画像供給装置２は、プロジェクター１に入力画像信号Ｄ１を出力する、いわゆる画像ソースであり、プロジェクター１に接続可能であって、プロジェクター１に入力画像信号Ｄ１を出力できる機器であればよい。例えば、ディスク型記録メディア再生装置、テレビチューナー装置、パーソナルコンピューターを用いてもよい。
スクリーンＳＣ（投射面）は、幕状のスクリーンであってもよいし、建造物の壁面や設置物の平面をスクリーンＳＣとして利用してもよい。スクリーンＳＣは平面に限らず、曲面や、凹凸を有する面であってもよい。
プロジェクター１は、プロジェクター１の各部を制御する制御部３と、投射画像を投射する投射部１０とを備える。制御部３は、ＣＰＵ３０、及び、記憶部３５等により構成される。記憶部３５は、ＣＰＵ３０が実行する制御プログラム３６やデータを不揮発的に記憶する記憶装置であり、フラッシュＲＯＭ等の半導体記憶素子等で構成される。記憶部３５は、ＣＰＵ３０のワークエリアを構成するＲＡＭを含んでもよい。
ＣＰＵ３０は、記憶部３５に保存されたプロジェクター１の制御プログラム３６を実行することによって、投射制御部３１、及び、画像処理制御部３２として機能する。つまり、これらの機能ブロックは、ＣＰＵ３０が、制御プログラム３６を実行することにより、ソフトウェアとハードウェアの協働により実現される。
記憶部３５は、制御プログラム３６のほか、設定データ３７を記憶する。また、記憶部３５は、その他のプログラムやデータを記憶してもよい。
投射部１０は、光源部１１、光変調装置１２、及び、投射光学系１３を備える。光源部１１は、ハロゲンランプ、キセノンランプ、超高圧水銀ランプ等のランプ、或いは、ＬＥＤやレーザー光源等の固体光源で構成される。光源部１１は、光源駆動部２２から供給される電力により点灯し、光変調装置１２に向けて光を発する。
光源駆動部２２は、制御部３の制御に従って光源部１１に駆動電流やパルスを供給し、光源部１１を発光させる。
光変調装置１２は、光変調装置駆動部２３により駆動されて画像を形成する液晶パネル等の画像形成部を備える。光変調装置１２は、画像形成部に形成した画像により、光源部１１が発した光を変調して画像光を生成し、投射光学系１３に向けて投射する。画像形成部は、透過型液晶パネル、反射型液晶パネル、デジタルミラーデバイス（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｒｒｏｒ Ｄｅｖｉｃｅ）等により構成される。
光変調装置駆動部２３は、画像処理部２５から入力される画像信号に従って、光変調装置１２を駆動し、画像形成部の各画素の階調を設定し、フレーム単位で画像を描画する。
投射光学系１３は、レンズやミラー等の光学素子を備え、光変調装置１２で変調された光をスクリーンＳＣ上に結像させ、投射画像を投射する。
プロジェクター１は、インターフェイス部２４、画像処理部２５、フレームメモリー２７、入力処理部５３、操作パネル５１、リモコン受光部５２、及び、無線通信部５５を備える。これらの各部は、バス２９を介して制御部３とデータ通信可能に接続される。
インターフェイス（Ｉ／Ｆ）部２４は、データ通信用の有線インターフェイスであり、コネクター（図示略）及びインターフェイス回路（図示略）等を備える。インターフェイス部２４は、ケーブルを介して、画像供給装置２に接続され、制御部３の制御に従って、外部の装置との間でデジタル画像データや制御データ等を送受信する。インターフェイス部２４には、各種の通信インターフェイスや画像入力用のインターフェイスを採用することができ、本実施形態ではＨＤＭＩインターフェイスを備える。
無線通信部５５は、アンテナやＲＦ回路（図示略）等を備え、制御部３の制御に従って外部の装置との間で無線データ通信を実行する。無線通信部５５は、例えば、無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）を含む）、Ｂｌｕｅｔｏｏｔｈ（登録商標）等の無線通信を実行する。
光変調装置駆動部２３には、画像処理部２５から、光変調装置１２に描画する画像の画像信号が入力される。
画像処理部２５は、インターフェイス部２４により受信した入力画像信号Ｄ１に基づく画像を、フレームメモリー２７に展開する。画像処理部２５は、フレームメモリー２７に展開した画像に対し、各種の画像処理を実行する。画像処理部２５は、フレームメモリー２７に展開した画像を表示するための出力画像信号Ｄ４を生成し、光変調装置駆動部２３に出力する。画像処理部２５の詳細については後述する。
入力処理部５３は、操作パネル５１、及び、リモコン受光部５２に接続される。入力処理部５３は、操作パネル５１またはリモコン受光部５２で操作を受け付けた場合に、受け付けた操作に対応する操作データを生成して制御部３に出力する。
操作パネル５１は、プロジェクター１の筐体に設けられ、ユーザーが操作可能な各種スイッチを備える。入力処理部５３は、操作パネル５１の各スイッチの操作を検出する。
リモコン受光部５２は、リモコン５０が送信する赤外線信号を受光する。入力処理部５３は、リモコン受光部５２が受光した信号をデコードして、操作データを生成し、制御部３に出力する。
記憶部３５が記憶する設定データ３７は、プロジェクター１の動作に関する設定値を含む。設定データ３７に含まれる設定値は、例えば、画像処理部２５が実行する処理内容、画像処理部２５の処理に用いるパラメーター等である。
投射制御部３１は、プロジェクター１の各部を制御して、投射部１０により投射画像を投射させる。投射制御部３１は、画像処理部２５を制御して、インターフェイス部２４に入力される入力画像信号Ｄ１に対する画像処理を実行させ、光変調装置駆動部２３に出力画像信号Ｄ４を出力させる。投射制御部３１は、光源駆動部２２、及び光変調装置駆動部２３を制御して、光源部１１を点灯させ、光変調装置駆動部２３により光変調装置１２を駆動させる。
画像処理制御部３２（設定部）は、画像処理部２５による入力画像信号Ｄ１に対する処理を制御する。
［信号処理装置の構成］
図２は、画像処理部２５のブロック図である。理解の便宜のため、図２には、インターフェイス部２４、フレームメモリー２７、及び、画像処理制御部３２を図示する。
画像処理部２５には、インターフェイス部２４から入力画像信号Ｄ１が入力される。また、画像処理部２５は、画像処理制御部３２に接続され、画像処理制御部３２から画像処理部２５には制御データＣＤが入力される。
画像処理部２５は、画像データを処理する第１画像処理ＩＣ６０（第１のＩＣ）及び第２画像処理ＩＣ７０（第２のＩＣ）を備える。第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０は、演算処理を行うプロセッサーを搭載した半導体デバイスであり、ＡＳＩＣやＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）で構成される。本実施形態の第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）である。
また、画像処理部２５は、第３画像処理ＩＣ８０を備える。第３画像処理ＩＣ８０は、例えば、第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０とは別の基板に実装される。第３画像処理ＩＣ８０は、画像データを処理するＩＣであり、その具体的態様は限定されない。
第１画像処理ＩＣ６０は、バス１０１によりインターフェイス部２４に接続され、バス１０１を介して入力画像信号Ｄ１（入力信号）が第１画像処理ＩＣ６０に入力される。バス１０１は、ＨＤＭＩ２．０フォーマットの入力画像信号Ｄ１を伝送する伝送路である。詳細には、バス１０１は、ＴＭＤＳ（登録商標）プロトコルを実行して入力画像信号Ｄ１を伝送する。ＴＭＤＳは、Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇの略である。
入力画像信号Ｄ１は、例えば、解像度４ｋ（２１６０ｐ（３８４０×２１６０））、フレームレート６０Ｈｚのデータである。なお、以下では、画像信号の解像度とフレームレートとを、記号「＠」を用いて、４ｋ＠６０Ｈｚと表記する。バス１０１はＨＤＭＩ２．０の６Ｇビット／秒のデータ伝送に対応する伝送路であり、インターフェイス部２４及び第２画像処理ＩＣ７０は、バス１０１の伝送仕様に適したトランシーバー／レシーバー（図示略）を有する。また、この場合、入力画像信号Ｄ１のクロック周波数は１４８．５ＭＨｚであり、ＨＤＭＩ規格によって、周波数の精度は±５０００ｐｐｍである。
第１画像処理ＩＣ６０は、バス１０２により第２画像処理ＩＣ７０に接続される。第１画像処理ＩＣ６０は、入力画像信号Ｄ１に対して画像処理を実行し、処理後の画像信号Ｄ２を、バス１０２を介して第２画像処理ＩＣ７０に出力する。
画像信号Ｄ２は、例えば、４ｋ＠１２０Ｈｚの画像データである。バス１０２は、１２Ｇ－ＳＤＩ（Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）の１２Ｇビット／秒のデータ伝送に対応する伝送路である。第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０は、バス１０２の伝送仕様に適したトランシーバー／レシーバー（図示略）を有する。この場合、画像信号Ｄ２のクロック周波数は２９７ＭＨｚである。
ここで、画像信号Ｄ２のクロック周波数の精度は、ＳＭＰＴＥ ＳＴ－２０８２では±１０ｐｐｍと規定されている。しかし、第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０の両方が±１０ｐｐｍを超える範囲の周波数の変動に対応していれば、±１０ｐｐｍに制限される理由はない。例えば、本実施形態では、第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０は、画像信号Ｄ２の周波数の精度として、それぞれ±１０００ｐｐｍを許容できる。
第２画像処理ＩＣ７０は、バス１０３を介して第３画像処理ＩＣ８０に接続される。第３画像処理ＩＣ８０は、１つのＩＣで構成されてもよいが、複数のＩＣで構成してもよい。この場合、第２画像処理ＩＣ７０は、第３画像処理ＩＣ８０を構成する複数のＩＣのそれぞれにバスで接続され、これらのバスを総称してバス１０３とする。
第２画像処理ＩＣ７０は、画像信号Ｄ２に対して画像処理を実行し、処理後の画像信号Ｄ３を、バス１０３を介して第３画像処理ＩＣ８０に出力する。
バス１０３は、例えば、ＬＶＤＳ（商標）に適合する伝送路で構成される。ＬＶＤＳはＬｏｗ Ｖｏｌｔａｇｅ Ｄｅｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇの略である。バス１０３は、例えば、ＬＶＤＳ４相×３チャンネルの伝送路であり、画像信号Ｄ３を第３画像処理ＩＣ８０に伝送する。例えば、第３画像処理ＩＣ８０が３個のＩＣで構成される場合、バス１０３は３個のＩＣの各々に、ＬＶＤＳ４相のチャネルにより画像信号Ｄ３を伝送する。第３画像処理ＩＣ８０は、画像信号Ｄ３を処理して、外部のＩＣに出力画像信号Ｄ４を出力する。本実施形態では、第３画像処理ＩＣ８０はバス１０４を介して光変調装置駆動部２３に接続される。バス１０４は、例えば、Ｖ－Ｂｙ－Ｏｎｅ（登録商標）、ＬＶＤＳ、ＦＰＤ－Ｌｉｎｋ（商標）等の伝送方式に適合する伝送路である。以下ではＶ－Ｂｙ－ＯｎｅをＶＢＯと略記する。バス１０４は、例えば、４ｋ＠１２０Ｈｚの出力画像信号Ｄ４を、ＶＢＯ×１６チャンネル、ＬＶＤＳ、或いはＦＰＤ－Ｌｉｎｋ等の伝送方式で光変調装置駆動部２３に送信する。光変調装置駆動部２３は、出力画像信号Ｄ４に従って、光変調装置１２の画像形成部に画像を描画する。
第３画像処理ＩＣ８０は、例えば、画像信号Ｄ３に対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の色ごとの色補正処理等を含む画像処理を実行する。画像信号Ｄ３を処理する過程で、第３画像処理ＩＣ８０は、フレームメモリー２７にアクセス可能である。
画像処理部２５は、画像処理制御部３２から入力される制御データＣＤに従って基準クロックを生成する基準クロック供給部２６を備える。基準クロック供給部２６は、制御データＣＤで指定される周波数の基準クロックを生成し、基準クロック信号ＣＬＫ１、ＣＬＫ２を、第１画像処理ＩＣ６０及び第２画像処理ＩＣ７０に出力する。基準クロック信号ＣＬＫ１と基準クロック信号ＣＬＫ２とは、同じ周波数の信号であってもよく、異なる周波数の信号であってもよい。
第１画像処理ＩＣ６０は、ＰＬＬ回路６１と、入力画像信号Ｄ１を処理して画像信号Ｄ２を出力する処理部６２とを備える。処理部６２は、画像処理を実行するＩＰコア等を有して構成される。ＰＬＬ回路６１には、基準クロック供給部２６から、基準クロック信号ＣＬＫ１が基準周波数として供給される。ＰＬＬ回路６１は、基準クロック信号ＣＬＫ１を分周または逓倍して、内部クロック信号ＣＬＫ１１を生成し、処理部６２に供給する。処理部６２は、バス１０１により入力される入力画像信号Ｄ１を内部クロック信号ＣＬＫ１１に基づき受信して、画像処理を実行する。
第２画像処理ＩＣ７０は、ＰＬＬ回路７１と、画像信号Ｄ２を処理して画像信号Ｄ３を出力する処理部７２とを備える。処理部７２は、画像処理を実行するＩＰコア等を有して構成される。ＰＬＬ回路７１には、基準クロック供給部２６から、基準クロック信号ＣＬＫ２が供給される。ＰＬＬ回路７１は、基準クロック信号ＣＬＫ２を分周または逓倍して基準周波数とし、基準周波数に基づき内部クロック信号ＣＬＫ２１を生成し、処理部７２に供給する。処理部７２は、バス１０２により入力される画像信号Ｄ２を内部クロック信号ＣＬＫ２１に基づき受信して、画像処理を実行する。
処理部６２及び処理部７２が実行する画像処理は、スケーリング、色補正、複数の画像の合成等の処理である。本実施形態では、処理部６２は、入力画像信号Ｄ１のスケーリングを行って、４ｋ＠６０Ｈｚの入力画像信号Ｄ１をもとに４ｋ＠１２０Ｈｚの画像信号Ｄ２を出力する。処理部７２は、画像信号Ｄ２の色補正処理を行い、画像信号Ｄ２のフレームに含まれる各画素の階調値を補正する。また、処理部６２及び処理部７２は、画像処理を実行する際にフレームメモリー２７にアクセス可能である。
上述のように、第１画像処理ＩＣ６０と第２画像処理ＩＣ７０とを接続するバス１０２は、１２Ｇ－ＳＤＩに対応する伝送路であり、シンプルな配線構成によって、４ｋ＠１２０Ｈｚの画像信号Ｄ２を伝送できる。
ＰＬＬ回路６１は、入力画像信号Ｄ１の周波数に同調して内部クロック信号ＣＬＫ１１をロックさせる機能を有する。ＰＬＬ回路６１が内部クロック信号ＣＬＫ１１をロックさせることが可能な範囲は、ＰＬＬ回路６１の基準周波数を含む範囲であり、例えば、基準周波数±１０００ｐｐｍである。処理部６２は、内部クロック信号ＣＬＫ１１を入力画像信号Ｄ１にロックさせることが可能な場合に、入力画像信号Ｄ１を受信して処理できる。ＰＬＬ回路６１により内部クロック信号ＣＬＫ１１をロックさせることが可能な範囲を、受信可能範囲Ｒ２とする。第１画像処理ＩＣ６０は、入力画像信号Ｄ１の周波数が受信可能範囲Ｒ２内であれば、入力画像信号Ｄ１を受信できる。また、入力画像信号Ｄ１の周波数が受信可能範囲Ｒ２から逸脱する場合、入力画像信号Ｄ１を受信できない。
また、ＰＬＬ回路６１が内部クロック信号ＣＬＫ１１をロックさせることが可能な範囲は、処理部６２が出力する画像信号Ｄ２の処理にも影響する。第１画像処理ＩＣ６０と第２画像処理ＩＣ７０とはバス１０２を介して高速な１２Ｇ－ＳＤＩのデータ伝送を行う。１２Ｇ－ＳＤＩのような高速シリアルデータ伝送を行うためには、内部クロック信号ＣＬＫ１１、ＣＬＫ２１は高精度であることが求められる。このため、ＰＬＬ回路６１は、高精度の内部クロック信号ＣＬＫ１１を安定して発生することが可能な品質とする必要がある。ＰＬＬ回路６１の精度と受信可能範囲Ｒ２の大きさは、一種のトレードオフの関係にある。ＰＬＬ回路７１についても同様である。従って、受信可能範囲Ｒ２の大きさは、１２Ｇ－ＳＤＩ伝送を実行可能なＰＬＬ回路６１の精度および仕様により、決定される。
同様に、ＰＬＬ回路７１は、画像信号Ｄ２の周波数に同調して内部クロック信号ＣＬＫ２１をロックさせる機能を有する。ＰＬＬ回路７１が内部クロック信号ＣＬＫ２１をロックさせることが可能な範囲は、ＰＬＬ回路７１の基準周波数を含む範囲であり、例えば、基準周波数±１０００ｐｐｍである。処理部７２は、内部クロック信号ＣＬＫ２１を画像信号Ｄ２にロックさせることが可能な場合に、画像信号Ｄ２を受信して処理できる。ＰＬＬ回路７１により内部クロック信号ＣＬＫ２１をロックさせることが可能な範囲を、受信可能範囲Ｒ３とする。第２画像処理ＩＣ７０は、画像信号Ｄ２の周波数が受信可能範囲Ｒ３内であれば、画像信号Ｄ２を受信できる。
画像処理制御部３２には、インターフェイス部２４から入力画像信号Ｄ１が入力される。画像処理制御部３２は、インターフェイス部２４に入力される入力画像信号Ｄ１の周波数を測定し、測定した周波数に基づき、制御データＣＤを生成する。制御データＣＤは、基準クロック供給部２６が生成する基準クロック信号ＣＬＫ１、ＣＬＫ２の周波数の設定を指示するデータである。基準クロック供給部２６は、制御データＣＤで設定される周波数に合わせて基準クロック信号ＣＬＫ１、ＣＬＫ２を生成し、出力する。ＰＬＬ回路６１、７１は、基準クロック信号ＣＬＫ１、ＣＬＫ２を基準周波数として動作する。これにより、画像処理制御部３２は、ＰＬＬ回路６１、７１の基準周波数を変更できる。
画像処理制御部３２と、画像処理部２５とを合わせて、信号処理装置１００が構成される。信号処理装置１００は、フレームメモリー２７を含んでもよい。
［入力画像信号の周波数の変動］
図３は、入力画像信号Ｄ１と第１画像処理ＩＣ６０の受信可能範囲Ｒ２との対応を示す模式図である。符号Ａ、Ｂは、入力画像信号Ｄ１の周波数が異なる場合を示す。
図３に符号Ａで示す対応状態は、入力画像信号Ｄ１のクロック周波数と、受信可能範囲Ｒ２との対応を示す。入力画像信号Ｄ１は、バス１０１を通じてＴＭＤＳプロトコルで伝送されるので、図３には入力画像信号Ｄ１のクロック周波数をＴＭＤＳクロックとして示す。ＨＤＭＩ２．０で６Ｇビット／秒のデータ伝送を行う場合、規格上のＴＭＤＳクロック周波数（図３に示す「基準ＴＭＤＳクロック」）は１４８．５ＭＨｚである。
上記のように、ＨＤＭＩ規格によれば、入力画像信号Ｄ１のクロック周波数の精度は±５０００ｐｐｍである。従って、図３に示すように、入力画像信号Ｄ１の周波数は、規格上のＴＭＤＳクロック周波数を中心として±５０００ｐｐｍの範囲で変動する可能性がある。この変動の範囲を、許容範囲Ｒ１とする。許容範囲Ｒ１はＨＤＭＩ規格の精度に適合しているので、画像供給装置２（図１）から入力される入力画像信号Ｄ１は、許容範囲Ｒ１において変動する可能性がある。
これに対し、第１画像処理ＩＣ６０が入力画像信号Ｄ１を受信可能な周波数範囲である受信可能範囲Ｒ２は、上述のように、±１０００ｐｐｍである。このため、入力画像信号Ｄ１がＨＤＭＩの規格を満たしていても、入力画像信号Ｄ１の周波数が受信可能範囲Ｒ２から逸脱する可能性がある。
例えば、図３の符号Ａに示す状態では、入力画像信号Ｄ１のＴＭＤＳクロックの周波数が規格上のＴＭＤＳクロック周波数より高い。符号Ａの例では、入力画像信号Ｄ１の周波数が、予め設定されている基準周波数に対応した受信可能範囲Ｒ２に含まれるが、例えば、図３の符号Ｂに示すように、入力画像信号Ｄ１の周波数が変動して、規格上のＴＭＤＳクロック周波数より低い周波数となった場合、符号Ａの例における受信可能範囲Ｒ２を逸脱する。
本実施形態の信号処理装置１００は、入力画像信号Ｄ１の周波数の変動に対応して、基準クロック供給部２６が供給する基準クロック信号ＣＬＫ１の周波数を変更する。これにより、ＰＬＬ回路６１の基準周波数が変動し、受信可能範囲Ｒ２が移動する。図３の符号Ｂの例では、入力画像信号Ｄ１の周波数が低い周波数となったことに対応して基準周波数を変更することによって、受信可能範囲Ｒ２が低周波側に移動するので、変動後の入力画像信号Ｄ１が受信可能範囲Ｒ２に含まれる。これにより、第１画像処理ＩＣ６０は入力画像信号Ｄ１を受信できる。
［信号処理装置の動作］
図４及び図５は、プロジェクター１の動作を示すフローチャートであり、特に、信号処理装置１００の動作を示す。図４は、ＰＬＬ回路６１のロック状態に基づき、基準クロック信号ＣＬＫ１を変更する動作例である。また、図５は、画像処理制御部３２が入力画像信号Ｄ１の周波数を監視し、必要に応じて基準クロック信号ＣＬＫ１を変更する例である。
以下、図４の動作を第１の動作例とし、図５の動作を第２の動作例として説明する。プロジェクター１は、第１の動作例と、第２の動作例のいずれかを選択して実行してもよいし、並列的に実行してもよい。また、第１の動作例と第２の動作例のいずれか一方のみを実行可能な構成であってもよい。
［第１の動作例］
図４において、画像処理制御部３２は、入力画像信号Ｄ１の入力が開始されたことを検出すると（ステップＳ１１）、入力画像信号Ｄ１の周波数の測定を行う（ステップＳ１２）。画像処理制御部３２は、例えば、入力画像信号Ｄ１のクロック周波数に同期するパルス信号を生成し、パルスをカウントすることにより、周波数を測定する。
画像処理制御部３２は、ステップＳ１２で測定した周波数の測定結果に基づき、基準クロック供給部２６に対し、基準クロック信号ＣＬＫ１の周波数の設定を指示する制御データＣＤを生成する。（ステップＳ１３）。
画像処理制御部３２は、制御データＣＤを基準クロック供給部２６に出力し（ステップＳ１４）、基準クロック供給部２６に、基準クロック信号ＣＬＫ１の周波数を設定する（ステップＳ１５）。
その後、画像処理制御部３２は、ＰＬＬ回路６１のロック状態を監視する（ステップＳ１６）。例えば、第１画像処理ＩＣ６０が、ＰＬＬ回路６１のロック状態を示すロック検出信号を出力可能な構成である場合、画像処理制御部３２は、ロック検出信号を取得することによりロック状態を判定する。また、例えば、第１画像処理ＩＣ６０が、ＰＬＬ回路６１が生成する内部クロック信号ＣＬＫ１１を外部に出力可能な構成である場合、画像処理制御部３２は、内部クロック信号ＣＬＫ１１を取得して、ロック状態を判定する。
ＰＬＬ回路６１がロック状態である場合（ステップＳ１６；ＹＥＳ）、画像処理制御部３２は、画像処理部２５からの出力画像信号Ｄ４の出力を停止するか否かを判定する（ステップＳ１７）。例えば、入力処理部５３が検出した操作や、インターフェイス部２４に入力される制御信号などによって投射終了が指示された場合、画像処理制御部３２は、出力画像信号Ｄ４の出力を停止すると判定し（ステップＳ１７；ＹＥＳ）、本処理を終了する。また、出力画像信号Ｄ４の出力を停止しないと判定した場合（ステップＳ１７；ＮＯ）、画像処理制御部３２はステップＳ１６に戻る。
ＰＬＬ回路６１がロック状態でないと判定した場合（ステップＳ１６；ＮＯ）、画像処理制御部３２は、出力画像をブラックアウトさせて（ステップＳ１８）、ステップＳ１２に戻る。出力画像をブラックアウトさせる処理は、例えば、第１画像処理ＩＣ６０からの画像信号Ｄ２の出力を停止する処理である。また、画像処理部２５から出力画像信号Ｄ４の出力を停止する処理であってもよい。また、処理部６２の処理を停止させる処理であってもよい。
ステップＳ１８で出力画像をブラックアウトさせた後、画像処理制御部３２は、ステップＳ１２に戻って基準クロック供給部２６に対する設定を再度実行する。これにより、入力画像信号Ｄ１の周波数の変動に起因してＰＬＬ回路６１がロックしない状態となった場合に、入力画像信号Ｄ１に対応して、ＰＬＬ回路６１を動作させることができる。
なお、ステップＳ１８からステップＳ１２に移行した場合、画像処理制御部３２は、基準クロック供給部２６に制御データＣＤを出力する処理（ステップＳ１４）の後に、出力画像のブラックアウトを解除して、画像の出力を再開させる。
［第２の動作例］
図５において、ステップＳ１１～Ｓ１５の処理は、図４の第１の動作例と共通である。
画像処理制御部３２は、基準クロック供給部２６に基準クロック信号ＣＬＫ１の周波数を設定した後（ステップＳ１５）、入力画像信号Ｄ１の周波数を検出する（ステップＳ２１）。ステップＳ２１では、簡易的に入力画像信号Ｄ１の周波数を検出してもよいし、ステップＳ１２と同様の測定を行ってもよい。
画像処理制御部３２は、ステップＳ２１で検出した周波数と、基準値との差を算出する（ステップＳ２２）。基準値は、予め設定されて設定データ３７に含まれる基準値、ＰＬＬ回路６１が出力する内部クロック信号ＣＬＫ１１、或いは、基準クロック供給部２６の基準クロック信号ＣＬＫ１に基づき求められる値である。内部クロック信号ＣＬＫ１１を基準値として用いると、第１画像処理ＩＣ６０の動作状態により確実に対応できるため、有効である。
画像処理制御部３２は、ステップＳ２２で算出した差が、予め設定された変更基準を超えるか否かを判定する（ステップＳ２３）。変更基準は、基準クロック信号ＣＬＫ１の周波数の変更を行うか否かを判定するための基準値であり、例えば、予め設定されて設定データ３７に含まれる。変更基準は、受信可能範囲Ｒ２の大きさと、許容範囲Ｒ１の大きさとに対応して設定されることが好ましい。また、変更基準は、入力画像信号Ｄ１の周波数が受信可能範囲Ｒ２に含まれる状態であって、入力画像信号Ｄ１がＰＬＬ回路６１の基準周波数との差を生じていることを検出可能な値であることが好ましい。変更基準は、受信可能範囲Ｒ２より狭い範囲とすることができ、例えば、図３の場合に基準周波数±５００ｐｐｍとすることができる。
画像処理制御部３２は、ステップＳ２２で算出した差が変更基準を超える場合（ステップＳ２３；ＹＥＳ）、ステップＳ１２に戻る。また、ステップＳ２２で算出した差が変更基準を超えない場合、画像処理制御部３２は、画像処理部２５からの出力画像信号Ｄ４の出力を停止するか否かを判定する（ステップＳ２４）。ステップＳ２４の判定は、ステップＳ１７（図４）と同様に行うことができる。画像処理制御部３２は、出力画像信号Ｄ４の出力を停止すると判定した場合（ステップＳ２４；ＹＥＳ）、本処理を終了する。また、画像処理制御部３２は、出力画像信号Ｄ４の出力を停止しないと判定した場合（ステップＳ２４；ＮＯ）、ステップＳ２１に戻る。
図４及び図５に示す動作は、基準クロック供給部２６が第２画像処理ＩＣ７０に供給する基準クロック信号ＣＬＫ２の周波数の設定に適用することもできる。すなわち、画像処理制御部３２は、第２画像処理ＩＣ７０の動作に関し、基準クロック供給部２６が供給する基準クロック信号ＣＬＫ２の周波数を設定し、変更することができる。この場合、図４のステップＳ１１～Ｓ１８で、画像処理制御部３２は、ＰＬＬ回路７１のロック状態を判定することにより、基準クロック供給部２６に、基準クロック信号ＣＬＫ２の周波数の設定を指示する制御データＣＤを出力する。この場合、ＰＬＬ回路７１のロック状態を判定する動作はＰＬＬ回路６１のロック状態を判定する動作と同様である。また、図５のステップＳ２１～Ｓ２４で、画像信号Ｄ２の周波数を検出することにより、基準クロック供給部２６に、基準クロック信号ＣＬＫ２の周波数の設定を指示する制御データＣＤを出力する。この場合、画像処理制御部３２が画像信号Ｄ２の周波数を検出し、判定する動作は、入力画像信号Ｄ１の周波数を検出し、判定する動作と同様である。
これらの構成によれば、画像信号Ｄ２の周波数の変動に対応して、基準クロック供給部２６が供給する基準クロック信号ＣＬＫ２の周波数を設定することができる。このため、処理部７２が受信する画像信号Ｄ２の周波数が、処理部７２が受信可能な周波数範囲を逸脱する場合に、基準クロック信号ＣＬＫ２の周波数を設定することで、画像信号Ｄ２を処理部７２が受信し処理可能となる。
以上説明したように、本発明を適用した実施形態に係るプロジェクター１は、入力画像信号Ｄ１に基づく画像を表示する表示装置であって、信号処理装置１００を備える。信号処理装置１００は、入力画像信号Ｄ１に対し第１処理を行う第１画像処理ＩＣ６０と、第１画像処理ＩＣ６０により処理された信号に対して第２処理を行う第２画像処理ＩＣ７０とを備える。信号処理装置１００は、入力画像信号Ｄ１の周波数を測定し、測定した周波数に基づき第１画像処理ＩＣ６０に入力される基準周波数を設定する画像処理制御部３２を備える。第１画像処理ＩＣ６０は、基準周波数により決定される周波数範囲の入力画像信号Ｄ１を受信可能に構成される。画像処理制御部３２は、入力画像信号Ｄ１の周波数が予め設定された周波数の範囲外である場合に、第１画像処理ＩＣ６０が受信可能な周波数範囲に入力画像信号Ｄ１の周波数が含まれるように基準周波数を設定する。
本発明の表示装置、及び、表示装置の制御方法を適用したプロジェクター１によれば、入力画像信号Ｄ１の周波数が、第１画像処理ＩＣ６０が受信可能な周波数の範囲外であっても、この入力画像信号Ｄ１を第１画像処理ＩＣ６０により処理可能となる。
また、図５の動作例では、画像処理制御部３２は、入力画像信号Ｄ１の周波数の精度が、第１画像処理ＩＣ６０が受信可能な周波数範囲より広い範囲の変動を含む場合に、入力画像信号Ｄ１の周波数を測定する。このため、第１画像処理ＩＣ６０が入力画像信号Ｄ１を受信できなくなる可能性がある場合に、入力画像信号Ｄ１の周波数を測定して対応することができる。
また、画像処理制御部３２は、入力画像信号Ｄ１の入力が開始されると入力画像信号Ｄ１の周波数を測定する。このため、入力画像信号Ｄ１の周波数を測定する頻度を抑えることができ、処理負荷を軽減できる。
また、第１画像処理ＩＣ６０は、入力画像信号Ｄ１より伝送速度が高速な信号を第２画像処理ＩＣ７０に出力する。このため、高速な信号の出力に対応可能な第１画像処理ＩＣ６０が、入力画像信号Ｄ１に関して許容できる周波数範囲が狭い仕様となっていても、広い周波数範囲の入力画像信号Ｄ１を受信して処理できる。
また、第１画像処理ＩＣ６０は、基準周波数に基づき入力画像信号Ｄ１の周波数にロックするＰＬＬ回路６１を備え、画像処理制御部３２は、入力画像信号Ｄ１の周波数が、ＰＬＬ回路６１がロックする周波数範囲に含まれるように基準周波数を設定する。つまり、ＰＬＬ回路６１の基準周波数を入力画像信号Ｄ１に対応して設定することで、ＰＬＬ回路６１がロックすることが可能な周波数範囲を、入力画像信号Ｄ１に合わせて設定できる。このため、入力画像信号Ｄ１を第１画像処理ＩＣ６０によって確実に処理可能となる。
また、第１画像処理ＩＣ６０は、入力画像信号Ｄ１に対して解像度変換処理、色補正処理、画像合成処理の少なくともいずれかの処理を行う。このため、入力画像信号Ｄ１に対して解像度変換処理、色補正処理、画像合成処理等を行うＩＣにより、広い周波数範囲の入力画像信号Ｄ１を受信して処理できる。
なお、上述した各実施形態は本発明を適用した具体的態様の例に過ぎず、本発明を限定するものではなく、異なる態様として本発明を適用することも可能である。
例えば、上記実施形態では、画像供給装置２がインターフェイス部２４に入力した入力画像信号Ｄ１が、画像処理部２５に入力される構成として説明したが、画像処理部２５に入力画像信号Ｄ１を入力する構成は特に制限されない。例えば、プロジェクター１が内蔵する回路が出力する信号が、入力画像信号Ｄ１として画像処理部２５に入力されてもよい。また、インターフェイス部２４に入力された信号を、他の回路で処理し、処理後の信号を入力画像信号Ｄ１として画像処理部２５に入力してもよい。
また、本発明は、第１画像処理ＩＣ６０に入力される入力画像信号Ｄ１よりも、第１画像処理ＩＣ６０がバス１０２により出力する画像信号Ｄ２が高速のデータ伝送方式で伝送される構成であれば、上述した効果を奏する。また、入力画像信号Ｄ１のクロック周波数よりも、バス１０２が伝送する画像信号Ｄ２のクロック周波数が高周波である場合に、本発明を適用すると、効果的であるといえる。このため、入力画像信号Ｄ１はＨＤＭＩ信号に限定されず、バス１０２は画像信号Ｄ２を１２Ｇ－ＳＤＩで伝送する構成に限定されない。
また、本発明の表示装置は、スクリーンＳＣに画像を投射するプロジェクター１に限定されない。例えば、液晶表示パネルを有する液晶ディスプレイであってもよい。また、例えば、ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬ表示パネルを有するディスプレイであってもよく、その他の各種の表示装置にも本発明を適用可能である。
また、上記実施形態でブロック図に示した各機能ブロックのうち少なくとも一部は、ハードウェアで実現してもよく、ハードウェアとソフトウェアの協働により実現される構成としてもよい。従って、ブロック図に示した通りに独立したハードウェア資源を配置する構成に限定されない。また、制御部が実行するプログラムは、記憶部または他の記憶装置（図示略）に記憶されてもよい。また、制御部が、外部の装置に記憶されたプログラムを取得して実行する構成としてもよい。その他、表示システム２００を構成する機器の他の各部の具体的な細部構成についても、本発明の趣旨を逸脱しない範囲で任意に変更可能である。
１…プロジェクター（表示装置）、３…制御部、１０…投射部、２３…光変調装置駆動部、２４…インターフェイス部、２５…画像処理部、２６…基準クロック供給部、２７…フレームメモリー、２９…バス、３０…ＣＰＵ、３１…投射制御部、３２…画像処理制御部（設定部）、３５…記憶部、３６…制御プログラム、３７…設定データ、６０…第１画像処理ＩＣ（第１のＩＣ）、６１…ＰＬＬ回路、６２…処理部、７０…第２画像処理ＩＣ（第２のＩＣ）、７１…ＰＬＬ回路、７２…処理部、８０…第３画像処理ＩＣ、１００…信号処理装置、１０１、１０２、１０３、１０４…バス、ＣＤ…制御データ、ＣＬＫ１…基準クロック信号、ＣＬＫ１１…内部クロック信号、ＣＬＫ２…基準クロック信号、ＣＬＫ２１…内部クロック信号、Ｄ１…入力画像信号（入力信号）、Ｄ２、Ｄ３…画像信号、Ｄ４…出力画像信号、ＳＣ…スクリーン。

Claims (7)

  1. 入力画像信号に基づく画像を表示する表示装置であって、
    前記入力画像信号に対し第１処理を行う第１のＩＣと、
    前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、
    前記入力画像信号の周波数を測定し、測定した周波数に基づき前記第１のＩＣに入力される基準周波数を設定する設定部と、を備え、
    前記第１のＩＣは、前記基準周波数により決定される周波数範囲の前記入力画像信号を受信可能に構成され、
    前記設定部は、前記入力画像信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力画像信号の周波数が含まれるように前記基準周波数を設定する、表示装置。
  2. 前記設定部は、前記入力画像信号の入力が開始されると前記入力画像信号の周波数を測定する、請求項１記載の表示装置。
  3. 前記第１のＩＣは、前記入力画像信号より伝送速度が高速な信号を前記第２のＩＣに出力する、請求項１または２に記載の表示装置。
  4. 前記第１のＩＣは、前記基準周波数に基づき前記入力画像信号の周波数にロックするＰＬＬ回路を備え、
    前記設定部は、前記入力画像信号の周波数が、前記ＰＬＬ回路がロックする周波数範囲に含まれるように前記基準周波数を設定する、請求項１から３のいずれか１項に記載の表示装置。
  5. 前記第１のＩＣは、前記第１処理として、解像度変換処理、色補正処理、画像合成処理の少なくともいずれかの処理を行う、請求項１から４のいずれか１項に記載の表示装置。
  6. 入力信号に対し第１処理を行う第１のＩＣと、
    前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、
    前記入力信号の周波数を測定し、測定した周波数に基づき前記第１のＩＣに入力される基準周波数を設定する設定部と、を備え、
    前記第１のＩＣは、前記基準周波数により決定される周波数範囲の前記入力信号を受信可能に構成され、
    前記設定部は、前記入力信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力信号の周波数が含まれるように前記基準周波数を設定する、信号処理装置。
  7. 入力画像信号に対し第１処理を行う第１のＩＣと、前記第１のＩＣにより処理された信号に対して第２処理を行う第２のＩＣと、を備え、前記入力画像信号に基づく画像を表示する表示装置の制御方法であって、
    前記第１のＩＣにより、基準周波数により決定される周波数範囲の前記入力画像信号を受信して前記第１処理を行い、
    前記入力画像信号の周波数を測定し、
    前記入力画像信号の周波数が予め設定された周波数の範囲外である場合に、前記第１のＩＣが受信可能な周波数範囲に前記入力画像信号の周波数が含まれるように、前記第１のＩＣに入力される前記基準周波数を設定する、表示装置の制御方法。
JP2018016688A 2018-02-01 2018-02-01 表示装置、信号処理装置、及び、表示装置の制御方法 Active JP7006327B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018016688A JP7006327B2 (ja) 2018-02-01 2018-02-01 表示装置、信号処理装置、及び、表示装置の制御方法
CN201910091197.7A CN110113585B (zh) 2018-02-01 2019-01-30 显示装置、信号处理装置和显示装置的控制方法
US16/263,432 US10855884B2 (en) 2018-02-01 2019-01-31 Display device, signal processing device, and method for controlling display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018016688A JP7006327B2 (ja) 2018-02-01 2018-02-01 表示装置、信号処理装置、及び、表示装置の制御方法

Publications (3)

Publication Number Publication Date
JP2019133067A JP2019133067A (ja) 2019-08-08
JP2019133067A5 JP2019133067A5 (ja) 2021-01-14
JP7006327B2 true JP7006327B2 (ja) 2022-01-24

Family

ID=67391613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018016688A Active JP7006327B2 (ja) 2018-02-01 2018-02-01 表示装置、信号処理装置、及び、表示装置の制御方法

Country Status (3)

Country Link
US (1) US10855884B2 (ja)
JP (1) JP7006327B2 (ja)
CN (1) CN110113585B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000338923A (ja) 1999-05-31 2000-12-08 Hitachi Ltd 画像表示装置
JP2014220627A (ja) 2013-05-07 2014-11-20 キヤノン株式会社 画像処理装置
JP2015198265A (ja) 2014-03-31 2015-11-09 キヤノン株式会社 画像処理装置および撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315945A (ja) 1992-05-11 1993-11-26 Mitsubishi Electric Corp デジタルｐｌｌ回路
JPH0635409A (ja) * 1992-07-21 1994-02-10 Sony Corp マルチスキャン用水平発振周波数制御装置
JPH08148997A (ja) * 1994-11-18 1996-06-07 Fujitsu General Ltd 広帶域ｐｌｌ
US7333570B2 (en) 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US7227918B2 (en) 2000-03-14 2007-06-05 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US6738922B1 (en) 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
JP4459469B2 (ja) 2001-04-03 2010-04-28 株式会社日立国際電気 自動周波数制御装置
JP5087963B2 (ja) * 2007-03-20 2012-12-05 ソニー株式会社 画像処理装置と画像処理方法および画像処理プログラム、並びに再生情報生成装置と再生情報生成方法および再生情報生成プログラム
US9215466B2 (en) * 2011-01-31 2015-12-15 Apple Inc. Joint frame rate and resolution adaptation
JP5742823B2 (ja) * 2012-11-30 2015-07-01 コニカミノルタ株式会社 信号処理装置及び画像形成装置
CN107205141B (zh) * 2017-07-24 2019-12-17 合肥联宝信息技术有限公司 一种投影控制方法及投影设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000338923A (ja) 1999-05-31 2000-12-08 Hitachi Ltd 画像表示装置
JP2014220627A (ja) 2013-05-07 2014-11-20 キヤノン株式会社 画像処理装置
JP2015198265A (ja) 2014-03-31 2015-11-09 キヤノン株式会社 画像処理装置および撮像装置

Also Published As

Publication number Publication date
CN110113585B (zh) 2022-05-27
CN110113585A (zh) 2019-08-09
US10855884B2 (en) 2020-12-01
US20190238721A1 (en) 2019-08-01
JP2019133067A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP4752569B2 (ja) 投影装置、光源制御方法及びプログラム
KR100767868B1 (ko) 영상표시 장치용 디밍 회로 및 그 제어방법
JP4901869B2 (ja) 画像表示装置
JP2005274816A (ja) プロジェクタの制御
US20080174744A1 (en) Image displaying apparatus and control method thereof
JP2011045009A (ja) 画像表示装置、画像表示方法及び画像処理装置
US11297287B2 (en) Method of controlling display device, and display device
JP7006327B2 (ja) 表示装置、信号処理装置、及び、表示装置の制御方法
JP2010271375A (ja) 投写型表示装置
JP2004343581A (ja) マルチ画面表示装置
JP4707646B2 (ja) プロジェクタ
US20190130868A1 (en) Image display apparatus and control method therefor
US20180098039A1 (en) Projection apparatus and control method thereof
US11438562B2 (en) Display apparatus and control method thereof
JP6932981B2 (ja) 表示装置および表示装置の制御方法
US9183775B2 (en) Display device, video processing device and video display method
US10197796B2 (en) Projection apparatus, light source apparatus, and projection method
JP2009053452A (ja) 画像投影装置
JP2018151441A (ja) 映像表示装置および処理プログラム
US10643524B2 (en) Display device, and method of controlling display device
US11074027B2 (en) Display apparatus and system with first and second modes
JP2009288688A (ja) 表示制御装置及び画像表示装置
US20200169647A1 (en) Image processing device, display device, and image processing method
JP6187138B2 (ja) プロジェクター、及びプロジェクターの制御方法
KR100556662B1 (ko) 칼라휠의 노이즈를 제거할 수 있는 ｄｌｐ 투사형영상표시기기 및 그 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211220

R150 Certificate of patent or registration of utility model

Ref document number: 7006327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150