JP6995187B2 - パワーｍｏｓｆｅｔデバイス - Google Patents

パワーｍｏｓｆｅｔデバイス Download PDF

Info

Publication number
JP6995187B2
JP6995187B2 JP2020510097A JP2020510097A JP6995187B2 JP 6995187 B2 JP6995187 B2 JP 6995187B2 JP 2020510097 A JP2020510097 A JP 2020510097A JP 2020510097 A JP2020510097 A JP 2020510097A JP 6995187 B2 JP6995187 B2 JP 6995187B2
Authority
JP
Japan
Prior art keywords
type
region
source
gate
power mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510097A
Other languages
English (en)
Other versions
JP2020532120A (ja
Inventor
▲劉▼磊
袁▲願▼林
▲劉▼▲偉▼
毛振▲東▼
▲きょう▼▲軼▼
Original Assignee
蘇州東微半導体股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201711058204.0A external-priority patent/CN109755241B/zh
Priority claimed from CN201711058065.1A external-priority patent/CN109755309B/zh
Application filed by 蘇州東微半導体股▲ふん▼有限公司 filed Critical 蘇州東微半導体股▲ふん▼有限公司
Publication of JP2020532120A publication Critical patent/JP2020532120A/ja
Application granted granted Critical
Publication of JP6995187B2 publication Critical patent/JP6995187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、出願日が２０１７年１１月１日、出願番号が２０１７１１０５８２０４．０号、及び出願日が２０１７年１１月１日、出願番号が２０１７１１０５８０６５．１号の中国専利出願の優先権を主張し、上記出願の全部内容は、参照によって本発明に援用される。
本発明は、半導体パワーデバイス技術の分野に関し、例えば、パワーＭＯＳＦＥＴデバイスに関する。
関連技術のパワー金属酸化物半導体型電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＯＳＦＥＴ）デバイスの等価回路は、図１に示すように、ドレイン１０１と、ソース１０２と、ゲート１０３と、ボディダイオード１０４とを含み、ボディダイオード１０４は、パワーＭＯＳＦＥＴデバイスにおける固有寄生構造である。パワーＭＯＳＦＥＴデバイスのゲートは、ゲート電圧によってパワーＭＯＳＦＥＴデバイスの電流チャネルのオン／オフを制御し、パワーＭＯＳＦＥＴデバイスの動作メカニズムは以下の通りである。１）ゲート－ソース間電圧ＶｇｓがパワーＭＯＳＦＥＴデバイスの閾値電圧Ｖｔｈよりも小さく、ドレイン－ソース間電圧Ｖｄｓが０Ｖを超えるとき、パワーＭＯＳＦＥＴデバイスがオフ状態にあり、２）ゲート－ソース間電圧ＶｇｓがパワーＭＯＳＦＥＴデバイスの閾値電圧Ｖｔｈよりも大きく、ドレイン－ソース間電圧Ｖｄｓが０Ｖを超えるとき、パワーＭＯＳＦＥＴデバイスは順方向にオンにし、この時、電流はドレインからゲートでの電流チャネルを通ってソースに流れる。パワーＭＯＳＦＥＴデバイスをオフにした場合、ドレイン－ソース間電圧Ｖｄｓが０Ｖ未満であるとき、パワーＭＯＳＦＥＴデバイスのボディダイオードは正バイアス状態にあり、逆電流はソースからボディダイオードを通ってドレインに流れ、この時、ボディダイオードの電流には、少数キャリアが注入される現象があり、これらの少数キャリアは、パワーＭＯＳＦＥＴデバイスを再度オンにした場合に逆回復することにより、パワーＭＯＳＦＥＴデバイスは大きな逆回復電流を有し、逆回復時間が長い。ハーフブリッジ回路、フルブリッジ回路、ＬＬＣ共振回路などを含む電源システム及びモータ制御システムにおいて、パワーＭＯＳＦＥＴデバイスに寄生するボディダイオードは、少数キャリアの逆回復過程を経験することがある。少数キャリアが生じる逆回復電流によってパワーＭＯＳＦＥＴデバイスの損失が増加し、システムの効率が低下すると同時に、上下トランジスタが直接導通してデバイス焼損を起こしやすく、パワーＭＯＳＦＥＴデバイスの安全動作に影響を与える。
関連技術では、パワーＭＯＳＦＥＴデバイスの逆回復速度を向上する方法としては、（１）パッケージの体積が大きくなり、製造コストが大幅に増加するという欠点を有する逆並列型高速回復ダイオードと、（２）耐圧が低く、ドレイン電流が大きく、消費電力が増加するという欠点を有する集積型ショットキーボディダイオードと、（３）プロセス難度が増加し、製造コストが上昇すると同時にデバイスのドレイン電流及びオン抵抗が大きくなり、消費電力が増加するという欠点を有する、電子照射、粒子照射（プロトン、α粒子）、深準位再結合中心などの寿命制御技術の採用とを含む。
本発明は、関連技術におけるパワーＭＯＳＦＥＴデバイスが少数キャリアの注入による逆回復時間が長い問題を解決するために、高速逆回復機能を有するパワーＭＯＳＦＥＴデバイスを提供する。
パワーＭＯＳＦＥＴデバイスは、ソースと、ドレインと、第１のゲートと、第２のゲートと、ボディダイオードと、ボディコンタクトダイオードとを含み、前記ソースと、ドレインと、第１のゲートとは、第１のＭＯＳＦＥＴ構造に構成され、前記ソースと、ドレインと、第２のゲートとは、第２のＭＯＳＦＥＴ構造に構成される。前記ボディダイオードの陰極は前記ドレインに接続され、前記ボディコンタクトダイオードの陽極は前記ボディダイオードの陽極に接続され、前記ボディコンタクトダイオードの陰極は前記ソースに接続され、前記第１のゲートはゲート電圧によって前記第１のＭＯＳＦＥＴ構造のオン／オフを制御し、前記第２のゲートは前記ソースに接続され、前記第２のゲートはソース電圧によって前記第２のＭＯＳＦＥＴ構造のオン／オフを制御する。
一実施形態において、前記第１のＭＯＳＦＥＴ構造の閾値電圧は前記第２のＭＯＳＦＥＴ構造の閾値電圧よりも大きい。
一実施形態に記載のパワーＭＯＳＦＥＴデバイスは、ｎ型ドレイン領域と前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域であって、前記ｎ型ドリフト領域内にｐ型ボディ領域が設けられ、前記ｐ型ボディ領域内に、ｐ型ボディコンタクト領域と、第１のｎ型ソース領域と、第２のｎ型ソース領域とが設けられているｎ型ドレイン領域と前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域と、前記ｐ型ボディコンタクト領域の上に位置する導電層であって、前記導電層と前記ｐ型ボディコンタクト領域とが前記ボディコンタクトダイオードを形成し、そのうち、前記導電層は前記ボディコンタクトダイオードの陰極であり、前記ｐ型ボディコンタクト領域は前記ボディコンタクトダイオードの陽極である導電層と、前記ｐ型ボディ領域内に位置し、且つ前記第１のｎ型ソース領域と前記ｎ型ドリフト領域との間に介在する第１の電流チャネルと、前記ｐ型ボディ領域内に位置し、且つ前記第２のｎ型ソース領域と前記ｎ型ドリフト領域との間に介在する第２の電流チャネルと、を含む。ゲート誘電体層と第１のゲートは、前記第１の電流チャネルを被覆する。前記第１のゲートはゲート電圧によって前記第１の電流チャネルのオン／オフを制御するように構成される。ゲート誘電体層と第２のゲートは、前記第２の電流チャネルを被覆する。前記第２のゲートと前記第１のｎ型ソース領域と前記第２のｎ型ソース領域と前記導電層との間は電気的に接続され、且ついずれもソース電圧に接続され、前記第２のゲートはソース電圧によって前記第２の電流チャネルのオン／オフを制御するように構成される。
一実施形態において、前記導電層は前記ｐ型ボディ領域の上に位置するソース金属コンタクト層であり、前記ｐ型ボディコンタクト領域のドーピング濃度は、前記ｐ型ボディ領域のドーピング濃度の最大ピークよりも低く、前記ｐ型ボディコンタクト領域と前記ソース金属コンタクト層とは、ショットキーバリアダイオード構造を形成する。
一実施形態において、前記第２のゲートは前記ソース金属コンタクト層を介して前記第１のｎ型ソース領域と前記第２のｎ型ソース領域と接続され、前記ソース金属コンタクト層はソース電圧に外部接続されている。
一実施形態において、前記導電層は前記ｐ型ボディ領域の上に位置するｎ型ポリシリコン層であり、前記ｎ型ポリシリコン層と前記ｐ型ボディコンタクト領域とは、シリコンベースのボディコンタクトダイオード構造を形成する。
一実施形態において、前記ｎ型ポリシリコン層は前記第２のゲートと、前記第１のｎ型ソース領域と、前記第２のｎ型ソース領域と直接接続され、前記ｎ型ポリシリコン層はソース金属コンタクト層を介してソース電圧に外部接続されている。
一実施形態において、前記第２のゲートはソース金属コンタクト層を介して前記ｎ型ポリシリコン層に接続され、前記ソース金属コンタクト層はソース電圧に外部接続されている。
一実施形態において、前記導電層は前記ｐ型ボディコンタクト領域内に位置するｎ型ドープ領域であり、前記ｎ型ドープ領域は前記第１のｎ型ソース領域と第２のｎ型ソース領域との間に設けられ、前記ｎ型ドープ領域と前記ｐ型ボディコンタクト領域とは、シリコンベースのボディコンタクトダイオード構造を形成する。
一実施形態において、前記第２のゲートはソース金属コンタクト層を介して前記第１のｎ型ソース領域と、前記第２のｎ型ソース領域と、前記ｎ型ドープ領域と接続され、前記ソース金属コンタクト層はソース電圧に外部接続されている。
一実施形態において、前記第１の電流チャネルのオン電圧は前記第２の電流チャネルのオン電圧よりも大きい。
一実施形態において、前記パワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域の下方に位置するｐ型柱状エピタキシャルドープ領域を更に含み、前記ｐ型柱状エピタキシャルドープ領域のドープ不純物と、隣接する前記ｎ型ドリフト領域内のドープ不純物とは、スーパージャンクション構造を形成するように電荷バランスを形成する。
本発明に係るパワーＭＯＳＦＥＴデバイスをオフにした場合、ソース－ドレイン間電圧が０Ｖを超えるとき、ボディコンタクトダイオードは負バイアス状態にあるため、ボディダイオードを流れる逆電流を大幅に低減でき、これによりボディダイオード内の少数キャリアを大幅に減少し、更にパワーＭＯＳＦＥＴデバイスの逆回復電荷及び逆回復時間を減少することができることで、パワーＭＯＳＦＥＴデバイスは、高速逆回復機能を実現可能である。同時に、ソース－ドレイン間電圧が第２のＭＯＳＦＥＴ構造の閾値電圧に達したとき、第２のＭＯＳＦＥＴ構造の第２の電流チャネルがオンになり、逆電流はソースから第２のＭＯＳＦＥＴ構造の第２の電流チャネルを通ってドレインに流れる。
以下、本実施形態の技術案を説明するために、実施形態を説明するために必要な図面を紹介する。
関連技術のパワーＭＯＳＦＥＴデバイスの等価回路模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスの等価回路模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスの平面視構造模式図である。 図４に示されるパワーＭＯＳＦＥＴデバイスのＡＡ方向に沿った断面構造模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスと関連技術のパワーＭＯＳＦＥＴデバイスとのＶｆ曲線のテスト比較図である。 一実施形態に係るパワーＭＯＳＦＥＴデバイスと関連技術のパワーＭＯＳＦＥＴデバイスとの逆回復曲線のテスト比較図である。
以下、本実施形態における図面を参照しながら、具体的実施形態によって本発明を説明する。
本実施形態で使用される「有する」、「含む」、「含まれる」などの用語は、１つ又は複数の他の部品又はそれらの組合せの存在又は追加を排除しない。同時に、本発明の具体的実施形態を説明するために、本明細書の図面に列挙される模式図は、本発明に記載される層及び領域の厚さを拡大し、且つ列挙される図面のサイズは実際の寸法を表さず、本明細書の図面は模式的なものである。本明細書に列挙される実施形態は、本明細書の図面に示される領域の特定の形状に限定されるべきではなく、作製などに起因するずれなどの得られた形状を含む。
パワーＭＯＳＦＥＴデバイスはセル領域と終端領域を含み、そのうち、セル領域は低オン抵抗を取得するために用いられ、終端領域はセル領域における最縁部のセルの耐圧を向上するために用いられる。終端領域はパワーＭＯＳＦＥＴデバイスにおける汎用構造であり、異なる製品の要求に応じて異なる設計構造があり、本実施形態においてはパワーＭＯＳＦＥＴデバイスの終端領域の構造を示して説明しない。本実施形態に記載のパワーＭＯＳＦＥＴデバイスとはパワーＭＯＳＦＥＴデバイスにおけるセル領域の構造である。
図２は、本実施形態に係るパワーＭＯＳＦＥＴデバイスの一実施形態の等価回路模式図を示す。図２に示すように、本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ドレイン３０１と、ソース３０２と、第１のゲート３０３ａと、第２のゲート３０３ｂと、ボディダイオード３０４と、ボディコンタクトダイオード３０５とを含む。第２のゲート３０３ｂはソース３０２に接続される。ボディコンタクトダイオード３０５はシリコンベースのダイオード又はショットキーバリアダイオードであってもよい。ボディダイオード３０４の陰極はドレイン３０１に接続され、ボディコンタクトダイオード３０５の陽極はボディダイオード３０４の陽極に接続され、ボディコンタクトダイオード３０５の陰極はソース３０２に接続されている。本実施形態に係るパワーＭＯＳＦＥＴデバイスにおいて、ドレイン３０１と、ソース３０２と、第１のゲート３０３ａとは第１のＭＯＳＦＥＴ構造に構成され、第１のゲート３０３ａはゲート電圧によって第１のＭＯＳＦＥＴ構造の第１の電流チャネルのオン／オフを制御する。パワーＭＯＳＦＥＴデバイスのドレイン３０１と、ソース３０２と、第２のゲート３０３ｂとは第２のＭＯＳＦＥＴ構造に構成され、第２のゲート３０３ｂはソース３０２に接続されていることにより、第２のゲート３０３ｂは、ソース電圧によって第２のＭＯＳＦＥＴ構造の第２の電流チャネルのオン／オフを制御する。一実施形態において、第１のＭＯＳＦＥＴ構造の閾値電圧は第２のＭＯＳＦＥＴ構造の閾値電圧よりも大きい。
図２に示されるパワーＭＯＳＦＥＴデバイスの動作メカニズムは以下の通りである。１）ゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ構造の閾値電圧Ｖｔｈ１よりも小さく、ドレイン－ソース間電圧Ｖｄｓが０Ｖを超えるとき、該パワーＭＯＳＦＥＴデバイスはオフ状態にあり、２）ゲート－ソース間電圧Ｖｇｓが第１のＭＯＳＦＥＴ構造の閾値電圧Ｖｔｈ１に達し、ドレイン－ソース間電圧Ｖｄｓが０Ｖを超えるとき、該パワーＭＯＳＦＥＴデバイスは順方向にオンになり、この時、第１のＭＯＳＦＥＴ構造の第１の電流チャネルがオンになり、電流はドレインから第１の電流チャネルを通ってソースに流れ、第２のＭＯＳＦＥＴ構造の第２の電流チャネルがオフ状態にあり、電流が流れない。パワーＭＯＳＦＥＴデバイスをオフにした場合、ソース電圧がドレイン電圧よりも大きいとき、ボディコンタクトダイオード３０５は負バイアス状態にあるため、ボディダイオードを流れる逆電流を大幅に低減でき、これによりボディダイオード内の少数キャリアを大幅に低減し、更にパワーＭＯＳＦＥＴデバイスの逆回復電荷及び逆回復時間を低減することができることで、パワーＭＯＳＦＥＴデバイスは高速逆回復機能を実現可能である。同時に、ソース－ドレイン間電圧Ｖｓｄが第２のＭＯＳＦＥＴ構造の閾値電圧Ｖｔｈ２に達したとき、第２のＭＯＳＦＥＴ構造の第２の電流チャネルはオン状態にあるため、逆電流はソース３０２から第２のＭＯＳＦＥＴ構造の第２の電流チャネルを通ってドレイン３０１に流れる。
図３は、本実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図であり、図３に示すように、パワーＭＯＳＦＥＴデバイスは、ｎ型ドレイン領域３１とｎ型ドレイン領域３１の上に位置するｎ型ドリフト領域３０とを含み、ｎ型ドリフト領域３０内にｐ型柱状エピタキシャルドープ領域３２（図３に２つのｐ型柱状エピタキシャルドープ領域３２の構造のみを模式的に示し、その数は実際の製品の要求に応じて設定する）が更に形成され、ｐ型柱状エピタキシャルドープ領域３２のドープ不純物と、隣接するｎ型ドリフト領域３０内のドープ不純物とは、電荷バランスを形成することでスーパージャンクション構造を形成する。ｐ型柱状エピタキシャルドープ領域３２の頂部にｐ型ボディ領域３３が形成され、すなわち、ｐ型柱状エピタキシャルドープ領域３２はｐ型ボディ領域３３の下方に位置する。
本実施形態に係るパワーＭＯＳＦＥＴデバイスを形成する場合、ｐ型ボディ領域３３の下方に位置するｐ型柱状ドープ領域３２を形成しなくてもよく、この時、本実施形態に係るパワーＭＯＳＦＥＴデバイスはスーパージャンクション構造を採用しないパワーＭＯＳＦＥＴデバイス、すなわち、従来の構造のパワーＭＯＳＦＥＴデバイスである。
本実施形態に係るパワーＭＯＳＦＥＴデバイスにおいて、ｐ型ボディ領域３３内にｐ型ボディコンタクト領域３８と、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂとが形成され、ｐ型ボディコンタクト領域３８は、通常、第１のｎ型ソース領域３４ａと第２のｎ型ソース領域３４ｂとの間に設けられている。
ｐ型ボディ領域３３とｎ型ドリフト領域３０との間にはパワーＭＯＳＦＥＴデバイスに寄生するボディダイオード構造が形成され、そのうち、ｐ型ボディ領域３３は該ボディダイオードの陽極であり、ｎ型ドリフト領域３０は該ボディダイオードの陰極である。
本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域３３内に位置し、且つ第１のｎ型ソース領域３４ａとｎ型ドリフト領域３０との間に介在する第１の電流チャネルと、該第１の電流チャネルを被覆するゲート誘電体層３５と第１のゲート３６ａとを更に含む。第１のゲート３６ａは制御ゲートであり、且つゲート電圧によって第１の電流チャネルのオン／オフを制御する。本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域３３内に位置し、且つ第２のｎ型ソース領域３４ｂとｎ型ドリフト領域３０との間に介在する第２の電流チャネルと、該第２の電流チャネルを被覆するゲート誘電体層３５と第２のゲート３６ｂとを更に含む。
一実施形態において、第２の電流チャネルのオン電圧は第１の電流チャネルのオン電圧よりも低い。
電流チャネルはＭＯＳＦＥＴ構造におけるゲート電圧を印加するときに半導体の表面に形成された蓄積層及び反転層であり、本実施形態の図面では、パワーＭＯＳＦＥＴデバイスにおける第１の電流チャネル及び第２の電流チャネルがいずれも示されていない。
本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディコンタクト領域３８の上に位置する導電層３７を更に含み、導電層３７とｐ型ボディコンタクト領域３８とがボディコンタクトダイオード構造を形成し、そのうち、導電層３７は該ボディコンタクトダイオードの陰極であり、ｐ型ボディコンタクト領域３８は該ボディコンタクトダイオードの陽極であるため、ボディコンタクトダイオードの陽極はボディダイオードの陽極に接続されている。一実施形態において、導電層３７はｎ型ポリシリコン層であってもよく、金属層であってもよいため、ボディコンタクトダイオードは、シリコンベースのボディコンタクトダイオードであってもよく、ショットキーバリアダイオードであってもよい。
第２のゲート３６ｂと、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと、導電層３７との間は電気的に接続され、且ついずれもソース電圧に接続されていることにより、第２のゲート３６ｂはソース電圧によって第２の電流チャネルのオン／オフを制御する。
図３に示されるパワーＭＯＳＦＥＴデバイスにおいて、導電層３７は第１のｎ型ソース領域３４ａと第２のｎ型ソース領域３４ｂと直接接触接続されているため、導電層３７と第２のゲート３６ｂとを電気的に接続させればよい。
図４は、本実施形態に係るパワーＭＯＳＦＥＴデバイスの平面視構造模式図である。ただし、図４は平面視図ではなく、ただ平面視の角度から本実施形態に係るパワーＭＯＳＦＥＴデバイスにおける一部構造の位置関係を示すものに過ぎない。図５は、図４に示されるパワーＭＯＳＦＥＴデバイスのＡＡ方向に沿った断面構造模式図であり、図５に２つの柱状エピタキシャルドープ領域３２の構造のみを模式的に示している。図４及び図５が対応するものは、本発明に係るパワーＭＯＳＦＥＴデバイスの、図３に示されるパワーＭＯＳＦＥＴデバイスを基に、ボディコンタクトダイオードとしてショットキーバリアダイオードを採用した実施形態である。図４及び図５に示すように、ｐ型ボディ領域３３の上にソース金属コンタクト層４７が形成され、ソース金属コンタクト層４７は、ｐ型ボディコンタクト領域３８の上に位置する導電層であり、この時、ｐ型ボディコンタクト領域３８のドーピング濃度は、ｐ型ボディ領域３３のドーピング濃度の最大ピークよりも低い必要があるため、ｐ型ボディコンタクト領域３８とソース金属コンタクト層４７とは、ショットキーバリアダイオード構造を形成し、そのうち、ソース金属コンタクト層４７は該ボディコンタクトダイオードの陰極であり、ｐ型ボディコンタクト領域３８は該ボディコンタクトダイオードの陽極である。図４にソース金属コンタクト孔におけるソース金属コンタクト層の位置のみを模式的に示している。ソース金属コンタクト層４７は第２のゲート３６ｂと、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと直接接続され、ソース金属コンタクト層４７はソース電圧に外部接続されていることにより、第２のゲート３６ｂは、ソース電圧によって第２のｎ型ソース領域３４ｂ側に近接する第２の電流チャネルのオン／オフを制御する。第１のゲート３６ａは、ゲート金属コンタクト層７４を介してゲート電圧に外部接続されていることにより、第１のゲート３６ａは、ゲート電圧によって第１のｎ型ソース領域３４ａ側に近接する第１の電流チャネルのオン／オフを制御する。ソース金属コンタクト層４７とゲート金属コンタクト層７４との間は層間絶縁層５０により分離される。層間絶縁層５０は、一般的にシリコンガラス、ホウリンケイ酸塩ガラス又はリンケイ酸塩ガラスなどの材料である。
図６は、本実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図である。図６が対応するものは、本発明に係るパワーＭＯＳＦＥＴデバイスの、図３に示されるパワーＭＯＳＦＥＴデバイスを基に、ボディコンタクトダイオードとしてシリコンベースダイオードを採用した実施形態である。図６に示すように、ｐ型ボディ領域３３の上にｎ型ポリシリコン層５７が形成され、ｎ型ポリシリコン層５７はｐ型ボディコンタクト領域３８の上に位置する導電層であるため、ｐ型ボディコンタクト領域３８とｎ型ポリシリコン層５７とは、シリコンベースのボディコンタクトダイオード構造を形成し、そのうち、ｎ型ポリシリコン層５７は該ボディコンタクトダイオードの陰極であり、ｐ型ボディコンタクト領域３８は該ボディコンタクトダイオードの陽極である。ｎ型ポリシリコン層５７は、図６に示すように、第２のゲート３６ｂと、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと直接接触接続され、そしてｎ型ポリシリコン層５７はソース金属コンタクト層４７を介してソース電圧に外部接続されてもよい。ｎ型ポリシリコン層５７は、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと直接接触接続され、そして第２のゲート３６ｂとｎ型ポリシリコン層５７との間はソース金属コンタクト層により接続され、そしてソース金属コンタクト層はソース電圧に外部接続されてもよい。該実施形態において、ｎ型ポリシリコン層５７は第２のゲート３６ｂと、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと直接接触接続され、そしてｎ型ポリシリコン層５７はソース金属コンタクト層４７を介してソース電圧に外部接続されていることにより、第２のゲート３６ｂは、ソース電圧によって第２のｎ型ソース領域３４ｂ側に近接する第２の電流チャネルのオン／オフを制御する。第１のゲート３６ａはゲート金属コンタクト層（断面の位置関係に基づいて、ゲート金属コンタクト層は図６に示されていない）を介してゲート電圧に外部接続されていることにより、第１のゲート３６ａは、ゲート電圧によって第１のｎ型ソース領域３４ａ側に近接する第１の電流チャネルのオン／オフを制御する。ソース金属コンタクト層４７とゲート金属コンタクト層との間は層間絶縁層５０により分離され、層間絶縁層５０は、一般的にシリコンガラス、ホウリンケイ酸塩ガラス又はリンケイ酸塩ガラスなどの材料である。
図７は本実施形態に係るパワーＭＯＳＦＥＴデバイスの断面構造模式図である。図７に示すように、本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｎ型ドレイン領域３１とｎ型ドレイン領域３１の上に位置するｎ型ドリフト領域３０とを含み、ｎ型ドリフト領域３０内にｐ型柱状エピタキシャルドープ領域３２（図７に２つの柱状エピタキシャルドープ領域３２の構造のみを模式的に示し、その数は実際の製品の要求に応じて設定可能である）が更に形成される。ｐ型柱状エピタキシャルドープ領域３２のドープ不純物と、隣接するｎ型ドリフト領域３０内のドープ不純物とは、電荷バランスを形成することでスーパージャンクション構造を形成する。
ｐ型ボディ領域３３とｎ型ドリフト領域３０との間にはパワーＭＯＳＦＥＴデバイスに寄生するボディダイオード構造が形成され、そのうち、ｐ型ボディ領域３３は該ボディダイオードの陽極であり、ｎ型ドリフト領域は該ボディダイオードの陰極である。
本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域３３内に位置するｐ型ボディコンタクト領域３８と、ｎ型ドープ領域３９と、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂとを更に含み、ｐ型ボディコンタクト領域３８とｎ型ドープ領域３９とは、ともに第１のｎ型ソース領域３４ａと第２のｎ型ソース領域３４ｂとの間に設けられ、ｎ型ドープ領域３９はｐ型ボディコンタクト領域３８の上に位置する。ｎ型ドープ領域３９はｐ型ボディコンタクト領域３８の上に位置する導電層であるため、ｎ型ドープ領域３９とｐ型ボディコンタクト領域３８とは、シリコンベースのボディコンタクトダイオード構造を形成し、そのうち、ｎ型ドープ領域３９は該ボディコンタクトダイオードの陰極であり、ｐ型ボディコンタクト領域３８は該ボディコンタクトダイオードの陽極であるため、ボディコンタクトダイオードの陽極はボディダイオードの陽極に接続されている。
本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域３３内に位置し、且つ第１のｎ型ソース領域３４ａとｎ型ドリフト領域３０との間に介在する第１の電流チャネルと該第１の電流チャネルを被覆するゲート誘電体層３５と第１のゲート３６ａとを更に含む。第１のゲート３６ａは制御ゲートであり、且つゲート電圧によって該第１の電流チャネルのオン／オフを制御する。
本実施形態に係るパワーＭＯＳＦＥＴデバイスは、ｐ型ボディ領域３３内に位置し、且つ第２のｎ型ソース領域３４ｂとｎ型ドリフト領域３０との間に介在する第２の電流チャネルと該第２の電流チャネルを被覆するゲート誘電体層３５と第２のゲート３６ｂとを更に含む。
一実施形態において、第２の電流チャネルのオン電圧は第１の電流チャネルのオン電圧よりも低い。
第２のゲート３６ｂと、第１のｎ型ソース領域３４ａと、第２のｎ型ソース領域３４ｂと、ｎ型ドープ領域３９との間は電気的に接続され、且ついずれもソース電圧に接続されている。図７に示されるパワーＭＯＳＦＥＴデバイスにおいて、ｎ型ドープ領域３９は、第１のｎ型ソース領域３４ａに接続され、第２のｎ型ソース領域３４ｂと第２のゲート３６ｂとの間はソース金属コンタクト層４７により接続される。ソース金属コンタクト層４７はソース電圧に外部接続されていることにより、第２のゲート３６ｂはソース電圧によって第２の電流チャネルのオン／オフを制御する。第１のゲート３６ａはゲート金属コンタクト層（断面の位置関係に基づいて、ゲート金属コンタクト層は図７に示されていない）を介してゲート電圧に外部接続されていることにより、第１のゲート３６ａはゲート電圧によって第１の電流チャネルのオン／オフを制御する。ソース金属コンタクト層４７とゲート金属コンタクト層との間は層間絶縁層５０により分離される。層間絶縁層５０は、一般的にシリコンガラス、ホウリンケイ酸塩ガラス又はリンケイ酸塩ガラスなどの材料である。
図８は、本実施形態に係るパワーＭＯＳＦＥＴデバイスと従来の技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスとのＶｆ曲線のテスト比較図である。図８に示すように、曲線１は関連技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスの順電圧Ｖｆ曲線のテスト図を表し、曲線２は本実施形態におけるボディコンタクトダイオードを有するパワーＭＯＳＦＥＴデバイスのＶｆ曲線のテスト図を表し、ただし、Ｖｆはボディダイオードに印加される電圧（すなわち、パワーＭＯＳＦＥＴデバイスのソース－ドレイン間電圧Ｖｓｄ）を表し、Ｉ（Ａ）はボディダイオードを流れる逆電流を表す。図８から分かるように、関連技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスをオフにした場合、ソース－ドレイン間電圧を印加した後、ボディダイオードを流れる逆電流Ｉ（Ａ）は迅速に増大する。一方、本実施形態におけるパワーＭＯＳＦＥＴデバイスは、ボディコンタクトダイオードが負バイアス状態にあるため、逆電流がほぼボディダイオードを流れず、ボディコンタクトダイオードが逆方向ブレークダウンされた場合のみ、ボディダイオードを流れる逆電流が迅速に増大する。本実施形態に係るパワーＭＯＳＦＥＴデバイスをオフにした場合のソース－ドレイン間電圧は、ボディコンタクトダイオードの逆方向ブレークダウンを引き起こすことがないため、本実施形態に係るパワーＭＯＳＦＥＴデバイスをオフにした場合、逆電流がほぼボディダイオードを流れない。これにより、パワーＭＯＳＦＥＴデバイスのボディダイオード内の少数キャリアを大幅に低減し、更にパワーＭＯＳＦＥＴデバイスの逆回復電荷及び逆回復時間を大幅に低減することができることで、パワーＭＯＳＦＥＴデバイスは高速逆回復機能を実現可能である。
図９は、本実施形態に係るパワーＭＯＳＦＥＴデバイスと関連技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスとの逆回復曲線のテスト比較図である。図９に示すように、曲線３は関連技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスの逆回復曲線図を表し、曲線４は本実施形態におけるボディコンタクトダイオードを有するパワーＭＯＳＦＥＴデバイスの逆回復曲線図を表す。図９から分かるように、本実施形態におけるボディコンタクトダイオードを有するパワーＭＯＳＦＥＴデバイスは、関連技術におけるボディコンタクトダイオードを有さないパワーＭＯＳＦＥＴデバイスと比較して、より速い逆回復速度を有する。

Claims (11)

  1. ソースと、ドレインと、第１のゲートと、第２のゲートと、ボディダイオードと、ボディコンタクトダイオードとを含み、前記ソースと、ドレインと、第１のゲートとは、第１のＭＯＳＦＥＴ構造に構成され、前記ソースと、ドレインと、第２のゲートとは、第２のＭＯＳＦＥＴ構造に構成され、前記ボディダイオードの陰極は前記ドレインに接続され、前記ボディコンタクトダイオードの陽極は前記ボディダイオードの陽極に接続され、前記ボディコンタクトダイオードの陰極は前記ソースに接続され、前記第１のゲートはゲート電圧によって前記第１のＭＯＳＦＥＴ構造のオン／オフを制御し、前記第２のゲートは前記ソースに接続され、前記第２のゲートはソース電圧によって前記第２のＭＯＳＦＥＴ構造のオン／オフを制御する、パワー金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス。
  2. 前記第１のＭＯＳＦＥＴ構造の閾値電圧は前記第２のＭＯＳＦＥＴ構造の閾値電圧よりも大きい、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
  3. ｎ型ドレイン領域と前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域であって、前記ｎ型ドリフト領域内にｐ型ボディ領域が設けられ、前記ｐ型ボディ領域内に、ｐ型ボディコンタクト領域と第１のｎ型ソース領域と第２のｎ型ソース領域とが設けられている、ｎ型ドリフト領域と、
    前記ｐ型ボディコンタクト領域の上に位置する導電層であって、前記導電層と前記ｐ型ボディコンタクト領域とが前記ボディコンタクトダイオードを形成し、前記導電層は前記ボディコンタクトダイオードの陰極であり、前記ｐ型ボディコンタクト領域は前記ボディコンタクトダイオードの陽極である、導電層と、
    前記ｐ型ボディ領域内に位置し、且つ前記第１のｎ型ソース領域と前記ｎ型ドリフト領域との間に介在する第１の電流チャネルであって、
    前記第１のゲートとゲート誘電体層とが前記第１の電流チャネルを被覆し、前記第１のゲートはゲート電圧によって前記第１の電流チャネルのオン／オフを制御するように構成される、第１の電流チャネルと、
    前記ｐ型ボディ領域内に位置し、且つ前記第２のｎ型ソース領域と前記ｎ型ドリフト領域との間に介在する第２の電流チャネルであって、前記第２のゲートと前記ゲート誘電体層とが前記第２の電流チャネルを被覆し、前記第２のゲートと前記第１のｎ型ソース領域と前記第２のｎ型ソース領域と前記導電層との間は互いに電気的に接続され、且ついずれもソース電圧に接続され、前記第２のゲートはソース電圧によって前記第２の電流チャネルのオン／オフを制御するように構成される、第２の電流チャネルと、
    を含む、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
  4. 前記導電層は前記ｐ型ボディ領域の上に位置するソース金属コンタクト層であり、前記ｐ型ボディコンタクト領域のドーピング濃度は、前記ｐ型ボディ領域のドーピング濃度の最大ピークよりも低く、前記ｐ型ボディコンタクト領域と前記ソース金属コンタクト層とは、ショットキーバリアダイオード構造を形成する、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
  5. 前記第２のゲートは前記ソース金属コンタクト層によって前記第１のｎ型ソース領域と前記第２のｎ型ソース領域と接続され、前記ソース金属コンタクト層はソース電圧に外部接続されている、請求項４に記載のパワーＭＯＳＦＥＴデバイス。
  6. 前記導電層は前記ｐ型ボディ領域の上に位置するｎ型ポリシリコン層であり、前記ｎ型ポリシリコン層と前記ｐ型ボディコンタクト領域とは、シリコンベースのボディコンタクトダイオード構造を形成する、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
  7. 前記ｎ型ポリシリコン層は前記第２のゲートと、前記第１のｎ型ソース領域と、前記第２のｎ型ソース領域と直接接続され、前記ｎ型ポリシリコン層はソース金属コンタクト層によってソース電圧に外部接続されている、請求項６に記載のパワーＭＯＳＦＥＴデバイス。
  8. 前記導電層は前記ｐ型ボディ領域内に位置するｎ型ドープ領域であり、前記ｎ型ドープ領域と前記ｐ型ボディコンタクト領域とは、シリコンベースのボディコンタクトダイオード構造を形成する、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
  9. 前記第２のゲートはソース金属コンタクト層によって前記第１のｎ型ソース領域と、前記第２のｎ型ソース領域と、前記ｎ型ドープ領域と接続され、前記ソース金属コンタクト層はソース電圧に外部接続されている、請求項８に記載のパワーＭＯＳＦＥＴデバイス。
  10. 前記第１の電流チャネルのオン電圧は前記第２の電流チャネルのオン電圧よりも大きい、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
  11. ｐ型ボディ領域の下方に位置するｐ型柱状エピタキシャルドープ領域を更に含み、前記ｐ型柱状エピタキシャルドープ領域のドープ不純物と、隣接する前記ｎ型ドリフト領域内のドープ不純物とは、スーパージャンクション構造を形成するように電荷バランスを形成する、請求項３に記載のパワーＭＯＳＦＥＴデバイス。

JP2020510097A 2017-11-01 2018-10-17 パワーｍｏｓｆｅｔデバイス Active JP6995187B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201711058065.1 2017-11-01
CN201711058204.0A CN109755241B (zh) 2017-11-01 2017-11-01 一种功率mosfet器件
CN201711058204.0 2017-11-01
CN201711058065.1A CN109755309B (zh) 2017-11-01 2017-11-01 一种功率晶体管
PCT/CN2018/110570 WO2019085752A1 (zh) 2017-11-01 2018-10-17 功率mosfet器件

Publications (2)

Publication Number Publication Date
JP2020532120A JP2020532120A (ja) 2020-11-05
JP6995187B2 true JP6995187B2 (ja) 2022-01-14

Family

ID=66332456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510097A Active JP6995187B2 (ja) 2017-11-01 2018-10-17 パワーｍｏｓｆｅｔデバイス

Country Status (4)

Country Link
US (1) US11296216B2 (ja)
JP (1) JP6995187B2 (ja)
KR (1) KR102288862B1 (ja)
WO (1) WO2019085752A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069772B2 (en) * 2018-12-14 2021-07-20 General Electric Company Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
CN112885827B (zh) * 2019-11-29 2022-04-15 苏州东微半导体股份有限公司 一种半导体超结功率器件
CN114580332B (zh) * 2022-05-06 2022-08-12 深圳市威兆半导体股份有限公司 一种超结mosfet器件的仿真方法
WO2024192770A1 (zh) * 2023-03-23 2024-09-26 华为技术有限公司 半导体器件、电子芯片和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186353A (ja) 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
JP2016167537A (ja) 2015-03-10 2016-09-15 富士電機株式会社 縦型ｍｏｓｆｅｔ
US20170062607A1 (en) 2015-08-31 2017-03-02 Intersil Americas LLC Method and Structure for Reducing Switching Power Losses
JP2017059637A (ja) 2015-09-15 2017-03-23 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
JP2017175100A (ja) 2016-03-16 2017-09-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715009A (ja) * 1993-01-14 1995-01-17 Toyota Autom Loom Works Ltd 縦型ｍｏｓ電界効果トランジスタ
KR20050084685A (ko) * 2002-11-25 2005-08-26 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기
US7994569B2 (en) * 2008-05-15 2011-08-09 Anpec Electronics Corporation Semiconductor device and method for forming the same
US7943994B2 (en) * 2009-05-22 2011-05-17 Richtek Technology Corporation, R.O.C. Integrated PMOS transistor and Schottky diode
US9024379B2 (en) 2012-02-13 2015-05-05 Maxpower Semiconductor Inc. Trench transistors and methods with low-voltage-drop shunt to body diode
KR101421804B1 (ko) 2012-09-28 2014-07-22 주식회사 포스코 코크스 오븐 천장패널의 충격 완충장치
US10642615B2 (en) * 2018-04-27 2020-05-05 International Business Machines Corporation System and method for dynamic accuracy and threshold control for branch classification
US9553087B1 (en) * 2015-11-02 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN105702668B (zh) * 2016-03-03 2018-06-22 成都芯源系统有限公司 同步开关变换器及用于同步开关变换器的集成半导体开关器件
US9825025B2 (en) * 2016-03-16 2017-11-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186353A (ja) 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
JP2016167537A (ja) 2015-03-10 2016-09-15 富士電機株式会社 縦型ｍｏｓｆｅｔ
US20170062607A1 (en) 2015-08-31 2017-03-02 Intersil Americas LLC Method and Structure for Reducing Switching Power Losses
JP2017059637A (ja) 2015-09-15 2017-03-23 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
JP2017175100A (ja) 2016-03-16 2017-09-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US11296216B2 (en) 2022-04-05
JP2020532120A (ja) 2020-11-05
KR20200017416A (ko) 2020-02-18
KR102288862B1 (ko) 2021-08-11
US20200203524A1 (en) 2020-06-25
WO2019085752A1 (zh) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6995187B2 (ja) パワーｍｏｓｆｅｔデバイス
WO2019085851A1 (zh) 沟槽型功率晶体管
CN109755241B (zh) 一种功率mosfet器件
CN109755289B (zh) 一种沟槽型超结功率器件
JP6947915B6 (ja) Ｉｇｂｔパワーデバイス
US20150187877A1 (en) Power semiconductor device
CN109755311B (zh) 一种沟槽型功率晶体管
US9153678B2 (en) Power semiconductor device and method of manufacturing the same
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
CN117497600A (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
KR101452098B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20150076716A (ko) 전력 반도체 소자
CN109755309B (zh) 一种功率晶体管
KR101452091B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102519235B1 (ko) 반도체 초접합 전력소자
KR102717550B1 (ko) 초접합 전력 소자
US11721749B2 (en) IGBT power device
US11908889B2 (en) Semiconductor super-junction power device
CN103794646A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211214

R150 Certificate of patent or registration of utility model

Ref document number: 6995187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150