JP6985496B2 - 熱伝導性ヒートシンクを備えた超伝導デバイス - Google Patents

熱伝導性ヒートシンクを備えた超伝導デバイス Download PDF

Info

Publication number
JP6985496B2
JP6985496B2 JP2020508459A JP2020508459A JP6985496B2 JP 6985496 B2 JP6985496 B2 JP 6985496B2 JP 2020508459 A JP2020508459 A JP 2020508459A JP 2020508459 A JP2020508459 A JP 2020508459A JP 6985496 B2 JP6985496 B2 JP 6985496B2
Authority
JP
Japan
Prior art keywords
heat
superconducting
resistor
dielectric layer
heat conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020508459A
Other languages
English (en)
Other versions
JP2020530944A (ja
Inventor
エイ. ペセツキー、アーロン
アラン ロニー、パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020530944A publication Critical patent/JP2020530944A/ja
Application granted granted Critical
Publication of JP6985496B2 publication Critical patent/JP6985496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/81Containers; Mountings
    • H10N60/815Containers; Mountings for Josephson-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6611Wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6683High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、概して、集積回路に関し、より詳細には、熱伝導性ヒートシンクを備えた超伝導デバイスに関する。
極低温で動作するモノリシックマイクロ波集積回路(MMIC:Monolithic Microwave Integrated circuit)チップは、超伝導回路を有し、超伝導回路は、超伝導回路から基板に向かって熱を除去することにより熱的に管理される必要がある。上面からの熱除去は、超伝導はんだバンプがあるために非効率的である。これは、許容できないほどに高い温度勾配をもたらす。しかしながら、MMICの下位層にある超伝導メッシュ材料製の接地面により、全体の層が熱平衡となる。このため、MMIC上のデバイスのうちより低い温度に維持する必要のある部分は、より高温部品にさらされることになる。極低温条件では、熱負荷、冷却資源、および温度は互いに強く結びついている。極低温から室温に上げると、1つのユニットの消費電力の節約は数桁に拡大する。
一般的な超伝導電子回路は、電気伝導率の低い金属製の抵抗器と、絶縁材料内または絶縁材料上に作製された超伝導要素とを含み得る。一般的な動作では、抵抗器を流れる電流はホットエレクトロンの形で熱を発生する。熱は、電子−フォノン結合によりフォノンに変換されるまで、電子に閉じ込められる。その後、ホットフォノンは、回路を通ってパッケージに到達し、最終的にクライオクーラーに到達する。クライオクーラーへのホットフォノンの移動中、ホットフォノンは電子回路全体を加熱し、結果として、電子回路を所望の動作温度に維持するためのエネルギーが増加する。
一例では、抵抗器と、抵抗器の第1の端子に結合された第1の超伝導構造と、抵抗器の第2の端子に結合された第2の超伝導構造とを含む集積回路が提供される。熱伝導性ヒートシンク構造が、ホットフォノンを生成する前に、電子から熱を除去するために、抵抗器の第2の端子に結合されている。
別の例では、モノリシックマイクロ波集積回路(MMIC)が提供される。MMICは、基板の上にある誘電体構造と、誘電体構造の第1の誘電体層内に存在する複数の超伝導構造と、誘電体構造の第2の誘電体層内に存在する複数の抵抗器と、誘電体構造の中間層内に存在する複数の超伝導コンタクトとを含む。中間層は、第1の誘電体層と第2の誘電体層との間に存在する。複数の抵抗器の各々について、複数の超伝導コンタクトの第1の超伝導コンタクトは、所与の抵抗器の第1の端子を第1の超伝導構造に結合し、複数の超伝導コンタクトの第2の超伝導コンタクトは、所与の抵抗器の第2の端子を第2の超伝導構造に結合する。MMICは、共通接地を形成するとともに、ホットエレクトロンがフォノンを生成する前に、複数の抵抗器の電子から熱を除去するために、複数の抵抗器の各々の第2の端子に結合された熱伝導性ヒートシンク構造をさらに備える。
例示的な集積回路の一部の断面図を示している。 別の例示的な集積回路の一部の断面図を示している。 図2の集積回路の一部の平面図を示している。 モノリシックマイクロ波集積回路(MMIC)の一例の断面図を示している。
本開示は、誘電体構造内に配置された超伝導回路と、集積回路の部品から熱を除去するための熱経路を提供する熱伝導性ヒートシンクとを含む集積回路(例えば、モノリシックマイクロ波集積回路(MMIC))について説明する。高熱伝導性ヒートシンクは、銅などの熱伝導率の高い常伝導金属(normal metal)から形成することができる。常伝導金属は銅である必要はないが、極低温下で超伝導体にならない他の高熱伝導性金属とすることができる。追加の例としては、金、銀、タングステン、モリブデン、イリジウム、およびロジウムが含まれる。
本明細書で定義される通常の金属は、非常に優れた熱伝導体である金属、例えば、電子伝導により熱を容易に輸送および分配し、能動回路から熱を除去する機構を提供する高熱伝導性金属を指す。能動回路は、抵抗器などの発熱回路部品、または回路部品を流れる電流の結果として熱を発生するその他の部品を含むことができる。抵抗器は、チタンタングステン合金またはモリブデンなどの抵抗材料から形成することができる。能動回路は、能動回路の一部を形成する超伝導部品をも含むことができる。超伝導部品は、非常に優れた導電性材料であるが、熱伝導性の低い材料である超伝導材料を含む。しかしながら、超伝導部品は、規定の極低温に維持する必要があり、これにはエネルギーが必要である。発熱部品によって発生した熱により、発熱部品および超伝導部品を含むデバイスの温度が上昇し、その結果、デバイスとその関連部品を規定の極低温に維持するためにより多くのエネルギーが必要となる。
一例では、超伝導デバイスの能動部品用の制御回路は、電流が流れる一対の通電型超伝導構造(例えば、伝送線、ジョセフソン接合、インダクタ、量子ビット、または1つ以上のレシプロカル量子論理デバイスなどのそれらの組み合わせ)を含む。システムは、50ミリケルビン(mK)などの最大動作温度未満に維持する必要がある。動作温度を下回ることの利点の1つは、制御回路が超伝導体として動作することである。制御回路を流れる電流には抵抗がないため、熱は放散されない。電気回路を完成させるために、2つの通電型超伝導構造の間に抵抗素子が配置されることがある。この素子は、制御回路が適切に動作するために電気抵抗特性を持つ必要があるため、素子は超伝導体ではない。この素子を流れる電流は熱を放散する。熱的に管理される必要があるものは、この熱である。
高熱伝導性のヒートシンクは、ホットエレクトロンがフォノンを生成する前に、抵抗素子の電子から熱を除去して、MMICの熱を低減する。一例では、常伝導金属の熱シンクが、抵抗素子の端子に結合され、かつ共通接地を提供することができる。共通接地の利点は、適切に管理された熱流と、共通電気接地としても機能する共通シンクへの熱経路の集中である。代替的に、超伝導材料製の第2の共通接地によって電気的接地を提供することができる。熱伝導性コンタクトは、熱伝導性ヒートシンクを誘電体構造の上面に配置された熱伝導性プレートに結合することができる。代替的に、熱伝導性コンタクトは、複数の抵抗器の各々に関して、個々の抵抗器の端子および個々の熱伝導性コンタクトを熱伝導性プレートに直接結合することができる。常伝導金属伝導プレートは、熱伝導経路を拡大し、かつ直接冷却されることができる。一例では、基板貫通ビア(TSV)は、熱伝導性プレートを基板の底面上に配置された熱伝導性ヒートスプレッダに結合する。TSVは、著しい温度勾配を導入することなく、誘電体構造および基板を貫通する熱経路を提供する。このヒートスプレッダは、チップの底面とMMICに極低温を提供するコールドヘッドとの間の熱伝達面積を増加させる。面積が増加すると、スプレッダとコールドヘッドとの間の温度勾配が減少する。
図1は、例示的な集積回路10の一部の断面図を示している。集積回路10の一部は、基板12の上にある複数の積層された誘電体層を含む。複数の誘電体層は、誘電体構造11を形成する。誘電体構造11は、基板12の上にある第1の誘電体層14と、第1の誘電体層14の上にある第2の誘電体層16と、第2の誘電体層16の上にある第3の誘電体層18と、第3の誘電体層18の上にある第4の誘電体層20と、第4の誘電体層20の上にある第5の誘電体層22と、第5の誘電体層22の上にある第6の誘電体層24とを含む。基板12は、シリコン、ガラス、または他の基板材料製とすることができる。複数の超伝導構造が誘電体構造11内に配置されている。
第1の超伝導構造26および第2の超伝導構造28が第1の誘電体層14内に存在する。第3の超伝導構造34および第4の超伝導構造36が第3の誘電体層16内に存在する。第1の超伝導コンタクト30は、第2の誘電体層16を介して第1の超伝導構造26を第4の超伝導構造36に接続し、第2の超伝導コンタクト32は、第2の誘電体層16を介して第2の超伝導構造28を第4の超伝導構造36に接続する。抵抗器42は、第5の誘電体層22内に存在し、第1の端子において第3の超伝導コンタクト38によって第3の超伝導構造34に結合され、第2の端子において第4の超伝導コンタクト40によって第4の超伝導構造36に結合される。第3の超伝導コンタクト38および第4の超伝導コンタクト40の両方は、第4の誘電体層20を貫通して延在する。抵抗器42の第2の端子は、熱伝導性シンク構造44にも結合されている。熱伝導性シンク構造44は、抵抗器42および複数の超伝導構造用の接地面として機能することができる。
熱伝導性シンク構造44は、常伝導金属などの熱伝導性材料製である。熱伝導性材料は、熱を容易に伝達するように、比較的優れた熱伝導体である材料である。超伝導材料は、優れた電気伝導性材料であるが、熱伝導性の低い材料である。従って、熱伝導性シンク構造44は、超伝導材料で形成されておらず、抵抗器42から熱伝導性シンク構造44に熱を伝導するのに比較的優れた材料で形成される。熱伝導性シンク構造44は、外部ソースによって冷却することができる。
熱伝導性シンク構造44は、非常に高い伝導性を有する常伝導金属製の経路を介してチップパッケージおよび/またはクライオクーラーに接続することができる。抵抗器42で発生したホットエレクトロンは、例えば、集積回路の上面または底面への熱流に対する代替経路を提供する常伝導金属を介してクライオクーラーに運ばれる。常伝導金属が十分に高い熱伝導率を有する限り、この第2の経路の熱抵抗は、フォノン媒介経路よりも小さくなり、回路の温度が低下する。
図2〜3に示す別の例では、抵抗器は、超伝導回路への電気接続を超えて延在している。ビアが、抵抗器から回路の表面まで絶縁体を貫通するように続いてエッチングされ、金または銅などの高熱伝導性金属で充填される。チップの上面および底面は、高熱伝導性の常伝導金属で覆われ、基板貫通ビア(TSV:through substrate via)コンタクトが、チップを貫通してエッチングされ、高熱伝導性の常伝導金属で充填されて、上面および下面の高熱伝導性金属層を結合する。チップの底面は、常伝導金属パッケージと接触して保持されることができる。
図2は、上記で説明したTSVコンタクトを備えた例示的な集積回路50の一部の断面図を示している。図3は、図2の集積回路50の一部の平面図を示している。集積回路50の一部は、基板52の上にある複数の積層された誘電体層を含む。複数の誘電体層は、誘電体構造51を形成する。誘電体構造51は、基板52の上にある第1の誘電体層54と、第1の誘電体層54の上にある第2の誘電体層56と、第2の誘電体層56の上にある第3の誘電体層58と、第3の誘電体層58の上にある第4の誘電体層60とを含む。基板52は、シリコン、ガラス、または他の基板材料製とすることができる。
複数の超伝導構造62、64、80、82および90が第1の誘電体層54内に配置され、複数の抵抗器70、84および92が第3の誘電体層58内に配置される。複数の抵抗器70、84および92の各抵抗器の端子は、第2の誘電体層56を貫通する超伝導コンタクト66、68、83、85、91および93によって個々の超伝導構造に結合されて、複数の能動回路を形成する。抵抗器および1対の超伝導構造は、能動回路を形成することができる。各抵抗器の接地端子は、各抵抗器のコンタクトを超えて、個々の超伝導構造まで延在している。個々の熱伝導性コンタクト72、86、94は、複数の抵抗器70、84、92の各々に関して、各個々の抵抗器の各接地端子を、集積回路50の上面に存在する熱伝導性プレート74に結合する。熱伝導性プレート74は、増強された熱伝導経路を提供し、直接冷却されることができる。
基板貫通ビア(TSV)76は、熱伝導性プレート74を基板50の底面に配置された熱伝導性ヒートスプレッダ78に結合する。TSV76は、著しい温度勾配を導入することなく、誘電体構造51および基板52を貫通する熱経路を提供する。この熱伝導性ヒートスプレッダ78は、チップの底面と、ICに極低温を提供するコールドヘッドとの間の熱伝達面積を増加させる。この面積の増加により、熱伝導性ヒートスプレッダ78とコールドヘッドとの間の温度勾配が減少する。
図4に示すように、MMIC100は、超伝導コンタクト110によって互いに接続された超伝導構造106および抵抗器108を備えた能動デバイスを含む集積回路102を含む。複数の熱伝導性プレート112は、集積回路102の上面に存在し、かつ個々の熱伝導性コンタクト114を介して抵抗器108に接続され、かつ個々の熱伝導性貫通基板ビア(TSV)(116)を介して集積回路102の裏側に接続される。集積回路102は、キャリア、プリント回路基板またはインターポーザなどのパッケージ104内に配置することができる。集積回路102の基板の裏側は、パッケージ104に接続される熱伝導性スプレッダ122を形成するために常伝導金属でコーティングされている。これにより、抵抗器108からパッケージ104への高伝導性熱経路が提供され、熱を逃がすことができる。この場合、超伝導コンタクトパッド120へのワイヤボンド118を介して超伝導構造106との電気的接触が行われる。代替的に、超伝導コンタクトパッド120は、圧力コンタクトまたはインターポーザを介してプリント回路基板に接続されるか、またはソケットに直接はんだ付けすることができる。
上述したものは、本発明の事例である。当然ながら、本発明を説明する目的で、構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む、本出願の範囲内にあるすべてのそのような変更、修正、および変形を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
モノリシックマイクロ波集積回路(MMIC)であって、
基板の上にある誘電体構造と、
前記誘電体構造の第1の誘電体層内に存在する複数の超伝導構造と、
前記誘電体構造の第2の誘電体層内に存在する複数の抵抗器と、
前記誘電体構造の中間層内に存在する複数の超伝導コンタクトと、前記中間層は前記第1の誘電体層と前記第2の誘電体層の間に存在し、前記複数の抵抗器の各々について、前記複数の超伝導コンタクトの第1の超伝導コンタクトは、所与の抵抗器の第1の端子を第1の超伝導構造に結合し、前記複数の超伝導コンタクトの第2の超伝導コンタクトは、前記所与の抵抗器の第2の端子を第2の超伝導構造に結合し、
共通接地を形成するとともに、電子がフォノンに変換される前に、前記複数の抵抗器から電子を移動させるために、前記複数の抵抗器の各々の前記第2の端子に結合された熱伝導性ヒートシンク構造とを備えるMMIC。
[付記2]
前記熱伝導性ヒートシンク構造は、前記誘電体構造に封入されている、付記1に記載のMMIC。
[付記3]
前記熱伝導性ヒートシンク構造は、誘電体構造の一部を貫通して延在する熱伝導性コンタクトによって前記複数の抵抗器の各々の第2の端子に結合される熱伝導性ヒートシンクプレートであり、前記熱伝導性ヒートシンクプレートは、前記誘電体構造の上面および底面のうちの一方の上に配置されている、付記1に記載のMMIC。
[付記4]
前記熱伝導性ヒートシンクプレートは、前記誘電体構造の前記上面に配置され、MMICはさらに前記誘電体構造の前記底面上に配置された熱伝導性ヒートスプレッダと、前記熱伝導性ヒートシンクプレートを前記熱伝導性ヒートスプレッダに結合する熱伝導性貫通基板ビア(TSV)とを備え、前記熱伝導性ヒートスプレッダは、クライオクーラーに隣接して配置されるように構成されている、付記3に記載のMMIC。
[付記5]
前記誘電体構造の前記上面上に配置された複数の追加の熱伝導性ヒートプレートをさらに備え、各追加の熱伝導性ヒートプレートは、個々の熱伝導性ヒートシンクプレートを前記熱伝導性ヒートスプレッダに結合する個々の熱伝導性基板貫通ビア(TSV)によって前記熱伝導性ヒートスプレッダに結合されている、付記4に記載のMMIC。
[付記6]
前記熱伝導性ヒートシンク構造は、銅、金、銀、タングステン、モリブデン、イリジウム、および/またはロジウムから形成される、付記1に記載のMMIC。
[付記7]
前記誘電体構造および前記基板は、キャリア内に存在する、付記1に記載のMMIC。

Claims (13)

  1. 集積回路であって、
    抵抗器と、
    前記抵抗器の第1の端子に結合された第1の超伝導構造と、
    前記抵抗器の第2の端子に結合された第2の超伝導構造と、
    電子がフォノンを生成する前に、前記抵抗器の電子から熱を除去するために、前記抵抗器の前記第2の端子に結合された熱伝導性ヒートシンク構造とを備える集積回路。
  2. 前記熱伝導性ヒートシンク構造は、超伝導ではない常伝導金属から形成されている、請求項1に記載の回路。
  3. 前記熱伝導性ヒートシンク構造は、前記抵抗器および前記第1および第2の超伝導構造とともに誘電体構造内に封入されている、請求項1に記載の回路。
  4. 前記熱伝導性ヒートシンク構造は、前記抵抗器および前記第1および第2の超伝導構造を封入する誘電体構造の一部を貫通して延在する熱伝導性コンタクトによって前記抵抗器に結合された熱伝導性ヒートシンクプレートであり、前記熱伝導性ヒートシンクプレートは、前記誘電体構造の上面の上および底面の下のうちの一方に配置されている、請求項1に記載の回路。
  5. 前記熱伝導性ヒートシンクプレートは、前記誘電体構造の前記上面上に配置され、回路はさらに、前記誘電体構造の前記底面の下に配置された熱伝導性ヒートスプレッダと、前記熱伝導性ヒートシンクプレートを前記熱伝導性ヒートスプレッダに結合する熱伝導性貫通基板ビア(TSV)とを備え、前記熱伝導性ヒートスプレッダは、クライオクーラーに隣接して配置されるように構成されている、請求項4に記載の回路。
  6. 前記第1および第2の超伝導構造が第1の誘電体層内に配置され、前記抵抗器が第2の誘電体層内に配置され、前記第1および第2の超伝導構造が、前記第1の誘電体層と前記第2の誘電体層との間に存在する中間誘電体層を貫通して延在する超伝導コンタクトによって前記抵抗器の個々の端子に結合され、前記第1の誘電体層、前記中間誘電体層、および前記第2の誘電体層が誘電体構造を形成する、請求項1に記載の回路。
  7. 複数の追加の抵抗器をさらに備え、各抵抗器は個々の超伝導構造の間に結合され、前記複数の追加の抵抗器の各々および前記抵抗器は、共通接地を形成する前記熱伝導性ヒートシンク構造に第2の端子上において結合される、請求項1に記載の回路。
  8. 前記超伝導構造が第1の誘電体層内に配置され、前記抵抗器および前記複数の追加の抵抗器が第2の誘電体層内に配置され、前記個々の超伝導構造が、前記第1の誘電体層と前記第2の誘電体層との間に存在する中間誘電体層を貫通して延在する超伝導コンタクトによって前記抵抗器の個々の端子に結合されて、複数の能動回路が形成される、請求項7に記載の回路。
  9. 前記熱伝導性ヒートシンク構造は、誘電体構造の一部を貫通して延在する熱伝導性コンタクトによって前記複数の追加の抵抗器の各々の第2の端子に結合される熱伝導性ヒートシンクプレートであり、前記熱伝導性ヒートシンクプレートは、前記誘電体構造の上面および底面のうちの一方の上に配置されている、請求項8に記載の回路。
  10. 前記熱伝導性ヒートシンクプレートは、前記誘電体構造の前記上面に配置され、回路はさらに前記誘電体構造の前記底面上に配置された熱伝導性ヒートスプレッダと、前記熱伝導性ヒートシンクプレートを前記熱伝導性ヒートスプレッダに結合する熱伝導性貫通基板ビア(TSV)とを備え、前記熱伝導性ヒートスプレッダは、クライオクーラーに隣接して配置されるように構成されている、請求項9に記載の回路。
  11. 前記誘電体構造の前記上面上に配置された複数の追加の熱伝導性ヒートプレートをさらに備え、各追加の熱伝導性ヒートプレートは、個々の熱伝導性ヒートシンクプレートを前記熱伝導性ヒートスプレッダに結合する個々の熱伝導性基板貫通ビア(TSV)によって前記熱伝導性ヒートスプレッダに結合されている、請求項10に記載の回路。
  12. 前記熱伝導性ヒートシンク構造は、銅、金、銀、タングステン、モリブデン、イリジウム、および/またはロジウムから形成される、請求項1に記載の回路。
  13. キャリアと、前記キャリア上に存在する請求項1に記載の集積回路とを備えるモノリシックマイクロ波集積回路(MMIC)。
JP2020508459A 2017-08-15 2018-08-03 熱伝導性ヒートシンクを備えた超伝導デバイス Active JP6985496B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/677,756 US10290676B2 (en) 2017-08-15 2017-08-15 Superconducting device with thermally conductive heat sink
US15/677,756 2017-08-15
PCT/US2018/045184 WO2019036209A1 (en) 2017-08-15 2018-08-03 SUPERCONDUCTING DEVICE WITH THERMAL DISSIPATOR THERMOCONDUCTIVE

Publications (2)

Publication Number Publication Date
JP2020530944A JP2020530944A (ja) 2020-10-29
JP6985496B2 true JP6985496B2 (ja) 2021-12-22

Family

ID=63245114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020508459A Active JP6985496B2 (ja) 2017-08-15 2018-08-03 熱伝導性ヒートシンクを備えた超伝導デバイス

Country Status (7)

Country Link
US (1) US10290676B2 (ja)
EP (2) EP4231808A3 (ja)
JP (1) JP6985496B2 (ja)
KR (1) KR102360801B1 (ja)
AU (1) AU2018318000B2 (ja)
CA (1) CA3071687C (ja)
WO (1) WO2019036209A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229864B1 (en) 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
US11004763B2 (en) * 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554567A (en) 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
GB2326029A (en) 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
KR20000021171U (ko) * 1999-05-21 2000-12-26 윤종용 휴대용 컴퓨터에 사용되는 방열 장치
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US7382138B1 (en) * 2006-09-29 2008-06-03 Reliance Electric Technologies, Llc System and method for non-destructive testing of rotors
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
CN102334206B (zh) * 2009-02-27 2016-06-29 D-波系统公司 用于制造超导集成电路的系统及方法
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
WO2013052592A1 (en) * 2011-10-05 2013-04-11 Flipchip International, Llc Wafer level applied thermal heat sink
US9741918B2 (en) * 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9930769B2 (en) * 2014-02-14 2018-03-27 Qualcomm Incorporated Thermal metal ground for integrated circuit resistors
US9615483B2 (en) * 2014-09-12 2017-04-04 Intel Corporation Techniques and configurations associated with a package load assembly

Also Published As

Publication number Publication date
CA3071687A1 (en) 2019-02-21
EP4231808A3 (en) 2023-12-27
JP2020530944A (ja) 2020-10-29
EP3669400B1 (en) 2024-04-03
KR102360801B1 (ko) 2022-02-14
EP3669400A1 (en) 2020-06-24
AU2018318000B2 (en) 2021-05-13
US20190058005A1 (en) 2019-02-21
CA3071687C (en) 2021-12-07
KR20200039728A (ko) 2020-04-16
WO2019036209A1 (en) 2019-02-21
US10290676B2 (en) 2019-05-14
AU2018318000A1 (en) 2020-02-20
EP4231808A2 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
JP6985496B2 (ja) 熱伝導性ヒートシンクを備えた超伝導デバイス
US7786486B2 (en) Double-sided package for power module
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
US7299639B2 (en) Thermoelectric module
US6466446B1 (en) Integrated circuit package with diamond heat sink
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度cmos集積回路
JP6883704B2 (ja) 複数の接地面のサーマルシンク
JP7105981B2 (ja) モノリシックマイクロ波集積回路(mmic)冷却構造
US20060186535A1 (en) Semi-conductor die mount assembly
CN110431662A (zh) 在两侧冷却的电路
US7759789B2 (en) Local area semiconductor cooling system
EP1065719A2 (en) Power semiconductor mounting package containing ball grid array
JP2020535660A (ja) 超伝導電気カプラを備えた熱絶縁グランド面
CN114122004A (zh) 射频功率管芯和包含所述射频功率管芯的功率放大器模块
KR100716865B1 (ko) 반도체패키지
US20180061731A1 (en) Electronic chip device with improved thermal resistance and associated manufacturing process
JP2002141436A (ja) 半導体装置及びその製造方法
JPH0377355A (ja) 放熱型半導体装置
JP2018195662A (ja) 電子装置及び電子装置の製造方法
JPS6056300B2 (ja) 半導体装置
JPH05315507A (ja) 半導体集積回路チップ及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150