KR20200039728A - 열 전도성 열 싱크를 갖는 초전도 디바이스 - Google Patents

열 전도성 열 싱크를 갖는 초전도 디바이스 Download PDF

Info

Publication number
KR20200039728A
KR20200039728A KR1020207006727A KR20207006727A KR20200039728A KR 20200039728 A KR20200039728 A KR 20200039728A KR 1020207006727 A KR1020207006727 A KR 1020207006727A KR 20207006727 A KR20207006727 A KR 20207006727A KR 20200039728 A KR20200039728 A KR 20200039728A
Authority
KR
South Korea
Prior art keywords
thermally conductive
conductive heat
superconducting
heat sink
resistor
Prior art date
Application number
KR1020207006727A
Other languages
English (en)
Other versions
KR102360801B1 (ko
Inventor
애런 에이. 페세트키
패트릭 알렌 론리
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20200039728A publication Critical patent/KR20200039728A/ko
Application granted granted Critical
Publication of KR102360801B1 publication Critical patent/KR102360801B1/ko

Links

Images

Classifications

    • H01L39/045—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H01L27/18—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

저항기, 저항기의 제1 단부에 커플링된 제1 초전도 구조, 및 저항기의 제2 단부에 커플링된 제2 초전도 구조를 포함하는 집적 회로가 제공된다. 열 전도성 열 싱크 구조는 전자들이 포논들을 생성하기 전에 저항기로부터 고온 전자들을 이동시키기 위해 저항기의 제2 단부에 커플링된다.

Description

열 전도성 열 싱크를 갖는 초전도 디바이스
본 출원은, 2017년 8월 15일자로 출원된 미국 특허 출원 제15/677756호로부터의 우선권을 주장하며, 그 출원은 그 전체가 본 명세서에 포함된다.
본 발명은 미국 정부의 계약 번호 제 30059305호 하에서 만들어졌다. 따라서, 미국 정부는 그 계약에서 특정된 바와 같이 본 발명에 대한 권리들을 갖는다.
본 개시내용은 일반적으로 집적 회로들에 관한 것으로, 더 상세하게는 열 전도성 열 싱크(thermally conductive heat sink)를 갖는 초전도 디바이스에 관한 것이다.
극저온 온도들에서 동작하는 모놀리식 마이크로파 집적 회로(MMIC) 칩들은, 초전도 회로들로부터 기판을 향해 아래로 열을 제거함으로써 열적으로 관리될 필요가 있는 초전도 회로들을 갖는다. 상단 측으로부터의 열 제거는 초전도 솔더 범프(solder bump)들로 인해 비효율적이다. 이는 허용할 수 없는 고온 기울기들을 유발한다. 그러나, MMIC 내의 하위 레벨 층들에서 초전도 메시(mesh) 재료로 제조된 접지 평면들은 전체 층들을 열 평형으로 이끈다. 이 때문에, 더 낮은 온도로 유지될 필요가 있는 MMIC 상의 디바이스들의 일부들은 더 높은 온도의 컴포넌트들에 노출되게 된다. 극저온 조건들에서, 열 로드, 냉각 리소스들, 및 온도는 서로 밀접하게 관련된다. 극저온 온도들로부터 실온으로 끌어올릴 경우, 하나의 단위의 전력 손실의 절약들은 수십배 확대된다.
통상적인 초전도 전자 회로는 낮은 전기 전도성을 갖는 금속으로부터 제조된 저항기들 및 절연 재료로 또는 절연 재료 상에 제작된 초전도 엘리먼트들을 포함할 것이다. 통상적인 동작에서, 저항기들을 흐르는 전류들은 고온 전자(hot electron)들의 형태로 열을 생성할 것이다. 열은, 그것이 전자-포논 커플링을 통해 포논들로 변환될 수 있을 때까지 전자들에 포획될 것이다. 이어서, 고온 포논들은 회로를 통해 패키지로 그리고 궁극적으로는 극저온냉각기(cryocooler)로 이동될 것이다. 극저온냉각기로의 그들의 이주 동안, 그들은 전체 전자 회로를 가열시켜, 원하는 동작 온도로 전자 회로를 유지하기 위한 에너지의 증가를 초래한다.
일 예에서, 저항기, 저항기의 제1 단부에 커플링된 제1 초전도 구조, 및 저항기의 제2 단부에 커플링된 제2 초전도 구조를 포함하는 집적 회로가 제공된다. 열 전도성 열 싱크 구조는 고온 포논들을 생성하기 전에 전자들로부터 열을 제거하기 위해 저항기의 제2 단부에 커플링된다.
다른 예에서, 모놀리식 마이크로파 집적 회로(MMIC)가 제공된다. MMIC는 기판 위에 놓인 유전체 구조, 유전체 구조의 제1 유전체 층에 존재하는 복수의 초전도 구조들, 유전체 구조의 제2 유전체 층에 존재하는 복수의 저항기들, 및 유전체 구조의 중간 층에 존재하는 복수의 초전도 콘택(contact)들을 포함한다. 중간 층은 제1 유전층과 제2 유전층 사이에 존재한다. 복수의 저항기들 각각에 대해, 복수의 초전도 콘택들 중 제1 초전도 콘택은 주어진 저항기의 제1 단부를 제1 초전도 구조에 커플링시키고, 복수의 초전도 콘택들 중 제2 초전도 콘택은 주어진 저항기의 제2 단부를 제2 초전도 구조에 커플링시킨다. MMIC는, 공통 접지를 형성하고, 고온 전자들이 포논들을 생성하기 전에 복수의 저항기들의 전자들로부터 열을 제거하기 위해 복수의 저항기들의 각각의 저항기의 제2 단부들에 커플링된 열 전도성 열 싱크 구조를 더 포함한다.
도 1은 예시적인 집적 회로의 일부의 단면도를 예시한다.
도 2는 다른 예시적인 집적 회로의 일부의 단면도를 예시한다.
도 3은 도 2의 집적 회로의 일부의 평면도를 예시한다.
도 4는 모놀리식 마이크로파 집적 회로(MMIC)의 일 예의 단면도를 예시한다.
본 개시내용은, 유전체 구조에 배치된 초전도 회로들, 및 집적 회로의 컴포넌트들로부터 열을 제거하기 위한 열 경로를 제공하는 열 전도성 열 싱크를 포함하는 집적 회로(예를 들어, 모놀리식 마이크로파 집적 회로(MMIC)를 설명한다. 매우 열 전도성인 열 싱크는 높은 열 전도성을 갖는 일반적인 금속, 이를테면 구리로 형성될 수 있다. 일반적인 금속은 구리일 필요는 없지만, 극저온 온도들 하에서 초전도체가 되지 않는 다른 매우 열 전도성인 금속들일 수 있다. 부가적인 예들은 금, 은, 텅스텐, 몰리브덴, 이리듐, 및 로듐을 포함한다.
본 명세서에서 정의된 바와 같은 일반적인 금속은, 매우 우수한 열 전도체인 금속, 이를테면 능동 회로(active circuit)들로부터 열을 제거하기 위한 메커니즘을 제공하도록 전자 전도를 통해 열을 용이하게 전달 및 분배하는 매우 열 전도성인 금속을 지칭한다. 능동 회로들은 열 생성 회로 컴포넌트들, 이를테면 회로 컴포넌트들을 통해 흐르는 전류의 결과로서 열을 생성하는 저항기들 또는 다른 컴포넌트들을 포함할 수 있다. 저항기들은 티타늄 텅스텐 합금 또는 몰리브덴과 같은 저항성 재료로 형성될 수 있다. 능동 회로들은 또한, 능동 회로들의 일부를 형성하는 초전도 컴포넌트들을 포함할 수 있다. 초전도 컴포넌트들은, 매우 우수한 전기 전도성 재료이지만 불량한 열 전도성 재료인 초전도 재료를 포함한다. 그러나, 초전도 컴포넌트들은 정의된 극저온 온도들로 유지될 필요가 있으며, 이는 에너지를 요구한다. 열 생성 컴포넌트들에 의해 생성된 열은 열 생성 컴포넌트들 및 초전도 컴포넌트들을 포함하는 디바이스의 온도로 하여금 증가하게 하며, 그 결과, 디바이스 및 그의 연관된 컴포넌트들을 정의된 극저온 온도들로 유지하도록 더 많은 에너지를 요구한다.
일 예에서, 초전도 디바이스의 능동 컴포넌트에 대한 제어 회로는, 전기 전류가 흐르는 한 쌍의 에너자이징된(energized) 초전도 구조(예를 들어, 송신 라인들, 조셉슨 접합들, 인덕터들, 양자 비트들, 또는 이들의 조합, 이를테면 하나 이상의 상호 양자 로직 디바이스들)를 포함한다. 시스템은 50밀리켈빈(mK)과 같은 최대 동작 온도 미만으로 유지될 필요가 있다. 동작 온도 미만에 있는 하나의 이점은 제어 회로들이 초전도체들로서 거동한다는 것이다. 그들을 통해 흐르는 전류는 저항을 갖지 않으며, 따라서 어떠한 열도 소산되지 않는다. 전기 회로를 완성하기 위해, 저항성 엘리먼트는 때때로, 2개의 에너자이징된 초전도 구조들 사이에 배치된다. 제어 회로가 적절히 동작하기 위한 전기 저항성 속성들을 이러한 엘리먼트가 가질 필요가 있으므로, 엘리먼트는 초전도체가 아니다. 이러한 엘리먼트를 통해 흐르는 전류는 열을 소산시킨다. 열적으로 관리될 필요가 있는 것이 바로 이러한 열이다.
매우 열 전도성인 열 싱크는 MMIC에서 열을 감소시키기 위해 고온 전자들이 포논들을 생성하기 전에 저항성 엘리먼트들의 전자들로부터 열을 제거한다. 일 예에서, 일반적인 금속 열 싱크는 저항성 엘리먼트들의 단부들에 커플링되고, 공통 접지를 제공할 수 있다. 공통 접지의 장점들은, 공통 전기 접지로서 또한 동작하는 공통 싱크에 대한 열 경로들의 집중 및 잘-관리된 열 흐름이다. 대안적으로, 초전도 재료로 제조된 제2 공통 접지에 의해 전기 접지가 제공될 수 있다. 열 전도성 콘택은 유전체 구조의 상단 상에 배치된 열 전도성 플레이트에 열 전도성 열 싱크를 커플링시킬 수 있다. 대안적으로, 열 전도성 콘택은 복수의 저항기들 각각에 대한 개개의 저항기의 단부 및 개개의 열 전도성 콘택들을 열 전도성 플레이트에 직접 커플링시킬 수 있다. 일반적인 금속 전도성 플레이트는 증대된 열 전도 경로를 제공하고, 직접 냉각될 수 있다. 일 예에서, 기판 관통 비아(through substrate via)(TSV)는 기판의 하단 상에 배치된 열 전도성 열 확산기에 열 전도성 플레이트를 커플링시킨다. TSV는 상당한 온도 기울기들을 도입하지 않으면서 유전체 구조 및 기판을 통한 열 경로를 제공한다. 이러한 열 확산기는, 극저온 온도들을 MMIC에 제공하는 콜드헤드(coldhead)와 칩의 하단 사이의 열 전달 영역을 증가시킨다. 증가된 영역은 확산기와 콜드헤드 사이의 온도 기울기들을 감소시킨다.
도 1은 예시적인 집적 회로(10)의 일부의 단면도를 예시한다. 집적 회로(10)의 일부는 기판(12) 위에 놓인 복수의 적층된 유전체 층들을 포함한다. 복수의 유전체 층들은 유전체 구조(11)를 형성한다. 유전체 구조(11)는 기판(12) 위에 놓인 제1 유전체 층(14), 제1 유전체 층(14) 위에 놓인 제2 유전체 층(16), 제2 유전체 층(16) 위에 놓인 제3 유전체 층(18), 제3 유전체 층(18) 위에 놓인 제4 유전체 층(20), 제4 유전체 층(20) 위에 놓인 제5 유전체 층(22), 및 제5 유전체 층(22) 위에 놓인 제6 유전체 층(24)을 포함한다. 기판(12)은 실리콘, 유리 또는 다른 기판 재료로 형성될 수 있다. 복수의 초전도 구조들은 유전체 구조(11)에 배치된다.
제1 초전도 구조(26) 및 제2 초전도 구조(28)는 제1 유전체 층(14)에 존재한다. 제3 초전도 구조(34) 및 제4 초전도 구조(36)는 제3 유전체 층(16)에 존재한다. 제1 초전도 콘택(30)은 제2 유전체 층(16)을 통해 제1 초전도 구조(26)를 제4 초전도 구조(36)에 연결시키고, 제2 초전도 콘택(32)은 제2 유전체 층(16)을 통해 제2 초전도 구조(28)를 제4 초전도 구조(36)에 연결시킨다. 저항기(42)는 제5 유전체 층(22)에 존재하며, 제3 초전도 콘택(38)에 의해 제1 단부에서 제3 초전도 구조(34)에 커플링되고, 제4 초전도 콘택(40)에 의해 제2 단부에서 제4 초전도 구조(36)에 커플링된다. 제3 초전도 콘택(38) 및 제4 초전도 콘택(40) 둘 모두는 제4 유전체 층(20)을 통해 연장된다. 저항기(42)의 제2 단부는 또한 열 전도성 싱크 구조(44)에 커플링된다. 열 전도성 싱크 구조(44)는 저항기(42) 및 초전도 구조들에 대한 접지 평면으로서 작용할 수 있다.
열 전도성 싱크 구조(44)는 일반적인 금속과 같은 열 전도성 재료로 형성된다. 열 전도성 재료는 비교적 우수한 열 전도체인 재료여서, 그것은 열을 용이하게 전달한다. 초전도 재료는 매우 우수한 전기 전도성 재료이지만 불량한 열 전도성 재료이다. 따라서, 열 전도성 싱크 구조(44)는, 초전도 재료가 아니라 저항기(42)로부터 열 전도성 싱크 구조(44)로 열을 전도시키는 데 비교적 우수한 재료로 형성된다. 열 전도성 싱크 구조(44)는 외부 소스에 의해 냉각될 수 있다.
열 전도성 싱크 구조(44)는 매우 높은 전도성을 갖는 일반적인 금속으로부터 제조된 경로를 통해 칩 패키지 및/또는 극저온냉각기에 연결될 수 있다. 저항기(42)에서 생성된 고온 전자들은 열 흐름을 위한 대안적인 경로를 제공하는 극저온냉각기로, 예를 들어 집적 회로의 상단 또는 하단으로 일반적인 금속을 통해 운반될 수 있다. 일반적인 금속이 충분히 높은 열 전도성을 갖는 한, 이러한 제2 경로의 열 저항은 포논 매개 경로보다 작을 것이고, 회로의 온도는 감소될 것이다.
도 2 및 도 3에 예시된 바와 같은 다른 예에서, 저항기는 초전도 회로에 대한 전기 연결을 넘어 연장된다. 이어서, 비아는 저항기로부터 회로의 표면까지 절연체를 통해 에칭되고, 금 또는 구리와 같은 높은 열 전도성 금속으로 채워진다. 칩의 상단 및 하단 표면들은 높은 열 전도성 금속 층들의 상단과 하단을 커플링시키기 위해 칩을 통해 에칭되고 높은 열 전도성의 일반적인 금속으로 채워진 기판 관통 비아(TSV) 콘택 및 높은 열 전도성의 일반적인 금속에서 덮혀진다. 칩의 하단은 일반적인 금속 패키지와 접촉되게 유지될 수 있다.
도 2는 위에서 논의된 TSV 콘택을 갖는 예시적인 집적 회로(50)의 일부의 단면도를 예시한다. 도 3은 도 2의 집적 회로(50)의 일부의 평면도를 예시한다. 집적 회로(50)의 일부는 기판(52) 위에 놓인 복수의 적층된 유전체 층들을 포함한다. 복수의 유전체 층들은 유전체 구조(51)를 형성한다. 유전체 구조(51)는 기판(52) 위에 놓인 제1 유전체 층(54), 제1 유전체 층(54) 위에 놓인 제2 유전체 층(56), 제2 유전체 층(56) 위에 놓인 제3 유전체 층(58), 및 제3 유전체 층(58) 위에 놓인 제4 유전체 층(60)을 포함한다. 기판(52)은 실리콘, 유리 또는 다른 기판 재료로 형성될 수 있다.
복수의 초전도 구조들(62, 64, 80, 82 및 90)은 제1 유전체 층(54)에 배치되고, 복수의 저항기들(70, 84 및 92)은 제3 유전체 층(58)에 배치된다. 복수의 저항기들(70, 84 및 92)의 각각의 저항기의 단부들은, 복수의 능동 회로들을 형성하도록 제2 유전체 층(56)을 통해 연장되는 초전도 콘택들(66, 68, 83, 85, 91 및 93)에 의해 개개의 초전도 구조들에 커플링된다. 저항기 및 한 쌍의 초전도 구조들이 능동 회로를 형성할 수 있다. 각각의 저항기의 접지 단부는 그의 콘택 포인트를 넘어 그의 개개의 초전도 구조로 연장된다. 개개의 열 전도성 콘택들(72, 86 및 94)은 복수의 저항기들(70, 84 및 92) 각각에 대해, 집적 회로(50)의 상단 표면 상에 존재하는 열 전도성 플레이트(74)에 각각의 개개의 저항기의 각각의 접지 단부를 커플링시킨다. 열 전도성 플레이트(74)는 증대된 열 전도 경로를 제공하고, 직접 냉각될 수 있다.
기판 관통 비아(TSV)(76)는 기판(50)의 하단 상에 배치된 열 전도성 열 확산기(78)에 열 전도성 플레이트(74)를 커플링시킨다. TSV(76)는 상당한 온도 기울기들을 도입하지 않으면서 유전체 구조(51) 및 기판(52)을 통한 열 경로를 제공한다. 이러한 열 전도성 열 확산기(78)는, 극저온 온도들을 IC에 제공하는 콜드헤드와 칩의 하단 사이의 열 전달 영역을 증가시킨다. 증가된 영역은 열 전도성 열 확산기(78)와 콜드헤드 사이의 온도 기울기들을 감소시킨다.
도 4에 예시된 바와 같이, MMIC(100)는, 초전도 콘택들(110)에 의해 서로 연결된 초전도 구조들(106) 및 저항기들(108)을 갖는 능동 디바이스들을 포함하는 집적 회로(102)를 포함한다. 복수의 열 전도성 플레이트들(112)은 집적 회로(102)의 상단 표면 상에 존재하며, 개개의 열 전도성 콘택들(114)을 통해 저항기들(108)에 그리고 개개의 열 전도성 기판 관통 비아(TSV)들(116)을 통해 집적 회로(102)의 후면측에 연결된다. 집적 회로(102)는 캐리어, 인쇄 회로 보드 또는 인터포저(interposer)와 같은 패키지(104)에 배치될 수 있다. 집적 회로(102)의 기판의 후면측은 패키지(104)에 연결되는 열 전도성 확산기(122)를 형성하기 위해 일반적인 금속으로 코팅된다. 이것은, 열이 탈출하게 허용하기 위해 저항기들(108)로부터 패키지(104)로의 매우 전도성인 열 경로를 제공한다. 이러한 예시에서, 초전도 콘택 패드(120)로의 와이어본드(wirebond)(118)를 통해 초전도 구조들(106)에 대한 전기 콘택이 이루어진다. 대안적으로, 초전도 콘택 패드(120)는 압력 콘택 또는 인터포저를 통해 인쇄 회로 보드에 연결되거나 또는 소켓에 직접 납땜될 수 있다.
위에서 설명된 것은 본 발명의 예들이다. 물론, 본 발명을 설명하려는 목적들을 위해 컴포넌트들 또는 방법들의 모든 각각의 인지가능한 결합을 설명하는 것이 가능하지 않지만, 당업자는 본 발명의 많은 추가적인 결합들 및 변형들이 가능함을 인식할 것이다. 따라서, 본 발명은, 첨부된 청구항들을 포함하는 본 명세서의 범위 내에 있는 모든 그러한 수정들, 변형들, 및 변경들을 포함하도록 의도된다.

Claims (20)

  1. 집적 회로로서,
    저항기;
    상기 저항기의 제1 단부에 커플링된 제1 초전도 구조;
    상기 저항기의 제2 단부에 커플링된 제2 초전도 구조; 및
    상기 저항기의 전자들이 포논(phonon)들을 생성하기 전에 상기 전자들로부터 열을 제거하기 위해 상기 저항기의 제2 단부에 커플링된 열 전도성 열 싱크 구조(thermally conductive heat sink structure)를 포함하는, 집적 회로.
  2. 제1항에 있어서,
    상기 열 전도성 열 싱크 구조는 초전도성이 아닌 일반적인 금속으로 형성되는, 집적 회로.
  3. 제1항에 있어서,
    상기 열 전도성 열 싱크 구조는 상기 저항기 및 상기 제1 초전도 구조 및 상기 제2 초전도 구조와 함께 유전체 구조로 캡슐화되는, 집적 회로.
  4. 제1항에 있어서,
    상기 열 전도성 열 싱크 구조는, 상기 저항기 및 상기 제1 초전도 구조 및 상기 제2 초전도 구조를 캡슐화하는 유전체 구조의 일부를 통해 연장되는 열 전도성 콘택(contact)에 의해 상기 저항기에 커플링된 열 전도성 열 싱크 플레이트이며,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 위에 또는 하단 표면 아래에 배치되는, 집적 회로.
  5. 제4항에 있어서,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 상에 배치되며,
    상기 집적 회로는, 상기 유전체 구조의 하단 표면 아래에 배치된 열 전도성 열 확산기, 및 상기 열 전도성 열 싱크 플레이트를 상기 열 전도성 열 확산기에 커플링시키는 열 전도성 기판 관통 비아(through substrate via)(TSV)를 더 포함하고,
    상기 열 전도성 열 확산기는 극저온냉각기(cryocooler)에 인접하게 배치되도록 구성되는, 집적 회로.
  6. 제1항에 있어서,
    상기 제1 초전도 구조 및 상기 제2 초전도 구조는 제1 유전체 층에 배치되고, 상기 저항기는 제2 유전체 구조에 배치되고, 상기 제1 초전도 구조 및 상기 제2 초전도 구조는, 상기 제1 유전체 층과 상기 제2 유전체 층 사이에 존재하는 중간 유전체 층을 통해 연장되는 초전도 콘택들에 의해 상기 저항기의 개개의 단부들에 커플링되며, 상기 제1 유전체 층, 상기 중간 층 및 상기 제2 유전체 층은 유전체 구조를 형성하는, 집적 회로.
  7. 제1항에 있어서,
    각각의 저항기가 개개의 초전도 구조들 사이에 커플링되어 있는 복수의 부가적인 저항기들을 더 포함하며,
    상기 복수의 저항기들 각각 및 상기 저항기는, 제2 단부 상에서, 공통 접지를 형성하는 상기 열 전도성 열 싱크 구조에 커플링되는, 집적 회로.
  8. 제7항에 있어서,
    상기 초전도 구조들은 제1 유전체 층에 배치되고, 상기 저항기 및 상기 복수의 부가적인 저항기들은 제2 유전체 층에 배치되며, 상기 개개의 초전도 구조들은, 상기 제1 유전체 층과 상기 제2 유전체 층 사이에 존재하는 중간 유전체 층을 통해 연장되는 초전도 콘택들에 의해 복수의 능동 회로(active circuit)들을 형성하도록 상기 저항기의 개개의 단부들에 커플링되는, 집적 회로.
  9. 제8항에 있어서,
    상기 열 전도성 열 싱크 구조는, 유전체 구조의 일부를 통해 연장되는 열 전도성 콘택들에 의해 상기 복수의 부가적인 저항기들의 각각의 부가적인 저항기들의 제2 단부들에 커플링된 열 전도성 열 싱크 플레이트이며,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 및 하단 표면 중 하나 상에 배치되는, 집적 회로.
  10. 제9항에 있어서,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 상에 배치되며,
    상기 집적 회로는, 상기 유전체 구조의 하단 표면 상에 배치된 열 전도성 열 확산기, 및 상기 열 전도성 열 싱크 플레이트를 상기 열 전도성 열 확산기에 커플링시키는 열 전도성 기판 관통 비아(TSV)를 더 포함하고,
    상기 열 전도성 열 확산기는 극저온냉각기에 인접하게 배치되도록 구성되는, 집적 회로.
  11. 제10항에 있어서,
    상기 유전체 구조의 상단 표면 상에 배치되며, 개개의 열 전도성 열 싱크 플레이트를 상기 열 전도성 열 확산기에 커플링시키는 개개의 열 전도성 기판 관통 비아(TSV)들에 의해 상기 열 전도성 열 확산기에 각각 커플링되는 복수의 부가적인 열 전도성 열 플레이트들을 더 포함하는, 집적 회로.
  12. 제1항에 있어서,
    상기 열 전도성 열 싱크 구조는 구리, 금, 은, 텅스텐, 몰리브덴, 이리듐, 및/또는 로듐으로 형성되는, 집적 회로.
  13. 캐리어, 및 상기 캐리어 상에 존재하는 제1항의 집적 회로를 포함하는 모놀리식 마이크로파 집적 회로(MMIC).
  14. 모놀리식 마이크로파 집적 회로(MMIC)로서,
    기판 위에 놓인 유전체 구조;
    상기 유전체 구조의 제1 유전체 층에 존재하는 복수의 초전도 구조들;
    상기 유전체 구조의 제2 유전체 층에 존재하는 복수의 저항기들;
    상기 유전체 구조의 중간 층에 존재하는 복수의 초전도 콘택들 ― 상기 중간 층은 상기 제1 유전체 층과 상기 제2 유전체 층 사이에 존재하고, 상기 복수의 저항기들 각각에 대해, 상기 복수의 초전도 콘택들 중 제1 초전도 콘택은 주어진 저항기의 제1 단부를 제1 초전도 구조에 커플링시키고, 상기 복수의 초전도 콘택들 중 제2 초전도 콘택은 상기 주어진 저항기의 제2 단부를 제2 초전도 구조에 커플링시킴 ―; 및
    공통 접지를 형성하고, 전자들이 포논들로 변환되기 전에 상기 복수의 저항기들로부터 상기 전자들을 이동시키기 위해 상기 복수의 저항기들의 각각의 저항기들의 제2 단부들에 커플링된 열 전도성 열 싱크 구조를 포함하는, 모놀리식 마이크로파 집적 회로.
  15. 제14항에 있어서,
    상기 열 전도성 열 싱크 구조는 유전체 구조로 캡슐화되는, 모놀리식 마이크로파 집적 회로.
  16. 제14항에 있어서,
    상기 열 전도성 열 싱크 구조는, 유전체 구조의 일부를 통해 연장되는 열 전도성 콘택들에 의해 복수의 부가적인 저항기들의 각각의 부가적인 저항기들의 제2 단부들에 커플링된 열 전도성 열 싱크 플레이트이며,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 및 하단 표면 중 하나 상에 배치되는, 모놀리식 마이크로파 집적 회로.
  17. 제16항에 있어서,
    상기 열 전도성 열 싱크 플레이트는 상기 유전체 구조의 상단 표면 상에 배치되며,
    상기 MMIC는, 상기 유전체 구조의 하단 표면 상에 배치된 열 전도성 열 확산기, 및 상기 열 전도성 열 싱크 플레이트를 상기 열 전도성 열 확산기에 커플링시키는 열 전도성 기판 관통 비아(TSV)를 더 포함하고,
    상기 열 전도성 열 확산기는 극저온냉각기에 인접하게 배치되도록 구성되는, 모놀리식 마이크로파 집적 회로.
  18. 제17항에 있어서,
    상기 유전체 구조의 상단 표면 상에 배치되며, 개개의 열 전도성 열 싱크 플레이트를 상기 열 전도성 열 확산기에 커플링시키는 개개의 열 전도성 기판 관통 비아(TSV)들에 의해 상기 열 전도성 열 확산기에 각각 커플링되는 복수의 부가적인 열 전도성 열 플레이트들을 더 포함하는, 모놀리식 마이크로파 집적 회로.
  19. 제14항에 있어서,
    상기 열 전도성 열 싱크 구조는 구리, 금, 은, 텅스텐, 몰리브덴, 이리듐, 및/또는 로듐으로 형성되는, 모놀리식 마이크로파 집적 회로.
  20. 제14항에 있어서,
    상기 유전체 구조 및 상기 기판은 캐리어에 존재하는, 모놀리식 마이크로파 집적 회로.
KR1020207006727A 2017-08-15 2018-08-03 열 전도성 열 싱크를 갖는 초전도 디바이스 KR102360801B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/677,756 2017-08-15
US15/677,756 US10290676B2 (en) 2017-08-15 2017-08-15 Superconducting device with thermally conductive heat sink
PCT/US2018/045184 WO2019036209A1 (en) 2017-08-15 2018-08-03 SUPERCONDUCTING DEVICE WITH THERMAL DISSIPATOR THERMOCONDUCTIVE

Publications (2)

Publication Number Publication Date
KR20200039728A true KR20200039728A (ko) 2020-04-16
KR102360801B1 KR102360801B1 (ko) 2022-02-14

Family

ID=63245114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006727A KR102360801B1 (ko) 2017-08-15 2018-08-03 열 전도성 열 싱크를 갖는 초전도 디바이스

Country Status (7)

Country Link
US (1) US10290676B2 (ko)
EP (2) EP3669400B1 (ko)
JP (1) JP6985496B2 (ko)
KR (1) KR102360801B1 (ko)
AU (1) AU2018318000B2 (ko)
CA (1) CA3071687C (ko)
WO (1) WO2019036209A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229864B1 (en) 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10679924B2 (en) * 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
JP7501140B2 (ja) 2020-06-19 2024-06-18 日本電気株式会社 量子デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021171U (ko) * 1999-05-21 2000-12-26 윤종용 휴대용 컴퓨터에 사용되는 방열 장치
KR20140070655A (ko) * 2011-10-05 2014-06-10 플립칩 인터내셔날, 엘.엘.씨 웨이퍼 레벨이 적용된 열적 히트 싱크
KR20160031408A (ko) * 2014-09-12 2016-03-22 인텔 코포레이션 패키지 적재 조립체와 연관되는 기법 및 구성
KR20160122177A (ko) * 2014-02-14 2016-10-21 퀄컴 인코포레이티드 집적 회로 레지스터들을 위한 열 금속 접지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554567A (en) 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
GB2326029A (en) 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US7382138B1 (en) * 2006-09-29 2008-06-03 Reliance Electric Technologies, Llc System and method for non-destructive testing of rotors
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
WO2010099312A2 (en) * 2009-02-27 2010-09-02 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
US9741918B2 (en) * 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021171U (ko) * 1999-05-21 2000-12-26 윤종용 휴대용 컴퓨터에 사용되는 방열 장치
KR20140070655A (ko) * 2011-10-05 2014-06-10 플립칩 인터내셔날, 엘.엘.씨 웨이퍼 레벨이 적용된 열적 히트 싱크
KR20160122177A (ko) * 2014-02-14 2016-10-21 퀄컴 인코포레이티드 집적 회로 레지스터들을 위한 열 금속 접지
KR20160031408A (ko) * 2014-09-12 2016-03-22 인텔 코포레이션 패키지 적재 조립체와 연관되는 기법 및 구성

Also Published As

Publication number Publication date
JP6985496B2 (ja) 2021-12-22
EP4231808A3 (en) 2023-12-27
EP4231808A2 (en) 2023-08-23
US20190058005A1 (en) 2019-02-21
CA3071687C (en) 2021-12-07
EP3669400A1 (en) 2020-06-24
WO2019036209A1 (en) 2019-02-21
AU2018318000A1 (en) 2020-02-20
CA3071687A1 (en) 2019-02-21
EP3669400B1 (en) 2024-04-03
KR102360801B1 (ko) 2022-02-14
AU2018318000B2 (en) 2021-05-13
JP2020530944A (ja) 2020-10-29
US10290676B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
KR102360801B1 (ko) 열 전도성 열 싱크를 갖는 초전도 디바이스
US7786486B2 (en) Double-sided package for power module
US6548894B2 (en) Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
US5151777A (en) Interface device for thermally coupling an integrated circuit to a heat sink
KR102609929B1 (ko) 공통 기판 상에 위치된 초전도 및 비-초전도 컴포넌트를 구비한 컴퓨팅 시스템
CN104716109A (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
EP3682473B1 (en) Multiple ground plane thermal sink
US6809416B1 (en) Package for integrated circuit with thermal vias and method thereof
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
US7759789B2 (en) Local area semiconductor cooling system
KR100769527B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2020535660A (ja) 超伝導電気カプラを備えた熱絶縁グランド面
JP7150179B2 (ja) 複数のサーマルシンクを備えた超伝導デバイス
KR100716865B1 (ko) 반도체패키지
CN113035802A (zh) 半导体封装结构及其形成方法
WO2000041239A1 (en) Chip package including peltier cooling
JPH05315507A (ja) 半導体集積回路チップ及び半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right