JP2020535660A - 超伝導電気カプラを備えた熱絶縁グランド面 - Google Patents

超伝導電気カプラを備えた熱絶縁グランド面 Download PDF

Info

Publication number
JP2020535660A
JP2020535660A JP2020517874A JP2020517874A JP2020535660A JP 2020535660 A JP2020535660 A JP 2020535660A JP 2020517874 A JP2020517874 A JP 2020517874A JP 2020517874 A JP2020517874 A JP 2020517874A JP 2020535660 A JP2020535660 A JP 2020535660A
Authority
JP
Japan
Prior art keywords
superconducting
ground surface
heat conductive
integrated circuit
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020517874A
Other languages
English (en)
Other versions
JP7119079B2 (ja
Inventor
アラン ロニー、パトリック
アラン ロニー、パトリック
アシュリー ハサウェイ、アーロン
アシュリー ハサウェイ、アーロン
ロバート クイーン、ダニエル
ロバート クイーン、ダニエル
エックス． プシビシュ、ジョン
エックス． プシビシュ、ジョン
マイルズ ヤング、ロバート
マイルズ ヤング、ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020535660A publication Critical patent/JP2020535660A/ja
Application granted granted Critical
Publication of JP7119079B2 publication Critical patent/JP7119079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F6/00—Superconducting magnets; Superconducting coils
    • H01F6/06—Coils, e.g. winding, insulating, terminating or casing arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

第１の動作温度要件を有する第１の回路セットに関連付けられた第１のグランド面と、第１の動作温度要件よりも高い第２の動作温度要件を有する第２の回路セットに関連付けられた第２のグランド面とを備える集積回路が提供される。第２のグランド面は、第１のグランド面とは実質的に熱絶縁されている。超伝導カプラは、第１のグランド面と第２のグランド面との相対的な熱絶縁を維持しつつ第１のグランド面と第２のグランド面とを電気的に結合する。

Description

本発明は、概して集積回路に関し、より具体的には超伝導電気カプラを備えた熱絶縁グランド面に関する。本出願は、２０１７年１０月３１日に出願された米国特許出願第１５／７９８９７７号の優先権を主張し、その全体が本明細書に組み込まれる。
極低温で動作するモノリシックマイクロ波集積回路（ＭＭＩＣ）チップは、熱管理が必要な超伝導回路を有する。主な方法の１つは、基板に向けて超伝導回路から熱を除去することである。ＭＭＩＣの下位層における金属メッシュ材料からなるグランド面は、層全体を熱平衡状態にする。このため、低温に維持する必要があるＭＭＩＣ上のデバイスの一部が高温のコンポーネントにさらされることとなる。
極低温条件では、熱負荷、冷却リソース、温度、および回路の複雑さが互いに大きく関係する。極低温から室温に上昇すると、１ユニットの電力消費の節約が数桁に大きくなる。極低温チップがますます複雑化されるにつれて、ＭＭＩＣに搭載されるデバイスの数やバリエーションが増えている。これらの各デバイスは、異なる動作温度要件を有し得る。
典型的な極低温ＭＭＩＣは、導電性材料と誘電体の交互の層で覆われたシリコン基板で構成されている。ＭＭＩＣには複数のデバイスタイプが存在し得る。一例として、ＭＭＩＣが、３つの異なる動作温度で動作する必要がある３つの異なるデバイスタイプを有する場合がある。第１のデバイスは５００ｍＫ（ミリケルビン）未満で動作する必要があり、第２のデバイスは１Ｋ（ケルビン）未満で動作する必要があり、第３のデバイスは４Ｋ未満で動作する必要がある。単一のグランド面を備える場合、メッシュ層全体がほぼ均一な温度になる。これは、ＸおよびＹ方向における横方向に熱を伝達（拡散）する導電性材料の能力によるものである。したがって、すべてのデバイスがこのグランド面に接続されている場合は、そのすべてのデバイスを最も厳しい動作要件（例えば、５００ｍＫなど）に維持する必要がある。すなわち、第３のデバイスは４Ｋに維持するのみでよいが、０．５Ｋに維持する必要があることから、ＭＭＩＣのこのセクタを管理するために８倍の冷却リソースが必要となる。
一実施例において、第１の動作温度要件を有する第１の回路セットに関連付けられた第１のグランド面と、前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の回路セットに関連付けられた第２のグランド面とを備える集積回路が提供される。前記第２のグランド面は、前記第１のグランド面とは実質的に熱絶縁されている。超伝導カプラは、前記第１のグランド面と前記第２のグランド面との相対的な熱絶縁を維持しつつ前記第１のグランド面と前記第２のグランド面とを電気的に結合する。
別の実施例において、基板の下に位置する放熱層と、第１の動作温度要件を有する第１の超伝導回路のセットに関連付けられた第１の超伝導グランド面と、前記基板を介して前記第１の超伝導グランド面を前記放熱層に各々結合する第１の熱伝導ビアのセットとを備えるモノリシックマイクロ波集積回路（ＭＭＩＣ）が提供される。
前記ＭＭＩＣはさらに、前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の超伝導回路のセットに関連付けられた第２の超伝導グランド面と、前記基板を介して第２の超伝導グランド面を前記放熱層に各々結合する第２の熱伝導ビアのセットであって、前記第１の熱伝導ビアのセットが前記第２の熱伝導ビアのセットよりも熱伝導材料の体積が大きい前記第２の熱伝導ビアのセットと、前記第１の超伝導グランド面と前記第２の超伝導グランド面との相対的な熱絶縁を維持しつつ前記第１の超伝導グランド面を前記第２の超伝導グランド面に電気的に結合する超伝導カプラと、を備える。
例示的な集積回路の一部の断面図。 Ａ−Ａ線に沿って切断した図１の集積回路の上面図。 複数の第１のビアと複数の第２のビアとを想定した、Ｂ−Ｂ線に沿った図１の集積回路の一部の断面図。 図３に示されているものと同様の別の例の集積回路の取り得る一部分の断面図。 集積回路のさらに別の例の一部の断面図。 第３の誘電体層を除いた状態での、第２の導電性グランド面、第２の超伝導回路のセット、および第２の導電性グランド面に隣接するスパイラル超伝導電気無線周波数（ＲＦ）チョークカプラを示す平面図。 第２の誘電体層、第３の誘電体層、および関連する構成要素を除いた状態での、第１の導電性グランド面、第１の超伝導回路のセット、および第１の導電性グランド面に結合された超伝導ビアを示す平面図。
本開示は、異なる動作温度要件で動作する回路セット用の別個の専用グランド面を含む集積回路（例えば、モノリシックマイクロ波集積回路（ＭＭＩＣ））について説明する。本開示で使用されるセットとは、１つまたは複数の所与の構造（例えば、超伝導カプラ、サーマルビア、超伝導回路）を指す。別個の専用グランド面は、超伝導電気カプラのセットによって互いに電気的に結合される。超伝導電気カプラのセットは、別個の専用グランド面の間の熱絶縁を維持しつつ、それら別個の専用グランド面（および能動回路）の間の良好な電気的接続を提供する。超伝導材料は、導電性に優れた材料である一方、熱伝導性が（通常の金属と比べて）低い材料である。
一例では、超伝導材料の設計量は、別個の超伝導熱グランド面（ＴＧＰ）を接続する超伝導カプラを形成するように決定され得る。熱絶縁を維持して電気的接続が提供される。ＭＭＩＣ超伝導グランド面の信号は高周波（典型的には１０〜４０ＧＨｚ）で動作する。これらの超伝導グランド面が分割されて別個の熱／温度ゾーンを提供する場合、それらグランド面がアンテナのように機能して、不所望なＲＦエネルギーを放射し得る。また、分割されたグランド面の間では種々の信号を受け渡す必要がある。したがって、分割されたグランド面を電気的に接続する必要がある。しかしながら、グランド面の間では非常に強い熱絶縁を維持する必要がある。設計量の超伝導体を利用することによって熱的要件と電気的要件の両方を満たすことができる。
別個の各グランド面は、対応するサーマルビア（コンタクト）のセットによって基板の底部側における放熱層に結合することができる。放熱層を適切に冷却することで、別個の各グランド面からの適切な熱放出を可能にして、対応する回路セットを所望の動作温度要件に維持することができる。放熱層とサーマルビアは、熱伝導率の高い通常の金属で形成され得る。通常の金属は熱伝導率が高く、超伝導体に転移することはない。通常の金属の例としては、銅や、金や、銀が挙げられるが、他の多くの通常の金属も含まれ得る。
サーマルビアは、グランド面の異なる動作温度要件およびそれらグランド面に関連付けられた回路によって生じる熱負荷に基づいて、異なるサイズを有したり、同じサイズのサーマルビアを異なる数にて有したりすることで、各グランド面の適切な冷却を行うことができる。各グランド面の熱負荷が等しい場合、所与のグランド面を放熱層に結合するサーマルビアの熱伝導材料の量は、より高い動作温度要件を有する回路に関連付けられたグランド面を結合するサーマルビアの熱伝導材料の量よりも多くなる一方、より低い動作温度要件を有する回路に関連付けられたグランド面を結合するサーマルビアの熱伝導材料の量よりも少なくなる。これにより、異なる動作温度要件を有する回路に基づいて、比例した放熱能力が提供される。
１つまたは複数の超伝導カプラは、別個の専用グランド面の異なる動作温度要件に影響を与えることなく、それら別個の専用グランド面の良好な電気的接続を提供する。
以下、異なる動作温度要件を有する導電性グランド面およびそれに関連付けられた超伝導回路に関して本実施例を説明する。しかしながら、他の実施例は、超伝導グランド面とそれに関連する超伝導回路との組み合わせや、非超伝導グランド面とそれに関連する超伝導回路との組み合わせ、または異なる動作温度要件を有する非超伝導グランド面とそれに関連する非超伝導回路との組み合わせを含むことができる。
図１は、例示的な集積回路１０の一部の断面図を示す。図２は、Ａ−Ａ線に沿って切断した集積回路１０の上面図を示す。集積回路１０の一部は、基板１４の上に位置する第１の誘電体層１６と、第１の誘電体層１６の上に位置する第２の誘電体層１８と、第２の誘電体層１８の上に位置する第３の誘電体層２０とを含む。基板１４は、シリコン、ガラス、または他の基板材料で形成することができる。放熱層１２は、基板１４の底部に存在する。第１の誘電体層１６は、基板と集積回路１０の能動回路との間にバッファ層を提供する。第１の導電性グランド面２２と第１の超伝導回路のセット２４が第２の誘電体層１８に配置され、第２の導電性グランド面２８と第２の超伝導回路のセット３０が第３の誘電体層２０に存在する。第１の導電性グランド面２２と第１の超伝導回路のセット２４は第１の動作温度要件を有し、第２の導電性グランド面２８と第２の超伝導回路のセット３０は第２の動作温度要件を有し、各超伝導回路が対応する動作温度要件以下に維持される限り、それら各超伝導回路の適切な動作が維持される。
動作温度要件という用語は、グランド面および／または回路セットの回路材料がそれらの特性を維持するために、その温度以下で動作する必要がある動作温度のことを指す。例えば、第１の導電性グランド面２２と第１の超伝導回路のセット２４はアルミニウムの利用を含み得るものであって、超伝導のために５００ミリケルビン以下の動作温度を維持する必要がある一方、第２の導電性グランド面２６と第２の超伝導回路のセット２８はニオブの利用を含み得るものであって、超伝導のために４ケルビン以下の動作温度を維持する必要がある。すなわち、より低い動作温度要件の回路セットは、より高い動作温度要件の回路セットよりも多くの冷却リソースを必要とする。
１つまたは複数の超伝導電気カプラ３４は、第１のグランド面２２を第２のグランド面２６に電気的に結合する。上述したように、超伝導体は、非常に優れた電気伝導体ではあるが熱伝導体としては乏しいため、第１のグランド面２２と第２のグランド面２６との間の良好な電気的結合を提供しつつ、それら第１および第２のグランド面の間の良好な温度分離、したがって第１の超伝導回路のセット２４と第２の超伝導回路のセット２８との間の良好な温度分離も維持する。
２つのグランド面の間の超伝導材料の量は、集積回路１０の電気的要件と熱的要件によって決定される。材料が超伝導であるため、少量の材料で多くの電流を流すことができる。最小量は、予想されるデューティ／電流と比較し、材料で許容される最大許容電流密度（かつ超伝導能力を依然として維持すること）とのバランスと比較することによって決定することができる。これにより、最小量の下限値が設定される。熱的な要件については、分析によって、２つのグランド面の間で許容される熱リークの量を決定することができる。熱グランド面コネクタによる誘電体材料を介したフォノン伝導熱リークを考慮に入れる。これにより、材料の最大量の上限値が設定される。材料の最小量と最大量との間に有益なエンベロープがあれば設計ソリューションが存在する。超伝導体の電流を流す能力と熱を伝達しない能力とを考慮すると、有益なエンベロープが存在する可能性は高い。
図１および図２を再度参照すると、第１のサーマルビア３２は第１の導電性グランド面２２を放熱層１２に基板１４を介して接続し、第２のサーマルビア３０は第２の導電性グランド面２８を放熱層１２に基板１４を介して接続する。放熱層１２は、熱伝導材料で形成されている。熱伝導材料は、熱を容易に伝達できる比較的良好な熱伝導体の材料である。超伝導材料は（超伝導でない通常の金属と比較して）優れた導電性材料であるが熱伝導性材料としては乏しい。したがって、放熱層１２は超伝導材料で形成されていない。第１のサーマルビア３２と第２のサーマルビア３０は熱伝導材料で形成することができる。すなわち、導電性グランド層から放熱層１２への熱の伝導が比較的良好な材料で形成することができる。放熱層１２は、外部ソースによって冷却することができる。一例では、放熱層１２、第１のサーマルビア３２、および第２のサーマルビア３０はすべて銅で形成される。
図１に示されるように、第１のサーマルビア３２に関連する熱伝導材料の厚さおよびそれによる熱伝導材料の体積は、第２のサーマルビア３０に関連する熱伝導材料の厚さおよびそれによる熱伝導材料の体積よりも大きい。したがって、第２の導電性グランド面２６と第２の超伝導回路のセット２８に現れる場合よりも小さい勾配で第１の導電性グランド面２２と第１の超伝導回路のセット２４から熱が除去される。これにより、異なる動作温度要件を有するグランド面を冷却するために単一の冷却層を提供することが可能となる。
したがって、同じ放熱層１２を使用することによって、第１の導電性グランド面２２と第１の超伝導回路のセット２４の温度を、第２の導電性グランド面２６と第２の超伝導回路のセット３０よりも低い温度に維持することができる。放熱層１２は、第１の動作温度要件よりも高い温度であるが依然として第１の導電性グランド面２２と第１の超伝導回路のセット２４を第１の動作温度要件に維持しつつ第２の導電性グランド面２６と第２の超伝導回路のセット２８を第２の動作温度要件に維持することができる温度に冷却することができる。
図１は単一の第１のサーマルビアと単一の第２のサーマルビアとを示しているが、第１の導電性グランド面２２と第１の超伝導回路のセット２４の温度を第１の動作温度要件以下に維持し、第２の導電性グランド面２６と第２の超伝導回路のセット２８の温度を第２の動作温度要件以下に維持するように第２のサーマルビアに対する第１のサーマルビアの熱伝導材料の比例体積が維持される限り、第１のサーマルビアの数や第２のサーマルビアの数は多数とすることができる。
図３は、複数の第１のビアと複数の第２のビアを想定した、Ｂ−Ｂ線に沿った集積回路１０の一部の断面図を示す。図１〜図３に示されるように、第１のサーマルビアのセット３２に関連する熱伝導材料の厚さおよびそれによる熱伝導材料の体積は、熱負荷に比例して、第２のサーマルビアのセット３０に関連する熱伝導材料の厚さおよびそれによる熱伝導材料の体積よりも大きい。このため、第１の導電性グランド面２２および第１の超伝導回路のセット２４からの熱の伝達および除去は、第２の導電性グランド面２６および第２の超伝導回路のセット２８からの熱の伝達および除去よりも小さい勾配でなされる。
図３の例では、第１のサーマルビアのセット３２内のビアと第２のサーマルビアのセット３０内のビアとの間に１対１の対応関係があることが理解され得る。図４は、図３に示されているものと同様の別の例の集積回路の取り得る一部分の断面図を示している。この例では、第１のサーマルビアのセット５２の各サーマルビアと第２のサーマルビアのセット５０の各サーマルビアは、実質的に同じ深さおよび幅を有し、その結果、実質的に同じ体積を有している。ただし、第１のサーマルビアのセット５２内のサーマルビアの数は、第２のサーマルビアのセット５０内のサーマルビアの数よりも多い。結果として、第１のサーマルビアのセット５２における熱伝導材料の体積は、第２のサーマルビアのセット５０における熱伝導材料の体積よりも大きい。このため、第２のサーマルビアのセット５０と比べて第１のサーマルビアのセット５２内には追加の熱伝導材料が存在することにより、第２の導電性グランド面２６および第２の超伝導回路のセット２８に比べて、第１の導電性グランド面２２および第１の超伝導回路のセット２４にはより大きな冷却が提供される。
図５は、集積回路６０のさらに別の例の一部の断面図を示す。集積回路６０の一部は、基板６４の上に位置する第１の誘電体層６６と、第１の誘電体層６６の上に位置する第２の誘電体層６８と、第２の誘電体層６８の上に位置する第３の誘電体層７８とを含む。基板６４は、シリコン、ガラス、または他の基板材料で形成することができる。放熱層６２は、基板６４の底部に存在する。第１の誘電体層６６は、基板６４と集積回路６０の能動回路との間にバッファ層を提供する。第１の導電性グランド面７２と第１の超伝導回路のセット７４が第２の誘電体層６８に配置され、第２の導電性グランド面７６と第２の超伝導回路のセット７８が第３の誘電体層７０に存在する。第１の導電性グランド面７２と第１の超伝導回路のセット７４は第１の動作温度要件を有し、第２の導電性グランド面７６と第２の超伝導回路のセット７８は第２の動作温度要件を有している。
第１のサーマルビアのセット８２は、第１の導電性グランド面７２を放熱層６２に基板６４を介して接続し、第２のサーマルビアのセット８０は、第２の導電性グランド面７６を放熱層６２に基板６４を介して接続する。第１のサーマルビアのセット８２内のビアのサイズおよび／または数は、第２のサーマルビアのセット８０内のビアのサイズおよび／または数よりも大きい。放熱層６２、第１のサーマルビアのセット８２、および第２のサーマルビアのセット８０は熱伝導材料で形成することができる。すなわち、導電性グランド層から放熱層６２への熱の伝導が比較的良好な材料で形成することができる。放熱層６２は、外部ソースによって冷却することができる。一例では、放熱層６２、第１のサーマルビアのセット８２、および第２のサーマルビアのセット８０はすべて銅で形成される。この例では、グランド面７６は、そのより高い動作温度要件を維持するためにグランド面７２よりも大きな勾配を有するとともに、同様なサイズかまたはより薄いビアをより少ない数で必要とする。グランド面７２は、そのより低い動作温度要件を維持するために、グランド面７６よりも小さな勾配を有するとともに、同様なサイズかまたはより大きな体積のビアをより多い数で必要とする。
スパイラル超伝導電気カプラ８４は、第３の誘電体層７０において第２の導電性グランド面７６に隣接して存在し第２の導電性グランド面７６に結合されている。超伝導ビア８６は、スパイラル超伝導電気カプラ８４の中心から第１の導電性グランド面７２まで延在し、第２の導電性グランド面７６と第１の導電性グランド面７２との間の電気的結合を提供しつつそれら２つのグランド面の間の熱絶縁を維持する。スパイラル超伝導電気カプラ８４は、第１の導電性グランド面７２と第２の導電性グランド面７６との間の良好な電気的ＤＣ結合を可能にしつつ、第１の超伝導回路のセット７４と第２の超伝導回路のセット７８との間の周波数の伝送を阻止するＲＦ誘導チョークを形成する。本例は、ＲＦ誘導チョークを形成するためのスパイラル構造を示すが、他の形状および／または構造を使用してＲＦ誘導チョークを形成することもできる。
図６は、第３の誘電体層７０を除いた状態での、第２の導電性グランド面７６、第２の超伝導回路のセット７８、および第２の導電性グランド面７６に隣接するスパイラル超伝導電気カプラ８４の平面図を示す。図７は、第２の誘電体層６８、第３の誘電体層７０、および関連する構成要素を除いた状態での、第１の導電性グランド面７２、第１の超伝導回路のセット７４、および第１の導電性グランド面７２に結合された超伝導ビア８６の平面図を示す。
図５〜図７の集積回路７０に関する熱放散についての影響を示すために、２つの例を以下に説明する。第１の例では、長さ１０μｍ、面積１×０．２μｍ２の導体を分析する。この例では、高温側が４Ｋで低温側が１Ｋである。通常の金属である金の導体の場合、熱抵抗（シータすなわちΘ）は４．９０×１０４Ｋ／Ｗである。金を超伝導ニオブに置き換えた場合、Θは２．７×１０５Ｋ／Ｗになる。第２の例では、導体の長さが１００μｍである。他のすべてのパラメータは、第１の例と同一である。通常の金属である金の導体の場合、熱抵抗（シータすなわちΘ）は４．９０×１０５Ｋ／Ｗである。金を超伝導ニオブに置き換えた場合、Θは２．７×１０６Ｋ／Ｗになる。
両方の例から分かるように、Θには６倍の違いがある。これは、同様の通常の金属と比較した場合、超伝導金属を利用する構成における熱伝送の減少に対応し得る。超伝導導体の断面をさらに薄くすることで、熱伝送のさらなる低減を実現できる。これは、超伝導材料が通常の金属と比較して（面積ベースで）極めて多くの電流を流すことができるために実現できる。
以上の説明は本発明の例示である。本開示を説明する目的のために構成要素または方法のあらゆる考えられる組み合わせを記載することは勿論不可能であり、当業者は本開示のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本開示は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような代替、変形、および変更を包含することが意図される。
以上の説明は本発明の例示である。本開示を説明する目的のために構成要素または方法のあらゆる考えられる組み合わせを記載することは勿論不可能であり、当業者は本開示のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本開示は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような代替、変形、および変更を包含することが意図される。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
集積回路であって、
第１の動作温度要件を有する第１の回路セットに関連付けられた第１のグランド面と、
前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の回路セットに関連付けられ、前記第１のグランド面とは実質的に熱絶縁された第２のグランド面と、
前記第１のグランド面と前記第２のグランド面との相対的な熱絶縁を維持しつつ前記第１のグランド面と前記第２のグランド面とを電気的に結合する超伝導カプラと、
を備える集積回路。
（付記２）
前記超伝導カプラは、前記第１のグランド面を前記第２のグランド面に各々結合する１つまたは複数の超伝導接続ラインを含む、付記１に記載の集積回路。
（付記３）
前記超伝導カプラは、良好な電気的ＤＣ結合を可能にしつつ前記第１の回路セットと前記第２の回路セットとの間の周波数の伝送を阻止するＲＦ誘導チョークを含む、付記１に記載の集積回路。
（付記４）
前記集積回路がさらに、
放熱層と、
前記第１のグランド面を前記放熱層に結合する第１の熱伝導ビアと、
前記第２のグランド面を前記放熱層に結合する第２の熱伝導ビアと、を備え、
前記第１の熱伝導ビアは、前記第２の熱伝導ビアよりも熱伝導材料の熱負荷に比例した適切な体積を有して前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、付記１に記載の集積回路。
（付記５）
前記放熱層、前記第１の熱伝導ビア、および前記第２の熱伝導ビアが超伝導特性を有さない通常の金属で形成されている、付記４に記載の集積回路。
（付記６）
前記第１のグランド面と前記第１の回路セットが第１の超伝導材料で形成されており、前記第２のグランド面と前記第２の回路セットが、前記第１の超伝導材料とは異なる動作温度要件を有する第２の超伝導材料で形成されている、付記４に記載の集積回路。
（付記７）
前記第１の超伝導材料がアルミニウムからなり、前記第２の超伝導材料がニオブからなる、付記６に記載の集積回路。
（付記８）
前記第１のグランド面と前記第１の回路セットが、基板上に位置する第１の誘電体層に存在し、前記第２のグランド面と前記第２の回路セットが、前記基板上に位置する第２の誘電体層であって前記第１の誘電体層の上または下に位置する前記第２の誘電体層に存在する、付記４に記載の集積回路。
（付記９）
前記第１のグランド面と前記第１の回路セットが、基板上に位置する第１の誘電体層に存在し、前記第２のグランド面と前記第２の回路セットが、前記第１のグランド面および前記第１の回路セットに隣接しつつそれらとは物理的に離間しかつ熱絶縁されて前記第１の誘電体層に存在する、付記４に記載の集積回路。
（付記１０）
前記第１の熱伝導ビアが、基板を介して前記第１のグランド面を前記放熱層に各々結合する複数の第１の熱伝導ビアのうちの１つであり、前記第２の熱伝導ビアが、前記基板を介して前記第２のグランド面を前記放熱層に各々結合する複数の第２の熱伝導ビアのうちの１つである、付記４に記載の集積回路。
（付記１１）
前記複数の第１の熱伝導ビアの各々が第１のサイズを有し、前記複数の第２の熱伝導ビアの各々が第２のサイズの同数の熱伝導ビアを有し、前記第１のサイズは、前記第２のサイズよりも前記熱負荷に比例した体積だけ大きいサイズに設定されて前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、付記１０に記載の集積回路。
（付記１２）
前記複数の第１の熱伝導ビアの各々および前記複数の第２の熱伝導ビアの各々が実質的に同じサイズであり、前記複数の第１の熱伝導ビアの数が前記複数の第２の熱伝導ビアの数よりも多くされて前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、付記１１に記載の集積回路。
（付記１３）
モノリシックマイクロ波集積回路（ＭＭＩＣ）であって、
基板の下に位置する放熱層と、
第１の動作温度要件を有する第１の超伝導回路のセットに関連付けられた第１の超伝導グランド面と、
前記基板を介して前記第１の超伝導グランド面を前記放熱層に各々結合する第１の熱伝導ビアのセットと、
前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の超伝導回路のセットに関連付けられた第２の超伝導グランド面と、
前記基板を介して前記第２の超伝導グランド面を前記放熱層に各々結合する第２の熱伝導ビアのセットであって、前記第１の熱伝導ビアのセットが前記第２の熱伝導ビアのセットよりも熱伝導材料の体積が大きい前記第２の熱伝導ビアのセットと、
前記第１の超伝導グランド面と前記第２の超伝導グランド面との相対的な熱絶縁を維持しつつ前記第１の超伝導グランド面と前記第２の超伝導グランド面とを電気的に結合する超伝導カプラと、
を備えるモノリシックマイクロ波集積回路。
（付記１４）
前記超伝導カプラは、前記第１の超伝導グランド面を前記第２の超伝導グランド面に各々結合する１つまたは複数の超伝導接続ラインを含む、付記１３に記載のモノリシックマイクロ波集積回路。
（付記１５）
前記超伝導カプラは、良好な電気的ＤＣ結合を可能にしつつ前記第１の超伝導回路のセットと前記第２の超伝導回路のセットとの間の周波数の伝送を阻止するＲＦ誘導チョークを含む、付記１３に記載のモノリシックマイクロ波集積回路。
（付記１６）
前記放熱層、前記第１の熱伝導ビア、および前記第２の熱伝導ビアは、高い熱伝導率を有する非超伝導金属で形成され、前記第１の超伝導グランド面はアルミニウムからなり、前記第２の超伝導グランド面はニオブからなる、付記１３に記載のモノリシックマイクロ波集積回路。
（付記１７）
前記第１の超伝導グランド面と前記第１の超伝導回路のセットが、前記基板上に位置する第１の誘電体層に存在し、前記第２の超伝導グランド面と前記第２の超伝導回路のセットが、前記基板上に位置する第２の誘電体層であって前記第１の誘電体層の上または下に位置する前記第２の誘電体層に存在する、付記１３に記載のモノリシックマイクロ波集積回路。
（付記１８）
前記第１の超伝導グランド面と前記第１の超伝導回路のセットが、前記基板上に位置する第１の誘電体層に存在し、前記第２の超伝導グランド面と前記第２の超伝導回路のセットが、前記第１の超伝導グランド面および前記第１の超伝導回路のセットに隣接しつつそれらとは物理的に離間して前記第１の誘電体層に存在する、付記１３に記載のモノリシックマイクロ波集積回路。
（付記１９）
前記第１の熱伝導ビアのセットの各熱伝導ビアが第１のサイズを有し、前記第２の熱伝導ビアのセットの各熱伝導ビアが第２のサイズの同数の熱伝導ビアを有し、前記第１のサイズは、前記第２のサイズよりも体積が大きいサイズに設定されて、前記第２の超伝導回路のセットよりも小さい勾配で前記第１の超伝導回路のセットから熱負荷に比例した熱を除去する、付記１３に記載のモノリシックマイクロ波集積回路。
（付記２０）
前記第１の熱伝導ビアのセットの各熱伝導ビアと前記第２の熱伝導ビアのセットの各熱伝導ビアとが実質的に同じサイズであり、前記第１の熱伝導ビアのセットの熱伝導ビアの数が、熱負荷に比例して前記第２の熱伝導ビアのセットの熱伝導ビアの数よりも多くされて、前記第２の超伝導回路のセットよりも小さい勾配で前記第１の超伝導回路のセットから熱を除去する、付記１３に記載のモノリシックマイクロ波集積回路。

Claims (20)

  1. 集積回路であって、
    第１の動作温度要件を有する第１の回路セットに関連付けられた第１のグランド面と、
    前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の回路セットに関連付けられ、前記第１のグランド面とは実質的に熱絶縁された第２のグランド面と、
    前記第１のグランド面と前記第２のグランド面との相対的な熱絶縁を維持しつつ前記第１のグランド面と前記第２のグランド面とを電気的に結合する超伝導カプラと、
    を備える集積回路。
  2. 前記超伝導カプラは、前記第１のグランド面を前記第２のグランド面に各々結合する１つまたは複数の超伝導接続ラインを含む、請求項１に記載の集積回路。
  3. 前記超伝導カプラは、良好な電気的ＤＣ結合を可能にしつつ前記第１の回路セットと前記第２の回路セットとの間の周波数の伝送を阻止するＲＦ誘導チョークを含む、請求項１に記載の集積回路。
  4. 前記集積回路がさらに、
    放熱層と、
    前記第１のグランド面を前記放熱層に結合する第１の熱伝導ビアと、
    前記第２のグランド面を前記放熱層に結合する第２の熱伝導ビアと、を備え、
    前記第１の熱伝導ビアは、前記第２の熱伝導ビアよりも熱伝導材料の熱負荷に比例した適切な体積を有して前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、請求項１に記載の集積回路。
  5. 前記放熱層、前記第１の熱伝導ビア、および前記第２の熱伝導ビアが超伝導特性を有さない通常の金属で形成されている、請求項４に記載の集積回路。
  6. 前記第１のグランド面と前記第１の回路セットが第１の超伝導材料で形成されており、前記第２のグランド面と前記第２の回路セットが、前記第１の超伝導材料とは異なる動作温度要件を有する第２の超伝導材料で形成されている、請求項４に記載の集積回路。
  7. 前記第１の超伝導材料がアルミニウムからなり、前記第２の超伝導材料がニオブからなる、請求項６に記載の集積回路。
  8. 前記第１のグランド面と前記第１の回路セットが、基板上に位置する第１の誘電体層に存在し、前記第２のグランド面と前記第２の回路セットが、前記基板上に位置する第２の誘電体層であって前記第１の誘電体層の上または下に位置する前記第２の誘電体層に存在する、請求項４に記載の集積回路。
  9. 前記第１のグランド面と前記第１の回路セットが、基板上に位置する第１の誘電体層に存在し、前記第２のグランド面と前記第２の回路セットが、前記第１のグランド面および前記第１の回路セットに隣接しつつそれらとは物理的に離間しかつ熱絶縁されて前記第１の誘電体層に存在する、請求項４に記載の集積回路。
  10. 前記第１の熱伝導ビアが、基板を介して前記第１のグランド面を前記放熱層に各々結合する複数の第１の熱伝導ビアのうちの１つであり、前記第２の熱伝導ビアが、前記基板を介して前記第２のグランド面を前記放熱層に各々結合する複数の第２の熱伝導ビアのうちの１つである、請求項４に記載の集積回路。
  11. 前記複数の第１の熱伝導ビアの各々が第１のサイズを有し、前記複数の第２の熱伝導ビアの各々が第２のサイズの同数の熱伝導ビアを有し、前記第１のサイズは、前記第２のサイズよりも前記熱負荷に比例した体積だけ大きいサイズに設定されて前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、請求項１０に記載の集積回路。
  12. 前記複数の第１の熱伝導ビアの各々および前記複数の第２の熱伝導ビアの各々が実質的に同じサイズであり、前記複数の第１の熱伝導ビアの数が前記複数の第２の熱伝導ビアの数よりも多くされて前記第２の回路セットよりも小さい勾配で前記第１の回路セットから熱を除去する、請求項１１に記載の集積回路。
  13. モノリシックマイクロ波集積回路（ＭＭＩＣ）であって、
    基板の下に位置する放熱層と、
    第１の動作温度要件を有する第１の超伝導回路のセットに関連付けられた第１の超伝導グランド面と、
    前記基板を介して前記第１の超伝導グランド面を前記放熱層に各々結合する第１の熱伝導ビアのセットと、
    前記第１の動作温度要件よりも高い第２の動作温度要件を有する第２の超伝導回路のセットに関連付けられた第２の超伝導グランド面と、
    前記基板を介して前記第２の超伝導グランド面を前記放熱層に各々結合する第２の熱伝導ビアのセットであって、前記第１の熱伝導ビアのセットが前記第２の熱伝導ビアのセットよりも熱伝導材料の体積が大きい前記第２の熱伝導ビアのセットと、
    前記第１の超伝導グランド面と前記第２の超伝導グランド面との相対的な熱絶縁を維持しつつ前記第１の超伝導グランド面と前記第２の超伝導グランド面とを電気的に結合する超伝導カプラと、
    を備えるモノリシックマイクロ波集積回路。
  14. 前記超伝導カプラは、前記第１の超伝導グランド面を前記第２の超伝導グランド面に各々結合する１つまたは複数の超伝導接続ラインを含む、請求項１３に記載のモノリシックマイクロ波集積回路。
  15. 前記超伝導カプラは、良好な電気的ＤＣ結合を可能にしつつ前記第１の超伝導回路のセットと前記第２の超伝導回路のセットとの間の周波数の伝送を阻止するＲＦ誘導チョークを含む、請求項１３に記載のモノリシックマイクロ波集積回路。
  16. 前記放熱層、前記第１の熱伝導ビア、および前記第２の熱伝導ビアは、高い熱伝導率を有する非超伝導金属で形成され、前記第１の超伝導グランド面はアルミニウムからなり、前記第２の超伝導グランド面はニオブからなる、請求項１３に記載のモノリシックマイクロ波集積回路。
  17. 前記第１の超伝導グランド面と前記第１の超伝導回路のセットが、前記基板上に位置する第１の誘電体層に存在し、前記第２の超伝導グランド面と前記第２の超伝導回路のセットが、前記基板上に位置する第２の誘電体層であって前記第１の誘電体層の上または下に位置する前記第２の誘電体層に存在する、請求項１３に記載のモノリシックマイクロ波集積回路。
  18. 前記第１の超伝導グランド面と前記第１の超伝導回路のセットが、前記基板上に位置する第１の誘電体層に存在し、前記第２の超伝導グランド面と前記第２の超伝導回路のセットが、前記第１の超伝導グランド面および前記第１の超伝導回路のセットに隣接しつつそれらとは物理的に離間して前記第１の誘電体層に存在する、請求項１３に記載のモノリシックマイクロ波集積回路。
  19. 前記第１の熱伝導ビアのセットの各熱伝導ビアが第１のサイズを有し、前記第２の熱伝導ビアのセットの各熱伝導ビアが第２のサイズの同数の熱伝導ビアを有し、前記第１のサイズは、前記第２のサイズよりも体積が大きいサイズに設定されて、前記第２の超伝導回路のセットよりも小さい勾配で前記第１の超伝導回路のセットから熱負荷に比例した熱を除去する、請求項１３に記載のモノリシックマイクロ波集積回路。
  20. 前記第１の熱伝導ビアのセットの各熱伝導ビアと前記第２の熱伝導ビアのセットの各熱伝導ビアとが実質的に同じサイズであり、前記第１の熱伝導ビアのセットの熱伝導ビアの数が、熱負荷に比例して前記第２の熱伝導ビアのセットの熱伝導ビアの数よりも多くされて、前記第２の超伝導回路のセットよりも小さい勾配で前記第１の超伝導回路のセットから熱を除去する、請求項１３に記載のモノリシックマイクロ波集積回路。
JP2020517874A 2017-10-31 2018-09-13 超伝導電気カプラを備えた熱絶縁グランド面 Active JP7119079B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/798,977 2017-10-31
US15/798,977 US10629535B2 (en) 2017-10-31 2017-10-31 Thermally isolated ground planes with a superconducting electrical coupler
PCT/US2018/050921 WO2019089139A1 (en) 2017-10-31 2018-09-13 Thermally isolated ground planes with a superconducting electrical coupler

Publications (2)

Publication Number Publication Date
JP2020535660A true JP2020535660A (ja) 2020-12-03
JP7119079B2 JP7119079B2 (ja) 2022-08-16

Family

ID=63722792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020517874A Active JP7119079B2 (ja) 2017-10-31 2018-09-13 超伝導電気カプラを備えた熱絶縁グランド面

Country Status (7)

Country Link
US (1) US10629535B2 (ja)
EP (1) EP3704739B1 (ja)
JP (1) JP7119079B2 (ja)
KR (1) KR102407360B1 (ja)
AU (1) AU2018362082B2 (ja)
CA (1) CA3075680C (ja)
WO (1) WO2019089139A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10629535B2 (en) 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032356A (ja) * 1996-02-23 1998-02-03 Trw Inc 高性能、低熱損失、複温度超伝導装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346351A (en) * 1964-12-17 1967-10-10 Gen Electric Superconductive connection
US4554567A (en) 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
GB2326029A (en) 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US20100328913A1 (en) 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP2012009828A (ja) 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
JP6791621B2 (ja) 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10390434B2 (en) 2017-10-13 2019-08-20 Qorvo Us, Inc. Laminate-based package with internal overmold
US10629535B2 (en) 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032356A (ja) * 1996-02-23 1998-02-03 Trw Inc 高性能、低熱損失、複温度超伝導装置

Also Published As

Publication number Publication date
US10629535B2 (en) 2020-04-21
CA3075680C (en) 2023-09-26
AU2018362082B2 (en) 2020-12-17
CA3075680A1 (en) 2019-05-09
WO2019089139A1 (en) 2019-05-09
US20190131246A1 (en) 2019-05-02
EP3704739B1 (en) 2022-08-03
AU2018362082A1 (en) 2020-03-26
KR102407360B1 (ko) 2022-06-13
EP3704739A1 (en) 2020-09-09
JP7119079B2 (ja) 2022-08-16
KR20200063190A (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
JP6883704B2 (ja) 複数の接地面のサーマルシンク
JP7119079B2 (ja) 超伝導電気カプラを備えた熱絶縁グランド面
CA3071687C (en) Superconducting device with thermally conductive heat sink
US12027437B2 (en) Superconducting device having a plurality of thermal sink layers and a plurality of ground planes
US20240355701A1 (en) Superconducting device with multiple thermal sinks

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7119079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150