KR102407360B1 - 초전도 전기 커플러를 가진 열적으로 격리된 접지면들 - Google Patents

초전도 전기 커플러를 가진 열적으로 격리된 접지면들 Download PDF

Info

Publication number
KR102407360B1
KR102407360B1 KR1020207012313A KR20207012313A KR102407360B1 KR 102407360 B1 KR102407360 B1 KR 102407360B1 KR 1020207012313 A KR1020207012313 A KR 1020207012313A KR 20207012313 A KR20207012313 A KR 20207012313A KR 102407360 B1 KR102407360 B1 KR 102407360B1
Authority
KR
South Korea
Prior art keywords
superconducting
ground plane
circuits
thermally conductive
integrated circuit
Prior art date
Application number
KR1020207012313A
Other languages
English (en)
Other versions
KR20200063190A (ko
Inventor
패트릭 알렌 론리
아론 애슐리 해서웨이
다니엘 로버트 퀸
존 엑스. 프르지비스
로버트 마일즈 영
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20200063190A publication Critical patent/KR20200063190A/ko
Application granted granted Critical
Publication of KR102407360B1 publication Critical patent/KR102407360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F6/00—Superconducting magnets; Superconducting coils
    • H01F6/06—Coils, e.g. winding, insulating, terminating or casing arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H01L27/18—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Abstract

제1 작동 온도 요건을 갖는 제1 세트의 회로들과 연관된 제1 접지면, 및 제1 작동 온도 요건보다 더 높은 제2 작동 온도 요건을 갖는 제2 세트의 회로들과 연관된 제2 접지면을 포함하는 집적 회로가 제공된다. 제2 접지면은 제1 접지면으로부터 실질적으로 열적으로 격리된다. 초전도 커플러는 제1 접지면과 제2 접지면 사이의 상대적인 열 격리를 유지하면서 제1 접지면과 제2 접지면을 전기적으로 결합한다.

Description

초전도 전기 커플러를 가진 열적으로 격리된 접지면들
[0001] 본 출원은 2017년 10월 31일자로 출원된 미국 특허출원 일련번호 제15/798977호로부터의 우선권을 주장하며, 이 출원은 그 전체가 본 명세서에 포함된다.
[0002] 본 발명은 정부 계약 번호 제30078178호에 따라 이루어졌다. 따라서 미국 정부는 해당 계약에 명시된 대로 발명에 대한 권리를 갖는다.
[0003] 본 발명은 일반적으로 집적 회로들에 관한 것으로, 보다 구체적으로는 초전도 전기 커플러를 가진 열적으로 격리된 접지면들에 관한 것이다.
[0004] 극저온 온도들에서 동작하는 모놀리식 마이크로파 집적 회로(monolithic microwave integrated circuit (MMIC)) 칩들은 열적으로 관리될 필요가 있는 초전도 회로들을 갖는다. 하나의 주요 방법은 초전도 회로들로부터 기판을 향하는 열을 제거하는 것이다. MMIC의 더 낮은 레벨의 층들에서 금속 메시 재료로 만들어진 접지면은 전체 층들을 열 평형 상태로 만든다. 이 때문에, 더 낮은 온도들로 유지될 필요가 있는 MMIC 상의 디바이스들의 부분들은 결국 더 높은 온도 컴포넌트들에 노출된다.
[0005] 극저온 조건들에서, 열 부하, 냉각 자원들, 온도 및 회로 복잡도가 서로 강하게 관련된다. 극저온 온도들에서 실온으로 올릴 때 한 단위의 전력 손실의 절감이 여러 배로 확대된다. 극저온 칩들이 점점 더 복잡해짐에 따라, 더 많은 수의 그리고 더 큰 차이의 디바이스들이 MMIC들을 채우고 있다. 이러한 디바이스들 각각은 서로 다른 작동 온도 요건들을 가질 수 있다.
[0006] 통상적인 극저온 MMIC는 전기 전도 재료와 절연체의 교대 층들이 얹어진 실리콘 기판으로 구성된다. MMIC에는 다수의 디바이스 타입들이 존재할 수 있다. 일례로, MMIC는 세 가지 서로 다른 작동 온도들에서 실행할 필요가 있는 세 가지 서로 다른 디바이스 타입들을 가질 수 있다. 첫 번째 디바이스는 500mK(milliKelvin) 미만으로 작동할 필요가 있고, 두 번째 디바이스는 1K(Kelvin) 미만으로 작동할 필요가 있으며, 세 번째 디바이스는 4K 미만으로 작동할 필요가 있다. 단일 접지면을 사용하면, 전체 메시 층은 거의 균일한 온도일 것이다. 이는 X 방향 및 Y 방향으로 측 방향으로 열을 이송하는(확산시키는) 전기 전도 재료의 능력 때문이다. 따라서 모든 디바이스들이 이 접지면에 접속된다면, 모든 디바이스들은 가장 엄격한 작동 요건, 예를 들어 500mK로 유지되어야 할 것이다. 즉, 세 번째 디바이스는 4K로 유지될 필요만 있지만, 대신 0.5K로 유지되기 때문에, 그러면 MMIC의 이 섹터를 관리하는 데 8배의 냉각 자원들이 요구된다.
[0007] 일례로, 제1 작동 온도 요건을 갖는 제1 세트의 회로들과 연관된 제1 접지면, 및 제1 작동 온도 요건보다 더 높은 제2 작동 온도 요건을 갖는 제2 세트의 회로들과 연관된 제2 접지면을 포함하는 집적 회로가 제공된다. 제2 접지면은 제1 접지면으로부터 실질적으로 열적으로 격리된다. 초전도 커플러는 제1 접지면과 제2 접지면 사이의 상대적인 열 격리를 유지하면서 제1 접지면과 제2 접지면을 전기적으로 결합한다.
[0008] 다른 예에서, 기판 아래의 열 싱크 층, 제1 작동 온도 요건을 갖는 제1 세트의 초전도 회로들과 연관된 제1 초전도 접지면, 및 기판을 통해 제1 전기 전도 접지면을 열 싱크 층에 각각 결합하는 제1 세트의 열 전도성 비아들을 포함하는 모놀리식 마이크로파 집적 회로(MMIC)가 제공된다.
[0009] MMIC는 또한, 제1 작동 온도 요건보다 더 높은 제2 작동 온도 요건을 갖는 제2 세트의 초전도 회로들과 연관된 제2 초전도 접지면, 및 기판을 통해 제2 접지면을 열 싱크 층에 각각 결합하는 제2 세트의 열 전도성 비아들 ― 제1 세트의 열 전도성 비아들은 제2 세트의 열 전도성 비아들보다 더 큰 부피의 열 전도성 재료를 가짐 ―, 그리고 제1 초전도 접지면과 제2 초전도 접지면 사이의 상대적인 열 격리를 유지하면서 제1 초전도 접지면을 제2 초전도 접지면에 전기적으로 결합하는 초전도 커플러를 포함한다.
[0010] 도 1은 예시적인 집적 회로의 일부의 단면도를 예시한다.
[0011] 도 2는 A-A 선을 따라 절개된 도 1의 집적 회로의 상부 평면도를 예시한다.
[0012] 도 3은 다수의 제1 비아들 및 다수의 제2 비아들을 가정하여 B-B 선을 따라 도 1의 집적 회로의 일부의 단면도를 예시한다.
[0013] 도 4는 도 3에 예시된 것과 유사한 집적 회로의 가능한 부분의 단면도의 다른 예를 예시한다.
[0014] 도 5는 집적 회로의 또 다른 예의 일부의 단면도를 예시한다.
[0015] 도 6은 제3 유전체 층이 제거되어, 제2 전기 전도 접지면, 제2 세트의 초전도 회로들, 및 제2 전기 전도 접지면에 인접한 나선형 초전도 전기 무선 주파수(radio frequency (RF)) 초크(choke) 커플러의 평면도를 예시한다.
[0016] 도 7은 제2 유전체 층과 제3 유전체 층 그리고 연관된 컴포넌트들이 제거되어, 제1 전기 전도 접지면, 제1 세트의 초전도 회로들, 및 제1 전기 전도 접지면에 결합된 초전도 비아의 평면도를 예시한다.
[0017] 본 개시내용은 서로 다른 작동 온도 요건들에서 실행되는 회로들의 세트들에 대한 개별 전용 접지면들을 포함하는 집적 회로(예컨대, 모놀리식 마이크로파 집적 회로(MMIC)를 설명한다. 본 명세서에서 사용되는 세트는 주어진 구조(예컨대, 초전도 커플러들, 열 비아들 및 초전도 회로들) 중 하나 이상을 의미한다. 개별 전용 접지면들은 한 세트의 초전도 전기 커플러들에 의해 서로 전기적으로 결합된다. 한 세트의 초전도 전기 커플러들은 개별 전용 접지면들(그리고 능동 회로들) 간에 열 격리를 유지하면서 개별 전용 접지면들 간에 양호한 전기 접속들을 제공한다. 초전도 재료는 양호한 전기 전도성 재료이지만 (일반 금속과 비교하여) 열악한 열 전도성 재료이다.
[0018] 일례로, 초전도 커플러를 형성하여 개별 초전도 열 접지면( thermal ground plane (TGP))들을 접속하기 위해 초전도 재료의 엔지니어링되는 양이 결정될 수 있다. 열 격리가 유지되고 전기 접속이 제공된다. MMIC 초전도 접지면들 상의 신호들은 고주파들(10 내지 40㎓가 통상적임)에서 작동한다. 이러한 면들이 분리되어 개별 열/온도 구역들을 제공한다면, 면들은 안테나들처럼 작동하여 원하지 않는 RF 에너지를 방출할 것이다. 추가로, 분할된 면들 사이에 다양한 신호들이 전달될 필요가 있다. 따라서 분할된 면들을 전기적으로 접속하는 것이 요구된다. 그러나 면 사이에 매우 강력한 열 격리를 유지할 필요가 있다. 엔지니어링되는 양의 초전도체를 이용함으로써, 열 및 전기 요건들이 모두 충족될 수 있다.
[0019] 각각의 개별 접지면은 열 비아들(접촉부들)의 각각의 세트들에 의해 기판의 바닥면에서 열 싱크 층에 결합될 수 있다. 열 싱크 층은 개별 접지면들 각각으로부터의 적절한 열 싱크가 회로들의 각각의 세트들을 이들의 원하는 작동 온도 요건들에서 유지할 수 있게 하도록 적절히 냉각될 수 있다. 열 싱크 층과 열 비아들은 높은 열 전도율을 갖는 일반 금속으로 형성될 수 있다. 일반 금속은 높은 열 전도율을 갖고 결코 초전도체로 전이되지 않는다. 일반 금속의 예들은 구리, 금 및 은을 포함하지만, 다수의 다른 일반 금속들을 또한 포함할 수 있다.
[0020] 열 비아들은 각각의 접지면의 적절한 냉각을 제공하기 위해 접지면들 및 이들의 연관 회로들에 의해 발생된 열 부하들의 서로 다른 작동 온도 요건들에 기초하여 서로 다르게 크기가 정해질 수 있거나 서로 다른 수의 유사한 크기의 열 비아들을 가질 수 있다. 각각의 접지면 상의 동일한 열 부하를 위해, 주어진 접지면을 열 싱크 층에 결합하는 열 비아들의 열 전도성 재료의 양은, 더 높은 작동 온도 요건들을 갖는 회로들과 연관된 접지면을 결합하는 열 비아들의 열 전도성 재료의 양보다 더 많고, 더 낮은 작동 온도 요건들을 갖는 회로들과 연관된 접지면을 결합하는 열 비아들의 열 전도성 재료의 양보다 더 적다. 이는 서로 다른 작동 온도 요건들을 갖는 회로들을 기반으로 비례적 열 싱크 용량을 제공한다.
[0021] 하나 이상의 초전도 커플러들은 개별 전용 접지면들의 서로 다른 작동 온도 요건들을 초래하지 않고 개별 전용 접지면들의 양호한 전기 접속들을 제공한다.
[0022] 본 예들은 서로 다른 작동 온도 요건들에 따른 전기 전도 접지면들 및 연관된 초전도 회로들에 대해 예시될 것이다. 그러나 다른 예들은 서로 다른 작동 온도 요건들에 따른 초전도 접지면들 및 연관된 초전도 회로 그리고 비-초전도 접지면들 및 연관된 초전도 회로의 혼합들, 또는 비-초전도 접지면들 및 연관된 비-초전도 회로의 혼합을 포함할 수 있다.
[0023] 도 1은 예시적인 집적 회로(10)의 일부의 단면도를 예시한다. 도 2는 A-A 선을 따라 절개된 집적 회로(10)의 상부 평면도를 예시한다. 집적 회로(10)의 일부는 기판(14) 위에 가로놓인 제1 유전체 층(16), 제1 유전체 층(16) 위에 가로놓인 제2 유전체 층(18), 및 제2 유전체 층(18) 위에 가로놓인 제3 유전체 층(20)을 포함한다. 기판(14)은 실리콘, 유리 또는 다른 기판 재료로 형성될 수 있다. 기판(14)의 바닥에 열 싱크 층(12)이 존재한다. 제1 유전체 층(16)은 기판과 집적 회로(10)의 능동 회로들 사이에 버퍼 층을 제공한다. 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)이 제2 유전체 층(18)에 배치되고, 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)이 제3 유전층(20) 내에 존재한다. 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)은 제1 작동 온도 요건을 갖고, 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)은 제2 작동 온도 요건을 가져, 각각의 초전도 회로가 각각의 작동 온도 요건들에서 또는 그 아래에서 유지되는 한, 각각의 초전도 회로의 적절한 작동이 유지된다.
[0024] 작동 온도 요건이라는 용어는 접지면 및/또는 한 세트의 회로들의 회로 재료가 이들의 특성들을 유지하기 위해 작동 온도에서 또는 그 아래에서 작동할 필요가 있는데, 그 작동 온도를 의미한다. 예를 들어, 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)은 알루미늄의 이용을 포함할 수 있는데, 이는 초전도를 위해 500밀리켈빈 이하의 작동 온도를 유지할 필요가 있지만, 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)은 니오븀의 이용을 포함할 수 있는데, 이는 초전도를 위해 4켈빈 이하의 작동 온도를 유지할 필요가 있다. 이는 더 낮은 작동 온도 요건을 갖는 한 세트의 회로들이 더 높은 작동 온도 요건을 갖는 한 세트의 회로들보다 더 많은 냉각 자원들을 필요로 함을 의미한다.
[0025] 하나 이상의 초전도 전기 커플러들(34)은 제2 접지면(26)에 제1 접지면(22)을 전기적으로 결합한다. 이전에 언급한 바와 같이, 제1 접지면(22)과 제2 접지면(26) 사이에 양호한 전기 결합이 제공되는 동시에, 또한 제1 접지면과 제2 접지면 사이에, 그리고 이에 따라 제1 세트의 초전도 회로들(24)과 제2 세트의 초전도 회로들(28) 사이에 양호한 온도 격리를 유지하도록 초전도체는 매우 양호한 전기 전도체이지만 열악한 열 전도체이다.
[0026] 두 면들 사이의 초전도 재료의 양은 집적 회로(10)의 전기 및 열 요건들에 의해 결정된다. 재료는 초전도성이기 때문에, 이는 소량의 재료로 많은 양의 전류를 통과시킬 수 있다. 예상 듀티/전류를 비교하고 이를 재료에 의해 허용되는 최대 허용 전류 밀도와 균형을 맞춤(그리고 여전히 초전도 성능을 유지함)으로써 최소량이 결정될 수 있다. 이는 최소량에 대한 하한을 설정한다. 열적으로, 분석들은 두 면들 사이에 허용되는 열 누출량을 결정할 수 있다. 열 접지면 커넥터에 의해 유전체 재료들을 통한 포논(phonon) 전도 열 누출을 고려한다. 이는 재료의 최대량에 대한 상한을 설정한다. 재료의 최소량과 최대량 사이에 양의 포락선이 있는 한, 설계 솔루션이 존재한다. 초전도체가 전류를 전달할 수 있는 것과 열을 전달할 수 없는 것을 고려하면, 양의 포락선이 존재할 가능성이 높다.
[0027] 다시 도 1 - 도 2를 참조하면, 둘 다 기판(14)을 관통하여 제1 열 비아(32)는 제1 전기 전도 접지면(22)을 열 싱크 층(12)에 접속하고, 제2 열 비아(30)는 제2 전기 전도 접지면(28)을 열 싱크 층(12)에 접속한다. 열 싱크 층(12)은 열 전도성 재료로 형성된다. 열 전도성 재료는 비교적 우수한 열 전도체인 재료이므로, 이는 쉽게 열을 전달한다. 초전도성 재료는 양호한 전기 전도성 재료이지만 (초전도성이 아닌 일반 금속과 비교하여) 열악한 열 전도성 재료이다. 따라서 열 싱크 층(12)은 초전도성 재료로 형성되지 않는다. 추가로, 제1 열 비아(32) 및 제2 열 비아(30)는 열 전도성 재료로 형성될 수 있다. 이는 전기 전도 접지 층들로부터 열 싱크 층(12)으로 열을 전도하는 데 비교적 양호한 재료이다. 열 싱크 층(12)은 외부 소스에 의해 냉각될 수 있다. 일례로, 열 싱크 층(12), 제1 열 비아(32) 및 제2 열 비아(30)는 모두 구리로 형성된다.
[0028] 도 1에 예시된 바와 같이, 두께 그리고 결과적으로 제1 열 비아(32)와 연관된 열 전도성 재료의 부피는 두께 그리고 결과적으로 제2 열 비아(30)와 연관된 열 전도성 재료의 부피보다 더 크다. 따라서 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)에 존재하는 것보다 더 낮은 기울기로 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)로부터 열이 제거된다. 이는 서로 다른 작동 온도 요건들을 가진 접지면들을 냉각하기 위한 단일 냉각 층을 제공할 수 있게 한다.
[0029] 따라서 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)의 온도는 동일한 열 싱크 층(12)을 사용함으로써 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(30)보다 더 낮은 온도로 유지될 수 있다. 열 싱크 층(12)은 제1 작동 온도 요건보다 더 높을 수 있지만 제1 작동 온도 요건에서 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)을 그리고 제2 작동 온도 요건에서 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)을 여전히 유지하는 온도로 냉각될 수 있다.
[0030] 도 1은 단일 제1 열 비아 및 단일 제2 열 비아를 예시하지만, 제1 작동 온도 요건 이하에서 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)의 온도를 그리고 제2 작동 온도 요건 이하에서 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)의 온도를 각각 유지하도록 제2 열 비아들에 대한 제1 열 비아들의 열 전도성 재료의 비례하는 부피가 유지되는 한, 더 많은 수의 제1 열 비아들 및 제2 열 비아들이 있을 수 있다.
[0031] 도 3은 다수의 제1 비아들 및 제2 비아들을 가정하여 B-B 선을 따라 집적 회로(10)의 일부의 단면도를 예시한다. 도 1 - 도 3에 예시된 바와 같이, 두께 그리고 결과적으로 제1 세트의 열 비아들(32)과 연관된 열 전도성 재료의 부피는 열 부하들에 비례하여, 두께 그리고 결과적으로 제2 세트의 열 비아들(30)과 연관된 열 전도성 재료의 부피보다 더 크다. 따라서 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)로부터 전달되고 제거된 열은 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)로부터 전달되고 제거된 열보다 더 낮은 기울기로 이루어진다.
[0032] 도 3의 예에서는, 제1 세트의 열 비아들(32) 및 제2 세트의 열 비아들(30)의 비아들 간의 일대일 대응이 있다고 인식되어야 한다. 도 4는 도 3에 예시된 것과 유사한 집적 회로의 가능한 부분의 단면도의 다른 예를 예시한다. 이 예에서, 제1 세트의 열 비아들(52) 및 제2 세트의 열 비아들(50)의 열 비아들 각각은 실질적으로 동일한 깊이 및 폭을 갖고, 결과적으로는 실질적으로 동일한 부피를 갖는다. 그러나 제1 세트의 열 비아들(52)에서의 열 비아들의 수는 제2 세트의 열 비아들(50)에서의 열 비아들의 수보다 더 많다. 그 결과, 제1 세트의 열 비아들(52)의 열 전도성 재료의 부피는 제2 세트의 열 비아들(50)의 열 전도성 재료의 부피보다 더 크다. 따라서 제2 세트의 비아들(50)에 비해 제1 세트의 비아들(52) 내의 추가 열 전도성 재료로 인해, 제2 전기 전도 접지면(26) 및 제2 세트의 초전도 회로들(28)에 비해 제1 전기 전도 접지면(22) 및 제1 세트의 초전도 회로들(24)에 더 큰 냉각이 제공된다.
[0033] 도 5는 집적 회로(60)의 또 다른 예의 일부의 단면도를 예시한다. 집적 회로(60)의 일부는 기판(64) 위에 가로놓인 제1 유전체 층(66), 제1 유전체 층(66) 위에 가로놓인 제2 유전체 층(68), 및 제2 유전체 층(68) 위에 가로놓인 제3 유전체 층(70)을 포함한다. 기판(64)은 실리콘, 유리 또는 다른 기판 재료로 형성될 수 있다. 기판(64)의 바닥에 열 싱크 층(62)이 존재한다. 제1 유전체 층(66)은 기판(64)과 집적 회로(60)의 능동 회로들 사이에 버퍼 층을 제공한다. 제1 전기 전도 접지면(72) 및 제1 세트의 초전도 회로들(74)이 제2 유전체 층(68)에 배치되고, 제2 전기 전도 접지면(76) 및 제2 세트의 초전도 회로들(78)이 제3 유전층(70) 내에 존재한다. 제1 전기 전도 접지면(72) 및 제1 세트의 초전도 회로들(74)은 제1 작동 온도 요건을 갖고, 제2 전기 전도 접지면(76) 및 제2 세트의 초전도 회로들(78)은 제2 작동 온도 요건을 갖는다.
[0034] 둘 다 기판(64)을 관통하여 제1 세트의 열 비아들(82)은 제1 전기 전도 접지면(72)을 열 싱크 층(62)에 접속하고, 제2 세트의 열 비아들(80)은 제2 전기 전도 접지면(76)을 열 싱크 층(62)에 접속한다. 제1 세트의 열 비아들(82)에서의 비아들의 크기 및/또는 개수는 제2 세트의 열 비아들(80)에서의 비아들의 크기 및/또는 개수보다 더 크다. 열 싱크 층(62), 제1 세트의 열 비아들(82) 및 제2 세트의 열 비아들(80)은 열 전도성 재료로 형성될 수 있다. 이는 전기 전도 접지 층들로부터 열 싱크 층(62)으로 열을 전도하는 데 비교적 양호한 재료이다. 열 싱크 층(62)은 외부 소스에 의해 냉각될 수 있다. 일례로, 열 싱크 층(62), 제1 세트의 열 비아들(82) 및 제2 세트의 열 비아들(80)은 모두 구리로 형성된다. 이 예에서, 접지면(76)은 더 큰 기울기를 가지며, 더 높은 작동 온도 요건을 유지하기 위해 접지면(72)보다 더 얇은 비아들 또는 동일하거나 유사한 크기의 더 적은 비아들을 필요로 한다. 접지면(72)은 더 작은 기울기를 가지며, 더 낮은 작동 온도 요건을 유지하기 위해 접지면(76)보다 더 큰 부피의 비아들 또는 동일하거나 유사한 크기의 더 많은 비아들을 필요로 한다.
[0035] 나선형 초전도 전기 커플러(84)가 제3 유전체 층(70)의 제2 전기 전도 접지면(76)에 인접하게 존재하며 그에 결합된다. 초전도 비아(86)가 나선형 초전도 전기 커플러(84)의 중심으로부터 제1 전기 전도 접지면(72)까지 연장되어, 제2 전기 전도 접지면(76)과 제1 전기 전도 접지면(72) 간의 열 격리를 유지하면서 이 두 접지면들 간의 전기 결합을 제공한다. 나선형 초전도 전기 커플러(84)는, 제1 전기 전도 접지면(72)과 제2 전기 전도 접지면(76) 사이의 양호한 전기 DC 결합을 허용하지만 주파수들이 제1 세트의 초전도 회로들(74)과 제2 세트의 초전도 회로들(78) 간에 전달되는 것을 차단하는 RF 유도 초크를 형성한다. 본 예는 RF 유도 초크를 형성하기 위한 나선형 구조를 예시하지만, RF 유도 초크를 형성하기 위해 다른 형상들 및/또는 구조들이 또한 이용될 수 있다.
[0036] 도 6은 제3 유전체 층(70)이 제거되어, 제2 전기 전도 접지면(76), 제2 세트의 초전도 회로들(78), 및 제2 전기 전도 접지면(76)에 인접한 나선형 초전도 전기 커플러(84)의 평면도를 예시한다. 도 7은 제2 유전체 층(68)과 제3 유전체 층(70) 그리고 연관된 컴포넌트들이 제거되어, 제1 전기 전도 접지면(72), 제1 세트의 초전도 회로들(74), 및 전기 전도 접지면(72)에 결합된 초전도 비아(86)의 평면도를 예시한다.
[0037] 도 5 - 도 7의 집적 회로(60) 상의 열 손실에 대한 영향들을 예시하기 위해 아래에 두 예들이 주어진다. 첫 번째 예에서, 1 × 0.2㎛2의 면적을 갖는 10㎛ 길이의 전도체가 분석된다. 이 예에서, 고온 측은 4K이고 저온 측은 1K이다. 일반 금속인 금 전도체의 경우, 열 저항(세타(Theta) 또는 θ)은 4.90×104K/W이다. 금이 초전도 니오븀으로 대체된다면, θ는 2.7×105K/W가 된다. 두 번째 예에서, 전도체의 길이는 이제 100㎛이다. 다른 모든 파라미터들은 첫 번째 예에서와 동일하게 유지된다. 일반 금속인 금 전도체의 경우, 열 저항(세타 또는 θ)은 4.9×105W/K이다. 금이 초전도 니오븀으로 대체된다면, θ는 2.7×106W/K가 된다.
[0038] 두 예들에서 알 수 있듯이, θ의 6배의 차의 요소가 있다. 이는 유사한 일반 금속과 비교할 때 초전도 금속을 이용하는 구성에서 열 전달의 감소에 대응할 것이다. 초전도 전도체의 훨씬 더 얇은 단면에 의해 열 전달의 추가 감소가 실현될 수 있다. 이는, 초전도 재료가 일반 금속과 비교할 때 (영역별로) 훨씬 더 많은 전류를 전달할 수 있기 때문에 이루어질 수 있다.
[0039] 위에서 설명한 것은 본 발명의 예들이다. 물론, 본 발명을 설명하기 위해 컴포넌트들 또는 방법들의 모든 생각할 수 있는 조합을 설명할 수 있는 것이 아니라, 당해 기술분야에서 통상의 지식을 가진 자는 본 발명의 많은 추가 조합들 및 치환이 가능하다고 인식할 것이다. 이에 따라, 본 발명은 첨부된 청구항들을 포함하여 본 출원의 범위 내에 있는 그러한 모든 변경들, 수정들 및 변형들을 포괄하는 것으로 의도된다.

Claims (20)

  1. 집적 회로로서,
    제1 작동 온도 요건을 갖는 제1 세트의 회로들과 연관된 제1 접지면;
    상기 제1 작동 온도 요건보다 더 높은 제2 작동 온도 요건을 갖는 제2 세트의 회로들과 연관된 제2 접지면 ― 상기 제2 접지면은 상기 제1 접지면으로부터 실질적으로 열적으로 격리됨 ―; 및
    상기 제1 접지면과 상기 제2 접지면 사이의 상대적인 열 격리를 유지하면서 상기 제1 접지면과 상기 제2 접지면을 전기적으로 결합하는 초전도 커플러를 포함하는,
    집적 회로.
  2. 제1 항에 있어서,
    상기 초전도 커플러는 상기 제1 접지면을 상기 제2 접지면에 각각 결합하는 하나 이상의 초전도 접속선들을 포함하는,
    집적 회로.
  3. 제1 항에 있어서,
    상기 초전도 커플러는, 상기 제1 세트의 회로들과 상기 제2 세트의 회로들 간의 양호한 전기 DC 결합을 허용하지만 주파수들이 상기 제1 세트의 회로들과 상기 제2 세트의 회로들 간에 전달되는 것을 차단하는 RF 유도 초크(choke)를 포함하는,
    집적 회로.
  4. 제1 항에 있어서,
    열 싱크 층;
    상기 제1 접지면을 상기 열 싱크 층에 결합하는 제1 열 전도성 비아;
    상기 제2 접지면을 상기 열 싱크 층에 결합하는 제2 열 전도성 비아를 더 포함하며,
    상기 제1 열 전도성 비아는 상기 제2 세트의 회로들보다 더 낮은 기울기로 상기 제1 세트의 회로들로부터 열을 제거하도록 상기 제2 열 전도성 비아보다 열 전도성 재료의 열 부하들에 비례하여 적절한 부피를 갖는,
    집적 회로.
  5. 제4 항에 있어서,
    상기 열 싱크 층, 상기 제1 열 전도성 비아 및 상기 제2 열 전도성 비아는 초전도 특성들 없이 일반 금속으로 형성되는,
    집적 회로.
  6. 제4 항에 있어서,
    상기 제1 접지면 및 상기 제1 세트의 회로들은 제1 초전도 재료로 형성되고, 상기 제2 접지면 및 상기 제2 세트의 회로들은 상기 제1 초전도 재료와는 다른 작동 온도 요건을 갖는 제2 초전도 재료로 형성되는,
    집적 회로.
  7. 제6 항에 있어서,
    상기 제1 초전도 재료는 알루미늄으로 형성되고, 상기 제2 초전도 재료는 니오븀으로 형성되는,
    집적 회로.
  8. 제4 항에 있어서,
    상기 제1 접지면 및 상기 제1 세트의 회로들은 기판 위에 가로놓인 제1 유전체 층에 존재하고, 상기 제2 접지면 및 상기 제2 세트의 회로들은, 상기 기판 위에 가로놓이며 상기 제1 유전체 층의 상부 및 하부 중 하나에 있는 제2 유전체 층에 존재하는,
    집적 회로.
  9. 제4 항에 있어서,
    상기 제1 접지면 및 상기 제1 세트의 회로들은 기판 위에 가로놓인 제1 유전체 층에 존재하고, 상기 제2 접지면 및 상기 제2 세트의 회로들은, 상기 제1 접지면 및 상기 제1 세트의 회로들에 인접하며 상기 제1 접지면 및 상기 제1 세트의 회로들로부터 물리적으로 분리되고 열적으로 격리되어 상기 제1 유전체 층에 존재하는,
    집적 회로.
  10. 제4 항에 있어서,
    상기 제1 열 전도성 비아는 기판을 통해 상기 제1 접지면을 상기 열 싱크 층에 각각 결합하는 복수의 제1 열 전도성 비아들 중 하나이고, 상기 제2 열 전도성 비아는 상기 기판을 통해 상기 제2 접지면을 상기 열 싱크 층에 각각 결합하는 복수의 제2 열 전도성 비아들 중 하나인,
    집적 회로.
  11. 제10 항에 있어서,
    상기 제1 열 전도성 비아들은 각각 제1 크기를 갖고, 상기 제2 열 전도성 비아들은 각각 동일한 수의 제2 크기의 열 전도성 비아들을 가지며,
    상기 제1 크기는 상기 제2 세트의 회로들보다 더 낮은 기울기로 상기 제1 세트의 회로들로부터 열을 제거하도록 상기 제2 크기보다 상기 열 부하들에 비례하는 부피만큼 더 큰 크기가 되는,
    집적 회로.
  12. 제11 항에 있어서,
    상기 제1 열 전도성 비아들 각각과 상기 제2 열 전도성 비아들 각각은 실질적으로 동일한 크기이고,
    상기 제2 세트의 회로들보다 더 낮은 기울기로 상기 제1 세트의 회로들로부터 열을 제거하도록 상기 복수의 제1 열 전도성 비아들의 수는 상기 복수의 제2 열 전도성 비아들보다 더 많은,
    집적 회로.
  13. 모놀리식 마이크로파 집적 회로(MMIC: monolithic microwave integrated circuit)로서,
    기판 아래의 열 싱크 층;
    제1 작동 온도 요건을 갖는 제1 세트의 초전도 회로들과 연관된 제1 초전도 접지면;
    상기 기판을 통해 상기 제1 초전도 접지면을 상기 열 싱크 층에 각각 결합하는 제1 세트의 열 전도성 비아들;
    상기 제1 작동 온도 요건보다 더 높은 제2 작동 온도 요건을 갖는 제2 세트의 초전도 회로들과 연관된 제2 초전도 접지면;
    상기 기판을 통해 상기 제2 초전도 접지면을 상기 열 싱크 층에 각각 결합하는 제2 세트의 열 전도성 비아들 ― 상기 제1 세트의 열 전도성 비아들은 상기 제2 세트의 열 전도성 비아들보다 더 큰 부피의 열 전도성 재료를 가짐 ―; 및
    상기 제1 초전도 접지면과 상기 제2 초전도 접지면 사이의 상대적인 열 격리를 유지하면서 상기 제1 초전도 접지면과 상기 제2 초전도 접지면을 전기적으로 결합하는 초전도 커플러를 포함하는,
    모놀리식 마이크로파 집적 회로(MMIC).
  14. 제13 항에 있어서,
    상기 초전도 커플러는 상기 제1 초전도 접지면을 상기 제2 초전도 접지면에 각각 결합하는 하나 이상의 초전도 접속선들을 포함하는,
    모놀리식 마이크로파 집적 회로(MMIC).
  15. 제13 항에 있어서,
    상기 초전도 커플러는, 상기 제1 세트의 초전도 회로들과 상기 제2 세트의 초전도 회로들 간의 양호한 전기 DC 결합을 허용하지만 주파수들이 상기 제1 세트의 초전도 회로들과 상기 제2 세트의 초전도 회로들 간에 전달되는 것을 차단하는 RF 유도 초크를 포함하는,
    모놀리식 마이크로파 집적 회로(MMIC).
  16. 제13 항에 있어서,
    상기 열 싱크 층, 상기 제1 세트의 열 전도성 비아들 및 상기 제2 세트의 열 전도성 비아들은 높은 열 전도율을 갖는 비-초전도 금속으로 형성되며, 제1 전기적 초전도 접지면은 알루미늄으로 형성되고, 상기 제2 초전도 접지면은 니오븀으로 형성되는,
    모놀리식 마이크로파 집적 회로(MMIC).
  17. 제13 항에 있어서,
    상기 제1 초전도 접지면 및 상기 제1 세트의 초전도 회로들은 상기 기판 위에 가로놓인 제1 유전체 층에 존재하고, 상기 제2 초전도 접지면 및 상기 제2 세트의 초전도 회로들은, 상기 기판 위에 가로놓이며 상기 제1 유전체 층의 상부 및 하부 중 하나에 있는 제2 유전체 층에 존재하는,
    모놀리식 마이크로파 집적 회로(MMIC).
  18. 제13 항에 있어서,
    상기 제1 초전도 접지면 및 상기 제1 세트의 초전도 회로들은 상기 기판 위에 가로놓인 제1 유전체 층에 존재하고, 상기 제2 초전도 접지면 및 상기 제2 세트의 초전도 회로들은, 상기 제1 초전도 접지면 및 상기 제1 세트의 초전도 회로들에 인접하며 상기 제1 초전도 접지면 및 상기 제1 세트의 초전도 회로들로부터 물리적으로 분리되어 상기 제1 유전체 층에 존재하는,
    모놀리식 마이크로파 집적 회로(MMIC).
  19. 제13 항에 있어서,
    상기 제1 세트의 열 전도성 비아들 중 각각의 열 전도성 비아는 제1 크기를 갖고, 상기 제2 세트의 열 전도성 비아들 중 각각의 열 전도성 비아는 동일한 수의 제2 크기의 열 전도성 비아들을 가지며,
    상기 제1 크기는 상기 제2 세트의 초전도 회로들보다 더 낮은 기울기로 상기 제1 세트의 초전도 회로들로부터 열 부하들에 비례하여 열을 제거하도록 상기 제2 크기보다 부피가 더 큰 크기가 되는,
    모놀리식 마이크로파 집적 회로(MMIC).
  20. 제13 항에 있어서,
    상기 제1 세트의 열 전도성 비아들 중 각각의 열 전도성 비아와 상기 제2 세트의 열 전도성 비아들 중 각각의 열 전도성 비아는 실질적으로 동일한 크기이고,
    상기 제2 세트의 초전도 회로들보다 더 낮은 기울기로 상기 제1 세트의 초전도 회로들로부터 열을 제거하도록 상기 제1 세트의 열 전도성 비아들 중 열 전도성 비아들의 수는 열 부하들에 비례하여 상기 제2 세트의 열 전도성 비아들 중 열 전도성 비아들의 수보다 더 많은,
    모놀리식 마이크로파 집적 회로(MMIC)
KR1020207012313A 2017-10-31 2018-09-13 초전도 전기 커플러를 가진 열적으로 격리된 접지면들 KR102407360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/798,977 2017-10-31
US15/798,977 US10629535B2 (en) 2017-10-31 2017-10-31 Thermally isolated ground planes with a superconducting electrical coupler
PCT/US2018/050921 WO2019089139A1 (en) 2017-10-31 2018-09-13 Thermally isolated ground planes with a superconducting electrical coupler

Publications (2)

Publication Number Publication Date
KR20200063190A KR20200063190A (ko) 2020-06-04
KR102407360B1 true KR102407360B1 (ko) 2022-06-13

Family

ID=63722792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012313A KR102407360B1 (ko) 2017-10-31 2018-09-13 초전도 전기 커플러를 가진 열적으로 격리된 접지면들

Country Status (7)

Country Link
US (1) US10629535B2 (ko)
EP (1) EP3704739B1 (ko)
JP (1) JP7119079B2 (ko)
KR (1) KR102407360B1 (ko)
AU (1) AU2018362082B2 (ko)
CA (1) CA3075680C (ko)
WO (1) WO2019089139A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229864B1 (en) 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10629535B2 (en) 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254215A1 (en) 2004-05-11 2005-11-17 Michael Khbeis Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346351A (en) * 1964-12-17 1967-10-10 Gen Electric Superconductive connection
US4554567A (en) 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
US5773875A (en) * 1996-02-23 1998-06-30 Trw Inc. High performance, low thermal loss, bi-temperature superconductive device
GB2326029A (en) 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
US20100328913A1 (en) 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP2012009828A (ja) 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
JP6791621B2 (ja) 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10390434B2 (en) 2017-10-13 2019-08-20 Qorvo Us, Inc. Laminate-based package with internal overmold
US10629535B2 (en) 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254215A1 (en) 2004-05-11 2005-11-17 Michael Khbeis Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing

Also Published As

Publication number Publication date
EP3704739B1 (en) 2022-08-03
JP2020535660A (ja) 2020-12-03
CA3075680A1 (en) 2019-05-09
WO2019089139A1 (en) 2019-05-09
AU2018362082B2 (en) 2020-12-17
AU2018362082A1 (en) 2020-03-26
JP7119079B2 (ja) 2022-08-16
EP3704739A1 (en) 2020-09-09
CA3075680C (en) 2023-09-26
US10629535B2 (en) 2020-04-21
US20190131246A1 (en) 2019-05-02
KR20200063190A (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
CN110494998B (zh) 用于超导互连件的热管理
KR102407360B1 (ko) 초전도 전기 커플러를 가진 열적으로 격리된 접지면들
KR101470390B1 (ko) 모놀리식 마이크로웨이브 집적 회로
AU2018332720B2 (en) Multiple ground plane thermal sink
JP5725686B2 (ja) 高周波数、高帯域幅、低損失マイクロストリップ−導波路遷移部
EP4231808A2 (en) Superconducting device with thermally conductive heat sink
Taringou et al. New substrate-integrated to coplanar waveguide transition
US20210375713A1 (en) Superconducting device with multiple thermal sinks
JP2000013108A (ja) 超電導フィルタモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant