JP6883704B2 - 複数の接地面のサーマルシンク - Google Patents

複数の接地面のサーマルシンク Download PDF

Info

Publication number
JP6883704B2
JP6883704B2 JP2020508606A JP2020508606A JP6883704B2 JP 6883704 B2 JP6883704 B2 JP 6883704B2 JP 2020508606 A JP2020508606 A JP 2020508606A JP 2020508606 A JP2020508606 A JP 2020508606A JP 6883704 B2 JP6883704 B2 JP 6883704B2
Authority
JP
Japan
Prior art keywords
ground plane
circuits
thermally conductive
thermal
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020508606A
Other languages
English (en)
Other versions
JP2020530947A (ja
JP2020530947A5 (ja
Inventor
ロニー、パトリック
マイルズ ヤング、ロバート
マイルズ ヤング、ロバート
ロバート クイーン、デイビッド
ロバート クイーン、デイビッド
アシュリー ハサウェイ、アーロン
アシュリー ハサウェイ、アーロン
ケイ. プシビシュ、ジョン
ケイ. プシビシュ、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020530947A publication Critical patent/JP2020530947A/ja
Publication of JP2020530947A5 publication Critical patent/JP2020530947A5/ja
Application granted granted Critical
Publication of JP6883704B2 publication Critical patent/JP6883704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、概して、集積回路に関し、より詳細には、複数の接地面のサーマルシンクに関する。
極低温で動作するモノリシックマイクロ波集積回路(MMIC:Monolithic Microwave Integrated circuit)チップは、超伝導回路を有し、超伝導回路は、超伝導回路から基板に向かって下方に熱を除去することにより熱的に管理される必要がある。上面からの熱除去は、超伝導はんだバンプがあるために非効率的である。これは、許容できないほどの高い温度勾配をもたらす。しかしながら、MMICの下位層にある金属メッシュ材料製の接地面により、全体の層が熱平衡となる。このため、MMIC上のデバイスのうちより低い温度に維持する必要のある部分は、より高温部品にさらされることになる。極低温条件では、熱負荷、冷却資源、温度、および回路複雑性は互いに強く結びついている。極低温から室温に上げると、1つのユニットの消費電力の節約は数桁に拡大する。極低温チップがますます複雑になるにつれて、より多くの数のデバイスのおよびより多くのバリエーションのデバイスがMMICを占有する。これらの各デバイスには、異なる動作温度要件がある。
典型的な極低温MMICは、導電性材料と誘電体の交互層で覆われたシリコン基板で構成されている。MMICには複数のデバイスのタイプが存在することができる。例として、MMICには、3つの異なる動作温度で動作する必要がある3つの異なるデバイスのタイプがある。例えば、第1のデバイスは500mK未満で動作する必要があり、第2のデバイスは1K未満で動作する必要があり、第3のデバイスは4K未満で動作する必要がある。単一の接地面では、メッシュ層全体がほぼ均一な温度となる。これは、XおよびY方向に横方向に熱を輸送(拡散)する導電性材料の特性によるものである。従って、すべてのデバイスをこの接地面に接続する場合、すべてのデバイスを最も厳しい動作要件、例えば、500mKに維持する必要がある。これは、第3のデバイスのみが4Kに維持される必要があるが、その代わりに0.5Kに維持されるため、MMICのこのセクタを管理するために8倍の冷却資源が必要となる。
一例では、サーマルシンク層と、第1の動作温度要件を有する第1の組の回路に関連する第1の接地面と、第1の接地面をサーマルシンク層に結合する第1の熱伝導性ビアとを含む集積回路が提供される。回路は、第1の動作温度要件よりも高い第2の動作温度要件を有する第2の組の回路に関連する第2の接地面と、第2の接地面をサーマルシンク層に結合する第2の熱伝導性ビアとをさらに含む。第1の熱伝導性ビアは、第2の熱伝導性ビアよりも大きな体積の熱伝導性材料を有する。大きな体積の熱伝導性材料によって、熱を小さい温度勾配で除去することが可能である。
さらに別の例では、基板の下にあるサーマルシンク層と、第1の動作温度要件を有する第1の組の導電回路に関連する第1の導電性接地面と、第1の導電性接地面を基板を介してサーマルシンク層に結合する第1の組の熱伝導性ビアとを含むモノリシックマイクロ波集積回路(MMIC)が提供される。回路は、第1の動作温度要件よりも高い第2の動作温度要件を有する第2の組の導電回路に関連する第2の導電性接地面と、第2の導電性接地面を基板を介してサーマルシンク層に結合する第2の組の熱伝導性ビアとをさらに含み、第1の組の熱伝導性ビアは、第2の組の超伝導回路よりも小さい勾配で熱を第1の組の超伝導回路から除去するために、第2の組の熱伝導性ビアよりも大きな体積の熱伝導性材料を有する。
例示的な集積回路の一部の断面図を示す図である。 別の例示的な集積回路の一部の断面図を示す図である。 図2の線A−Aに沿った集積回路の一部の断面図を示す図である。 図2の線A−Aに沿った集積回路の一部の断面図の別の可能な例を示す図である。 さらに別の例示的な集積回路の一部の断面図を示す図である。
本開示は、異なる動作温度要件で動作する複数組の回路用の個別の専用接地面を含む集積回路(例えば、モノリシックマイクロ波集積回路(MMIC))について説明する。各個別の接地面は、個々のサーマルビア(コンタクト)によって基板の底部側のサーマルシンク層に結合される。個々の組の回路を必要な動作温度要件に維持するために、個別の接地面の各々から適切なヒートシンクを可能にするようにサーマルシンク層が適切に冷却される。サーマルビアは、各接地面の適切な冷却を提供するために、接地面および接地面と関連する回路の異なる動作温度要件に基づいて、異なるサイズにしたり、または同じサイズのサーマルビアを異なる数にしたりすることができる。即ち、所定の接地面をサーマルシンク層に結合するサーマルビアの熱伝導性材料の体積は、より高い動作温度要件を有する回路に関連する接地面を結合するサーマルビアの熱伝導性材料の体積よりも大きく、かつより低い動作温度要件を有する回路に関連する接地面を結合するサーマルビアの熱伝導性材料の体積よりも小さい。これにより、異なる動作温度要件を有する回路に基づいて、比例するサーマルシンク容量が提供される。
本事例は、異なる動作温度要件を有する導電性接地面および関連する超伝導回路に関して説明される。しかしながら、他の例には、導電性接地面および関連する超伝導回路と非超伝導接地面および関連する回路との混合、または異なる動作温度要件を有する非超伝導回路および関連する回路の混合が含まれる。
図1は、例示的な集積回路10の一部の断面図を示している。集積回路10の一部は、基板14の上にある第1の誘電体層16と、第1の誘電体層16の上にある第2の誘電体層18と、第2の誘電体層18の上にある第3の誘電体層20とを含む。基板14は、シリコン、ガラス、または他の基板材料製とすることができる。サーマルシンク層12は、基板14の底部に存在する。第1の誘電体層16は、基板と集積回路10の能動回路との間のバッファ層を提供する。第1の導電性接地面22および第1の組の超伝導回路24は第2の誘電体層18内に配置され、第2の導電性接地面28および第2の組の回路30は第3の誘電体層20内に存在する。第1の導電性接地面22および第1の組の超伝導回路24は第1の動作温度要件を有し、第2の導電性接地面28および第2の組の超伝導回路30は第2の動作温度要件を有する。
第1の動作温度要件は、第2の動作温度要件とは異なり、かつ第2の動作温度要件よりも低く、これにより、第2の動作温度は、第1の動作温度要件よりも高くなる。動作温度要件という用語は、接地面の回路材料および1組の回路が、それらの特性を維持するように動作するのに必要な動作温度であって、その動作温度またはその動作温度未満の動作温度を指す。例えば、第1の導電性接地面および第1の組の超伝導回路は、超伝導にするために動作温度を500ミリケルビン以下に維持する必要があるニオブの利用を含み得、第2の導電性接地面及び第2の組の超伝導回路は、超伝導にするために動作温度を4ケルビン以下に維持する必要があるアルミニウムの利用を含み得る。つまり、動作温度要件が低い1組の回路は、動作温度要件が高い1組の回路よりも多くの冷却資源を必要とし、かつより多くの熱を吸収する必要がある。
第1のサーマルビア26は、第1の導電性接地面22をサーマルシンク層12に接続し、第2のサーマルビア32は、第2の導電性接地面28を基板12を介してサーマルシンク層12に接続する。サーマルシンク層12は、熱伝導性材料で形成されている。熱伝導性材料は、熱を容易に伝達するように、比較的優れた熱伝導体である材料である。超伝導材料は、優れた導電性材料であるが、(超伝導ではない常伝導金属と比較して)熱伝導性の低い材料である。従って、サーマルシンク層12は超伝導材料で形成されていない。さらに、第1のサーマルビア26および第2のサーマルビア32は、熱伝導性材料で形成することができる。その熱伝導性材料は、導電性接地層からサーマルシンク層12に熱を伝導するのに比較的優れた材料である。サーマルシンク層12は、外部ソースによって冷却される。一例では、サーマルシンク層12、第1のサーマルビア26、および第2のサーマルビア32は全て銅で形成されている。熱伝導性材料の代替例には、金、銀、タングステン、モリブデン、イリジウム、およびロジウムが含まれる。
図1に示すように、第1のサーマルビア26に関連する熱伝導性材料の厚さおよび結果としての体積は、第2のサーマルビア32に関連する熱伝導性材料の厚さおよび結果としての体積よりも大きい。従って、熱は、第2の導電性接地面28および第2の組の超伝導回路30内に存在する勾配よりも小さい勾配で、第1の導電性接地面22および第1の組の超伝導回路24から除去される。これにより、異なる動作温度要件を有する接地面を冷却するための単一の冷却層を提供することが可能となる。
従って、同じサーマルシンク層12を使用することにより、第1の導電性接地面22および第1の組の超伝導回路24の温度を、第2の導電性接地面28および第2の組の超伝導回路30よりも低い温度に維持することができる。サーマルシンク層12は、第1の動作温度要件よりも高い温度に冷却することができるが、第1の導電性接地面22および第1の組の超伝導回路24を第1の動作温度要件で維持し、第2の導電性接地面28および第2の組の超伝導回路30を第2の動作温度要件で維持する。
図1は、単一の第1のサーマルビア26および単一の第2のサーマルビア32を示しているが、第1の導電性接地面22および第1の組の超伝導回路24の温度を第1の動作温度要件以下に、かつ第2の導電性接地面28および第2の組の超伝導回路30の温度を第2の動作温度要件以下に維持するために、第2のサーマルビアに対する第1のサーマルビアの熱伝導性材料の比例体積(proportional volume)が維持される限り、より多くの第1のサーマルビアおよび第2のサーマルビアが存在することができる。
図2は、別の例示的な集積回路40の一部の断面図を示している。集積回路40の一部は、基板44の上にある第1の誘電体層46と、第1の誘電体層46の上にある第2の誘電体層48と、第2の誘電体層48の上にある第3の誘電体層50とを含む。基板44は、シリコン、ガラス、または他の基板材料製とすることができる。サーマルシンク層42は、基板44の底部に存在する。第1の誘電体層46は、基板44と集積回路40の能動回路との間のバッファ層を提供する。第1の導電性接地面52および第1の組の超伝導回路54は、第2の誘電体層48内に配置され、第2の導電性接地面56および第2の組の回路58は、第1の導電性接地面52および第1の組の超伝導回路54に隣接した関係で第2の誘電体層48内に配置される。第1の導電性接地面52および第1の組の超伝導回路54は第1の動作温度要件を有し、第2の導電性接地面56および第2の組の超伝導回路58は第2の動作温度要件を有する。
この例では、第1の動作温度要件は第2の動作温度要件とは異なり、かつ第2の動作温度要件よりも低いので、図1の例と同様に、第2の動作温度要件は、第1の動作温度要件よりも高くなっている。第1の導電性接地面52および第1の組の超伝導回路54は、超伝導にするために動作温度を500ミリケルビン以下に維持する必要があるニオブの利用を含み得、第2の超伝導接地面56および第2の組の超伝導回路58は、超伝導にするために動作温度を4ケルビン以下に維持する必要があるアルミニウムの利用を含み得る。
第1の組のサーマルビア62は、第1の導電性接地面52をサーマルシンク層42に接続し、第2の組のサーマルビア60は、第2の導電性接地面60を基板44を介してサーマルシンク層42に接続する。サーマルシンク層42は、熱伝導性材料で形成されている。さらに、第1の組のサーマルビア62および第2の組のサーマルビア60は、熱伝導性材料から形成することができる。一例では、サーマルシンク層44、第1の組のサーマルビア62、および第2の組のサーマルビア60はすべて銅で形成される。
図3は、線A−Aに沿った集積回路40の一部の断面図を示している。図2〜3に示すように、第1の組のサーマルビア62に関連する熱伝導性材料の厚さおよび結果としての体積は、第2の組のサーマルビア60に関連する熱伝導性材料の厚さおよび結果としての体積よりも大きい。従って、第1の導電性接地面52および第1の組の超伝導回路54から伝達および除去される熱は、第2の導電性接地面56および第2の組の超伝導回路58から伝達および除去される熱よりも小さい勾配で行われる。
同じサーマルシンク層42を使用することにより、第1の導電性接地面52および第1の組の超伝導回路54の温度を、第2の導電性接地面56および第2の組の超伝導回路58よりも低い温度に維持することができる。サーマルシンク層42は、第1の動作温度要件よりも高い温度に冷却されることができるが、第1の導電性接地面52および第1の組の超伝導回路54を第1の動作温度要件で維持し、第2の導電性接地面56および第2の組の超伝導回路58を第2の動作温度要件で維持する。
図3の例では、第1の組のサーマルビア62と第2の組のサーマルビア60との間に1対1の対応があることを理解されたい。図4は、別の例示的な集積回路の一部の断面図を示している。この例では、第1の組のサーマルビア68および第2の組のサーマルビア66の各サーマルビアは、実質的に同じ深さおよび幅を有し、その結果、実質的に同じ体積を有する。しかしながら、第1の組のサーマルビア68におけるサーマルビアの数は、第2の組のサーマルビア66におけるサーマルビアの数よりも多い。結果として、第1の組のサーマルビア68における熱伝導性材料の体積は、第2の組のサーマルビア66における熱伝導性材料の体積よりも大きい。従って、第2の導電性接地面56および第2の組の超伝導回路56に比べて、第1の導電性接地面52および第1の組の超伝導回路54に対してより大きな冷却が提供される。第1の組のビア68における追加の熱伝導性材料のために、回路の複雑性がこの体積内で増大する。
図5は、さらに別の例示的な集積回路70の一部の断面図を示している。集積回路70の一部は、基板74の上にある第1の誘電体層76と、第1の誘電体層76の上にある第2の誘電体層78と、第2の誘電体層78の上にある第3の誘電体層80とを含む。基板74は、シリコン、ガラス、または他の基板材料製とすることができる。サーマルシンク層72は、基板74の底部に存在する。第1の誘電体層76は、基板と集積回路70の能動回路との間のバッファ層を提供する。第1の導電性接地面82および第1の組の超伝導回路84は第2の誘電体層78内に配置され、第2の導電性接地面88および第2の組の回路90は第3の誘電体層80内に存在する。第1の導電性接地面82および第1の組の超伝導回路84は第1の動作温度要件を有し、第2の導電性接地面88および第2の組の超伝導回路90は第2の動作温度要件を有する。
第1の組のサーマルビア86は、第1の導電性接地面82をサーマルシンク層72に接続し、第2の組のサーマルビア92は、第2の導電性接地面88を基板74を介してサーマルシンク層72に接続する。第1の組のサーマルビア86におけるビアの数は、第2の組のサーマルビア92におけるビアの数よりも多い。サーマルシンク層91は、熱伝導性材料で形成されている。第1の組のサーマルビア86および第2の組のサーマルビア92は、熱伝導性材料で形成することができる。その熱伝導性材料は、導電性接地層からサーマルシンク層72に熱を伝導するのに比較的優れた材料である。サーマルシンク層72は、外部ソースによって冷却される。一例では、サーマルシンク層72、第1の組のサーマルビア86、および第2の組のサーマルビア92は、すべて銅で形成されている。この例では、より高い動作温度要件を維持するために、接地面88は、より大きい勾配を有し、かつ接地面82よりもより少ない同じようなサイズのビアを必要とする。その低い動作温度要件を維持するために、接地面82は、より小さい勾配を有し、かつ接地面88よりもより多くの同じようなサイズのビアを必要とする。
上述したものは、本発明の事例である。当然ながら、本発明を説明する目的で、構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む、本出願の範囲内にあるすべてのそのような変更、修正、および変形を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
モノリシックマイクロ波集積回路(MMIC)であって、
基板の下にあるサーマルシンク層と、
第1の動作温度要件を有する第1の組の超伝導回路に関連する第1の導電性接地面と、
前記第1の導電性接地面を前記基板を介して前記サーマルシンク層に結合する第1の組の熱伝導性ビアと、
前記第1の動作温度要件よりも高い第2の動作温度要件を有する第2の組の超伝導回路に関連する第2の導電性接地面と、
前記第2の導電性接地面を前記基板を介して前記サーマルシンク層に結合する第2の組の熱伝導性ビアとを備え、前記第1の組の熱伝導性ビアは、前記第2の組の超伝導回路よりもより多くの熱を前記第1の組の超伝導回路から除去するために、前記第2の組の熱伝導性ビアよりも大きな体積の熱伝導性材料を有する、モノリシックマイクロ波集積回路。
[付記2]
前記サーマルシンク層、前記第1の組の熱伝導性ビア、および前記第2の組の熱伝導性ビアは、銅で形成される、付記1に記載の回路。
[付記3]
前記第1の導電性接地面はニオブから形成され、前記第2の導電性接地面はアルミニウムから形成される、付記1に記載の回路。
[付記4]
前記第1の導電性接地面および前記第1の組の超伝導回路は、前記基板の上にある第1の誘電体層内に存在し、前記第2の導電性接地面および前記第2の組の超伝導回路は、前記基板の上および前記第1の誘電体層の上および下のいずれか一方にある第2の誘電体層内に存在する、付記1に記載の回路。
[付記5]
前記第1の導電性接地面および前記第1の組の超伝導回路は、前記基板の上にある第1の誘電体層内に存在し、前記第2の導電性接地面および前記第2の組の超伝導回路は、前記第1の誘電体層内において前記第1の導電性接地面および前記第1の組の超伝導回路と隣接し、かつ物理的に分離されている、付記1に記載の回路。
[付記6]
前記第1の組の熱伝導性ビアの各熱伝導性ビアは第1のサイズを有し、前記第2の組の熱伝導性ビアの各熱伝導性ビアは同数の熱伝導性ビアの第2のサイズを有し、前記第1のサイズは、前記第2の組の超伝導回路よりも小さい勾配で熱を前記第1の組の超伝導回路から除去するために、前記第2のサイズよりも大きいサイズである、付記1に記載の回路。
[付記7]
前記第1の組の熱伝導性ビアの各熱伝導性ビアと前記第2の組の熱伝導性ビアの各熱伝導性ビアは、実質的に同じサイズであり、前記第1の組の熱伝導性ビアの数熱伝導性ビアの数は、前記第2の組の超伝導回路よりも小さい勾配で熱を前記第1の組の超伝導回路から除去するために、前記第2の組の熱伝導性ビアの熱伝導性ビアの数よりも多い、付記1に記載の回路。

Claims (11)

  1. 集積回路であって、
    サーマルシンク層と、
    第1の動作温度要件を有する第1の組の回路に関連する第1の接地面と、
    前記第1の接地面を前記サーマルシンク層に結合する第1の熱伝導性ビアと、
    前記第1の動作温度要件よりも高い第2の動作温度要件を有する第2の組の回路に関連する第2の接地面と、
    前記第2の接地面を前記サーマルシンク層に結合する第2の熱伝導性ビアとを備え、前記第1の熱伝導性ビアは、前記第2の組の回路よりも小さい勾配で熱を前記第1の組の回路から除去する、集積回路。
  2. 前記サーマルシンク層、前記第1の熱伝導性ビア、および前記第2の熱伝導性ビアは、銅で形成される、請求項1に記載の回路。
  3. 前記第1の接地面および前記第1の組の回路は、第1の導電性材料で形成され、前記第2の接地面および前記第2の組の回路は、前記第1の導電性材料とは異なる動作温度要件を有する第2の導電性材料で形成される、請求項1に記載の回路。
  4. 前記第1の接地面はニオブから形成され、前記第2の接地面はアルミニウムから形成される、請求項3に記載の回路。
  5. 前記第1の接地面および前記第1の組の回路は、基板の上にある第1の誘電体層内に存在し、前記第2の接地面および前記第2の組の回路は、前記基板の上および前記第1の誘電体層の上および下の一方にある第2の誘電体層内に存在する、請求項3に記載の回路。
  6. 前記第1の接地面および前記第1の組の回路は、基板の上にある第1の誘電体層内に存在し、前記第2の接地面および前記第2の組の回路は、前記第1の誘電体層内において前記第1の接地面および前記第1の組の回路に隣接し、かつ物理的に分離して存在する、請求項3に記載の回路。
  7. 前記第1の熱伝導性ビアは、基板を介して前記第1の接地面を前記サーマルシンク層に結合する複数の第1の熱伝導性ビアのうちの1つであり、前記第2の熱伝導性ビアは、前記基板を介して前記第2の接地面を前記サーマルシンク層に結合する複数の第2の熱伝導性ビアのうちの1つである、請求項1に記載の回路。
  8. 前記複数の第1の熱伝導性ビアの各々は第1のサイズを有し、前記複数の第2の熱伝導性ビアの各々は同数の熱伝導性ビアの第2のサイズを有し、前記第1のサイズは、前記第2の組の回路よりもより多くの熱を前記第1の組の回路から除去するために、前記第2のサイズよりも大きいサイズである、請求項7に記載の回路。
  9. 前記複数の第1の熱伝導性ビアの各々と前記複数の第2の熱伝導性ビアの各々は同じサイズであり、前記複数の第1の熱伝導性ビアの数は、前記第2の組の回路よりも小さい勾配で前記第1の組の回路から熱を除去するために、前記複数の第2の熱伝導性ビアの数よりも多い、請求項7に記載の回路。
  10. 前記第1の熱伝導性ビアは、前記第2の熱伝導性ビアよりも大きな体積の熱伝導性材料を有する、請求項1に記載の回路。
  11. 前記集積回路は、モノリシックマイクロ波集積回路(MMIC)である、請求項1に記載の回路。
JP2020508606A 2017-09-14 2018-08-29 複数の接地面のサーマルシンク Active JP6883704B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/704,919 2017-09-14
US15/704,919 US10229864B1 (en) 2017-09-14 2017-09-14 Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
PCT/US2018/048590 WO2019055217A1 (en) 2017-09-14 2018-08-29 THERMAL DISSIPATOR WITH MULTIPLE MASS PLAN

Publications (3)

Publication Number Publication Date
JP2020530947A JP2020530947A (ja) 2020-10-29
JP2020530947A5 JP2020530947A5 (ja) 2020-12-10
JP6883704B2 true JP6883704B2 (ja) 2021-06-09

Family

ID=63528995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020508606A Active JP6883704B2 (ja) 2017-09-14 2018-08-29 複数の接地面のサーマルシンク

Country Status (7)

Country Link
US (2) US10229864B1 (ja)
EP (1) EP3682473B1 (ja)
JP (1) JP6883704B2 (ja)
KR (1) KR102294538B1 (ja)
AU (2) AU2018332720B2 (ja)
CA (1) CA3072356A1 (ja)
WO (1) WO2019055217A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229864B1 (en) 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10629535B2 (en) * 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
US11158781B2 (en) 2019-11-27 2021-10-26 International Business Machines Corporation Permanent wafer handlers with through silicon vias for thermalization and qubit modification
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554567A (en) 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
US5773875A (en) 1996-02-23 1998-06-30 Trw Inc. High performance, low thermal loss, bi-temperature superconductive device
GB2326029A (en) 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
US6058013A (en) * 1998-07-02 2000-05-02 Motorola Inc. Molded housing with integral heatsink
JP3934308B2 (ja) * 2000-05-24 2007-06-20 独立行政法人物質・材料研究機構 クライオスタット
JP2004158865A (ja) * 2001-05-30 2004-06-03 Sharp Corp 半導体装置の製造方法
JP2003188307A (ja) * 2001-12-19 2003-07-04 Tdk Corp 電力増幅モジュール及び電力増幅モジュール用基板
JP2003273520A (ja) * 2002-03-14 2003-09-26 Tdk Corp 積層モジュール
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4157449B2 (ja) * 2003-09-25 2008-10-01 京セラ株式会社 高周波用モジュール
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
WO2006132957A2 (en) 2005-06-07 2006-12-14 University Of Florida Research Foundation, Inc. Integrated electronic circuitry and heat sink
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20100328913A1 (en) * 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP2012009828A (ja) * 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US20130258595A1 (en) 2012-03-27 2013-10-03 Microsoft Corporation Heat Transfer For Superconducting Integrated Circuits At Millikelvin Temperatures
US10096534B2 (en) * 2012-11-09 2018-10-09 Nvidia Corporation Thermal performance of logic chip in a package-on-package structure
TWI509758B (zh) 2012-12-26 2015-11-21 Univ Nat Chiao Tung 三維積體電路
AU2014405910B2 (en) * 2014-09-10 2018-05-17 Northrop Grumman Systems Corporation Ground grid for superconducting circuits
WO2016048676A1 (en) * 2014-09-24 2016-03-31 Hiq Solar, Inc. Transistor thermal and emi management solution for fast edge rate environment
US9836699B1 (en) 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10141493B2 (en) 2017-04-11 2018-11-27 Microsoft Technology Licensing, Llc Thermal management for superconducting interconnects
US10290676B2 (en) 2017-08-15 2019-05-14 Northrop Grumman Systems Corporation Superconducting device with thermally conductive heat sink
US10229864B1 (en) 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias
US10390434B2 (en) * 2017-10-13 2019-08-20 Qorvo Us, Inc. Laminate-based package with internal overmold
US10629535B2 (en) * 2017-10-31 2020-04-21 Northrop Grumman Systems Corporation Thermally isolated ground planes with a superconducting electrical coupler

Also Published As

Publication number Publication date
US20190157184A1 (en) 2019-05-23
AU2020294174A1 (en) 2021-01-28
WO2019055217A1 (en) 2019-03-21
KR102294538B1 (ko) 2021-08-30
JP2020530947A (ja) 2020-10-29
AU2018332720B2 (en) 2020-09-24
US10229864B1 (en) 2019-03-12
EP3682473A1 (en) 2020-07-22
KR20200041951A (ko) 2020-04-22
EP3682473B1 (en) 2021-07-21
US20190080983A1 (en) 2019-03-14
AU2020294174B2 (en) 2022-02-24
CA3072356A1 (en) 2019-03-21
US10727162B2 (en) 2020-07-28
AU2018332720A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6883704B2 (ja) 複数の接地面のサーマルシンク
JP6985496B2 (ja) 熱伝導性ヒートシンクを備えた超伝導デバイス
JP2020530947A5 (ja)
JP7119079B2 (ja) 超伝導電気カプラを備えた熱絶縁グランド面
US20210375713A1 (en) Superconducting device with multiple thermal sinks

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6883704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250