JP6983956B2 - 電子増倍体 - Google Patents

電子増倍体 Download PDF

Info

Publication number
JP6983956B2
JP6983956B2 JP2020122982A JP2020122982A JP6983956B2 JP 6983956 B2 JP6983956 B2 JP 6983956B2 JP 2020122982 A JP2020122982 A JP 2020122982A JP 2020122982 A JP2020122982 A JP 2020122982A JP 6983956 B2 JP6983956 B2 JP 6983956B2
Authority
JP
Japan
Prior art keywords
plate
main body
channel
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020122982A
Other languages
English (en)
Other versions
JP2020174055A (ja
Inventor
浩之 小林
銀治 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016169809A external-priority patent/JP6738244B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2020122982A priority Critical patent/JP6983956B2/ja
Publication of JP2020174055A publication Critical patent/JP2020174055A/ja
Application granted granted Critical
Publication of JP6983956B2 publication Critical patent/JP6983956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electron Tubes For Measurement (AREA)

Description

本発明は、電子増倍体の製造方法及び電子増倍体に関する。
特許文献1には、CEM(チャネル電子増倍体)が記載されている。このCEMは、基体と、基体の一端部表面及び他端部表面に開口するように基体に設けられ、入射した電子に応じて二次電子を放出するチャネルと、を備えている。また、特許文献1には、二次電子放出効率を向上させるために、原子層堆積法によって基板に電子放出層を形成することが開示されている。
特許文献2には、MCP(マイクロチャネルプレート)が記載されている。このMCPは、基板と、基板の上部表面及び下部表面に開口するように基板に設けられ、入射した電子に応じて二次電子を放出する数百万からなる多数のチャネルと、を備えている。また、特許文献2には、導電材料及び絶縁材料の積層構造を有する抵抗層を原子層堆積法によって基板に形成することで、抵抗層の抵抗値を最適な値とすることが開示されている。
特表2011−513921号公報 特表2011―525294号公報
特許文献1に記載のCEMの動作時には、CEMに加速電圧が印加される。これにより、チャネル内を進行する電子が加速されて抵抗層に衝突し、その結果、二次電子が増幅されて放出される。続いて、放出された二次電子が加速電圧によって加速されて抵抗層に衝突し、新たな二次電子が更に増幅されて放出され、その後もこれが繰り返される。
CEMにおいて、本発明者らは、次のような問題点が生じ得るとの知見を得るに至った。すなわち、CEMにおいては、二次電子放出効率を向上させるために、チャネルの内面のみに抵抗層を形成すればよいが、例えば、抵抗層の形成に原子層堆積法を用いると、基体の表面全体に抵抗層が形成される。すなわち、チャネルの内面のみならず、基体の外面にも抵抗層が形成される。
このため、このCEMの動作時において、CEMに加速電圧が印加されると、基体の外面に形成された抵抗層にも電位差が生じ、当該抵抗層に電流が流れてしまう。このため、基体の外面に形成された抵抗層においてジュール熱が発生して、CEM全体の温度が上昇するおそれがある。
なお、本発明者は、MCPに関する次のような知見も得ている。すなわち、特許文献2に記載のMCPにおいても、原子層堆積法によって基板の外面に抵抗層が形成される。しかしながら、MCPでは、チャネルの表面積と比べて基板の外面の表面積が非常に小さいことから、基板の外面に流れる電流が極微量となるため、CEMにおいて生じる上記の問題は生じにくい。
本発明は、温度上昇を抑制することができる電子増倍体の製造方法及び電子増倍体を提供することを目的とする。
本発明は、本発明者が、上記知見に基づいて鋭意検討を重ねた結果としてなされたものである。すなわち、本発明に係る電子増倍体の製造方法は、本体部と、本体部の一端面及び他端面に開口するように本体部に設けられ、入射した電子に応じて二次電子を放出するチャネルと、を備える電子増倍体の製造方法であって、一端面及び他端面を有し、一端面と他端面とを連通するチャネルのための連通孔が設けられた本体部材を用意する第1工程と、本体部材の外面及び連通孔の内面に、原子層堆積法によって少なくとも抵抗層を形成することにより、チャネルを形成する第2工程と、本体部材の外面に形成された抵抗層を除去することにより、本体部を形成する第3工程と、を備える。
この電子増倍体の製造方法では、本体部のための本体部材の外面、及び、チャネルのための連通孔の内面に対して、原子層堆積法によって少なくとも抵抗層を含む堆積層を形成することにより、チャネルを形成する。その後、本体部材の外面に形成された堆積層を除去し、本体部を形成する。このため、電子増倍体の動作時において、一端面と他端面との間に電位差を付与した場合にも、抵抗層を介して、本体部の外面側に電流が流れることが防止される。このため、本体部の外面において発熱が抑制される。よって、このような方法によって製造された電子増倍体では、上記の問題点を解決し、温度上昇を抑制することができる。
本発明に係る電子増倍体の製造方法においては、前記第2工程においては、前記抵抗層と前記抵抗層上に積層された二次電子増倍層とを含む前記堆積層を形成してもよい。この場合、二次電子増倍層を含む堆積層を効率的に形成しつつ、外面から除去することができる。
本発明に係る電子増倍体の製造方法においては、本体部材は、絶縁材料からなっていてもよい。この場合、本体部自体に電流が流れ難いため、抵抗層を除去することによって得られる上記作用効果がより有効となる。
本発明に係る電子増倍体の製造方法においては、第3工程においては、堆積層をサンドブラストにより除去してもよい。この場合、サンドブラストを用いることにより、本体部材の所望の箇所(外面)の堆積層を適切に除去することができる。
本発明に係る電子増倍体の製造方法においては、本体部材の外面は、一端面、他端面、及び、一端面と他端面とを接続する側面を有し、第3工程においては、一端面及び他端面に形成された堆積層を維持しながら、側面に形成された堆積層を除去してもよい。この場合、チャネルが開口する一端面及び他端面における堆積層の除去加工を行う必要がないので、当該除去加工によるチャネルへの影響を低減できる。
本発明に係る電子増倍体の製造方法においては、第3工程の後に、本体部の外面にヒートシンクを熱的に接続する第4工程を更に備えてもよい。この場合、ヒートシンクによって本体部を冷却することができる。また、本体部の外面とヒートシンクとの間に少なくとも抵抗層が介在しないため、本体部の一端面と他端面との間に付与された電位差によるヒートシンクへの影響を低減できる。
本発明に係る電子増倍体の製造方法においては、ヒートシンクは、金属からなり、第4工程においては、ヒートシンクを外面に接触させていてもよい。上述したように、本体部の外面とヒートシンクとの間に少なくとも抵抗層が介在しないため、本体部の一端面と他端面との間に付与された電位差の影響によってヒートシンクに電流が流れるおそれがない。このため、金属製のヒートシンクを本体部の外面に接触させて本体部を効率よく冷却することが可能となる。
本発明に係る電子増倍体は、一端面、他端面、及び、一端面と他端面とを接続する側面を有する本体部と、一端面及び他端面に開口するように本体部に設けられたチャネルと、を備え、チャネルは、チャネルのための連通孔の内面に形成された抵抗層及び二次電子増倍層を含む堆積層を有し、一端面、及び、他端面には、堆積層が形成されており、側面は、少なくとも抵抗層から露出しており、堆積層は、原子層堆積法によって形成されている。
この電子増倍体では、本体部の側面が、少なくとも抵抗層から露出している(すなわち、側面に抵抗層が形成されていない)。このため、電子増倍体の動作時において、一端面と他端面との間に電位差を付与した場合にも、抵抗層を介して、本体部の外面側に電流が流れることが防止される。このため、本体部の外面において発熱が抑制される。よって、この電子増倍体では、上記の問題点を解決し、温度上昇を抑制することができる。なお、側面には、二次電子増倍層が形成されていてもよい。
本発明によれば、温度上昇を抑制することができる電子増倍体の製造方法及び電子増倍体を提供することができる。
本実施形態に係る光電子増倍管の概略的な断面図である。 図1に示された電子増倍体の斜視図である。 図1に示された電子増倍体の斜視図である。 図2,3に示された電子増倍体の分解斜視図である。 図4に示された第1板状部材及び第2板状部材の平面図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。 図1に示された電子増倍体の製造方法の各工程を示す図である。
以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、各図において、同一又は相当する要素同士には互いに同一の符号を付し、重複する説明を省略する場合がある。また、各図には、第1方向D1、第2方向D2、及び、第3方向D3を規定する直交座標系Sを示す場合がある。
図1は、本実施形態に係る光電子増倍管の概略的な断面図である。図2及び図3は、図1に示された電子増倍体の斜視図である。図1〜3に示されるように、光電子増倍管1は、電子増倍体(チャネル電子増倍体:CEM)2と、管体3と、光電面4と、陽極5と、を備えている。電子増倍体2は、第1方向D1に沿って延在する直方体状の本体部20を有する。本体部20は、例えばセラミック等の絶縁材料を含む。本体部20の外面20dは、第1方向D1における端面(一端面)20aと、第1方向D1における端面20aの反対側の端面(他端面)20bと、端面20aと端面20bとを互いに接続する側面20cと、を含む。
端面20aには、端面20aの外縁に沿った矩形環状の入力電極Aが設けられている。端面20bには、端面20bの外縁に沿った矩形環状の出力電極Bが設けられている。これらの入力電極A及び出力電極Bによって、端面20aよりも端面20b側が相対的に高電位となるように、本体部20の全体に第1方向D1に沿った電位差が付与されている。
電子増倍体2は、複数の第1チャネル(チャネル)21と、複数の第2チャネル(チャネル)22と、を有する。すなわち、光電子増倍管1及び電子増倍体2は、マルチチャネル化されている。第1チャネル21及び第2チャネル22は、本体部20の端面20a,20bに開口している。すなわち、第1チャネル21及び第2チャネル22は、本体部20の端面20aから端面20bに至るように延在している。
第1チャネル21は、電子入射部23と、電子増倍部25と、を含む。電子入射部23は、端面20aに開口する開口部23aを含む。電子入射部23は、開口部23aと反対側の端部において電子増倍部25に接続されている。電子増倍部25は、電子入射部23との接続部分から第1方向D1に沿って延在して端面20bに至り、端面20bに開口している。第1チャネル21は、電子入射部23から入射した電子に応じて、電子増倍部25において二次電子を放出する。
第2チャネル22は、電子入射部24と、電子増倍部26と、を含む。電子入射部24は、端面20aに開口する開口部24aを含む。電子入射部24は、開口部24aと反対側の端部において電子増倍部26に接続されている。電子増倍部26は、電子入射部24との接続部分から第1方向D1に沿って延在して端面20bに至り、端面20bに開口している。第2チャネル22は、電子入射部24から入射した電子に応じて、電子増倍部26において二次電子を放出する。
第1チャネル21と第2チャネル22とは、第2方向D2(後述する板状部材の積層方向であって、第1方向D1に交差(直交)する方向)に沿って、電子入射部23と電子入射部24とにおいて互いに重複すると共に、電子増倍部25と電子増倍部26とにおいて互いに重複していない(第3方向D3に沿って互いに離間している)。なお、第3方向D3は、第1方向D1及び第2方向D2に交差(直交)する方向である。
管体3は、電子増倍体2を収容している。第1方向D1における管体3の一方の端部3aは開放されており、他方の端部3bは封止されている。電子増倍体2は、本体部20の端面20aが管体3の端部3a側に位置するように、管体3に収容されている。
光電面4は、光の入射に応じて光電子を発生させる。光電面4は、端面20aにおける第1チャネル21の開口部(開口)23a及び第2チャネル22の開口部(開口)24aに臨むように管体3に設けられている。ここでは、光電面4は、管体3の端部3aを封止するように管体3に設けられている。光電面4は、電子入射部23,24を介して、第1チャネル21及び第2チャネル22に光電子を供給する。
陽極5は、端面20bにおける第1チャネル21及び第2チャネル22の開口(電子増倍部25,26の開口)に臨むように管体3内に配置されている。ここでは、陽極5は、矩形環状の絶縁層Cを介して出力電極Bに取り付けられている。陽極5の中心部分は、出力電極B及び絶縁層Cの開口部から露出し、第1チャネル21及び第2チャネル22の開口に臨んでいる。このような構成により、陽極5は、電子増倍部25,26を介して第1チャネル21及び第2チャネル22から放出される二次電子を受ける。陽極5には、例えば、当該陽極5が受けた二次電子に対応した電気信号のパルスを検出する検出器(不図示)が接続されている。
ここで、図4は、図2,3に示された電子増倍体の分解斜視図である。図2〜4に示されるように、電子増倍体2の本体部20は、複数の板状部材を互いに積層することにより構成されている。ここでは、本体部20は、第2方向D2に沿って互いに積層された複数の第1板状部材30、複数の第2板状部材40、及び、一対の第3板状部材50を有している。第1板状部材30、第2板状部材40、及び、第3板状部材50は、第1チャネル21及び第2チャネル22を形成する。第1板状部材30及び第2板状部材40の数は、要求されるチャネルの数に応じて任意に設定され得るが、例えば、2つ〜4つ程度である。
第1板状部材30及び第2板状部材40は、第2方向D2に沿って交互に積層されている。第3板状部材50は、第2方向D2の両側から、第1板状部材30と第2板状部材40との積層体を挟むように、第1板状部材30及び第2板状部材40と共に積層されている。したがって、複数の第1板状部材30のうちの一部は、一対の第2板状部材40の間に配置され、残部は、第2板状部材40と第3板状部材50との間に配置され得る。また、複数の第2板状部材40のうちの一部は、一対の第1板状部材30の間に配置され、残部は、第1板状部材30と第3板状部材50との間に配置され得る。第1板状部材30と第2板状部材40との配置の態様は、例えば、第1板状部材30及び第2板状部材40の数等によって異なる。
図4の例では、2つの第1板状部材30のうちの第2方向D2の中心側の1つの第1板状部材30が、一対の第2板状部材40の間に配置されており、2つの第1板状部材30のうちの第2方向D2の外側の1つの第1板状部材30が、第2板状部材40と第3板状部材50との間に配置されている。また、図4の例では、2つの第2板状部材40のうちの第2方向D2の中心側の1つの第2板状部材40が、一対の第1板状部材30の間に配置されており、2つの第2板状部材40のうちの第2方向D2の外側の1つの第2板状部材40が、第1板状部材30と第3板状部材50との間に配置されている。
図5は、図4に示された第1板状部材及び第2板状部材の平面図である。図4,5に示されるように、第1板状部材30、第2板状部材40、及び、第3板状部材50は、第1方向D1を長手方向とし、第2方向D2を厚さ方向とする長方形板状を呈している。第1板状部材30は、第2方向D2に交差する表面(第1表面)31及び裏面(第1裏面)32を含む。第1板状部材30には、第1チャネル21を規定する孔が形成されている。
より具体的には、第1板状部材30には、表面31から裏面32に至る孔部(第3孔部)33及び孔部(第1孔部)35が形成されている。孔部33は、第1方向D1における第1板状部材30の端面30aに至っている。孔部33は、端面30aから第1方向D1に向かって縮小するテーパ状である。孔部33は、孔部35に接続されている。孔部35は、孔部33との接続部分から第1方向D1に沿って波状に延在し、第1方向D1における第1板状部材30の端面30bに至っている。
端面30aは、本体部20の端面20aを形成する面である。端面30bは、本体部20の端面20bを形成する面である。したがって、孔部33は、第1チャネル21の電子入射部23に対応し(電子入射部23を規定し)、孔部35は、第1チャネル21の電子増倍部25に対応する(電子増倍部25を規定する)。
ここでは、第1板状部材30に対して、第3方向D3に沿って配列された複数(ここでは3つ)の孔部33,35が形成されている。第1板状部材30における孔部35同士の間の領域、及び、孔部35よりも外側の領域は、中実となっている。すなわち、第1板状部材30は、孔部35が形成された複数の孔部領域(第1孔部領域)37と、孔部領域37に隣接する複数の中実領域(第1中実領域)38と、を含む。ここでは、孔部領域37は、孔部35に沿った形状を有している。また、中実領域38は、ここでは、孔部35と相補的な形状を有している。孔部領域37及び中実領域38は、第3方向D3に沿って交互に配列されている。
第2板状部材40は、第2方向D2に交差する表面(第2表面)41及び裏面(第2裏面)42を含む。第2板状部材40には、第2チャネル22を規定する孔が形成されている。より具体的には、第2板状部材40には、表面41から裏面42に至る孔部(第4孔部)43及び孔部(第2孔部)45が形成されている。孔部43は、第1方向D1における第2板状部材40の端面40aに至っている。孔部43は、端面40aから第1方向D1に向かって縮小するテーパ状である。孔部43は、孔部45に接続されている。
孔部45は、孔部43との接続部分から第1方向D1に沿って波状に延在し、第1方向D1における第2板状部材40の端面40bに至っている。端面40aは、本体部20の端面20aを形成する面である。端面40bは、本体部20の端面20bを形成する面である。したがって、孔部43は、第2チャネル22の電子入射部24に対応し(電子入射部24を規定し)、孔部45は、第2チャネル22の電子増倍部26に対応する(電子増倍部26を規定する)。
ここでは、第2板状部材40に対して、第3方向D3に沿って配列された複数(ここでは3つ)の孔部43,45が形成されている。第2板状部材40における孔部45同士の間の領域、及び、孔部45よりも外側の領域は、中実となっている。すなわち、第2板状部材40は、孔部45が形成された複数の孔部領域(第2孔部領域)47と、孔部領域47に隣接する複数の中実領域(第2中実領域)48と、を含む。ここでは、孔部領域47は、孔部45に沿った形状を有している。また、中実領域48は、ここでは、孔部45と相補的な形状を有している。孔部領域47及び中実領域48は、第3方向D3に沿って交互に配列されている。なお、図中の一点鎖線で示された各領域の境界は仮想的なものである。
第1板状部材30の孔部領域37は、第2方向D2に沿って、第2板状部材40の中実領域48に対向している。また、第2板状部材40の孔部領域47は、第2方向D2に沿って、第1板状部材30の中実領域38に対向している。すなわち、第2方向D2からみて、孔部35と孔部45とは、互いに重複していない(第3方向D3に沿って互いに離間している)。このため、第1板状部材30の孔部35の第2方向D2における開口は、一対の第2板状部材40の中実領域48によって塞がれるか、第2板状部材40の中実領域48と第3板状部材50とによって塞がれる。
また、第2板状部材40の孔部45の第2方向D2における開口は、一対の第1板状部材30の中実領域38によって塞がれるか、第1板状部材30の中実領域38と第3板状部材50とによって塞がれる。また、第2方向D2における孔部33,43の開口は、複数の第1板状部材30及び第2板状部材40間において連続し、且つ、一対の第3板状部材50によって塞がれる。
したがって、第1チャネル21(ここでは電子増倍部25)は、少なくとも、孔部35の内面と、中実領域48における孔部35内に望む面と、を含んで形成される。より具体的には、第2方向D2における本体部20の中心側の第1チャネル21は、孔部35の内面と、一対の中実領域48における孔部35内に臨む面と、によって形成される。また、第2方向D2における本体部20の外側の第1チャネル21は、孔部35の内面と、中実領域48における孔部35内に臨む面と、第3板状部材50における孔部35内に臨む面と、によって形成される。
また、第2チャネル22(ここでは電子増倍部26)は、少なくとも、孔部45の内面と、中実領域38における孔部45内に望む面と、を含んで形成される。より具体的には、第2方向D2における本体部20の中心側の第2チャネル22は、孔部45の内面と、一対の中実領域38における孔部45内に臨む面と、によって形成される。また、第2方向D2における本体部20の外側の第2チャネル22は、孔部45の内面と、中実領域38における孔部45内に臨む面と、第3板状部材50における孔部45内に臨む面と、によって形成される。
ここでは、上述したように、本体部20は、第2方向D2に沿って配列された複数の第1板状部材30及び第2板状部材40を有する。そして、第1板状部材30には、第3方向D3に沿って配列された複数の孔部33,35が形成されており、第2板状部材40には、第3方向D3に沿って配列された複数の孔部43,45が形成されている。したがって、電子増倍体2は、第2方向D2及び第3方向D3に沿って2次元状に配列された複数のチャネル(第1チャネル21及び第2チャネル22)を備えることになる。
ここで、孔部35の内面と、中実領域48における孔部35内に望む面と、第3板状部材50における孔部35内に臨む面と、は、第1チャネル21の内面21sを形成する(図1参照)。また、孔部45の内面と、中実領域38における孔部45内に望む面と、第3板状部材50における孔部45内に臨む面と、は、第2チャネル22の内面22sを形成する(図1参照)。第1チャネル21及び第2チャネル22は、後述するように、互いに積層された抵抗層及び二次電子増倍層を含む。換言すれば、後述するように、第1チャネル21は、第1チャネル21のための第1連通孔81の内面81sに形成された抵抗層及び二次電子増倍層を含む堆積層を有する。また、第2チャネル22は、第2チャネル22のための第2連通孔82の内面82sに形成された抵抗層及び二次電子増倍層を含む堆積層を有する。第1チャネル21及び第2チャネル22の表層は二次電子増倍層である。したがって、内面21s及び内面22sは、二次電子増倍層の表面である。
抵抗層の材料としては、例えばAl(酸化アルミニウム)とZnO(酸化亜鉛)との混合膜、又は、AlとTiO(二酸化チタン)との混合膜等を用いることができる。また、二次電子増倍層の材料としては、例えばAl3、又は、MgO(酸化マグネシウム)等を用いることができる。抵抗層及び二次電子増倍層を含む堆積層は、原子層堆積法(ALD:Atomic Layer Deposition)によって形成される。
ここで、原子層堆積法によって形成された堆積層(抵抗層及び二次電子増倍層)(以下、本段落において「ALD膜」という)の構造又は特性を特定するためには、ALD膜の表面状態を解析することが必要である。しかしながら、電子増倍体2のような高アスペクト比の構造体に成膜したALD膜について、表面状態を具体的に解析可能な機器は、現時点、知られておらず、ALD膜の積層構造自体を解析することは困難である。このように、出願時において、ALD膜の構造又は特性を解析することが技術的に不可能である又は実際的でない(非実際的である)ことから、電子増倍体2においては、ALD膜をその構造又は特性により直接特定することが不可能又は実際的でないという事情が存在する。
一方、本体部20の外面20dの少なくとも一部には、堆積層(抵抗層及び二次電子増倍層)が設けられていない。一例として、本体部20における端面20aと端面20bとを接続する側面20cには、少なくとも抵抗層(ここでは、さらに二次電子増倍層)が設けられていない。換言すれば、側面20cは、少なくとも抵抗層(ここでは、さらに二次電子増倍層)から露出している(すなわち、絶縁材料からなる面が露出している)。そして、本体部20の側面20c(外面20d)には、ヒートシンク70が熱的に接続されている(図2,3参照)。ここでは、ヒートシンク70は、本体部20の側面20cに接触している。また、ヒートシンク70は、例えば、管体3を封止するためのフランジ(不図示)に熱的に接続されている。これにより、ヒートシンク70は、本体部20を当該フランジに熱的に接続する。ヒートシンク70は、例えば金属からなる。
引き続いて、以上の電子増倍体2の製造方法の一例を説明する。図6〜14は、図1に示された電子増倍体の製造方法の各工程を示す図である。この方法では、まず、本体部20のための本体部材を用意する(第1工程)。この第1工程について具体的に説明する。
図6に示されるように、この第1工程では、まず、第1板状部材30のための複数の板状部材30A,第2板状部材40のための複数の板状部材40A、及び、第3板状部材50のための一対の板状部材50Aを準備する。板状部材30A,40A,50Aは、それぞれ、第1方向D1に沿って配列された複数(ここでは2つ)の第1板状部材30、第2板状部材40、及び、第3板状部材50となる部分を含む。
板状部材30Aには、例えばレーザ加工や金型による打ち抜き等によって、孔部33,35のための複数の孔部33A,35Aが形成されている。板状部材30Aにおける孔部35A同士の間の領域、及び、孔部35Aよりも外側の領域は、中実となっている。すなわち、板状部材30Aは、孔部35Aが形成された複数の孔部領域37Aと、孔部領域37Aに隣接する複数の中実領域38と、を含む。ここでは、孔部33A,35Aは、板状部材30Aの端部に至らないようにされている。
板状部材40Aには、例えばレーザ加工や金型による打ち抜き等によって、孔部43,45のための複数の孔部43A,45Aが形成されている。板状部材40Aにおける孔部45A同士の間の領域、及び、孔部45Aよりも外側の領域は、中実となっている。すなわち、板状部材40Aは、孔部45Aが形成された複数の孔部領域47Aと、孔部領域47Aに隣接する複数の中実領域48と、を含む。ここでは、孔部43A,45Aは、板状部材40Aの端部に至らないようにされている。
続いて、板状部材30Aと板状部材40Aとを第2方向D2に沿って交互に積層すると共に、第2方向D2における両側から板状部材30A,40Aの積層体を挟むように板状部材50Aを配置する。これにより、図7に示されるように、板状部材30A,40A,50Aからなる積層体60を形成する。その状態において、積層体60をプレス及び焼結することにより、板状部材30A,40A,50Aを互いに一体化する。
このとき、板状部材30Aの孔部領域37Aが、第2方向D2に沿って、板状部材40Aの中実領域48に対向する。また、板状部材40Aの孔部領域47が、第2方向D2に沿って、板状部材30Aの中実領域38に対向する。これにより、積層体60において、板状部材30Aの孔部35Aの第2方向D2における開口が、一対の板状部材40Aの中実領域48によって塞がれるか、板状部材40Aの中実領域48と板状部材50Aとによって塞がれる。
また、板状部材40Aの孔部45Aの第2方向D2における開口が、一対の板状部材30Aの中実領域38によって塞がれるか、板状部材30Aの中実領域38と板状部材50Aとによって塞がれる。また、第2方向D2における孔部33A,43Aの開口は、複数の板状部材30A及び板状部材40A間において連続し、且つ、一対の板状部材50Aによって塞がれる。
続いて、図8及び図9に示されるように、一体化された積層体60を切断することにより複数(ここでは2つ)の本体部材80のそれぞれを切り出す。この工程においては、まず、仮想的な切断予定ラインL1,L2,L3を設定する。切断予定ラインL1は、本体部材80の間を通るように第3方向D3に沿って直線状に延びている。切断予定ラインL2は、第1方向D1における積層体60の両縁部に沿って直線状に延びている。切断予定ラインL3は、第3方向D3における積層体60の両縁部に沿って直線状に延びている。
切断予定ラインL1は、切断予定ラインL1に沿った切断が行われたときに、孔部33A,43Aがその切断面に開口するように設定されている。また、切断予定ラインL2は、切断予定ラインL2に沿った切断が行われたときに、孔部35A,45Aがその切断面に開口するように設定されている。したがって、切断予定ラインL1,L2,L3に沿って積層体60を切断することにより、積層体60から複数(ここでは2つ)の本体部材80が切り出される。この切断による切断面が、端面20a及び端面20bとなる。また、この切断によって、端面20aに対して孔部33A,43Aが開口すると共に、端面20bに対して35A,45Aが開口する。
すなわち、図10に示されるように、この第1工程において用意される本体部材80は、端面20a,20bを有する。また、本体部材80には、孔部33Aと孔部35Aとによって、端面20aと端面20bとを連通する第1連通孔81が形成される。第1連通孔81は、後に第1チャネル21となる(すなわち第1チャネル21のための)孔部である。また、本体部材80には、孔部43Aと孔部45Aとによって、端面20aと端面20bとを連通する第2連通孔82が形成される。第2連通孔82は、後に第2チャネル22となる(すなわち第2チャネル22のための)孔部である。
このように、この第1工程においては、チャネルのための孔部が形成された複数の板状部材と、一対の中実状の板状部材とを互いに積層して一体化することにより、本体部材を用意する。より具体的には、第1チャネル21(第1連通孔81)のための孔部33A,35Aが形成された複数の板状部材30Aと、第2チャネル22(第2連通孔82)のための孔部43A,45Aが形成された複数の板状部材40Aと、互いの孔部を塞ぐように交互に積層すると共に、板状部材30Aと板状部材40Aとの積層体の両側から挟むように板状部材50Aをさらに積層して一体化することにより(ここではさらに切断を行うことにより)、本体部材80を用意する。
引き続いて、第1工程の後工程について説明する。続く工程においては、原子層堆積法によって、本体部材80の外面20dに対して、抵抗層83と抵抗層83上に積層された二次電子増倍層84とを含む堆積層85を形成する(第2工程)。また、原子層堆積法によって、第1連通孔81の内面81s及び第2連通孔82の内面82sに対して堆積層85を形成する(第2工程)。これにより、第1連通孔81から第1チャネル21が形成されると共に、第2連通孔82から第2チャネル22が形成される(第2工程)。
より具体的には、この第2工程においては、まず、図11に示されるように、本体部材80をチャンバC1に収容する。そして、図12に示されるように、上述した所定の材料によって、堆積層85を形成する。したがって、この第2工程においては、本体部材80の外面20d(すなわち、端面20a、端面20b、及び、側面20c)と、第1連通孔81の内面81sと、第2連通孔82の内面82sと、の全体に対して、一括して、堆積層85が形成される。なお、図11〜図13は、図10のA−A線に沿っての断面に相当する断面を示す図である。
続く工程においては、本体部材80の外面20dに形成された堆積層85を除去する(第3工程)。ここでは、抵抗層83及び二次電子増倍層84の両方を除去する。また、ここでは、堆積層85をサンドブラストによって除去する。サンドブラストでは、まず、図12に示されるように、本体部材80をチャンバC2に収容し、本体部材80に対して例えば100μm程度の粒子を吹き付ける。ここで用いられるサンドブラストの粒子は、例えば、抵抗層83や二次電子増倍層84を構成する材料と同様の材料からなる粒子(例えばアルミナ粒子)である。
このとき、本体部材80の外面20dのうちの端面20a,20bに形成された堆積層85を維持しながら、本体部材80の外面20dのうちの側面20cに形成された堆積層85を除去する。具体的には、例えば、端面20a,20b(及び各チャネルの開口)をマスクした状態で、本体部材80に対してサンドブラストを行う。以上により、図13に示されるように、本体部材80から本体部20が形成される。
続く工程においては、本体部20の外面20dに、金属からなるヒートシンク70を熱的に接続する(第4工程)。ここでは、図2,3に示されるように、本体部20の外面20dのうちの堆積層85が除去された状態の側面20cに対して、ヒートシンク70を接触させる。以上の工程により、電子増倍体2が製造される。
以上説明したように、電子増倍体2の製造方法では、本体部20のための本体部材80の外面20d、第1チャネル21のための第1連通孔81の内面81s、及び、第2チャネル22のための第2連通孔82の内面82sに対して、原子層堆積法によって抵抗層83及び二次電子増倍層84を含む堆積層85を形成することにより、第1チャネル21及び第2チャネル22を形成する。その後、本体部材80の外面20d(ここでは側面20c)に形成された堆積層85を除去し、本体部20を形成する。このため、電子増倍体2の動作時において、端面20a,20bの間に電位差を付与した場合にも、抵抗層83を介して、本体部20の外面20d側に電流が流れることが防止される。このため、本体部20の外面20dにおいて発熱が抑制される。よって、このような方法によって製造された電子増倍体2では、動作時の温度上昇を抑制することができる。
また、電子増倍体2の製造方法においては、第2工程においては、抵抗層83と抵抗層83上に積層された二次電子増倍層84とを含む堆積層85を形成する。このため、二次電子増倍層84を含む堆積層85を効率的に形成しつつ、外面20dから除去することができる。
また、電子増倍体2の製造方法においては、本体部材80は、絶縁材料からなる。このため、本体部20自体に電流が流れ難いため、抵抗層83を除去することによって得られる上記作用効果がより有効となる。
また、電子増倍体2の製造方法においては、第3工程においては、堆積層85をサンドブラストにより除去する。このため、サンドブラストを用いることにより、本体部材80の所望の箇所(例えば側面20c)の堆積層85を選択的に適切に除去することができる。
また、電子増倍体2の製造方法においては、本体部材80の外面20dは、端面20a,20b、及び、端面20aと端面20bとを接続する側面20cを有している。そして、第3工程においては、端面20a,20bに形成された堆積層85を維持しながら、側面20cに形成された堆積層85を除去する。このため、第1チャネル21及び第2チャネル22が開口する端面20a及び端面20bにおける堆積層85の除去加工を行う必要がないので、当該除去加工による第1チャネル21及び第2チャネル22への影響を低減できる。
また、電子増倍体2の製造方法においては、第3工程の後に、本体部20の外面(側面20c)にヒートシンク70を設ける第4工程を更に備えている。このため、ヒートシンク70によって本体部20を冷却することができる。また、本体部20の側面20cとヒートシンク70との間に抵抗層83及び二次電子増倍層84が介在しないため、本体部20の端面20a,20bの間に付与された電位差によるヒートシンク70への影響を低減できる。
特に、ヒートシンク70は金属からなり、第4工程においては、ヒートシンク70を本体部20の外面20d(側面20c)に接触させる。上述したように、本体部20の外面20dとヒートシンク70との間に抵抗層83及び二次電子増倍層84が介在しないため、本体部20の端面20aと端面20bとの間に付与された電位差の影響によってヒートシンク70に電流が流れるおそれがない。このため、金属製のヒートシンク70を本体部20の外面20dに接触させて本体部20を効率よく冷却することが可能となる。
また、電子増倍体2において、本体部20の側面20cが、少なくとも抵抗層83(ここでは、堆積層85)から露出している(すなわち、側面20cに抵抗層83が形成されていない)。このため、電子増倍体2の動作時において、端面20aと端面20bとの間に電位差を付与した場合にも、抵抗層83を介して、本体部20の外面20d側に電流が流れることが防止される。このため、本体部20の外面20dにおいて発熱が抑制される。よって、この電子増倍体2によれば、温度上昇を抑制することができる。
ここで、電子増倍体2の別の作用効果について説明する。電子増倍体2は、本体部20に対して第1チャネル21と第2チャネル22との複数のチャネルが設けられている。本体部20は、互いに積層された第1板状部材30及び第2板状部材40を有する。第1板状部材30は、孔部35が形成された孔部領域37と孔部領域37に隣接する中実領域38とを含む。第2板状部材40は、孔部45が形成された孔部領域47と孔部領域47に隣接する中実領域48とを含む。第1板状部材30の孔部領域37は、第2方向D2(板状部材の積層方向)に沿って第2板状部材40の中実領域48に対向する。第2板状部材40の孔部領域47は、第2方向D2に沿って第1板状部材30の中実領域38に対向する。
つまり、第2方向D2における孔部35の少なくとも一方の開口は、第2板状部材40の中実領域48によって塞がれ、第2方向D2における孔部45の少なくとも一方の開口は、第1板状部材30の中実領域38によって塞がれる。これにより、第1チャネル21は、孔部35の内面と、中実領域48における孔部35内に望む面と、を含んで形成され、第2チャネル22は、孔部45の内面と、中実領域38における孔部45内に望む面と、を含んで形成される。
このように、電子増倍体2においては、第1板状部材30が、孔部35において第1チャネル21の形成に寄与する共に、中実領域38において第2チャネル22の形成に寄与する。また、第2板状部材40は、中実領域48において第1チャネル21の形成に寄与すると共に、孔部45において第2チャネル22の形成に寄与する。このため、一対のブロックによって単一のチャネルを形成する場合と比較して、デッドスペースの増加を抑制しながらマルチチャネル化を行うことが可能となる。
このように、電子増倍体2においては、デッドスペースの削減によって、各チャネル内の発熱箇所から外部への放熱経路が短縮される。よって、以上の電子増倍体2の構成は、温度上昇の抑制にも寄与する。
以上の実施形態は、本発明に係る電子増倍の製造方法の一実施形態について説明したものである。したがって、本発明に係る電子増倍体の製造方法は、上記の電子増倍体2の製造方法に限定されず、各請求項の要旨を変更しない範囲においてそれらを任意に変形したものとすることが可能である。
例えば、第3工程において、本体部材80の外面20dに形成された堆積層85を除去する方法は、サンドブラストに限定されず、例えば機械研磨であってもよい。機械研磨とは、例えば、刃具やヤスリ等を用いた研磨方法、或いは、グラインダー等を用いた研磨方法等が例示される。
また、第3工程において、本体部材80の側面20cに形成された堆積層85を除去する際に、端面20a,20bに形成された堆積層85を維持しなくてもよい。すなわち、第3工程においては、本体部材80の外面20dの全体について、堆積層85を一括して除去してもよい。また、第4工程において、ヒートシンク70は金属以外の材料からなるものであってもよい。或いは、電子増倍体2の製造方法において、第4工程を行わなくてもよい。すなわち、本体部20の外面20dにヒートシンク70を設けなくてもよい。
さらに、当該製造方法は、第2工程においては、本体部材80の外面20d、第1連通孔81の内面81s、及び、第2連通孔82の内面82sに、原子層堆積法によって抵抗層83のみを含む堆積層を形成してもよい。この場合、第3工程においては、本体部材80の外面20dに形成された抵抗層83のみが除去されることとなる。
また、当該製造方法は、第2工程においては、本体部材80の外面20d、第1連通孔81の内面81s、及び、第2連通孔82の内面82sに、原子層堆積法によって抵抗層83のみを含む堆積層を形成しておき、第3工程の後であって第4工程の前において、本体部20の(側面20cを含む)外面20dと、第1連通孔81の内面81sと、第2連通孔82の内面82sと、の全体に対して二次電子増倍層84を形成する第5工程を備えていてもよい。すなわち、本体部20の外面20d(特に側面20c)に対して導電体層である抵抗層83が形成されていなければよく、絶縁体層である二次電子増倍層84のみが形成されていてもよい。
一方、本発明に係る電子増倍体の製造方法は、別の電子増倍体の製造に適用されてもよい。別の電子増倍体としては、例えば、第3方向D3に沿って、単一の第1チャネル21及び単一の第2チャネル22を備える電子増倍体とすることができる。この場合、第2方向D2に沿っては、複数の第1チャネル21及び複数の第2チャネル22を形成してもよい。この電子増倍体によれば、第3方向D3に沿って複数の第1チャネル21及び第2チャネル22を配列する場合と比較して、第3方向D3に沿った電子入射部23,24同士の間のデッドスペースが削減される。
さらに別の電子増倍体としては、孔部35,45が、第1方向D1に沿って延びる第1部分と、第1方向D1に交差する第3方向D3に沿って延びる第2部分と、第1方向D1に沿って延びる第3部分と、を含むものであってもよい。第2部分は、第3方向D3に沿って延びて第1部分と第3部分とを接続する。このような電子増倍体によれば、第1チャネル21及び第2チャネル22を長くしてゲインを向上させることができる。また、この電子増倍体によれば、孔部35及び孔部45のそれぞれの第2部分によって、第1チャネル21及び第2チャネル22におけるイオンフィードバックが抑制される。
さらに別の電子増倍体の別の例としては、孔部が形成された単一の板状部材を、一対の中実状の板状部材で挟むことによってチャネルを構成すると共に、これらの板状部材の組を複数配列して一体化することによりマルチチャネル化した電子増倍体であってもよい。さらにいえば、単一のチャネルを有する電子増倍体であってもよい。
2…電子増倍体、20…本体部、20a…端面(一端面)、20b…端面(他端面)、20d…外面、21…第1チャネル(チャネル)、22…第2チャネル(チャネル)、70…ヒートシンク、80…本体部材、81…第1連通孔、81s…内面、82…第2連通孔、82s…内面、83…抵抗層、84…二次電子増倍層、85…堆積層。

Claims (3)

  1. 一端面、他端面、及び、前記一端面と前記他端面とを接続する側面を有する本体部と、
    前記一端面及び前記他端面に開口するように前記本体部に設けられたチャネルと、
    を備え、
    前記チャネルは、前記チャネルのための連通孔の内面に形成された抵抗層及び二次電子増倍層を含む堆積層を有し、
    前記一端面、及び、前記他端面には、前記堆積層が形成されており、
    前記本体部には、前記側面に形成された絶縁体層を介してヒートシンクが熱的に接続されており、
    前記堆積層は、原子層堆積法によって形成されており、
    前記絶縁体層は、二次電子増倍層であり、
    前記二次電子増倍層の材料は、酸化アルミニウム、又は、酸化マグネシウムである、
    電子増倍体。
  2. 前記ヒートシンクは、金属からなる、
    請求項1に記載の電子増倍体。
  3. 前記本体部は、絶縁材料からなる、
    請求項1又は2に記載の電子増倍体。
JP2020122982A 2016-08-31 2020-07-17 電子増倍体 Active JP6983956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020122982A JP6983956B2 (ja) 2016-08-31 2020-07-17 電子増倍体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169809A JP6738244B2 (ja) 2016-08-31 2016-08-31 電子増倍体の製造方法及び電子増倍体
JP2020122982A JP6983956B2 (ja) 2016-08-31 2020-07-17 電子増倍体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016169809A Division JP6738244B2 (ja) 2016-08-31 2016-08-31 電子増倍体の製造方法及び電子増倍体

Publications (2)

Publication Number Publication Date
JP2020174055A JP2020174055A (ja) 2020-10-22
JP6983956B2 true JP6983956B2 (ja) 2021-12-17

Family

ID=79170103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020122982A Active JP6983956B2 (ja) 2016-08-31 2020-07-17 電子増倍体

Country Status (1)

Country Link
JP (1) JP6983956B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967115A (en) * 1986-11-19 1990-10-30 Kand M Electronics Channel electron multiplier phototube
US5097173A (en) * 1986-11-19 1992-03-17 K And M Electronics, Inc. Channel electron multiplier phototube
US4948965A (en) * 1989-02-13 1990-08-14 Galileo Electro-Optics Corporation Conductively cooled microchannel plates
EP0413482B1 (en) * 1989-08-18 1997-03-12 Galileo Electro-Optics Corp. Thin-film continuous dynodes
JP5981820B2 (ja) * 2012-09-25 2016-08-31 浜松ホトニクス株式会社 マイクロチャンネルプレート、マイクロチャンネルプレートの製造方法、及びイメージインテンシファイア
JP6166029B2 (ja) * 2012-10-19 2017-07-19 株式会社ホロン 電子検出装置および電子検出方法

Also Published As

Publication number Publication date
JP2020174055A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
US10957522B2 (en) Electron multiplier production method and electron multiplier
JP6817160B2 (ja) 電子増倍体
WO2019003567A1 (ja) 電子増倍体
US10170268B2 (en) Discrete dynode electron multiplier fabrication method
EP2634791B1 (en) Microchannel plate for electron multiplier
JP6983956B2 (ja) 電子増倍体
US10037871B2 (en) Method of manufacturing electron multiplier body, photomultiplier tube, and photomultiplier
JP6474281B2 (ja) 電子増倍体、光電子増倍管、及び光電子増倍器
US10629418B2 (en) Electron multiplier and photomultiplier tube
US20230411133A1 (en) Sample support, ionization method, and mass spectrometry method
JP6694033B2 (ja) 電子増倍体及び光電子増倍管
EP2099057A2 (en) Micro channel plate assembly
JP6411277B2 (ja) マイクロチャンネルプレート、光電子増倍管、及びイメージインテンシファイア
JP6434361B2 (ja) マイクロチャンネルプレート
JP6875217B2 (ja) 電子増倍体
JP5827076B2 (ja) 電極構造体
JP2013045748A (ja) 電子増倍器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211124

R150 Certificate of patent or registration of utility model

Ref document number: 6983956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150