JP6982703B2 - データチャネル性能を改善させるパワーオーバデータライン（ＰｏＤＬ）基板設計方法 - Google Patents

Description

関連出願の相互参照
本出願は、２０１７年１１月２０日に出願された米国特許出願第１５／８１７，９７６号の継続出願であり、その開示は参照により本明細書に組み込まれる。

データおよび電力は、パワーオーバデータライン（ＰｏＤＬ）における同じラインに沿って送信され得る。ＰｏＤＬは、配線を最小限にし、費用を低減するために、サーバコンピューティングシステム、車両制御システム、撮像システムなどの様々なコンピュータアプリケーションにおいて使用される場合がある。いくつかの例では、ＰｏＤＬは、全二重通信または双方向データチャネルおよび直流電流（ＤＣ）電力チャネルを含み得る。

本開示の一態様は、システムを提供する。システムは、接地面と、交流（ＡＣ）コンデンサパッドと、ＰｏＤＬパッドと、を含む。接地面は、切り欠きを含む。ＡＣコンデンサパッドは、双方向データチャネルを確立するように構成され、接地面の切り欠きに位置付けられる。ＰｏＤＬパッドは、複数のインダクタおよびＤＣ電源に接続される。加えて、ＰｏＤＬパッドは、接地面の切り欠きに位置付けられ、ＡＣコンデンサパッドと直列である。

１つの例では、システムは、ＤＣ電源も含む。システムは、任意選択的に、ＡＣコンデンサパッドとＰｏＤＬパッドとを直列に接続するケーブルも含む。この例では、接地面の切り欠きは、ケーブルの第１の端部とケーブルの第２の端部との間に配置される。また、この例では、システムは、ケーブルの第１の端部に１つ以上のコンピューティング装置も含むことができ、この場合、１つ以上のコンピューティング装置は、双方向データチャネルに沿って４Ｇｂｐｓ以上の速度でデータを送信するように構成される。１つ以上のコンピューティング装置は、いくつかの実装態様では、シリアライザである。

ケーブルおよび切り欠きを含むシステムは、任意選択的に、ケーブルの第２の端部に１つ以上のコンピューティング装置も含む。この例では、１つ以上のコンピューティング装置は、双方向データチャネルを介して受信されたデータを処理するように構成される。また、この例では、１つ以上のコンピューティング装置は、デシリアライザである。ケーブルおよび切り欠きを含むシステムの他の実装態様では、切り欠きは、任意選択的に、切り欠き内のＡＣコンデンサパッドおよびＰｏＤＬパッドにおけるインピーダンスが、ケーブルの第１の端部と切り欠きとの間にあるケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する。

別の例では、切り欠きは、切り欠き内のＡＣコンデンサパッドおよびＰｏＤＬパッドにおけるインピーダンスが、切り欠きとケーブルの第２の端部との間にあるケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する。システムは、追加的に、または代替的に、画像を収集し、ＡＣコンデンサパッドを介して画像を送信するように構成されたカメラシステムを含む。この例では、システムは、車両も含み、カメラシステムは、車両に搭載される。システムは、任意選択的に、位置情報を取集し、ＡＣコンデンサパッドを介して位置情報を送信するように構成されたライダシステムを含む。この例におけるシステムは、任意選択的に、車両も含み、この場合、ライダシステムは、車両に搭載される。さらに別の例では、システムは、接地面の下の層も含み、ＡＣコンデンサパッドおよびＰｏＤＬパッドは、接地面の切り欠き内の層に位置付けられる。

本開示の他の態様は、製造方法を提供する。製造方法は、接地面に切り欠きを形成することと、双方向データチャネルを確立するように構成されたＡＣコンデンサパッドを切り欠きに位置付けることと、ＰｏＤＬパッドを、ケーブル上のＡＣコンデンサパッドと直列に、ならびに複数のインダクタおよびＤＣ電源に関連して、切り欠きに位置付けることと、を含む。

１つの例では、方法は、ケーブルの第１の端部を第１のコンピューティング装置に、およびケーブルの第２の端部を第２のコンピューティング装置に接続することも含む。この例では、切り欠きは、ケーブルの第１の端部と第２の端部との間に位置付けられる。この例における第１のコンピューティング装置は、任意選択的にシリアライザであり、この例における第２のコンピューティング装置は、任意選択的にデシリアライザである。追加的に、または代替的に、切り欠きは、切り欠き内のＡＣコンデンサパッドおよびＰｏＤＬパッドにおけるインピーダンスが、ケーブルの第１の端部と切り欠きとの間にあるケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する。別の例では、切り欠きは、切り欠き内のＡＣコンデンサパッドおよびＰｏＤＬパッドにおけるインピーダンスが、切り欠きとケーブルの第２の端部との間にあるケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する。

本開示の態様による例示的なＰｏＤＬシステム１００の絵図である。 本開示の態様による通信システム２００の機能図である。 本開示の態様によるシステム３００の機能図である。 本開示の態様によるシステム３００の絵図である。 本開示の態様による例示的なフロー図５００である。

概要
本技術は、全二重通信用途のためのＰｏＤＬシステムに関する。全二重通信用途は、データが２つの位置間で双方向に送信され得る適用であり、装置間で大量のデータを高速で送信するのに有用であり得る。一例として、モバイル画像撮影装置は、乗用車などの車両に搭載された１つ以上のカメラを含んでもよく、１つ以上のカメラはＰｏＤＬを使用して車両の電源から電力を引き出す。この場合、全二重通信用途のために構成されたＰｏＤＬは、モバイル画像撮影装置によって収集された高解像度の画像を、リアルタイムの記憶および／または処理のために別の装置に送信するためにも使用されてもよい。例えば、自動車を含む車両に関係する他の用途は、データを処理装置にＰｏＤＬ上で送信するレーダまたはライダセンサ、ならびにマルチメディアデータを乗客用のディスプレイモニターにＰｏＤＬ上で送信するユーザインターフェースコンピューティング装置を含んでもよい。

一例として、ＰｏＤＬシステムは、電力チャネルおよびデータチャネルを担持するケーブルを含んでもよい。ケーブルは、ＰｏＤＬシステムにおいて電力およびデータラインを提供する。第１のパッドは、ケーブルに沿って、第１の物理層上に位置付けられてもよい。追加的に、第２のパッドは、第１のパッドと直列にケーブルに沿って、第１のパッドと同じ物理層上に位置付けられてもよい。第１のパッドおよび／または第２のパッドが位置付けられる側とは反対側の第１の物理層の側にある第２の物理層に、切り欠きがあってもよい。この切り欠きは、第１のパッドおよび／または第２のパッドにおけるインピーダンスを、第１のパッドおよび／または第２のパッドの前後のインピーダンスにより近くなるように調整してもよい。

本明細書で説明される特徴は、非交流電流に対して低インピーダンスを提供するが、交流電流に対しては、より高いインピーダンスを提供する回路を提供し得る。さらに、回路は電磁干渉を低減し得、その結果、反射損失、挿入損失、およびクロストークなどのデータチャネルの電気的仕様を満たし得る。したがって、４Ｇｂｐｓなどの高速で大量のデータを転送するために使用されるシステムにおける配線を低減するためにこの回路を使用してもよい。これらのシステムにおける配線の低減は、必要な配線を著しく単純化し得、ならびに、データを収集および送信している一方で動き得るセンサを含むセンサシステムにおける動きの、より高い自由度を可能にし得る。

例示的なシステム
図１は、例示的なＰｏＤＬシステム１００を示す。ＰｏＤＬシステム１００は、電力チャネルおよび双方向データチャネルを担持するケーブル１０２を含む。ケーブルは、同軸ケーブルであってもよく、ＤＣ電力を搬送するように、およびＦＰＤリンクなどの双方向リンクを形成するように構成されてもよい。例えば、双方向リンクは、４Ｇｂｐｓの順方向チャネルと、２５ＭＨｚの逆方向チャネルと、を有してもよい。ケーブルは、第１の端部１０１と、第２の端部１０３と、を有する。以下でさらに説明するように、第１の端部１０１は第１の装置に接続されてもよく、第２の端部１０３は第２の装置に接続されてもよい。

ケーブル１０２に沿って第１の端部１０１と第２の端部１０３との間で、第１の物理層１０４上に、第１のパッド１０６が位置付けられる。第１のパッドは第１の体積を有する。いくつかの例では、第１のパッド１０６の第１の体積は、矩形面と高さとからなる。第１の物理層１０４は、プリント回路基板の表面層であってよい。表面層は、銅などの導電性材料からなる部分を含むプリント回路基板の最も外側の表面であってもよい。導電性材料の部分は、パッドおよびトレースを形成してもよい。

第１のパッド１０６は、ＤＣ電源１０８に接続され、電力チャネルに沿ってＤＣ電源から電力を送信するように構成された、ＰｏＤＬパッドまたはスタブであってもよい。ＤＣ電源１０８は、例えば、４８ＶのＤＣ電力を提供するように構成されてもよい。いくつかの実装態様では、ＤＣ電源１０８は、バッテリー、燃料電池、交流発電機、発電機、またはこれらのうちの２つ以上の組み合わせであってもよい。例えば、ＤＣ電源１０８は、車両のオルタネータとバッテリーの両方であってもよく、この場合、ＰｏＤＬは、車両のエンジンが作動しているときに車両のオルタネータをＤＣ電源として、および、車両のエンジンが作動していないときに車両のバッテリーをＤＣ電源として利用するように構成されてもよい。

電力チャネルに低インピーダンスを提供し、データチャネルに高インピーダンスを提供するために、１つ以上の回路要素１１０が第１のパッドとＤＣ電源との間に接続されてもよい。これらの１つ以上の回路要素１１０は、１つ以上のインダクタ、１つ以上のフェライトビーズ、またはその両方であってもよい。

第２のパッド１１２は、ケーブル１０２に沿って、第１のパッド１０６と直列に、第１のパッド１０６と同じ第１の物理層１０４上に位置付けられてもよい。第２のパッド１１２は、第１の体積よりも大きい第２の体積を有してもよい。いくつかの例では、第２のパッド１１２は、第１のパッド１０６よりも大きい矩形面を有し、第１のパッド１０６と同じまたは同様の高さを有する。第２のパッド１１２は、データチャネルに沿ってＡＣ信号でデータを送信および受信するように構成された交流（ＡＣ）コンデンサパッドである。第１のパッド１０６と第２のパッド１１２とが同じ第１の物理層１０４上で直列にリンクされているとき、第１のパッド１０６および第２のパッド１１２がビアによって接続された２つの異なる層上にあるときよりも小さな不連続性が第１のパッド１０６に存在し得る。

図１に示すように、第２の物理層１１４は、第１のパッド１０６および第２のパッド１１２が配置される側とは反対側である第１の物理層１０４の一方の側の上、または第１の物理層１０４の下に位置付けられてもよい。第２の物理層１１４は、接地面であってもよい。接地面は、電気的接地に接続された銅などの導電性表面であってもよい。第１の物理層１０４上の１つ以上の点は、第２の物理層１１４に接続されて、電流が第１の物理層１０４から第２の物理層１１４に流れることを可能にしてもよい。

図１にさらに示されるように、第２の物理層１１４には切り欠き１１６がある。第１のパッド１０６および／または第２のパッド１１２は、第１のパッド１０６および／または第２のパッド１１２が切り欠きによって覆われた領域内にあるように、切り欠き１１６の上に位置付けられてもよい。

切り欠き１１６のサイズは、第１および第２のパッド１０６、１１２の前後のインピーダンスに基づいて決定されてもよい。図１に示すように、ケーブル１０２の第１の端部１０１と切り欠き１１６との間にある第１の位置１１８は、第１および第２のパッド１０６、１１２の前にあってもよく、切り欠き１１６とケーブル１０２の第２の端部１０３との間の第２の位置１２０は、第１および第２のパッド１０６、１１２の後にあってもよい。例えば、切り欠き１１６のサイズは、第１または第２のパッドなどの切り欠き１１６内の回路要素におけるインピーダンスが、切り欠きの前後のインピーダンスと合致するか、またはほぼ合致するように決定されてもよい。例えば、回路のインピーダンスは、可能な場合、切り欠きの前後のインピーダンスの＋／−２％以内、またはいくつかの場合では、可能であれば、切り欠きの前後のインピーダンスの＋／−２％より大きくてもよい。加えて、第１のパッドまたは第２のパッドのサイズは、各パッドでのインピーダンスをそれぞれ推定するために使用されてもよい。したがって、切り欠きの前後のインピーダンスが、例えば、５０オームである場合、切り欠きのサイズは、第１および第２のパッド１０６、１１２におけるインピーダンスが、５０オームであるか、または４８もしくは４９オームなど、５０オームに近いように決定されてもよい。

１つ以上のＰｏＤＬシステムが、データチャネルを介して２つのコンピューティング装置を接続するために通信システムに含まれてもよい。第１のコンピューティング装置から受信されたデータは、データチャネルに沿って第２のコンピューティング装置に、ならびに第２のコンピューティング装置から第１のコンピューティング装置に送信されてもよく、一方、ＤＣ電源からのＤＣ電力は電力チャネルに沿って送信される。図２は、２つのＰｏＤＬシステム１００ａ、１００ｂを含む通信システム２００を示す。ＰｏＤＬシステム１００ａは、シリアライザ２１０に接続され、ＰｏＤＬシステム１００ｂは、デシリアライザ２３０に接続されている。図１に示されるように、ＰｏＤＬシステム１００ｂは、ＤＣ電源１０８を含んでもよく、一方、ＰｏＤＬシステム１００ａは、ＤＣ電源を含まなくてもよい。いくつかの例では、ＰｏＤＬシステム１００ａは、ＰｏＤＬシステム１００ｂのＤＣ電源１０８から受け取ったエネルギーを貯蔵するように構成された、バッテリーなどの貯蔵セルを含んでもよい。ケーブル１０２は、シリアライザ２１０、ＰｏＤＬシステム１００ａ、ＰｏＤＬシステム１００ｂ、およびデシリアライザ２３０を順に接続する。

シリアライザ２１０は、画像などのオブジェクトをデータストリームに変換するように構成されたコンピューティング装置であってもよい。いくつかの実装態様では、シリアライザ２１０は、感知装置の一部であってもよく、またはカメラなどの感知装置と通信するように構成されてもよい。図２に示されるように、シリアライザ２１０は、１つ以上のプロセッサ２１２と、メモリ２１４と、送信機２２０と、受信機２２２と、を含んでもよい。感知装置は代替的に、ライダ、レーダ、またはソナーなどの１つ以上の他の種類のセンサであってもよく、またはそれを含んでもよい。

１つ以上のプロセッサ２１２は、市販されているＣＰＵなどの任意の従来のプロセッサであってもよい。代替的に、１つ以上のプロセッサは、特定用途向け集積回路（ＡＳＩＣ）またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの他のハードウェアベースプロセッサなどの専用装置であってもよい。図２は、１つ以上のプロセッサ２１２およびメモリ２１４を同じブロック内にあるものとして機能的に例証しているが、１つ以上のプロセッサ２１２およびメモリ２１４は、実際は、同じ物理的筐体内に格納されても、または同じ物理的筐体内に格納されなくてもよい多数のプロセッサおよびメモリを備えてもよいことが理解されるであろう。よって、プロセッサまたはコンピュータまたはコンピューティング装置への言及は、並行して動作しても、または並行して動作しなくてもよいプロセッサまたはコンピュータまたはメモリの集合体への言及を含むことが理解されるであろう。

メモリ２１４は、データ２１６、およびプロセッサ２１２によって実行されてもよい命令２１８を含む、１つ以上のプロセッサ２１２によってアクセス可能な情報を記憶する。メモリ２１４に記憶されてもよい情報は、シリアライザ２１０に接続されたＰｏＤＬシステム１００ａを介して受信されたデータを含む。メモリ２１４は、ハードドライブ、メモリカード、ＲＯＭ、ＲＡＭ、ＤＶＤ、または他の光ディスクなどのコンピュータ可読媒体、ならびに他の書き込み可能および読み取り専用メモリを含む、プロセッサによってアクセス可能な情報を記憶することができる任意の種類のメモリであってもよい。システムおよび方法は、上記の様々な組み合わせを含んでもよく、それによって、データ２１６および命令２１８の様々な部分が、様々な種類の媒体に記憶される。

データ２１６は、命令２１８に従って、１つ以上のプロセッサ２１２によって検索、記憶、または修正されてもよい。例えば、システムおよび方法は、いかなる特定のデータ構造にも限定されないが、データ２１６は、コンピュータレジスタ内で、複数の異なるフィールドおよびレコードを有する表、ＸＭＬドキュメント、またはフラットファイルとしてリレーショナルデータベース内に記憶されてもよい。データ２１６はまた、バイナリ値またはユニコードなどであるがこれらに限定されない任意のコンピュータ可読フォーマットでフォーマットされてもよい。ほんの一例として、画像データは、圧縮または非圧縮、ロスレス（例えば、ＢＭＰ）またはロッシー（例えば、ＪＰＥＧ）、およびビットマップまたはベクトルベース（例えば、ＳＶＧ）であるフォーマットに従って記憶されるピクセルのグリッドから構成されるビットマップ、ならびにグラフィックスを描画するためのコンピュータ命令として記憶されてもよい。データ２１６は、番号、説明文、独自のコード、同じメモリもしくは異なるメモリの他の領域（他のネットワークロケーションを含む）に記憶されたデータへの参照、または関連データを計算する関数によって使用される情報などの関連情報を識別するのに十分な任意の情報を含んでもよい。

命令２１８は、１つ以上のプロセッサ２１２によって直接的に（マシンコードなど）または間接的に（スクリプトなど）実行される任意の命令の組であってもよい。例えば、命令２１８は、コンピュータ可読媒体上にコンピュータコードとして記憶されてもよい。その点において、「命令」および「プログラム」という用語は、本明細書では、互換的に使用され得る。命令２１８は、１つ以上のプロセッサ２１２による直接処理のためにオブジェクトコード形式で記憶されてもよく、もしくは要求に応じて解釈されるか、または事前にコンパイルされる独立したソースコードモジュールのスクリプトまたはコレクションを含む、任意の他のコンピュータ言語で記憶されてもよい。命令２１８の機能、方法、およびルーチンは、以下でさらに詳細に説明される。

１つ以上のプロセッサ２１２は、送信機２２０および受信機２２２と通信してもよい。送信機２２０および受信機２２２は、シリアライザ２１０における送受信機配置の一部であってもよい。したがって、１つ以上のプロセッサ２１２は、送信機２２０を介して、ケーブル１０２に沿って信号でデータを送信するように構成されてもよく、また、受信機２２２を介して、ケーブル１０２に沿って信号でデータを受信するように構成されてもよい。受信された信号は、１つ以上のプロセッサ２１２によって処理されて、データを抽出してもよい。いくつかの実装態様では、送信機２２０はまた、別のケーブルまたは無線ネットワークを介して別のコンピューティング装置にデータを送信するように構成されてもよい。

デシリアライザ２３０は、データストリームを受信し、データストリームからオブジェクトを再構築するように構成されてもよい。オブジェクトが再構築されると、デシリアライザ２３０は、オブジェクトを記憶してもよく、またはオブジェクトを次の宛先に送信してもよい。

デシリアライザ２３０は、シリアライザ２１０から離れていてもよい。例えば、シリアライザ２１０は、乗用車、トラック、自転車などの車両の上部に搭載されたカメラシステムなどの感知システムの一部であってもよく、または感知システムに接続されてもよく、デシリアライザ２３０は車両の内部にあってもよい。いくつかの実装態様では、感知システムは、車両の環境でデータを収集するために、車両に対して、例えば回転することによって移動するように構成された１つ以上のセンサを含んでもよい。感知システム内に１つ以上の移動センサがある場合、ケーブル１０２の第１の端部１０１は、中心軸または外部構造など、静止している感知システムの一部に接続されてもよい。代替的に、ケーブル１０２の第１の端部１０１は、回転する１つ以上のセンサの一部に接続されてもよい。加えて、第１の端部１０１は、第１の端部１０１が１つ以上のセンサと一緒に回転することを可能にする一方、ケーブルの他の部分が１つ以上のセンサに対してほぼ静止したままである回転ジョイントも含んでもよい。

デシリアライザ２３０は、１つ以上のプロセッサ２３２と、メモリ２３４と、送信機２４０と、受信機２４２と、を含んでもよい。１つ以上のプロセッサ２３２は、上で説明される１つ以上のプロセッサ２１２と同様であってもよい。メモリ２３４は、１つ以上のプロセッサ２３２によって実行されてもよいデータ２３６および命令２３８を含む、１つ以上のプロセッサ２３２によってアクセス可能な情報を記憶してもよい。メモリ２３４、データ２３６、および命令２３８は、上で説明されるメモリ２１４、データ２１６、および命令２１８と同様に構成されてもよい。加えて、デシリアライザ２３０は、送信機２４０および受信機２４２を使用してケーブル１０２を介して通信信号を送信および受信するように構成されてもよい。送信機２４０および受信機２４２は、上で説明される送信機２２０および受信機２２２と同様に構成されてもよい。

図３に示されるように、装置３１０は感知装置であってもよく、装置３２０は記憶装置であってもよい。感知装置３１０は、画像を撮影するように構成されたカメラ、位置データを収集するように構成されたレーダセンサ、位置データを収集するように構成されたライダセンサ、または位置情報を収集するように構成された他の種類のセンサを含んでもよい。感知装置３１０によって収集された情報は、シリアライザ２１０に送信されて、通信システム２００のケーブル１０２に沿ってデシリアライザ２３０に送信されるデータストリームに変換されてもよい。次いで、デシリアライザ２３０は、情報を記憶装置３２０に送信してもよい。いくつかの例では、デシリアライザ２３０は、情報を記憶装置３２０に送信する前に、データストリームから情報を再構築してもよい。

記憶装置３２０は、処理または表示のために、サーバまたはクライアントコンピューティング装置によって検索されてもよい、またはそうでなければアクセスされてもよい情報を記憶してもよい。メモリ２１４と同様に、記憶装置３２０は、ハードドライブ、メモリカード、ＲＯＭ、ＲＡＭ、ＤＶＤ、ＣＤ−ＲＯＭ、書き込み可能メモリ、および読み出し専用メモリなどの、サーバコンピューティング装置３１０によってアクセス可能である情報を記憶することができる、任意の種類のコンピュータ化された記憶装置であることができる。加えて、記憶装置３２０は、同じまたは異なる地理的場所に物理的に配置され得る、複数の異なる記憶装置上にデータが記憶される分散記憶システムを含んでもよい。記憶装置３２０は、無線ネットワークを介してサーバまたはクライアントコンピューティング装置に接続されてもよく、および／またはデシリアライザ２３０、サーバコンピューティング装置、もしくはクライアントコンピューティング装置のうちのいずれかに直接接続されてもよく、もしくは組み込まれてもよい。記憶装置３２０は、感知装置３１０によって撮影され、通信システム２００を使用して送信された画像などのオブジェクトを記憶してもよい。位置情報およびポーズ情報などの画像に関連付けられた情報は、画像に関連付けて記憶されてもよい。

図３に示されるように、感知装置３１０、通信システム２００、および記憶装置３２０は、車両３３０に含まれてもよい。シリアライザ２１０を備えた感知装置３１０は、車両３３０の上部に搭載されてもよく、デシリアライザ２３０を備えた記憶装置３２０は、車両３３０の内部に位置付けられてもよい。上でも説明されるように、車両３３０のバッテリーは、デシリアライザ２３０に接続されたＰｏＤＬシステム１００ｂのＤＣ電源１０８であってもよい。

代替的な例では、装置３２０は、デスクトップコンピュータシステム、無線電話、またはウェアラブルコンピューティングシステムなどのクライアントコンピューティング装置であってもよい。クライアントコンピューティング装置は、１つ以上のプロセッサと、メモリと、データと、命令と、を含んでもよい。上で説明されるように、このようなプロセッサ、メモリ、データ、および命令は、シリアライザ２１０の１つ以上のプロセッサ２１２、メモリ２１４、データ２１６、および命令２１８と同様に構成されてもよい。

例示的な方法
図５では、フロー図５００は、上で説明される態様のうちのいくつかの製造方法を示す。図５は、特定の順序でブロックを示しているが、順序は変更されてもよく、多数の動作が同時に実行されてもよい。また、動作が追加または省略されてもよい。

ブロック５０２において、第２の物理層１１４における切り欠き１１６など、回路基板の物理層において切り欠きが形成されてもよい。物理層における切り欠きは、回路基板の製作プロセスの一部として形成されてもよい。例えば、物理層が接地面である場合、第１の物理層１０４、マスク、または仕上げなどの任意の他の物理層が回路基板に追加される前に切り欠きを形成するために、接地面を形成する導電性表面の一部がエッチングなどで除去されてもよい。切り欠きのサイズは、第１の物理層上の第１または第２のパッド１０６、１１２などの切り欠きに近接する回路要素のインピーダンスが、切り欠きの前後のインピーダンスと合致する、またはほぼ合致するように決定されてもよい。切り欠きのサイズは、第１および／または第２のパッドによって覆われる領域と少なくとも同じ大きさであるように決定されてもよく、その結果、第１のパッド、第２のパッド、またはその両方は、切り欠き内に適合してもよい。サイズは、例えば、１ミリメートルまたは２ミリメートル以上またはそれ以下だけ広いまたは高いなど、領域よりわずかに大きいように決定されてもよい。例えば、第１および第２のパッドが約２０ミリメートル×２０ミリメートルの領域を覆う場合、切り欠きのサイズは、２２ミリメートル×２２ミリメートルであってもよい。回路におけるインピーダンスが切り欠きの前後のインピーダンスに最も近く合致するようなサイズを決定するために、シミュレーションが実行されてもよい。加えて、または代替として、第１のパッドまたは第２のパッドのサイズが、各パッドにおけるインピーダンスを推定するためにそれぞれ使用されてもよく、これらのインピーダンスは、上述のように切り欠きのサイズを決定するために使用されてもよい。

ブロック５０４において、第１のパッド１０６および第２のパッド１１２などの第１のパッドおよび第２のパッドは、ケーブル１０２などのケーブルに沿って、別の物理層上に、および切り欠きによって覆われた領域内の他の物理層内の位置に直列に形成されてもよい。他の物理層は、第２の物理層１１４の上に追加されてもよい第１の物理層１０４であってもよい。いくつかの例では、第１の物理層１０４は、ガラス繊維などのエポキシ材料を使用して第２の物理層１１４上に重ねられた銅箔であってもよい。第１のパッド、第２のパッド、およびケーブルを形成するために、第１の物理層１０４の銅箔がエッチングされてもよい。第１のパッドは、ＤＣ電源１０８などのＤＣ電源に接続されたＰｏＤＬパッドであってもよく、第２のパッドは、ＡＣコンデンサパッドであってもよい。いくつかの代替では、第１のパッドまたは第２のパッドのみが、切り抜き領域内に位置付けられてもよい。

ブロック５０６において、１つ以上の回路要素１１０など、非交流電流に対して低インピーダンスを提供し、および交流電流に対して高インピーダンスを提供するように設計された１つ以上の回路要素が第１のパッドに接続されてもよい。１つ以上の回路要素は、１つ以上のインダクタ、１つ以上のフェライトビーズ、またはその両方を含んでもよい。

ブロック５０８において、ケーブルの第１の端部は、第１のコンピューティング装置に接続されてもよく、ケーブルの第２の端部は、第２のコンピューティング装置に接続されてもよい。第１のコンピューティング装置は、シリアライザ２１０などのシリアライザであってもよく、第２のコンピューティング装置は、デシリアライザ２３０などのデシリアライザであってもよい。

特段の記述がない限り、前述の代替例は、相互に排他的ではないが、独自の利点を達成するために様々な組み合わせで実施することができる。上述した特徴のこれらおよび他の変形ならびに組み合わせは、特許請求の範囲によって定義される主題から逸脱せずに利用され得るため、前述の実施形態の説明は、特許請求の範囲によって定義された主題を限定するものとしてではなく、例示するものとしてみなされるべきである。加えて、本明細書に説明された実施例、ならびに「など」、「含む」などとして表現された語句の提供は、特許請求の範囲の主題を特定の例に限定するものと解釈されるべきではなく、むしろ、それらの例は、多くの可能性のある実施形態のうちの単なる１つを例示することが意図されている。さらに、異なる図面中の同じ参照番号は、同じまたは類似の要素を識別することができる。

Claims (20)

1. システムであって、
   切り欠きを含む接地面と、
   データチャネルを確立するように構成された交流電流（ＡＣ）コンデンサパッドであって、前記接地面の前記切り欠きに位置付けられている、ＡＣコンデンサパッドと、
   前記接地面の前記切り欠きに位置付けられ、前記ＡＣコンデンサパッドと直列である、パワーオーバデータライン（ＰｏＤＬ）パッドと、を備える、システム。
2. 前記ＰｏＤＬパッドは、複数のインダクタおよび電源に接続される、請求項１に記載のシステム。
3. 前記ＡＣコンデンサパッドと前記ＰｏＤＬパッドとを直列に接続するケーブルをさらに備え、前記接地面の前記切り欠きは、前記ケーブルの第１の端部と前記ケーブルの第２の端部との間に位置する、請求項１に記載のシステム。
4. 前記ケーブルの前記第１の端部に１つ以上のコンピューティング装置をさらに備え、前記１つ以上のコンピューティング装置は、前記データチャネルに沿って４Ｇｂｐｓ以上の速度でデータを送信するように構成されている、請求項３に記載のシステム。
5. 前記１つ以上のコンピューティング装置は、シリアライザである、請求項４に記載のシステム。
6. 前記ケーブルの前記第２の端部に１つ以上のコンピューティング装置をさらに備え、前記１つ以上のコンピューティング装置は、前記データチャネルを介して受信されたデータを処理するように構成されている、請求項３に記載のシステム。
7. 前記１つ以上のコンピューティング装置は、デシリアライザである、請求項６に記載のシステム。
8. 前記切り欠きは、前記切り欠き内の前記ＡＣコンデンサパッドおよび前記ＰｏＤＬパッドにおけるインピーダンスが、前記ケーブルの前記第１の端部と前記切り欠きとの間にある前記ケーブルの点におけるインピーダンスと合致する、または、ほぼ合致するサイズを有する、請求項３に記載のシステム。
9. 前記切り欠きは、前記切り欠き内の前記ＡＣコンデンサパッドおよび前記ＰｏＤＬパッドにおけるインピーダンスが、前記切り欠きと前記ケーブルの前記第２の端部との間にある前記ケーブルの点におけるインピーダンスと合致する、または、ほぼ合致するサイズを有する、請求項３に記載のシステム。
10. 画像を収集し、前記ＡＣコンデンサパッドを介して前記画像を送信するように構成されたカメラシステムをさらに備える、請求項１に記載のシステム。
11. 車両をさらに備え、前記カメラシステムは、前記車両に搭載されている、請求項１０に記載のシステム。
12. 位置情報を収集し、前記ＡＣコンデンサパッドを介して前記位置情報を送信するように構成されたライダシステムをさらに備える、請求項１に記載のシステム。
13. 車両をさらに備え、前記ライダシステムは、前記車両に搭載されている、請求項１２に記載のシステム。
14. 前記接地面の下に層をさらに備え、前記ＡＣコンデンサパッドおよび前記ＰｏＤＬパッドは、前記接地面の前記切り欠き内の前記層上に位置付けられている、請求項１に記載のシステム。
15. 製造方法であって、
    接地面に切り欠きを形成することと、
    データチャネルを確立するように構成された交流（ＡＣ）コンデンサパッドを前記切り欠きに位置付けることと、
    パワーオーバデータライン（ＰｏＤＬ）パッドを、ケーブル上の前記ＡＣコンデンサパッドと直列に前記切り欠きに位置付けることと、を含む、製造方法。
16. 前記ケーブルの第１の端部を第１のコンピューティング装置に接続し、前記ケーブルの第２の端部を第２のコンピューティング装置に接続することをさらに含み、前記切り欠きは、前記ケーブルの前記第１の端部と前記第２の端部との間に位置付けられている、請求項１５に記載の方法。
17. 前記第１のコンピューティング装置は、シリアライザである、請求項１６に記載の方法。
18. 前記第２のコンピューティング装置は、デシリアライザである、請求項１６に記載の方法。
19. 前記切り欠きは、前記切り欠き内の前記ＡＣコンデンサパッドおよび前記ＰｏＤＬパッドにおけるインピーダンスが、前記ケーブルの前記第１の端部と前記切り欠きとの間にある前記ケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する、請求項１６に記載の方法。
20. 前記切り欠きは、前記切り欠き内の前記ＡＣコンデンサパッドおよび前記ＰｏＤＬパッドにおけるインピーダンスが、前記切り欠きと前記ケーブルの前記第２の端部との間にある前記ケーブルの点におけるインピーダンスと合致する、またはほぼ合致するサイズを有する、請求項１６に記載の方法。

Images