JP6980893B2 - 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス - Google Patents

Description

本発明は、酸素および窒素を含む単結晶シリコンから作られる半導体ウェハに関し、半導体ウェハの前面は、シリコンから作られるエピタキシャル層によって被覆されている。堆積されたエピタキシャル層を有する半導体ウェハは、エピタキシャル半導体ウェハとしても知られている。

半導体ウェハの元となる単結晶が、石英るつぼに含まれる融液からチョクラルスキー法（ＣＺ法）に従って引き上げられるとき、るつぼの材料が、単結晶およびそれから導出される半導体ウェハに取り込まれる酸素の供給源を形成する。取り込まれる酸素の濃度は、例えば、圧力、および引き上げ装置を通るアルゴンの流れを制御することによって、または、単結晶の引き上げ中にるつぼおよび種結晶の回転を調節することによって、または、融液に印加される磁場を利用することによって、または、これらの手段の組み合わせによって、かなり精密に制御することができる。

酸素は、ＢＭＤ欠陥（ＢＭＤ、バルク微小欠陥）の形成に重要な役割を果たす。ＢＭＤは酸素析出物であり、熱処理の過程でＢＭＤシードが当該酸素析出物に成長する。それらは内部ゲッタとして、すなわち、不純物のエネルギーシンクとして作用し、そのため、基本的に有利である。１つの例外は、電子部品を形成することが意図されている場所にそれらが存在することである。そのような場所におけるＢＭＤの形成を回避するために、エピタキシャル層を半導体ウェハ上に堆積させ、エピタキシャル層内に電子部品を形成するための準備を行うことができる。

Ｈｏｅｌｚｌらは、ＢＭＤ総内表面積（ＢＭＤ密度×平均ＢＭＤ表面積）がゲッタ効率に重要であることを発見し、効率的なゲッタリングのために重要な正規化内表面積を定義した。Ｒ．Ｈｏｅｌｚｌ，Ｍ．Ｂｌｉｅｔｚ，Ｌ．Ｆａｂｒｙ，Ｒ．Ｓｃｈｍｏｌｋｅ著「Ｇｅｔｔｅｒ ｅｆｆｉｃｉｅｎｃｉｅｓ ａｎｄ ｔｈｅｉｒ ｄｅｐｅｎｄｅｎｃｅ ｏｎ ｍａｔｅｒｉａｌ ｐａｒａｍｅｔｅｒｓ ａｎｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｅｓ：Ｈｏｗ ｃａｎ ｔｈｉｓ ｂｅ ｍｏｄｅｌｅｄ？」（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ ２００２−２，６０８−６２５）を参照されたい。

単結晶中の窒素の存在は、ＢＭＤシードの形成を促進する。したがって、単結晶に窒素をドーピングすることは、ＢＭＤの高密度化に一般的に適している。単結晶中の窒素の濃度は、例えば融液に窒素材料を溶解することにより、または融液を窒素もしくは窒素化合物を含むガスによってガス処理することにより、広い範囲内で調整することができる。

また、ＣＺ法によるシリコン単結晶の引き上げ中に特に重要なのは、引き上げ速度Ｖと結晶化界面における軸方向温度勾配Ｇとの比Ｖ／Ｇの制御である。引き上げ速度Ｖは、成長中の単結晶が融液から上方に持ち上げられる速度であり、軸方向温度勾配Ｇは、結晶が持ち上げられる方向における、結晶化界面における温度変化の尺度である。

単結晶において支配的な点欠陥（空孔および格子間シリコン原子）の種類および濃度は、Ｖ／Ｇ指数によって実質的に決まる。

ＢＭＤは、特に、空孔の数が格子間シリコン原子の数を超え、したがって、空孔が支配的である領域内で発現することができる。

単結晶の結晶化中に空孔の比較的大きい過飽和が存在する場合、これは比較的高いＶ／Ｇ指数の場合に当てはまるが、空孔は凝集体を形成し、これは、例えばＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅｓ）として検証することができる。

Ｖ／Ｇ、したがって空孔の過飽和がＣＯＰの形成に必要な値よりもいくらか低い場合、ＯＳＦ欠陥（酸化誘起積層欠陥）のシードがＣＯＰの代わりに形成される。この場合、単結晶がＯＳＦ領域において結晶化する。

Ｖ／Ｇ指数がさらに小さい場合、空孔が依然として支配的であるが、ＣＯＰおよびＯＳＦがその中に形成されないために欠陥がないと分類される領域が、単結晶の結晶化中に形成される。このような領域は、Ｐ_ｖ領域として参照される。

Ｖ／Ｇ指数がさらに小さくなると、Ｐ_ｉ領域において単結晶が成長する。Ｐ_ｉ領域は同様に欠陥がないと分類されるが、格子間シリコン原子が支配的である。

結晶化界面における軸方向温度勾配Ｇおよびその半径方向の進展は、結晶化界面からの、および、結晶化界面への熱輸送によって決まる。熱輸送は、成長中の単結晶の環境の熱特性、いわゆるホットゾーンによって、および、１つまたは複数の加熱装置を通じた熱の供給によって大きく影響を受ける。

特定のホットゾーン内で単結晶を引き上げることが決定された場合、結晶化界面における軸方向温度勾配Ｇの軸方向および半径方向の進展は、熱バランスを考慮したシミュレーション計算によって決定することができる。ホットゾーンの適切な構成は、軸方向温度勾配Ｇが単結晶の半径に沿って所望の進展をすることを保証することもできる。単結晶の成長および融液の体積の減少の結果として、熱条件、および、したがってまた結晶化界面における軸方向温度勾配Ｇの軸方向の進展も、時間とともに変化する。したがって、軸方向の意図した領域でもＶ／Ｇ指数を維持するには、対応する引き上げ速度Ｖの変化を通じて軸方向温度勾配Ｇの経時変化を補償する必要がある。したがって、引き上げ速度Ｖを制御することによって、Ｖ／Ｇ指数を制御することも可能になる。

欧州特許出願公開第１８８７１１０号は、単結晶シリコンから作られ、酸素、窒素および水素を含み、Ｐ_ｖ領域内で引き上げられた単結晶に由来する半導体ウェハの製造に関する。窒素が存在し、それよりも少ない範囲で水素が存在することによって、Ｐ_ｖ領域内で単結晶を結晶化することを可能にするために、より広い範囲の引き上げ速度を利用することが可能になることが報告されている。さらに、半導体ウェハ内の比較的高い酸素濃度を選択し、半導体ウェハをＲＴＡ（高速熱アニール）による熱処理にかけることが提案されている。

米国特許出願公開第２０１１／００８４３６６号は、単結晶シリコンから作られ、酸素、窒素および水素を含み、その前面がエピタキシャル層によって被覆される半導体ウェハの製造に関する。当該文献から、半導体ウェハが特定の量の窒素および水素を含むことが有利であることが明らかである。水素の存在は、ＢＭＤシードの形成を促進する添加剤としての窒素の活性を同時に損なうことなく、半導体ウェハにおけるＯＳＦの形成およびエピタキシャル層におけるそこから導出され欠陥に対抗する。しかし、半導体ウェハ内の水素の存在がエピタキシャル層内の転位の形成の原因となり得ること、および、空孔の凝集体がこれらの転位の出発点であることが示されている。

米国特許出願公開第２００１／０２１５７４号は、シリコンエピタキシャルウェハの製造方法に関し、当該方法は、少なくとも１×１０^１２原子／ｃｍ^３の窒素濃度および１０〜１８×１０^１７原子／ｃｍ^３の範囲内の酸素濃度を有するシリコン単結晶を製造する工程と、上記シリコン単結晶からシリコンウェハをスライス工程と、シリコンウェハの表面にエピタキシャル膜を成長させる工程と、上記エピタキシャル膜を成長させた後、式ｔ≧３^{３−（Ｔ−８００）／１００）}を満足するように、８００〜１１００℃の範囲内の温度においてアニーリングを実行する工程であって、Ｔは℃単位の温度であり、ｔは時間単位の時間である、アニーリングを実行する工程とを含む。

Ｆｏｋｋｅｒ−Ｐｌａｎｃｋシミュレーションによって計算されるＢＭＤのサイズ分布に基づくＩＧ（内因性ゲッタ）能力評価方法が示されている。具体的には、ＩＧ能力については、式Ｌ×Ｄ^０．６＝１０^７が満たされるかどうかを評価する必要があり、Ｌ（ｎｍ）はＢＭＤの対角長であり、Ｄ（ｃｍ^−３）はＢＭＤ密度である。上記の式が満たされる場合、発明者は、優れたＩＧ能力を得ることができると考えている。

米国特許出願公開第２０１２／０３０６０５２号は、窒素濃度が１×１０^１２原子／ｃｍ^３以上であり、エピタキシャル層がウェハ上に設けられたウェハを含むシリコンウェハを参照し、熱処理が、ウェハ上で、７５０℃で４時間にわたって、その後１０００℃で４時間にわたって実施されるとき、多面体酸素析出物（主に８面体酸素析出物）が、ウェハ内でプレート状酸素析出物上で主に成長する。

このシリコンウェハは、窒素濃度が１×１０^１２原子／ｃｍ^３以上であるウェハ上にエピタキシャル層を形成してシリコンウェハを形成することと、少なくとも８００℃以上の温度範囲内で、１分あたり５℃以上の速度でシリコンウェハの温度を上げることと、５分以上にわたって１０５０℃以上かつシリコンの融点以下の温度でシリコンウェハを加熱することとを含む方法により製造される。そのような熱前処理により、多面体ＢＭＤに成長するより多量のＢＭＤ核が形成される。

米国特許出願公開第２０１２／０３０６０５２号は、１２．５×１０^１７原子／ｃｍ^３の格子間酸素濃度を有するウェハが様々な種類の熱処理を受けて、異なる形状およびサイズのＢＭＤが形成された、例えば、４５〜１１５ｎｍのサイズの多面体ＢＭＤが形成された（表１）ことを示している。多面体形状のウェハは、ＬＳＡ（レーザスパイクアニール）後に転位を示さなかった。多面体ＢＭＤは、ＢＭＤ核を形成するための熱処理中にａ）昇温速度が５℃以上であり、かつｂ）保持温度が少なくとも１０５０℃であり、かつｃ）保持時間が少なくとも５分である場合に支配的になる。

国際公開第２０１７／０９７６７５号は、単結晶シリコンから半導体ウェハを製造するプロセスを開示しており、当該プロセスは、
ＣＺ法に従って引き上げ速度Ｖにおいて融液から単結晶を引き上げることであって、融液には酸素、窒素および水素がドープされ、単結晶が結晶化界面において成長する、引き上げることと、
酸素濃度が４．９×１０^１７原子／ｃｍ^３以上かつ５．８５×１０^１７原子／ｃｍ^３以下となり、窒素濃度が５×１０^１２原子／ｃｍ^３以上かつ１．０×１０^１４原子／ｃｍ^３以下となり、水素濃度が３×１０^１３原子／ｃｍ^３以上かつ８×１０^１３原子／ｃｍ^３以下となるように、均一な直径を有する単結晶の部分への酸素、窒素、および水素の取り込みを制御することと、
均一な直径を有する部分内の単結晶がＰｖ領域で成長するスパンΔＶ内になるように引き上げ速度Ｖを制御することであって、
引き上げ速度Ｖは、スパンの３９％を含むスパンの部分範囲内にあり、部分範囲の最低引き上げ速度は、Ｐ_ｖ領域からＰ_ｉ領域への移行における引き上げ速度Ｖ_{Ｐｖ／Ｐｉ}よりも２６％大きい、引き上げ速度Ｖを制御することと、
均一な直径を有する単結晶の部分から半導体ウェハを分離することと
を含む。

当該文献はまた、４．９×１０^１７原子／ｃｍ^３以上かつ５．８５×１０^１７原子／ｃｍ^３以下の酸素濃度、５×１０^１２原子／ｃｍ^３以上かつ１．０×１０^１４原子／ｃｍ^３以下の窒素濃度、３×１０^１３原子／ｃｍ^３以上かつ８×１０^１３原子／ｃｍ^３以下の水素濃度を含む単結晶シリコンから作られた半導体ウェハを開示しており、半導体ウェハの前面がシリコンから作られるエピタキシャル層によって被覆されており、３時間の期間にわたって７８０℃および１６時間の期間にわたって１０００℃の温度において半導体ウェハを熱処理した後の、ＩＲトモグラフィによって評価されるＢＭＤの密度は、３×１０^８／ｃｍ^３以上かつ５×１０^９／ｃｍ^３以下である。

ただし、このような熱サイクル後のＢＭＤの平均サイズは、十分なゲッタリングを示すために８５〜９５ｎｍである必要がある（米国特許出願公開第２００１／０２１５７４号の発見結果に従う場合）。このようなＢＭＤは大きすぎて、ＢＭＤからのひずみによる格子欠陥を回避することができない場合がある。高温デバイスプロセス中の転位の発生を回避するために、１０００℃を超える温度におけるさらなる熱処理が必要になる場合がある（米国特許出願公開第２０１２／０３０６０５２号を参照）。

他方、将来の顧客の低熱履歴デバイスサイクルは小さすぎて、そうでなければ１０ｎｍ以下の設計規則レジームにおいてデバイス構造にすべりおよび亀裂の事象を生じる場合がある過剰な構築応力がないことを保証するのに有利である、ニッケルの効率的なゲッタリングに十分なＢＭＤ総内表面積（ＴＩＳ）を生成することができない。

したがって、本発明によって解決されるべき課題は、ニッケルの効率的なゲッタリング、ならびに顧客において熱工程を適用した後に熱応力が低減されることを示すエピタキシャルシリコンウェハを提供することであった。

この課題は、４．９×１０^１７原子／ｃｍ^３以上かつ６．５×１０^１７原子／ｃｍ^３以下の新規のＡＳＴＭによる酸素濃度、８×１０^１２原子／ｃｍ^３以上かつ５×１０^１３原子／ｃｍ^３以下の新規のＡＳＴＭによる窒素濃度を有する単結晶シリコンから作られる半導体ウェハであって、半導体ウェハの前面はシリコンから作られるエピタキシャル層によって被覆され、半導体ウェハは、平均サイズが１３〜３５ｎｍであり、平均密度がＩＲトモグラフィで決定される３×１０^８ｃｍ^−３以上かつ４×１０^９ｃｍ^−３以下である、８面体形状のＢＭＤを含む、半導体ウェハによって解決される。

本発明者らは、このような半導体ウェハの８面体ＢＭＤ形状は、少なくとも１００μｍの深さにおいて１０００℃における５時間にわたる熱処理後に安定であることを見い出した。

一実施形態では、ＢＭＤの密度は、平均密度に基づいて５０％以下だけ変化する。
一実施形態では、ＢＭＤのサイズは、平均サイズに基づいて５０％以下だけ変化する。

一実施形態によれば、ニッケルゲッタ効率は少なくとも８０％である。少なくとも９０％のニッケルゲッタ効率がより好ましい。ニッケルゲッタ効率は、Ｎｉの意図的な全汚染と比較した、両方のウェハ表面のＮｉ量によって定義される。

一実施形態では、ニッケルゲッタ効率は少なくとも９５％である。
一実施形態によれば、ＴＩＳ（総内表面積）は４．０×１０^１１ｎｍ^２／ｃｍ^３〜７×１０^１２ｎｍ^２／ｃｍ^３、好ましくは２．５×１０^１２ｎｍ^２／ｃｍ^３〜７×１０^１２ｎｍ^２／ｃｍ^３である。

ＴＩＳは、ＢＭＤ密度（すべて）ｘ平均ＢＭＤ表面積として定義される。
ＴＩＳ＝４＊π＊ｒ２＊Ｄ（ＢＭＤ）であり、式中、ｒ＝ＢＭＤの平均半径であり、Ｄ（ＢＭＤ）はＢＭＤ密度である。

総内表面積は、個々の測定されたゲッタ効率の各々の実験データセットによって決定される。

一実施形態によれば、半導体ウェハは、５．２５×１０^１７原子／ｃｍ^３以上かつ６．２５×１０^１７原子／ｃｍ^３以下の新規のＡＳＴＭによる酸素濃度を有する。

一実施形態によれば、半導体ウェハは、０．７×１０^１３原子／ｃｍ^３以上かつ１．３×１０^１３原子／ｃｍ^３以下の新規のＡＳＴＭによる窒素濃度を有する。

内部ゲッタとして十分な活動を達成するためには、ＢＭＤの密度が３×１０^８／ｃｍ^３以上でなければならない。それ以外の場合、半導体ウェハはエピタキシャル層の表面に双晶転位を形成する傾向があるため、酸素濃度は６．５×１０^１７原子／ｃｍ^３の上限を超えてはならない。

１１０７ｃｍ^−１の波長における格子間酸素濃度の赤外線吸収は、ＦＴＩＲ分光計を使用して決定される。この方法は、ＳＥＭＩ ＭＦ１１８８に従って実行される。この方法は、国際追跡可能規格によって較正される。
２４０ｃｍ^−１、２５０ｃｍ^−１および２６７ｃｍ^−１の波長における窒素濃度の赤外線吸収は、ＦＴＩＲ分光計を使用して決定される。被試験材料は、測定の前に６時間にわたって６００℃に加熱される。サンプルは、測定中に１０Ｋに冷却される。この方法は、既知の窒素濃度を用いる規格によって較正される。

ＳＩＭＳとの相関関係は次のとおりである：Ｎｉｔｒｏｇｅｎ ｃｏｎｃ．ＦＴＩＲ（ａｔ／ｃｍ３）＝０．６＊Ｎｉｔｒｏｇｅｎ ｃｏｎｃ．ＳＩＭＳ（ａｔｏｍｓ／ｃｍ３）。

ＢＭＤのサイズおよび密度は、２ｍｍのエッジを除外して半導体ウェハの中心からエッジまで決定され、赤外線レーザ散乱トモグラフィによって評価される。

レーザ散乱（ＩＲ−ＬＳＴ＝赤外線レーザ散乱トモグラフィ）によるウェハ部分の検査方法では、ＢＭＤは入射光を散乱させ、入射光は、サンプルのへき開エッジ近くにあるＣＣＤカメラによって記録される。ＩＲ−ＬＳＴによるＢＭＤの密度の測定は、熱処理された半導体ウェハの半径方向の破壊したエッジに沿って行われる。測定方法自体は既知である（Ｋａｚｕｏ Ｍｏｒｉｙａ他、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６，５２６７（１９８９））。

例として、Ｓｅｍｉｌａｂ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｈｙｓｉｃｓ Ｌａｂｏｒａｔｏｒｙ Ｃｏ．Ｌｔｄ．が製造するＬＳＴ−３００Ａおよび新世代の光散乱トモグラフ微小およびグローンイン欠陥分析器を使用することができる。

ＢＭＤのサイズは、ＣＣＤ検出器によって測定される散乱光の強度から計算される。検出可能な最小サイズは、カメラ感度としても知られる達成可能な信号対雑音比によって制限される。最新のＩＲ−ＬＳＴ世代は、より低いスペクトルノイズのカメラを提供し、スループットを犠牲にしてより長い積分時間で感度を上げる可能性を提供する。サイズ検出下限は、高感度モードで約１８ｎｍ（標準ＩＲ−ＬＳＴ設定）から約１３ｎｍに減少できる。これは、測定時間の４倍を意味する。

８面体形状のＢＭＤは、複数の｛１１１｝平面に囲まれたＢＭＤ、または複数の｛１１１｝平面および追加の｛１００｝平面によって囲まれたＢＭＤを意味する。｛１１１｝および｛１００｝平面以外の平面によって囲まれたＢＭＤが現れることがある。

対照的に、プレート状ＢＭＤは、２つの比較的大きい｛１００｝平面によって囲まれている。

８面体形状は、以下のようにプレート状と区別される。
｛００１｝方向から見た｛１００｝および｛０１０｝方向のサイズのうち、長い方はＡとして表され、短い方はＢとして表される。

楕円率（＝比Ａ／Ｂ）が１．５以下のＢＭＤは、８面体の形状をしている。
楕円率が１．５を超えるＢＭＤはプレート状である。

８面体ＢＭＤの対角サイズは、上記の｛１００｝および｛０１０｝方向のより長い方向Ａを意味する。

８面体ＢＭＤの平均サイズは、平均対角サイズとして定義される。
本発明は、単結晶シリコンから作られる半導体ウェハを製造するプロセスにも関し、当該プロセスは、
水素を含む雰囲気中でＣＺ法に従って融液から単結晶を引き上げることであって、融液には窒素が添加されており、結果、単結晶の、均一な直径を有する部分において、酸素濃度が４．９×１０^１７原子／ｃｍ^３以上かつ×１０^１７原子／ｃｍ^３以下となり、窒素濃度が８×１０^１２原子／ｃｍ３以上かつ５×１０^１３原子／ｃｍ^３以下となり、水素濃度が３×１０^１３原子／ｃｍ^３以上かつ８×１０^１３原子／ｃｍ^３以下となる、引き上げることと、
均一な直径を有する部分内の単結晶がＰｖ領域で成長するスパンΔＶ内になるように引き上げ速度Ｖを制御することであって、引き上げ速度Ｖは、スパンの３９％を含むスパンの部分範囲内にあり、部分範囲の最低引き上げ速度は、Ｐｖ領域からＰｉ領域への移行における引き上げ速度よりも２６％大きい、引き上げ速度Ｖを制御することと、
均一な直径を有する単結晶の部分から半導体ウェハを分離することと、
エピタキシャルウェハを形成するために、分離されている半導体ウェハの前面にシリコンのエピタキシャル層を堆積することと、
Ａｒ、Ｎ_２、Ｏ_２またはそれらの混合物を含む雰囲気中で１０１５〜１０３５℃において１〜１．７５時間にわたってエピタキシャルウェハを熱処理することと
を含む。

エピタキシャル層の堆積中に溶解しないＢＭＤシードを生成および／または安定化するために、半導体ウェハ上にエピタキシャル層を堆積する前に行われる半導体ウェハまたは単結晶の熱処理は、当該プロセスの構成要素ではない。

本発明によるプロセスは、Ａｒ、Ｎ_２、Ｏ_２またはそれらの混合物を含む雰囲気中で１０１５〜１０３５℃の温度において１〜１．７５時間にわたってエピタキシャルウェハを熱処理することを含む。好ましくは、熱処理はＮ_２／Ｏ_２雰囲気中で行われる。

一実施形態によれば、熱処理は、７７０〜７９０℃の温度において２０〜２００分にわたる第１の工程と、１０１５〜１０３５℃の温度において１〜１．７５時間にわたる２の最終工程とを含む。

一実施形態によれば、熱処理は６００〜７００℃の温度において開始され、ランプ速度は８℃／分以下であり、２．５℃／分以上である。

一実施形態によれば、単結晶の、均一な直径を有する部分への酸素の取り込みは、酸素濃度が５．２５×１０^１７原子／ｃｍ^３以上かつ６．２５×１０^１７原子／ｃｍ^３以下になるように制御される。

一実施形態によれば、単結晶の、均一な直径を有する部分への窒素の取り込みは、窒素濃度が０．７×１０^１３原子／ｃｍ^３以上かつ２．５×１０^１３原子／ｃｍ^３以下になるように制御される。

水素の存在は、ＯＳＦ欠陥のシードの形成を抑制し、特に半導体ウェハのエッジ領域における、ＢＭＤの密度の均一な放射状の進展に貢献する。この理由から、半導体ウェハが分離される元となるシリコンの単結晶は、水素を含む雰囲気中で引き上げられ、水素の分圧は、好ましくは５Ｐａ以上かつ１５Ｐａ以下である。

水素濃度を決定するために、立方体ブロック（３ｃｍ×３ｃｍ×３０ｃｍ）の形態の試験サンプルが単結晶から切り出される。試験サンプルは、７００℃の温度において５分間の期間にわたって処理され、その後急速に冷却される。次に、室温においてＦＴＩＲ分光法により水素濃度を測定する。ＦＴＩＲ測定の前に、普通なら測定から除外される水素の一部分が、試験サンプルにＣｏ^６０線源からのガンマ線を照射することにより活性化される。放射線のエネルギー線量は５０００〜２１０００ｋＧｙである。測定キャンペーンは、試験サンプルごとに１ｃｍ^−１の解像度における１０００回のスキャンを含む。１８３２、１９１６、１９２２、１９３５、１９５１、１９８１、２０５４、２１００、２１２０、および２１４３ｃｍ^−１の波数における振動バンドが評価される。水素の濃度は、それぞれ振動バンドの積分吸着係数に変換係数４．４１３×１０^１６ｃｍ^−１を乗算した値の合計から計算される。半導体ウェハの水素濃度を測定する場合、温度７００℃における試験サンプルの熱処理は避けられ、半導体ウェハから切り出された面積３ｃｍ×２０ｃｍのストリップが試験サンプルとして使用される。

単結晶の引き上げ中、Ｖ／Ｇ比は、Ｐ_ｖ領域内で空孔が適切に過剰となる単結晶が結晶化する狭い範囲内に維持する必要がある。これは、引き上げ速度Ｖを制御して比Ｖ／Ｇを制御することにより行われる。Ｐ_ｖ領域内で空孔が適切に過剰となる単結晶が成長するために、引き上げ速度Ｖは、当該速度が、Ｐ_ｖ領域内での単結晶の成長を保証する引き上げ速度のスパンΔＶ内のすべての値を取ることができないという条件で制御される。許容される引き上げ速度は、ΔＶの３９％を含み、その最小引き上げ速度が、Ｐ_ｖ領域からＰ_ｉ領域への移行時の引き上げ速度Ｖ_{Ｐｖ／Ｐｉ}よりも２６％大きい、スパンΔＶの部分範囲内にある。

引き上げ速度Ｖ_{Ｐｖ／Ｐｉ}およびスパンΔＶは、例えば引き上げ速度の直線的に増加または減少する進展によって試験単結晶を引き上げることにより、実験的に決定される。本発明による単結晶の引き上げ向けに意図されているものと同じホットゾーンが使用される。試験単結晶内のすべての軸方向位置に、引き上げ速度が割り当てられる。試験単結晶は軸方向に切断され、例えば銅で装飾するか、または少数電荷キャリアの寿命を測定することにより、点欠陥について検査される。スパンΔＶは、試験単結晶の半径の９８％以上の半径方向長さにわたって、Ｐ_ｖ領域が試験単結晶の中心からエッジまで検出され得る最低引き上げ速度から最高引き上げ速度まで延びる。これに関連する最低引っ張り速度は、引っ張り速度Ｖ_{Ｐｖ／Ｐｉ}である。

引き上げ速度Ｖは、好ましくは、この部分から切り出されるすべての半導体ウェハが意図された特性を有するように、単結晶の、均一な直径を有する部分全体において、記載されている方法で制御される。この部分の単結晶の直径および得られる半導体ウェハの直径は、好ましくは２００ｍｍ以上、特に好ましくは３００ｍｍ以上である。

単結晶を冷却して欠陥の形成、例えばＯＳＦ欠陥のシードの形成を妨げることがさらに有利である。冷却速度は、
１２５０℃〜１０００℃の温度範囲内で１．７℃／分、
１０００℃未満〜８００℃の温度範囲内で１．２℃／分、および
８００℃未満〜５００℃の温度範囲内で０．４℃／分
以上であることが好ましい。

本発明による半導体ウェハは、窒素がドープされた（Ｎ＋Ｈ共ドーピング）融液からの水素を含む雰囲気中で引き上げられた単結晶から分離される。単結晶は、上記のようにＰ_ｖ領域内で成長する。単結晶の引き上げは、基本的に国際公開第２０１７／０９７６７５号に記載されているプロセスに対応し、これは参照により本明細書に組み込まれる。

続いて、半導体ウェハの上側面および下部側面、ならびにまたエッジが、１つまたは複数の機械的処理工程および少なくとも１つの研磨工程を受ける。

半導体ウェハの研磨された上側面上に、それ自体既知の方法でエピタキシャル層が堆積される。

エピタキシャル層は、好ましくは単結晶シリコンから構成され、好ましくは２μｍ〜７μｍの厚さを有する。

エピタキシャル層を堆積している間の温度は、好ましくは１１００℃〜１１５０℃である。

エピタキシャル堆積後、半導体ウェハは、外方拡散に起因する測定可能な濃度の水素を一切含まない。

半導体ウェハおよびエピタキシャル層は、好ましくはｐｐドープエピタキシャル半導体ウェハのドーピングと同様に、電気的に活性なドーパント、例えばホウ素によってドープされる。

さらなる実施形態では、ウェハはｎｎドープエピタキシャルウェハである。
半導体ウェハのＢＭＤは、エピタキシャル層の堆積後、かつ電子部品の製造前に半導体ウェハを熱処理することにより形成される。

本発明によれば、プロセスは、１０１５〜１０３５℃の温度において１〜１．７５時間にわたってエピタキシャルウェハを熱処理することを含む。

これは、必要なアニーリング時間が大幅に短縮されるため、米国特許出願公開第２００１／０２１５７４号に記載された発明に勝る明らかな利点である。したがって、製造コストに関して利点がある。１０１５℃の温度では、米国特許出願公開第２００１／０２１５７４号によって必要とされるアニーリング時間は２．５４時間である。１０３５℃の温度では、米国特許出願公開第２００１／０２１５７４号によって必要とされるアニーリング時間は２．０４時間である。

本発明によるより短いアニーリング時間で十分である理由は、Ｎ＋Ｈ共ドーピングを使用してＰ_ｖ領域の規定されたプロセスウィンドウ内で成長した結晶が使用されることである。

一実施形態によれば、プロセスは、７７０〜７９０℃の温度において２０〜２００分にわたる第１の工程と、１０１５〜１０３５℃の温度において１〜１．７５時間にわたる第２の最終工程とにおいて、エピタキシャルウェハを熱処理することを含む。第１の工程と第２の工程との間で、温度は毎分８℃の速度で所定の温度まで上げられる。

実施例１および２のインゴット位置に対するＴＩＳを示す図である。 実施例１のインゴット位置に対するニッケルゲッタ効率を示す図である。 実施例１および２のインゴット位置に対する平均ＢＭＤサイズを示す図である。 実施例１および２のインゴット位置に対する平均ＢＭＤ密度を示す図である。

本発明者らは、３×１０^８ｃｍ^−３〜３〜４×１０^９ｃｍ^−３の密度および１３〜３５ｎｍのサイズにおいてＴＩＳが最大７．０×１０^１２であるＢＭＤを有するｐｐまたはｎｎドープエピタキシャルウェハのための基板を開発した。

エピタキシャル堆積後の熱処理工程により、小型（未満４０ｎｍ）の半径方向に均質な８面体形状のＢＭＤが基板に形成される。

８面体形状のＢＭＤでは、顧客における熱工程が適用された後、熱応力が低減される。
安定した８面体ＢＭＤ形状により、ごく低局所応力のＳｉマトリックスが保証され、１６ｎｍ未満の設計規則のデバイス構造（ＦｉｎＦＥＴなど）の安定性が可能にされる。

本発明によるエピタキシャルウェハは、将来の顧客の低熱履歴デバイスサイクルに適している。過剰な構築応力がないため、１０ｎｍ以下の設計規則レジームのデバイス構造におけるすべりおよび亀裂の事象が回避される。

エピタキシャル堆積後の熱処理工程がなければ、これらの低熱履歴プロセスは、少なくとも８０％のニッケルゲッタ効率のために十分なＢＭＤ総内表面積（ＴＩＳ）を生成するには小さすぎる。

本発明による単結晶シリコンから作られる半導体ウェハの製造プロセスの上記特定の実施形態に関して特定されている特徴は、本発明による単結晶シリコンから作られる半導体ウェハに対応して適用することができる。さらに、したがって、本発明による単結晶シリコンから作られる半導体ウェハの実施形態に関する上記の利点は、本発明による単結晶シリコンから作られる半導体ウェハの製造プロセスの対応する実施形態にも関係する。本発明の特定されている実施形態のこれらおよび他の特徴は、特許請求の範囲および本明細書に記載されている。個々の特徴は、本発明の実施形態として単独でまたは組み合わせて実施されてもよく、または他の応用分野において実施されてもよい。さらに、それらは、出願時の本出願において保護が請求される、または、本出願および／または継続出願の係属中に保護が請求される、それ自体で保護可能な有利な実施形態を表すことができる。

特に明記しない限り、上記および以下の例のすべてのパラメータは、周囲の大気の圧力、すなわち約１０００ｈＰａ、および５０％の相対湿度で決定された。

実施例
３００ｍｍの単結晶シリコンインゴットが、水平磁場を使用して０．４５ｍｍ／ｍｉｎを超える引き上げ速度で、いわゆる空孔が豊富な「Ｐｖ」領域の小部分において引き上げられた。窒素が融液に添加され、水素を含む雰囲気中で結晶を引き上げた。ホットゾーンの正しい設計により、半径方向のｖ／Ｇが、凝集した空孔欠陥のないシリコンウェハを得るのに十分に小さいことが保証される。

ＲＴ−ＦＴＩＲによって測定したインゴット窒素濃度は、８×１０^１２ｃｍ^−３〜３．５×１０^１３ｃｍ^−３であった。ＲＴ−ＦＴＩＲによって測定した格子間酸素濃度は、５．１５×１０^１７ｃｍ^−３〜５．７５×１０^１７ｃｍ^−３であった。

インゴットをセグメントに切断し、３００ｍｍシリコンウェハに単離し、研削、洗浄、両面研磨および鏡面研磨した。

種々のインゴット位置（２０、２５、５０、５５、８５、および９０％／シード、中央、尾部）からの試験ウェハを、エピタキシャル堆積および熱処理に使用した。各試験ウェハ上に、２μｍ〜８μｍの通常のエピタキシャル層厚さによるエピタキシャル堆積工程を適用し、結果として得られたウェハを最終的に洗浄した。

次に、９５％Ｎ_２／５％Ｏ_２雰囲気中の炉内で各ウェハをアニールした。異なる炉サイクル（１工程、２工程）を適用した。

実施例１
６５０℃において開始し、＋８℃／分で１０３５℃の最終温度まで上昇させ、１．１時間の保持時間にわたって保持し、３〜５℃／分で下降させた。

実施例２
６５０℃において開始し、＋８℃／分で７８０℃の温度まで上昇させ、その温度を１２０分にわたって保持し、次いで＋８℃／分で１０１５℃の最終温度まで上昇させ、１．２時間の保持時間にわたって保持し、３〜５℃／分で下降させた。

図面
図１は、実施例１および２のインゴット位置に対するＴＩＳを示している。

ＴＩＳは、約５．０×１０^１１ｎｍ²／ｃｍ³〜２．５×１０^１２ｎｍ²／ｃｍ³である。
２．５×１０^１２ｎｍ²／ｃｍ³のＴＩＳは、約８５％のニッケルゲッタ効率に対応する。

図２は、実施例１のインゴット位置に対するニッケルゲッタ効率を示している。
種々のインゴット位置のすべてのサンプルについて、ゲッタ効率は少なくとも８０％である。

ゲッタ試験は、ニッケルによるウェハの再現可能なスピンオン汚染、および、その後の、アルゴン下での９００℃における３０分間にわたる金属打ち込み、最後に３℃／分の冷却速度における冷却から構成される。次に、フッ化水素酸と硝酸との混合物を使用した段階的なエッチング、および、後続する、ＩＣＰＭＳ（誘導結合プラズマ質量分析）によるそれぞれのエッチング液の分析により、ウェハ内の金属プロファイルを評価する。

図３は、実施例１および２のインゴット位置に対する平均ＢＭＤサイズを示している。
ＩＲ−ＬＳＴによって決定される平均ＢＭＤサイズは２２〜２４ｎｍである。

図４は、実施例１および２のインゴット位置に対する平均ＢＭＤ密度を示している。
ＩＲ−ＬＳＴによって決定される平均ＢＭＤ密度は３．５１×１０^８〜１．５５×１０^９ｃｍ^−３である。

実施例１および２のＬ×Ｄ^０．６値は、１．５６×１０^６〜６．８６×１０^６であり、すなわち、米国特許出願公開第２００１／０２１５７４号に記載されている下限１．０×１０^７をはるかに下回っている。

実施例３
エピタキシャル堆積後、１工程の炉サイクルを試験ウェハに適用した（インゴット位置尾部、中央、シード）、すなわち、６５０℃において開始し、＋８℃／分で１０２０℃の最終温度まで上昇させ、１．７時間の保持時間にわたって保持し、３〜５℃／分で下降させた。

次に、ＢＭＤのサイズおよび密度を決定し、上記のようにゲッタ試験を実行した。結果を表１に示す。

実施例３は、ニッケルの優れたゲッタ効率を示している。したがって、この熱サイクルが最も好ましいものである。

好ましい実施形態の上記の説明は、例としてのみ与えられている。与えられた開示から、当業者は本発明およびその付随する利点を理解するだけでなく、開示された構造および方法に対する明らかな様々な変更および修正をも見出すであろう。したがって、本出願人は、添付の特許請求の範囲およびその均等物によって定義される本発明の精神および範囲内にあるこのようなすべての変更および修正を網羅しようと努める。

Claims (9)

1. ４．９×１０^１７原子／ｃｍ^３以上かつ６．５×１０^１７原子／ｃｍ^３以下の新ＡＳＴＭによる酸素濃度、８×１０^１２原子／ｃｍ^３以上かつ５×１０^１３原子／ｃｍ^３以下の窒素濃度を有する単結晶シリコンから作られる半導体ウェハであって、前記半導体ウェハの前面はシリコンから作られるエピタキシャル層によって被覆され、前記半導体ウェハは、平均サイズが１３〜３５ｎｍであり、ＩＲトモグラフィで決定される平均密度が３×１０^８ｃｍ^−３以上かつ４×１０^９ｃｍ^−３以下である、８面体形状のＢＭＤを含み、前記半導体ウェハが少なくとも８０％のニッケルゲッタ効率を有する、半導体ウェハ。
2. ４．９×１０ ^１７ 原子／ｃｍ ^３ 以上かつ６．５×１０ ^１７ 原子／ｃｍ ^３ 以下の新ＡＳＴＭによる酸素濃度、８×１０ ^１２ 原子／ｃｍ ^３ 以上かつ５×１０ ^１３ 原子／ｃｍ ^３ 以下の窒素濃度を有する単結晶シリコンから作られる半導体ウェハであって、前記半導体ウェハの前面はシリコンから作られるエピタキシャル層によって被覆され、前記半導体ウェハは、平均サイズが１３〜３５ｎｍであり、ＩＲトモグラフィで決定される平均密度が３×１０ ^８ ｃｍ ^−３ 以上かつ４×１０ ^９ ｃｍ ^−３ 以下である、８面体形状のＢＭＤを含み、ＴＩＳ＝４＊π＊ｒ^２＊Ｄとして定義されるＢＭＤのＴＩＳ（総内表面積）が、４．０×１０^１１ｎｍ²／ｃｍ³〜７．０×１０^１２ｎｍ²／ｃｍ³であり、ここでｒはＢＭＤの平均半径であり、Ｄは平均ＢＭＤ密度である、半導体ウェハ。
3. 前記窒素濃度が９×１０^１２原子／ｃｍ^３以上かつ３．５×１０^１３原子／ｃｍ^３以下である、請求項１または請求項２に記載のウェハ。
4. 前記酸素濃度が５．１５×１０^１７原子／ｃｍ^３以上かつ５．７５×１０^１７原子／ｃｍ^３以下である、請求項１〜請求項３のいずれか１項に記載のウェハ。
5. 前記８面体形状のＢＭＤが２０〜２７ｎｍの平均サイズを有する、請求項１〜請求項４のいずれか１項に記載のウェハ。
6. ＩＲトモグラフィにより決定される前記８面体形状のＢＭＤの平均密度が、１．０×１０^９ｃｍ^−３以上かつ３．０×１０^９ｃｍ^−３以下である、請求項１〜請求項５のいずれか１項に記載のウェハ。
7. 前記ＢＭＤの８面体形状は、少なくとも１００μｍの深さでの１０００℃における５時間にわたる熱処理後に安定である、請求項１〜請求項６のいずれか１項に記載のウェハ。
8. 単結晶シリコンから作られる半導体ウェハを製造するプロセスであって、
   水素を含む雰囲気中でＣＺ法によって融液から単結晶を引き上げることであって、前記融液には窒素が添加されており、前記単結晶の、均一な直径を有する部分において、酸素濃度が４．９×１０^１７原子／ｃｍ^３以上かつ６．５×１０^１７原子／ｃｍ^３以下となり、窒素濃度が８×１０^１２原子／ｃｍ^３以上かつ５×１０^１３原子／ｃｍ^３以下となり、水素濃度が３×１０^１３原子／ｃｍ^３以上かつ８×１０^１３原子／ｃｍ^３以下となるように引き上げることと、
   均一な直径を有する部分内の前記単結晶がＰｖ領域で成長するスパンΔＶ内になるように引き上げ速度Ｖを制御することであって、前記引き上げ速度Ｖは、前記スパンの３９％を含む前記スパンの部分範囲内にあり、前記スパンの最低引き上げ速度は、前記Ｐｖ領域からＰｉ領域への移行における引き上げ速度よりも２６％大きくなるように、引き上げ速度Ｖを制御することと、
   均一な直径を有する前記単結晶の前記部分から前記半導体ウェハを分離することと、
   エピタキシャルウェハを形成するために、分離されている前記半導体ウェハの前面にシリコンのエピタキシャル層を堆積することと、
   Ａｒ、Ｎ_２、Ｏ_２または当該ガスの混合物を含む雰囲気中で１０１５〜１０３５℃において１〜１．７５時間にわたって前記エピタキシャルウェハを熱処理することと、を含む、プロセス。
9. 前記エピタキシャルウェハは、７７０〜７９０℃の温度において２０〜２００分にわたる第１の工程と、１０１５〜１０３５℃の温度において１〜１．７５時間にわたる第２の工程である最終工程とにおいて熱処理される、請求項８に記載のプロセス。

Images