JP6968264B2 - パワーモジュールのダイの第１の相互接続体の修復を可能にするシステム及び方法 - Google Patents

パワーモジュールのダイの第１の相互接続体の修復を可能にするシステム及び方法 Download PDF

Info

Publication number
JP6968264B2
JP6968264B2 JP2020509524A JP2020509524A JP6968264B2 JP 6968264 B2 JP6968264 B2 JP 6968264B2 JP 2020509524 A JP2020509524 A JP 2020509524A JP 2020509524 A JP2020509524 A JP 2020509524A JP 6968264 B2 JP6968264 B2 JP 6968264B2
Authority
JP
Japan
Prior art keywords
interconnect
power module
cracks
interconnects
increasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020509524A
Other languages
English (en)
Other versions
JP2020532118A (ja
Inventor
エヴァンチュク、ジェフリー
ブランデレロ、ジュリオ
モロヴ、ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric R&D Centre Europe BV Netherlands
Original Assignee
Mitsubishi Electric R&D Centre Europe BV Netherlands
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric R&D Centre Europe BV Netherlands filed Critical Mitsubishi Electric R&D Centre Europe BV Netherlands
Publication of JP2020532118A publication Critical patent/JP2020532118A/ja
Application granted granted Critical
Publication of JP6968264B2 publication Critical patent/JP6968264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Description

本発明は、包括的には、パワーモジュールのダイの相互接続体の修復を可能にするデバイス及び方法及びシステムに関する。
アプリケーションに組み込まれたパワーモジュールには、各々が異なる特性を有する種々の層状材料から構成されているという事実があるため、劣化が発生する。
パワーモジュールは、動作中、大きな温度の逸脱をサポートしなければならない。動作に固有する劣化は、はんだ層又はボンディングワイヤ等の様々な界面層におけるクラックの増大として現れる。
劣化を抑制するために、パワーモジュールは、より整合するような材料を用いて設計されるが、この解決法では、多くの場合、電気的性能が不十分になるとともに製造コストが高くなる。さらに、これらの追加の製造コストが必要となることに起因して、最も過酷な使用条件に適応するようにパワーモジュールを設計することは現実的ではなく、パワーモジュールの寿命が短くなるため、ストレスが多いアプリケーションとなる。
通常、劣化によって故障が起こると、パワーモジュールは交換され、ミッションの停止時間と、パワーモジュールの交換が必要となるための追加コストとが必要になる。多くのアプリケーションにおいて、パワーモジュールの故障による停止時間、介入及び予測不可能性によるコスト増大は甚だしく、パワーエレクトロニクスを用いる全体の金銭的利益をなくしてしまう可能性がある。
パワーモジュールの弱点は上面における相互接続体にある。この相互接続体では、アルミニウムボンディングワイヤ及び／又は銅の相互接続体における微細構造のクラックが生じやすい。
本発明は、パワーモジュールのダイの少なくとも１つの相互接続体の修復を可能にすることを目的とする。
このために、本発明は、ダイを電気回路に接続する、パワーモジュールのダイの第１の相互接続体の修復を可能にするシステムに関し、本システムは、
パワーモジュールの少なくとも１つの他の相互接続体と、
第１の相互接続体の温度を上昇させることによって、及び、第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラックにおける拡散速度を上昇させてクラックの回復を引き起こすことによって第１の相互接続体の修復を可能にするために、第１の相互接続体の少なくとも一部が所定の持続時間内に所定の温度に達するために、少なくとも１つの他の相互接続体を通る高周波周期電流フローを生成するように、少なくとも１つの他の相互接続体に接続される周期電流源と、
を備え、
相互接続体はボンディングワイヤであるか、又は相互接続体は銅ビアであり、周期電流源は他の２つの相互接続体に接続され、パワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの誘導コイルを更に備えるか、又はパワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの磁気構造体を更に備えることを特徴とする。
本発明はまた、ダイを電気回路に接続する、パワーモジュールのダイの第１の相互接続体の修復を可能にする方法に関し、本方法は、
第１の相互接続体の少なくとも一部が所定の温度に達するために、少なくとも１つの他の相互接続体を通る周期電流フローを生成するように、高周波周期電流源をパワーモジュールの少なくとも１つの他の相互接続体に接続するステップと、
第１の相互接続体の温度を上昇させることによって、及び、第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラック内の拡散速度を上昇させてクラックの回復を引き起こすことによって第１の相互接続体の修復を可能にするために、所定の持続時間内に所定の温度において周期電流源を制御するステップと、
を含み、
相互接続体はボンディングワイヤであるか、又は相互接続体は銅ビアであり、高周波周期電流源は他の２つの相互接続体に接続され、パワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの誘導コイルを更に備えるか、又はパワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの磁気構造体を更に備えることを特徴とする。
このようにすることによって、パワーモジュールの健全性（health）は、単純な介入によって修復することができる。
特に、相互接続体における微細構造のクラックは、相互接続体の温度を上昇させるだけでなく、これらのクラックに沿う応力を上昇させ、それによってこの範囲における拡散速度を上昇させるため、高周波電流を注入する標的となる。この拡散によってクラックは修復し、その結果、パワーモジュールの寿命が延びる。
特定の特徴によれば、第１の相互接続体の第１の端子はダイに接続され、少なくとも１つの第２の相互接続体の第１の端子は、第１の相互接続体の第１の端子に接続され、周期電流源は、相互接続体を通る周期電流フローを生成するように両方の相互接続体の第２の端子に接続される。
したがって、パワーモジュールの単純かつ低コストである変更によって修復プロセスが可能になる。
周期電流を注入しても半導体コンポーネントには無害である。なぜなら、この電流は、ダイの上面メタライゼーション部および相互接続体を通して短絡されているため、温度は、通常は１７５℃である臨界シリコン温度未満に維持されるからである。
特定の特徴によれば、相互接続体はボンディングワイヤである。
したがって、修復プロセスを、融通性及び低コストでの製造することが求められるパッケージに適用することができる。
特定の特徴によれば、ボンディングワイヤはアルミニウム合金ボンディングワイヤである。
したがって、修復プロセスは、現行技術水準のパワーモジュールパッケージで見られる標準的な合金に対して適用可能である。
特定の特徴によれば、周期電流源が発生する電流は、１００ｋＨｚを超える周波数及び８２アンペア〜１０８アンペアのＲＭＳ値の矩形波信号又は正弦波信号である。
したがって、電流源は、標準的なパワーエレクトロニクスコンバータ技術によって開発することができる。
特定の特徴によれば、所定の温度は１５０℃〜２００℃の間であり、所定の持続時間は５０時間〜１００時間の間である。
したがって、修復プロセスは、保守のためにコンバーターが停止している短い期間中に行うことができる。
特定の特徴によれば、相互接続体は銅ビアであり、周期電流源は他の２つの相互接続体に接続され、パワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの誘導コイルを更に備える。
したがって、修復プロセスは、銅ビアに対する直接の接触を伴わず、局所的な熱を印加することによって、組込みパッケージにおいて開始することができる。
特定の特徴によれば、相互接続体は銅ビアであり、周期電流源は他の２つの相互接続体に接続され、パワーモジュールは、所定の持続時間内に第１の相互接続体の少なくとも一部が所定の温度に達するために、２つの相互接続体に接続される１つの磁気構造体を更に備える。
したがって、修復プロセスは、銅ビアに対する直接の接触を伴わず、局所的な熱及び誘導された電流フローを印加することによって、組込みパッケージにおいて開始することができる。
本発明の特徴は、例示の実施形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。
パワーモジュールのアルミニウムボンディングワイヤの上面相互接続体の一例を表す図である。 本発明を実施することを可能にする少なくとも１つの追加接続体を備えるパワーモジュールの側面図である。 ボンディングワイヤにおけるクラックと、ボンディングワイヤにおけるパルス電流フローとを表す拡大図である。 ボンディングワイヤにおけるクラックと、ボンディングワイヤにおけるパルス電流フローと、本発明によるクラックの回復プロセス（healing process）とを表す拡大図である。 少なくとも１つの追加接続体と、本発明を実施することを可能にする少なくとも１つの組込み誘導コイルとを備えるパワーモジュールの側面図である。 少なくとも１つの追加接続体と、本発明を実施することを可能にする少なくとも１つの組込み磁気構造体とを備えるパワーモジュールの側面図である。 本発明によるコントローラーのアーキテクチャの一例を表す図である。 パワーダイの少なくとも１つの上部接続体の回復プロセスを制御するアルゴリズムを表す図である。
図１は、パワーモジュールのアルミニウムボンディングワイヤの上面相互接続体の一例を表している。
ボンディングワイヤＢｄは、メタライゼーション層Ｍｅを介してダイＤｉ上に固定されている。
ボンディングワイヤＢｄには、微細構造のクラックＣｒが生じている。図２は、本発明を実施することを可能にする少なくとも１つの追加接続体を備えるパワーモジュールの側面図を表している。
従来のパワーモジュールは、上部相互接続体Ｃｎ２０及びＣｎ２１を備える。相互接続体Ｃｎ２０及びＣｎ２１は、ベースプレートＢＰ及びヒートシンクＨＳに固定されるダイレクト銅ボンディングＤＣＢの銅層２０及び２１上にそれぞれ固定されている。
相互接続体Ｃｎ２１及び銅層２１は、微細構造のクラックが生じている可能性があるボンディングワイヤＢｄ２１によってダイＤｉに接続されている。
本発明によれば、パワーモジュールは、ダイレクト銅ボンディングＤＣＢの銅層２２上に固定される追加相互接続体Ｃｎ２２を更に備える。相互接続体Ｃｎ２２、銅層２２は、追加ボンディングワイヤＢｄ２２によってダイＤｉに接続されている。
相互接続体Ｃｎ２１、Ｃｎ２２、銅層２１及び２２、ボンディングワイヤＢｄ２１及びＢｄ２２が電路を形成する。
相互接続体Ｃｎ２１及びＣｎ２２が、例えば高周波電流源のような電源に接続されると、電流は、相互接続体Ｃｎ２１及びＣｎ２２、銅層２１及び２２、ボンディングワイヤＢｄ２１及びＢｄ２２を通過する。
本発明によれば、高周波電流は、高い構造統合性状態を保持するために定期的な間隔をおいて、相互接続体Ｃｎ２１及びＣｎ２２、銅層２１及び２２、ボンディングワイヤＢｄ２１及びＢｄ２２を通過する。特に、アルミニウムボンディングワイヤにおける微細構造のクラックは、ボンディングワイヤ温度を上昇させるだけでなく、これらのクラックに沿う応力を上昇させ、それによってこの範囲における拡散速度を上昇させるため、高周波電流を注入する標的となる。この拡散によってクラックは修復し、その結果、パワーモジュールの寿命が延びる。
高周波電流を注入しても半導体コンポーネントに無害である。なぜなら、高周波電流は、上面メタライゼーション部Ｍｅ、ボンディングワイヤＢｄ２１及びＢｄ２２、並びに相互接続点Ｃｎ２１及びＣｎ２２を通して短絡されており、温度は、通常は１７５℃である臨界Ｓｉ温度未満に維持されるからである。
追加のボンディングワイヤの数は、従来のパワーモジュールに既に存在するボンディングワイヤの数に少なくとも等しくあるべきであることに留意されたい。
実装の一例として、ダイは６本のボンディングワイヤを備える。各ボンディングワイヤにおける電流密度を９５Ａ／ｍｍ２〜１４３Ａ／ｍｍ２の間で維持するように、注入される高周波電流が８２Ａ〜１０８ＡのＲＭＳ値を有していれば、１４ｍｍのボンディングワイヤ接続体にわたって（周辺温度が３５℃であると仮定して）ボンディングワイヤのピーク温度は１５０℃〜２００℃になる。
これほどの高温であれば、５０時間〜１００時間の期間、すなわち介入時間にわたって自己回復特質がボンディングワイヤの微細構造に大きく影響を及ぼすために必要な高拡散速度を誘導するためには十分である。自己回復効果の重要な要素は、物質の高拡散速度を生み出すための、クラックにおける熱応力の持続時間および温度である。
ここで、自己回復特性を向上するのに、又はより高速の自己拡散速度をもたらすためには、他のアルミニウム合金、すなわちＡｌ−Ｃｕの使用を検討できることに留意しなければならない。
高周波電流注入は、表皮効果に起因する、クラックの縁に沿うボンディングワイヤの抵抗を更に高めるために必要である。一例として、４００ｕｍのアルミニウムボンディングワイヤに対して５００ｋＨｚの電流を注入することができ、これは、同じ電流の大きさに対するボンディングワイヤにおいて１１５ｕｍの表皮深さ及び４倍の損失に相当する。この電流は、５００ｋＨｚの矩形波信号又は正弦波信号によって構成することができる。
図３ａは、ボンディングワイヤにおけるクラックと、ボンディングワイヤにおけるパルス電流フローとの拡大図を表している。
図３ａで、矢印はボンディングワイヤＢｄを流れる高周波電流を表している。
パワーモジュールパッケージにおいて、アルミニウム（９９％Ａｌ合金）ボンディングワイヤは、通常、一番もろいコンポーネントであり、これらのワイヤのリフトオフが最もありふれた故障モードである。ボンディングワイヤが通常稼働中に熱疲労を受けるにつれて、クラックは、ボンディングワイヤとチップメタライゼーション表面の境界内で、外縁から中心に向かって形成される。高周波注入電流を印加するのは、ボンディングワイヤ界面におけるクラックがボンディングワイヤＢｄにおいて微視的レベル、すなわち１ｕｍ〜１０ｕｍである時点が好ましい。パワーモジュールが２０年の稼働寿命に設計されている場合、すなわち、熱サイクルに起因する熱機械摩耗を想定することによって２０年の稼働寿命に設計されている場合、保守間隔は、例えば、約５年とすることができる。
高周波注入電流は、矢印によって示されるようにアルミニウムボンディングワイヤを通過する。クラックは高抵抗の局所点であるので、残りの注入回路部分と比較して、大量の熱がボンディングワイヤ内のクラックゾーンＺｎａに発生する。この局所的な熱が外方向の熱膨張を引き起こし、クラックの両側が高応力及び高温を受けて接着するようになり、それにより、クラック内で物質の拡散が起こるようになる。このような状況下でしばらく経つと、図３ｂに示すようにクラックが修復され、図３ａにおけるクラックゾーンＺｎａは、図３ｂにおけるクラックゾーンＺｎｂに変化する。
図４は、少なくとも１つの追加接続体と、本発明を実施することができる少なくとも１つの組込み誘導コイルとを備えるパワーモジュールの側面図を表している。
パワーモジュールは、ダイＤｉを外部のコンポーネントと接続する、例えば銅層のような、Ｖｉ１、Ｖｉ２及びＶｉ３と表記されるビアの形態で相互接続体を備える。
ダイＤｉは、ソルダー１３０を用いてダイレクト銅ボンディング（ＤＣＢ）基板のうちの銅層１４０上に固定され、セラミック１５０は、コールドプレート上に固定された銅ベースプレート１６０上に固定されている。
本発明によれば、パワーモジュールは、少なくとも１つの相互接続体に対して、組込み誘導コイルＩｎ１及びＩｎ２並びに追加相互接続体Ｅｘｔｐ４１及びＥｘｔｐ４２を更に備える。
このように、組込み誘導コイル層Ｉｎ１及びＩｎ２が、各Ｖｉ１、Ｖｉ２及びＶｉ３に沿って加熱コイルを複製するように設置されているので、電流は、各銅ビア内で加熱を誘導するために相互接続体Ｅｘｔｐ４１及びＥｘｔｐ４２を通して注入される。通常、ビア長がビア幅より大きいので、これらの組込みコイルの設置が可能だが、当然ながら、ビアごとのターン数と積層の複雑度との間のトレードオフが存在する。
図５は、少なくとも１つの追加接続体と、本発明を実施することができる少なくとも１つの組込み磁気構造体とを備えるパワーモジュールの側面図を表している。
パワーモジュールは、ダイＤｉを外部のコンポーネントと接続する、例えば銅層のような、Ｖｉ５１、Ｖｉ５２及びＶｉ５３と表記されるビアの形態で相互接続体を備える。
ダイＤｉは、ソルダー１３０を用いてダイレクト銅ボンディング（ＤＣＢ）基板のうちの銅層１４０上に固定され、セラミック１５０は、コールドプレート上に固定された銅ベースプレート１６０上に固定されている。
本発明によれば、パワーモジュールは、少なくとも１つの相互接続体に対して、組込み磁気構造体Ｍｍ１、Ｍｍ２、Ｍｍ３及びＭｍ４を更に備える。ニッケル鉄フレーク等の物質を、ＰＣＢ構造内に組み込むことができる。この構造は、変圧器と同じように銅ビアから相互接続表面及びメタライゼーション表面を流れるように電流を誘導するように、配置される。磁気構造体Ｍｍ１及びＭｍ２は第１の変圧器を形成し、磁気構造体Ｍｍ３及びＭｍ４は第２の変圧器を形成する。
図６は、本発明によるコントローラのアーキテクチャの一例を表している。
コントローラ１０は、例えば、バス６０１によって合わせて接続されたコンポーネントに基づくアーキテクチャと、図７に開示するようなプログラムによって制御されるプロセッサ６００とを有する。
バス６０１は、プロセッサ６００を、リードオンリーメモリＲＯＭ６０２、ランダムアクセスメモリＲＡＭ６０３及び入出力インターフェースＩ／Ｏ ＩＦ６０５に連結する。
メモリ６０３は、変数と、図７に開示するようなアルゴリズムに関するプログラムの命令とを受け取るように意図されたレジスタを含む。
プロセッサ６００は、入出力インターフェースＩ／Ｏ ＩＦ６０５を通じて、コレクタ電流Ｉｃ、温度センサによって感知された温度、又は熱感受性パラメータフィードバックを受信し、回復状態を誘導する特定のレベルにまでパワーモジュール内の電力散逸を制御するように追加相互接続体を通過する電流を制御する。パワーモジュールにおける修復材料の特性に応じて、温度は一定に保持される必要となる可能性がある。その場合、調整の目的で、パワーモジュール上に組み込まれる熱電対を採用することができ、又は、熱感受性電気パラメータ（例えば、或る特定の電流Ｉｃに対するＶｇ）を採用することができる。
リードオンリーメモリ又は場合によりフラッシュメモリ６０２は、図７に開示するようなアルゴリズムに関するプログラムの命令を収容し、その命令は、コントローラ１０に電源が投入されると、ランダムアクセスメモリ６０３に転送される。
コントローラ１０は、ＰＣ（パーソナルコンピュータ）、ＤＳＰ（デジタル信号プロセッサ）若しくはマイクロコントローラ等のプログラマブルコンピューティングマシンによって、命令若しくはプログラムのセットの実行により、ソフトウェアで実装するか、又は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）等、マシン若しくは専用コンポーネントにより、ハードウェアで実装することができる。
言い換えれば、コントローラ１０は、コントローラ１０が図７に開示するようなアルゴリズムに関するプログラムを実行することができるようにする、回路、又は回路を備える装置を備える。
図７は、本発明による回復プロセスを実現するためにはんだ層の加熱状態を制御するアルゴリズムを表している。
本アルゴリズムは、コントローラ１０のプロセッサ６００によって実行される一例によって開示する。
ステップＳ７００において、修復プロセスが無効にされる。
次のステップＳ７０１では、プロセッサ６００は、高周波電流が接続体Ｃｎ２１及びＣｎ２２、又はＥｘｔｐ４１及びＥｘｔｐ４２、又はＥｘｔｐ５１及びＥｘｔｐ５２を通過することを可能にするとともに、加熱状態制御ループを制御する。
温度は、所与の時間、アルミニウム合金ボンディングワイヤに対して、例えば３０分間１５０℃に調整される。
ステップＳ７０２において、プロセッサ６００は、所与の時間が完了したか否か判断する。所与の時間が完了した場合、プロセッサ６００はステップＳ７０３に進む。完了していない場合、プロセッサ６００はステップＳ７０１に戻る。
ステップＳ７０３では、プロセッサ６００は、修復プロセスを無効にする。
当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。

Claims (8)

  1. ダイを電気回路に接続する、パワーモジュールの前記ダイの第１の相互接続体の修復を可能にするシステムであって、前記システムは、
    前記パワーモジュールの少なくとも１つの他の相互接続体と、
    前記第１の相互接続体の温度を上昇させることによって、及び、前記第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラックにおける拡散速度を上昇させて前記クラックの回復を引き起こすことによって前記第１の相互接続体の修復を可能にするために、前記第１の相互接続体の少なくとも一部が所定の持続時間内に所定の温度に達するために、前記第１の相互接続体および前記少なくとも１つの他の相互接続体を通る高周波周期電流フローを生成するように、前記第１の相互接続体および前記少なくとも１つの他の相互接続体に接続される周期電流源と、
    を備え、
    前記第１の相互接続体および前記少なくとも１つの他の相互接続体はボンディングワイヤであることを特徴とする、システム。
  2. 前記第１の相互接続体の第１の端子は前記ダイのメタライゼーション部に接続され、前記少なくとも１つの他の相互接続体である第２の相互接続体の第１の端子は、前記第１の相互接続体の第１の端子に接続され、前記周期電流源は、前記第１および前記第２の相互接続体及び前記メタライゼーション部を通る周期電流フローを生成するように前記第１および前記第２の相互接続体の第２の端子に接続されることを特徴とする、請求項１に記載のシステム。
  3. 前記ボンディングワイヤはアルミニウム合金ボンディングワイヤであることを特徴とする、請求項１または請求項２に記載のシステム。
  4. ダイを電気回路に接続する、パワーモジュールの前記ダイの第１の相互接続体の修復を可能にするシステムであって、前記システムは、
    前記パワーモジュールの少なくとも２つの他の相互接続体と、
    前記第１の相互接続体の温度を上昇させることによって、及び、前記第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラックにおける拡散速度を上昇させて前記クラックの回復を引き起こすことによって前記第１の相互接続体の修復を可能にするために、前記第１の相互接続体の少なくとも一部が所定の持続時間内に所定の温度に達するために、前記少なくとも２つの他の相互接続体を通る高周波周期電流フローを生成するように、前記少なくとも２つの他の相互接続体に接続される周期電流源と、
    を備え、
    前記第１の相互接続体および前記少なくとも２つの他の相互接続体は銅ビアであり、
    前記パワーモジュールは、前記所定の持続時間内に前記第１の相互接続体の少なくとも一部が前記所定の温度に達するために、前記少なくとも２つの他の相互接続体に接続される１つの誘導コイルを更に備えるか、又は
    前記パワーモジュールは、前記所定の持続時間内に前記第１の相互接続体の少なくとも一部が前記所定の温度に達するために、前記少なくとも２つの他の相互接続体に接続される１つの磁気構造体を更に備えることを特徴とする、システム。
  5. 前記周期電流源が発生する電流は、１００ｋＨｚを超える周波数及び８２アンペア〜１０８アンペアのＲＭＳ値の矩形波信号又は正弦波信号であることを特徴とする、請求項１〜４のいずれか１項に記載のシステム。
  6. 前記所定の温度は１５０℃〜２００℃の間であり、前記所定の持続時間は５０時間〜１００時間の間であることを特徴とする、請求項１〜５のいずれか１項に記載のシステム。
  7. ダイを電気回路に接続する、パワーモジュールの前記ダイの第１の相互接続体の修復を可能にする方法であって、前記方法は、
    前記第１の相互接続体の少なくとも一部が所定の温度に達するために、前記第１の相互接続体および少なくとも１つの他の相互接続体を通る周期電流フローを生成するように、高周波周期電流源を前記第１の相互接続体および前記パワーモジュールの前記少なくとも１つの他の相互接続体に接続するステップと、
    前記第１の相互接続体の温度を上昇させることによって、及び、前記第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラック内の拡散速度を上昇させて前記クラックの回復を引き起こすことによって前記第１の相互接続体の修復を可能にするために、所定の持続時間内に前記所定の温度において前記高周波周期電流源を制御するステップと、
    を含み、
    前記第１の相互接続体および前記少なくとも１つの他の相互接続体はボンディングワイヤであることを特徴とする、方法。
  8. ダイを電気回路に接続する、パワーモジュールの前記ダイの第１の相互接続体の修復を可能にする方法であって、前記方法は、
    前記第１の相互接続体の少なくとも一部が所定の温度に達するために、少なくとも２つの他の相互接続体を通る周期電流フローを生成するように、高周波周期電流源を前記パワーモジュールの前記少なくとも２つの他の相互接続体に接続するステップと、
    前記第１の相互接続体の温度を上昇させることによって、及び、前記第１の相互接続体におけるクラックに沿って応力を上昇させ、それによってクラック内の拡散速度を上昇させて前記クラックの回復を引き起こすことによって前記第１の相互接続体の修復を可能にするために、所定の持続時間内に前記所定の温度において前記高周波周期電流源を制御するステップと、
    を含み、
    前記第１の相互接続体および前記少なくとも２つの相互接続体は銅ビアであり、
    前記パワーモジュールは、前記所定の持続時間内に前記第１の相互接続体の少なくとも一部が前記所定の温度に達するために、前記少なくとも２つの他の相互接続体に接続される１つの誘導コイルを更に備えるか、又は
    前記パワーモジュールは、前記所定の持続時間内に前記第１の相互接続体の少なくとも一部が前記所定の温度に達するために、前記少なくとも２つの他の相互接続体に接続される１つの磁気構造体を更に備えることを特徴とする、方法。
JP2020509524A 2017-11-28 2018-10-31 パワーモジュールのダイの第１の相互接続体の修復を可能にするシステム及び方法 Active JP6968264B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17204198.0A EP3489997B1 (en) 2017-11-28 2017-11-28 System for allowing the restoration of an interconnection of a die of a power module
EP17204198.0 2017-11-28
PCT/JP2018/041258 WO2019107095A1 (en) 2017-11-28 2018-10-31 System for allowing the restoration of an interconnection of a die of a power module

Publications (2)

Publication Number Publication Date
JP2020532118A JP2020532118A (ja) 2020-11-05
JP6968264B2 true JP6968264B2 (ja) 2021-11-17

Family

ID=60543369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020509524A Active JP6968264B2 (ja) 2017-11-28 2018-10-31 パワーモジュールのダイの第１の相互接続体の修復を可能にするシステム及び方法

Country Status (5)

Country Link
US (1) US11114349B2 (ja)
EP (1) EP3489997B1 (ja)
JP (1) JP6968264B2 (ja)
CN (1) CN111373529B (ja)
WO (1) WO2019107095A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890010A1 (en) 2020-04-02 2021-10-06 Mitsubishi Electric R & D Centre Europe B.V. Method and device for increasing the reliability of a power module
DE102022208367A1 (de) * 2022-08-11 2024-02-22 Zf Friedrichshafen Ag Leistungsmodul

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JP4409348B2 (ja) * 2004-04-26 2010-02-03 三菱電機株式会社 半導体装置およびその製造方法
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
US7234218B2 (en) * 2005-03-08 2007-06-26 International Business Machines Corporation Method for separating electronic component from organic board
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
DE102009015757A1 (de) * 2009-04-01 2010-10-14 Siemens Aktiengesellschaft Druckunterstützung für eine elektronische Schaltung
JP2014160804A (ja) * 2013-01-23 2014-09-04 Toyota Motor Corp 半導体装置、半導体装置の制御装置
US9508700B2 (en) * 2013-12-04 2016-11-29 Mitsubishi Electric Corporation Semiconductor device module with solder layer
CN107024786B (zh) * 2017-05-02 2021-03-23 京东方科技集团股份有限公司 一种显示基板的金属线裂纹修复方法

Also Published As

Publication number Publication date
CN111373529B (zh) 2023-12-05
EP3489997A1 (en) 2019-05-29
WO2019107095A1 (en) 2019-06-06
US11114349B2 (en) 2021-09-07
US20200286797A1 (en) 2020-09-10
CN111373529A (zh) 2020-07-03
JP2020532118A (ja) 2020-11-05
EP3489997B1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
JP6968264B2 (ja) パワーモジュールのダイの第１の相互接続体の修復を可能にするシステム及び方法
US8487419B2 (en) Method of manufacturing semiconductor apparatus, the semiconductor apparatus, and ignitor using the semiconductor apparatus
US9472491B2 (en) Semiconductor package with small gate clip and assembly method
Loh et al. Wire bond reliability for power electronic modules-effect of bonding temperature
JP3988735B2 (ja) 半導体装置及びその製造方法
JPWO2014174573A1 (ja) 半導体装置およびその製造方法
Dudek et al. Electro-thermo-mechanical analyses on silver sintered IGBT-module reliability in power cycling
US8441335B2 (en) Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors
Sato et al. Forced-air-cooled 10 kW three-phase SiC inverter with output power density of more than 20 kW/L
JP5245306B2 (ja) 半導体装置の劣化保護方法
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP6988219B2 (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
JP4736997B2 (ja) 半導体装置
JP5720514B2 (ja) 半導体装置の製造方法
JP2011086821A (ja) 半導体装置およびその製造方法
Sommer et al. Solder fatigue at high-power IGBT modules
Sanfins et al. Preliminary failure-mode characterization of emerging direct-lead-bonding power module. Comparison with standard wire-bonding interconnection
Dudek et al. FE analyses and power cycling tests on the thermo-mechanical performance of silver sintered power semiconductors with different interconnection technologies
JP6890712B2 (ja) パワーモジュールのダイの相互接続部の修復を可能にするシステム及び方法
US11029339B2 (en) Current measuring apparatus
JP2006049567A (ja) 半導体装置の使用方法及び半導体装置
US20200126943A1 (en) Electronic assemblies having a mesh bond material and methods of forming thereof
US11929346B2 (en) Device and method for increasing the reliability of a power module
CN103069565A (zh) 用于制造电路的方法和电路
Nagl et al. Transient thermomechanical study of a thick-wire bond with particular attention to the interfacial shearing stress

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211026

R150 Certificate of patent or registration of utility model

Ref document number: 6968264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150