JP6949396B2 - フォトニックスイッチ、フォトニックスイッチングファブリック、データセンター用の方法 - Google Patents

Description

本発明は、フォトニックスイッチおよびフォトニックスイッチングファブリック、特に、ＭＯＥＭＳフォトニックスイッチングファブリック、および、データセンターおよびクラウドコンピューティング用途のために、高速および低速空間および波長再構成速度を組み合わせたフォトニックスイッチングファブリックに関する。

クラウドコンピューティングは、厳密には、インターネットなどのリアルタイムの通信ネットワークを通じて接続される多数のコンピュータを含む様々なコンピューティングの概念を説明するフレーズである。しかしながら、今日、「クラウド」または「クラウドで」という文言は一般的に、インターネットを通じて遠隔から「サービスとして」販売されるソフトウェア、プラットフォーム、インフラストラクチャを指す。通常、販売元は遠隔位置からモノとサービスを提供する実際のエネルギー消費サーバを有しているため、エンドユーザはサーバを有する必要はなく、何もインストールせずにただネットワークにログオンすることができる。クラウドコンピューティングサービスの主要なモデルはソフトウェア・アズ・ア・サービス（ＳａａＳ）、プラットフォーム・アズ・ア・サービス、インフラストラクチャ・アズ・ア・サービスとして知られ、公的、民間、またはハイブリッドのネットワークで提供することができる。今日、Ｇｏｏｇｌｅ、Ａｍａｚｏｎ、Ｏｒａｃｌｅ Ｃｌｏｕｄ、Ｓａｌｅｓｆｏｒｃｅ、Ｚｏｈｏ、Ｍｉｃｒｏｓｏｆｔ Ａｚｕｒｅは、アプリケーションからデータセンターまですべてをサポートするさらに有名なクラウドベンダーであり、一般的には従量制に基づく。

主要なクラウドベンダーは自身のデータセンターを通じて自身のサービスを提供する一方、他の第三者プロバイダはこれらのデータセンターまたはその他の世界中に分散されるデータセンターにアクセスして、インターネット上にデータを保管および分散させるだけでなくデータを処理することもできる。１億超のウェブサイトの推定１０００億超のウェブページ上にインターネットデータが存在すると考えると、データセンターは大量のデータを保有する。約２０億人のユーザが、増大し続ける高帯域幅映像を含むこうした全ウェブサイトにアクセスするとすれば、インターネット上で毎秒どのくらいの量のデータがアップロードおよびダウンロードされているかを理解するのはたやすいが把握するのは困難である。２０１６年までに、ユーザトラフィックは月間１００エクサバイト、月間１００、０００，０００テラバイト、または秒間４２，０００ギガバイトを超過すると予想される。しかしながら、６億人超のユーザがピーク時間に同時に高解像度映像をインターネット上で流していると予測すると、ピーク需要はもっと大きくなる。

このデータはすべて、データセンターを介して、データセンター間およびデータセンター内でユーザとの間でやり取りされるため、これらのＩＰトラフィックフローは、総ＩＰトラフィックフローを確立するために何倍にもしなければならない。データセンターはケーブルラックに囲まれた背の高い電子機器ラックで埋め尽くされ、そこでデータは大型の高速ハードドライブに保管されている。サーバは、検索、処理、または送信する要求を受信して、正しいハードドライブにアクセスする高速スイッチを用いてデータにアクセスするコンピュータである。ルータがサーバをインターネットに接続する。同時に、これらのデータセンターは個々に、および全体として同種の相互接続コンピューティングインフラを提供する。また、同時に、データセンター内、およびデータセンター間での費用効果が高いが拡張性のある相互接続方法の要請に応じて、多くのデータセンターアプリケーションは無料で提供されるため、インフラの経営者はコストとインフラの電力を大幅に増加させずに、急増する帯域幅の需要を満たすという課題に直面する。さらに、コンテンツにアクセスする際のダウンロード／アップロード速度と待ち時間に対する消費者の期待もプレッシャーを加えている。

光ファイバ技術は既にデータセンターの運営に非常に重要な役割を果たしており、今後も重要性が増していくだろう。その目標は、サーバブレード上およびネットワーク全体で、最小待ち時間、最低コスト、最小スペースでデータを可能な限り高速に移動させることである。ＦａｃｅｂｏｏｋＴＭによると（たとえば、Ｆａｒｒｉｎｇｔｏｎらの「Ｆａｃｅｂｏｏｋのデータセンターネットワークアーキテクチャ」（ｈｔｔｐ：／／ｎａｒｈａｎｆａｒｒｉｎｇｔｏｎ．ｃｏｍ／ｐｒｅｓｅｎｔａｔｉｏｎｓ／ｆａｃｅｂｏｏｋ−ｏｐｔｉｃｓ−ｏｉｄａｌ３−ｓｌｉｄｅｓ．ｐｐｔｘで入手可能な２０１３年のＩＥＥＥ光インターコネクト会議を参照）、単独の単純なリクエストに基づき、イントラデータセンター内トラフィックとインターネット上の外部トラフィックとの間の割合は１０００：１にも達する可能性がある。データセンター内のトラフィックの９０％はクラスタ内である。

したがって、光相互接続アーキテクチャを利用するチップツーチップ、サーバツーサーバ、ラックツーラック、クラスタツークラスタなどの複数レベルでデータセンター内の接続性を強化して、複数の相反する需要に対処することが有益であろう。さらに、空間および／または波長範囲を採用する大型フォトニックスイッチングファブリックをサポートするが、高速および低速光スイッチング素子の組み合わせを採用する分散フォトニックスイッチングファブリックを設けることによって低速のスイッチング速度も有するフォトニック集積回路装置を利用することで、短待ち時間、高柔軟性、低コスト、低消費電力、高相互接続回数を実現することも有益であろう。

さらに、光スイッチング内の透明性と短待ち時間を活用して、光スイッチングの利用によってインターネット上およびウェブスケールデータセンター内での接続性を向上させ、待ち時間を短縮させることも有益であろう。しかしながら、３次元（３Ｄ）微小電気機械システム（ＭＥＭＳ）または２次元（２Ｄ）マッハ・ツェンダー干渉計（ＭＺＩ）型光スイッチを利用するデータスイッチング技術は、データセンター内の光スイッチングのビジネス事例としてはまだ正当と認められていない。しかしながら、２Ｄ平面状微小光電気機械システム（ＭＯＥＭＳ）型光スイッチングは、所要の特徴、性能、拡張性、コストバランスを提供し、データセンターのビジネス事例に応えており、光スイッチブロックとマトリックスの設置はインターネット用のネットワーク配備をサポートするだろう。

本発明のその他の側面と特徴は、添付図面と併せて以下の具体的な発明の実施形態を参照することで当業者にとって自明になるであろう。

本発明の目的は、光ネットワーク、特に、データセンターおよびクラウドコンピューティングアプリケーションの波長分割多重ネットワークに関連する従来技術の制約を緩和することである。

本発明の一実施形態によると、第１のスパインスイッチに関連付けられる第１のセットのリーフスイッチと第２のスパインスイッチに関連付けられる第２のセットのリーフスイッチとを、モジュール式光切替（ＭＯＳ）相互接続ネットワークを設けて、第１のセットのリーフスイッチのそれぞれのポートから第２のセットのリーフスイッチのそれぞれのポートに帯域幅をプログラム可能に割り当てることによって、第１および第２のスパインスイッチの少なくとも一方を通じたルーティングなしの相互接続システムが提供される。

本発明の一実施形態によると、スイッチングファブリックを確立して、スイッチングファブリック内の最低速スイッチング素子によって定義されるよりも高速である再構成速度を提供する方法であって、入力時間スイッチアレイ、複数の空間スイッチングファブリック、出力時間スイッチアレイを設けることを備え、複数の空間スイッチングファブリックのうちの現在アクティブの空間スイッチングファブリック以外の構成可能空間スイッチングファブリックは、入力および出力時間スイッチアレイがすべての光信号を複数の空間スイッチングファブリックの構成可能空間スイッチングファブリックにルーティングする前に新たな構成で構成される方法が提供される。

本発明の一実施形態によると、スイッチングファブリックを確立して、スイッチングファブリック内の最低速スイッチング素子によって定義されるよりも高速である再構成速度を提供する方法であって、入力時間スイッチアレイ、複数の空間スイッチングファブリック、出力時間スイッチアレイを設けることを備え、入力時間スイッチアレイの所定の出力ポートに結合される複数の空間スイッチングファブリックのうち現在アクティブの空間スイッチングファブリック以外の所定の複数の空間スイッチングファブリックのうちの空間スイッチングファブリック上の入力時間スイッチアレイの所定の出力ポートと出力時間スイッチアレイの所定の入力ポートとの間の経路が、入力および出力時間スイッチアレイがすべての光信号を複数の空間スイッチングファブリックのうちの空間スイッチングファブリックの構成可能空間スイッチングファブリックにルーティングする前に新たな構成で構成される方法が提供される。

本発明の一実施形態によると、複数の第１のスイッチから第２の遠隔スイッチの構成を確立する方法であって、各第１のスイッチの所定のサブセットの出力に帯域外信号を結合することと、複数の第１のスイッチからの帯域外信号から第２の遠隔スイッチの構成を判定することとを含む方法が提供される。

本発明の一実施形態によると、スイッチング方法が提供され、回転軸から延在するビーム上の第１の光導波路が、ビームに対して横方向に配置される第１のＭＥＭＳアクチュエータの作用下で回転軸に対して回転して、少なくともビーム、回転軸、第１のＭＥＭＳアクチュエータに基づき幾何学的に配置される複数の第２の光導波路のうちの第２の光導波路にエバネッセント結合される。

本発明の一実施形態によると、光スイッチが提供され、該光スイッチは、
第１および第２の入力導波路が形成される第１の導波路部と、
第１および第２の出力導波路が形成される第２の導波路部と、
複数の光導波路が形成される懸架導波路部と、
懸架導波路部に結合されるＭＥＭＳアクチュエータと、を備え、
第１の位置では、ＭＥＭＳアクチュエータが、第１のサブセットの複数の光導波路が第１および第２の導波路部にエバネッセント結合されてスイッチを第１の状態に置くように、懸架導波路部を位置決めし、
第２の位置では、ＭＥＭＳアクチュエータが、第２のサブセットの複数の光導波路が第１および第２の導波路部にエバネッセント結合されてスイッチを第２の状態に置くように、懸架導波路部を位置決めする。

本発明の一実施形態によると、光スイッチが提供され、該光スイッチは、
第１および第２の導波路が形成される非懸架導波路部と、
それぞれに光導波路が形成される第１および第２の懸架導波路部と、
前記第１および第２の懸架導波路部に結合される第１および第２のＭＥＭＳアクチュエータと、
を備え、
第１の位置では、第１および第２のＭＥＭＳアクチュエータが、懸架導波路部が非懸架導波路部内の第１および第２の導波路に光結合されてスイッチを第１の状態に置くように、懸架導波路部を位置決めし、
第２の位置では、前記第１および第２のＭＥＭＳアクチュエータが、前記懸架導波路部が前記非懸架導波路部内の前記第１および第２の導波路に光結合されず前記スイッチを第２の状態に置くように、前記懸架導波路部を位置決めする。

本発明の一実施形態によると、光スイッチが提供され、該光スイッチは、
第１および第２の導波路が形成される非懸架導波路部と、
それぞれに光導波路が形成される第１および第２の懸架導波路部と、
を備え、
第１の構成では、懸架導波路部が、非懸架導波路部内の第１および第２の導波路に結合されてスイッチを第１の状態に置くように位置決めされ、
第２の構成では、懸架導波路部が、非懸架導波路部内の第１および第２の導波路に結合されずスイッチを第２の状態に置くように位置決めされる。

本発明の一実施形態によると、２層折返しＣｌｏｓネットワークトポロジを形成するため、第２層内の複数の光スイッチを介して第１層内の複数の電子パケットスイッチを相互接続することを備えるネットワークが提供され、複数の光スイッチは相互に直接的に光結合されず、各電子パケットスイッチが複数の光スイッチに接続される。

本発明の一実施形態によると、電子パケットスイッチングと光スイッチングを備え、「トップオブラック」スイッチとしてラック内で前記スイッチング素子に結合される複数のサーバと、遠隔配置される少なくとも別の電子装置を切り換えるスイッチング素子が提供される。

本発明の一実施形態によると、システムが提供され、該システムは、
それぞれが複数のＰ個の並列レーンプラガブル光送受信機に結合される複数のＲ個の光ケーブルと、
複数のＰ個のＭ×Ｎ光スイッチプレーンを備える光スイッチマトリックスと、
を備え、
Ｐ個の並列レーンプラガブル光送受信機のうちの所定の並列レーンを複数のＰ個のＭ×Ｎ光スイッチプレーンのうちのＭ×Ｎ光スイッチプレーンに対応付けることによって静的に、および、光ケーブルに組み付けられる１以上の複数のプルアウトコネクタが光スイッチマトリックスの複数のプルアウトコネクタに結合されるように、光スイッチマトリックスの一部を形成する光スイッチングマトリックスによって動的に、の少なくとも一方で、各光ケーブルが複数のＰ個のＭ×Ｎ光スイッチプレーンに接続される。

本発明の一実施形態によると、ＭＯＥＭＳ型光スイッチの可動素子上の複数の第１の光導波路のうちの第１の光導波路と、前記ＭＯＥＭＳ型光スイッチの固定素子上の複数の第２の光導波路のうちの少なくとも１つの第２の光導波路との間の光結合を確立することを備える光スイッチング方法が提供され、
第１の状態では、ＭＯＥＭＳ型光スイッチは、第１の光導波路と第２の光導波路との間に光結合を有し、
第２の状態では、ＭＯＥＭＳ型光スイッチは、第１の光導波路と第２の光導波路との間に光結合を有していない。

本発明の一実施形態によると、回転軸から延在するビーム上の第１の光導波路が、ビームに対して横方向に配置される第１のＭＥＭＳアクチュエータの作用下で回転軸に対して回転して、第１の光導波路が、少なくともビーム、回転軸、第１のＭＥＭＳアクチュエータに基づき幾何学的に配置される複数の第２の光導波路のうちの第２の光導波路にエアギャップ全体でバット結合される光学方法が提供される。
本発明の一実施形態によると、光スイッチが提供され、該光スイッチが、
第１の光導波路および第２の光導波路を支持する前記光スイッチの可動ＭＥＭＳ素子であって、前記第１の光導波路と第２の光導波路が前記第１の光導波路と第２の光導波路との間の光結合を制限するのに十分な大きさの角度で交差する可動ＭＥＭＳ素子と、
前記可動ＭＥＭＳ素子に配置され、前記第１の光導波路の第１の端部側に配置される第１の端部と前記第２の光導波路の第１の端部側に配置される第２の端部とを有する湾曲光導波路と、
前記光スイッチの固定部に支持される第３および第４の光導波路と、
を備え、
第１の状態の前記可動ＭＥＭＳ素子が、前記第３および第４の光導波路をそれぞれ、対応する前記第１の光導波路と前記第２の光導波路の前記第１の端部に結合し、
第２の状態の前記可動ＭＥＭＳ素子が、前記第３および第４の光導波路をそれぞれ前記湾曲光導波路の端部に結合する。

本発明の一実施形態によると、光スイッチマトリックスが提供され、該光スイッチマトリックスは、
前記光スイッチマトリックスの第１の端部の複数の入力と、
前記光スイッチマトリックスの第２の遠位端部の複数の出力と、
複数のユニットセルと、を備え、各ユニットセルが、
第１の光導波路および第２の光導波路を支持する前記光スイッチの可動ＭＥＭＳ素子であって、前記第１の光導波路と第２の光導波路が前記第１の光導波路と第２の光導波路との間の光結合を制限するのに十分な大きさの角度で交差する可動ＭＥＭＳ素子と、
前記可動ＭＥＭＳ素子に配置され、前記第１の光導波路の第１の端部側に配置される第１の端部と前記第２の光導波路の第１の端部側に配置される第２の端部とを有する湾曲光導波路と、
前記光スイッチの固定部に支持される第３および第４の光導波路と、
を備え、
第１の状態の前記可動ＭＥＭＳ素子が、前記第３および第４の光導波路をそれぞれ、対応する前記第１の光導波路と前記第２の光導波路の前記第１の端部に結合し、
第２の状態の前記可動ＭＥＭＳ素子が、前記第３および第４の光導波路をそれぞれ前記湾曲光導波路の端部に結合し、
前記光スイッチマトリックスの第１の端部と前記光スイッチマトリックスの第２の端部との間の他の縁部に沿って配置される隣接ユニットセルが、反射ミラーを介して相互に順次結合される。

本発明のその他の側面と特徴は、添付図面と併せて以下の具体的な発明の実施形態を参照することで当業者にとって自明になるであろう。

本発明の実施形態は、添付図面を参照して、単に例として以下説明する。

図１は、従来技術によるデータセンターネットワークを示す図である。

図２は、スケールアウトをサポートする本発明の一実施形態による２層リーフスパインアーキテクチャを示す図である。

図３は、リーフスイッチおよびスパインスイッチレベルで適用されるウェブスケールデータセンター用のモジュール式光切替（ＭＯＳ）ネットワークアーキテクチャを示す図である。 図４は、リーフスイッチおよびスパインスイッチレベルで適用されるウェブスケールデータセンター用のモジュール式光切替（ＭＯＳ）ネットワークアーキテクチャを示す図である。

図５Ａは、本発明の一実施形態による例示のモジュール式ファイバシャッフル相互接続素子と共にラックに搭載されたモジュール式光スイッチ（ＭＯＳ）の実施形態を示す図である。 図５Ｂは、本発明の一実施形態による例示のモジュール式ファイバシャッフル相互接続素子と共にラックに搭載されたモジュール式光スイッチ（ＭＯＳ）の実施形態を示す図である。

図６Ａは、本発明の一実施形態による２つのＭＯＳ間の相互接続を示す図である。 図６Ｂは、本発明の一実施形態による２つのＭＯＳ間の相互接続を示す図である。

図７は、本発明の一実施形態によるウェブスケールデータセンター用のスケールアウト光スイッチ（ＳＯＯＳ）ネットワークアーキテクチャを示す図である。

図８は、従来技術の３層Ｃｌｏｓ非閉塞リーフ−ファブリック−スパインスイッチと比較して、図７のＳＯＯＳアーキテクチャに関するイーサネット（登録商標）スイッチポート数とコンピュータサーバ数を示す図である。

図９は、図３〜８に示すようなＭＯＳおよびＳＯＯＳなどの光スイッチングファブリックをサポートするＭＯＥＭＳ回転シリコン（ＭＯＴＵＳ）を利用するフォトニックスイッチング技術を示す図である。 図１０は、図３〜８に示すようなＭＯＳおよびＳＯＯＳなどの光スイッチングファブリックをサポートするＭＯＥＭＳ回転シリコン（ＭＯＴＵＳ）を利用するフォトニックスイッチング技術を示す図である。 図１１は、図３〜８に示すようなＭＯＳおよびＳＯＯＳなどの光スイッチングファブリックをサポートするＭＯＥＭＳ回転シリコン（ＭＯＴＵＳ）を利用するフォトニックスイッチング技術を示す図である。

図１２は、同じダイ上にＭＯＴＵＳの複数のインスタンスを利用して、本発明の実施形態による交差数の低減、垂直交差、厳密非閉塞アーキテクチャを提供する４×４フォトニックスイッチングファブリックを示す。

図１３は、レイアウトを向上させて交差を低減するため、ＭＯＴＵＳ光エンジンと方向性結合器を採用する本発明の実施形態による４×４および８×８光スイッチマトリックスを示す図である。

図１４は、本発明の一実施形態による最初の時間領域スイッチングプレーンを採用する空間ダイバーシティフォトニックスイッチングファブリック用のアーキテクチャを示す図である。

図１５は、Ｎ×Ｎコア空間ダイバーシティファブリックのｍ次時間領域ダイバーシティと併せてｎチャネルの一般化アーキテクチャとして、例示の４×４厳密非閉塞空間ダイバーシティファブリックに適用される図１４のアーキテクチャである。

図１６は、８×８コア空間ダイバーシティ再構成型非閉塞ファブリックと併せて２−時間領域ダイバーシティチャネルを有する例示の８×８空間ダイバーシティファブリックに適用される図１４のアーキテクチャを示す図である。

図１７は、８×８および４×４コア空間ダイバーシティ再構成型非閉塞ファブリックと併せて２および４−時間領域ダイバーシティチャネルを有する例示の８×８空間ダイバーシティファブリックに適用される図１４のアーキテクチャを示す図である。；

図１８は、同時空間ダイバーシティファブリックで１６×１６コア空間ダイバーシティ再構成型非閉塞ファブリックと併せて４−時間領域ダイバーシティチャネルを有する例示の１６×１６空間ダイバーシティファブリックに適用される図１４のアーキテクチャを示す図である。

図１９は、本発明の一実施形態による一対の光回路スイッチ間の帯域外同期機構を示す図である。

図２０Ａ〜２０Ｃは、回転懸架導波路と二重ラッチング位置での非対象ラッチングのためのデュアル水平ラッチングアクチュエータとを採用する、ミラー素子を設けない直接導波路−導波路ＭＯＥＭＳ光スイッチを示す図である 図２０Ｂは、回転懸架導波路と二重ラッチング位置での非対象ラッチングのためのデュアル水平ラッチングアクチュエータとを採用する、ミラー素子を設けない直接導波路−導波路ＭＯＥＭＳ光スイッチを示す図である 図２０Ｃは、回転懸架導波路と二重ラッチング位置での非対象ラッチングのためのデュアル水平ラッチングアクチュエータとを採用する、ミラー素子を設けない直接導波路−導波路ＭＯＥＭＳ光スイッチを示す図である

図２１Ａは、１６の２×２スイッチング素子から成る４×４拡張可能クロスバースイッチマトリックスを示す図である。

図２１Ｂは、２×２スイッチング素子を利用する４×４、８×８、６４×６４クロスバーマトリックスを示す図である。

図２２Ａは、ＭＯＥＭＳ素子を利用する本発明の一実施形態による２×２スイッチング素子を示す図であり、ＭＥＭＳはバー導波路とクロス導波路を含み、入力／出力導波路にエバネッセント結合される。 図２２Ｂは、ＭＯＥＭＳ素子を利用する本発明の一実施形態による２×２スイッチング素子を示す図であり、ＭＥＭＳはバー導波路とクロス導波路を含み、入力／出力導波路にエバネッセント結合される。

図２３Ａは、「デフォルト」状態における図２２に示す本発明の実施形態による２×２スイッチング素子を示す図である。

図２３Ｂは、「バー」および「クロス」状態における図２２に示す本発明の実施形態による２×２スイッチング素子を示す図である。

図２４は、２ＭＯＥＭＳ素子と単独交差を用いる光エバネッセント結合を採用する本発明の一実施形態による２×２スイッチング素子を示す図である。

図２５Ａは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。 図２５Ｂは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。

図２５Ｃは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。 図２５Ｄは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。

図２６Ａは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用し、ラッチング用にのみＭＥＭＳアクチュエータを必要とする本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。 図２６Ｂは、ＭＯＥＭＳ素子と「クロス」および「バー」状態における光エバネッセント結合を採用し、ラッチング用にのみＭＥＭＳアクチュエータを必要とする本発明の一実施形態によるラッチング２×２スイッチング素子を示す図である。

図２７Ａは、リミッタ構造を設けずに、本発明の一実施形態によりＲＩＥエッチングプロセスを用いて形成されるギャップ閉鎖機構のリミッタとして導波路誘電クラッドを採用する図２６Ａおよび２６Ｂのラッチング２×２スイッチング素子の断面図である。 図２７Ｂは、リミッタ構造を設けずに、本発明の一実施形態によりＲＩＥエッチングプロセスを用いて形成されるギャップ閉鎖機構のリミッタとして導波路誘電クラッドを採用する図２６Ａおよび２６Ｂのラッチング２×２スイッチング素子の断面図である。

図２８Ａは、本発明の実施形態による線形運動ＭＯＥＭＳ型垂直光結合素子の断面図である。

図２８Ｂは、本発明の一実施形態による回転運動ＭＯＥＭＳ型垂直光結合素子の断面図である。

図２９Ａは、１×２光スイッチング素子と、１×２光スイッチング素子を採用する４×４／３×４光スイッチマトリックスとを示す図である。

図２９Ｂは、本発明の一実施形態による１×２スイッチング素子のために図２９Ａに示すトポロジを採用する線形運動ＭＯＥＭＳ型１×２光スイッチング素子を示す図である。

図３０は、バーおよびクロス状態における本発明の一実施形態による図２９Ｂに示す線形運動ＭＯＥＭＳ型１×２光スイッチング素子を示す図であり、導波路は明瞭化のためにギャップを有して示されている。

図３１は、図２９Ｂおよび３０の線形運動ＭＯＥＭＳ型１×２光スイッチング素子を採用する本発明の一実施形態による２×２および３×３光スイッチング回路を示す図である。

図３２は、図２９Ｂに示す本発明の一実施形態による線形運動ＭＯＥＭＳ型１×２光スイッチング素子を採用して、パス・インディペンデント・ロス（ＰＩＬＯＳＳ）スイッチングを提供する８×８光スイッチングマトリックスを示す図である。

図３３は、本発明の一実施形態による回転運動ＭＯＥＭＳ型２×２閉塞光スイッチング素子を示す図である。

図３４は、本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子を示す図である。 図３５は、本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子を示す図である。

図３６は、本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子内の静電ギャップ閉鎖を示す図である。

図３７は、本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子内の静電ギャップ閉鎖と併せた自己整列を示す図である。

本発明は、光ネットワーク、特に、データセンターおよびクラウドコンピューティングネットワークにおける光スイッチングの使用に関する。

以下の説明は例示の実施形態のみを提示しており、本開示の範囲、適用可能性、構成を限定することを目的としていない。むしろ、例示の実施形態の以下の説明は、例示の実施形態の実行を可能にする説明を当業者に提供するものである。添付の請求項に記載される精神と範囲を逸脱せずに、構成要素の機能と配置に様々な変更を加えることができると理解される。

１．データセンター内通信における光スイッチングを使用しない現行技術

今日、超大型店規模のデータセンターネットワークの大半は、超高密度スイッチを活用する２層リーフ／スパインイーサネット集約トポロジを中心に設計されている。サーバがまずリーフスイッチに接続され、次にリーフスイッチがスパインスイッチに接続される。各リーフスイッチは、ネットワークが選択されたオーバーサブスクリプション閾値を超えてどの位置でもオーバーサブスクリプションとならないように、あらゆるスパインスイッチに接続されなければならない。このようなネットワークトポロジと等費マルチパスプロトコル（ＥＣＭＰ）を使用することによって、上流と下流間の集約パス全体で等価量の帯域幅を有し、複数の集約リンクを介して非閉塞ネットワークアーキテクチャを提供することができる。リーフスイッチのアップリンクの数は、リーフスイッチが接続することのできるスパインスイッチの数を制限する。スパインスイッチのダウンリンクの数は、ネットワーク全体の一部を成すことができるリーフスイッチの数を制限する。

したがって、２層リーフ／スパインデータセンターネットワークアーキテクチャに追加可能なコンピュータサーバの数は、リーフスイッチのアップリンクの数の直接的な関数である。完全非閉塞トポロジでは、リーフスイッチがコンピュータサーバへのダウンリンク帯域幅と同じくらい大きいアップリンク帯域幅を有する必要がある。図２と対照的に、本発明の一実施形態による２層のリーフ／スパインアーキテクチャでは、すべてのリーフスイッチがすべてのスパインスイッチに接続されるため、スケールアウトを行うだけで、選択されたオーバーサブスクリプションパラメータ内で一定の待ち時間で最大量のサーバが追加される。したがって、スケールアウトを実現するため、４０Ｇｂｐｓでのリーフスイッチアップリンクの帯域幅が、１０Ｇｂｐｓの４リンクに分割され、その後、４つの別々のスパインスイッチに接続される。したがって、より多くのアップリンクがより多くのスパインに接続されるため、より多くのリーフスイッチとサーバをサポートすることができる。

２．リーフ−スパイン接続性の進化

２層リーフ−スパインアーキテクチャはデータセンターネットワークアーキテクチャにおいて標準となっており、当業者にとって既知である。第１層はリーフとして定義されるスイッチから成る。第２層はスパインとして定義されるスイッチから成る。３層ネットワークトポロジでは、第１層のリーフスイッチと第３層のスパインスイッチとの中間に第２層のリーフスイッチが設けられる可能性がある。本特許出願の目的上、第２層のリーフスイッチはスパインスイッチと称する。

２Ａ：再構成可能光調整可能送信機および受信機を利用するモジュール式光切替（ＭＯＳ）接続性

ＷＤＭ型リングネットワークは、スプラインスイッチ間およびプログラム可能なＣＤＣ光スイッチとの相互接続要件を排除してクロスリング接続性を提供することによって、リーフノード間の待ち時間だけでなくリーフノード間のプログラマブル能力の程度も低減させることができる。上記のＷＤＭ型ネットワークはスプライン「内」の待ち時間を低減させることができる。しかしながら、費用効果の高いイーサネットスイッチ、等費マルチパス荷重バランシング、フロー規模を把握しない単純なハッシングアルゴリズムに基づく従来の設計法は、高容量フローの優位性のために低容量フローに輻輳が発生して非効率である。今日、ネットワーク内の東西間のトラフィックの約８０％がフローの数の１０％未満であるため、このようなシナリオが一般的になりつつある。従来技術では、中央集中型トラフィックエンジニアリングが、ローカルナレッジルーティングを犠牲にしてネットワーク全体の利用向上に役立つことができる。したがって、従来技術のアーキテクチャは、長時間の帯域幅を要求する高容量フローによって阻止される、短待ち時間に敏感な低容量フローには対処しておらず、アプリケーションのパフォーマンスを低下させる。

しかしながら、こうした低容量フローへの影響を回避するため、高容量フローが競合する、あるいは最悪の場合、高容量フローが完全に行き詰まってしまうのを回避しつつ、低容量フローを保護することが目的であることを前提とすると、トラフィックエンジニアリングは非常に困難な課題である。所与のイーサネットスイッチが追跡できるよりも両フローの数は一時的または永久的に増大し続けているため、アーキテクチャのスケールアウトは、ネットワーク内のアドレス可能な光路の数を激増させ、「エレファント」フローを専用ポイントツーポイント光路へ流すことになるかもしれない。３次元（３Ｄ）ＭＥＭＳ Ｍ×Ｎ光スイッチに基づき「エレファント」フローからデータセンターリーフ−スパインをオフロードするソリューションが市場に出回りつつあるが、こうしたソリューションはパッチパネル自動化用に設計された光スイッチに基づくため、モジュール式ではなく、スケールアウト特性を発揮せず、取得コストが高く、中央集中型トラフィックエンジニアリングを必要とする。さらに、３Ｄ ＭＥＭＳは空間伝播光学に基づくため、パッケージ化するには複雑でかさばる。

したがって、発明者らは図３に示すようなモジュール式光切替（ＭＯＳ）ネットワークアーキテクチャを確立し、単独構成要素の複数のインスタンス、すなわち、光導波路と一体化されるＭＥＭＳ回転ミラーを備える新規の微小光電気機械構造（ＭＯＥＭＳ）に基づく１×Ｎ、たとえばＮ＝３２の平面状光スイッチを利用している。大規模シリコンフォトニクスインテグレーションを活用することで、複数の平面状ＭＯＥＭＳ光スイッチのインスタンスを単独のシリコンチップ上に統合することができる。これにより、シリコンウェハ毎に何百もの光スイッチを製造して、マイクロエレクトニクス産業内で可能である構造と同様のコスト構造を実現することができる。たとえば、６４インスタンスの１×３２平面状光スイッチを採用することによって、システムレベルの製品、６４×２０４８モジュール式光スイッチを、単独のプリント回路板上に統合させることができる。コンパクトな２Ｄ ＭＯＥＭＳにより、このようなモジュール式光スイッチはデータセンターの単ラックユニット構成に適合し、同一のキャビネット内に配備するのに魅力的であり、相互接続しやすい多数のモジュール式光スイッチを製造することができる。

本発明の実施形態によるスケールアウトモジュール式光スイッチ（ＭＯＳ）は、図４および５と発明者らの対応特許出願である２０１４年３月１０日に提出された米国仮出願第６１／９５０，２３８号の「光ネットワークに関連する方法およびシステム」および２０１５年３月１０日に提出された世界知的所有権機関特許協力条約出願の「光ネットワークに関連する方法およびシステム」とを参照して説明したようなリーフスイッチレベルＷＤＭリングネットワークを使用して、あるいは使用せずに、あらゆるトップオブラック（ＴｏＲ）スイッチと併せて配備することができる。ＭＯＳにより、ユーザはデータセンターの規模拡大に合わせて、ウェブスケールデータセンターネットワークのスケールアウトおよび経済性を維持することができる。したがって、ＴｏＲスイッチは分散ローカルナレッジルーティングを利用して、ネットワークワイドトラフィックエンジニアリングを実行せずに、ポイントツーポイント光路上の「エレファント」フローを他のＴｏＲに割り当てることができる。

トップオブラック（ＴｏＲ）は、ラック内のすべてのサーバの上のデータセンターキャビネット（ラック）内のすべてのサーバに搭載されるスイッチである。それらのスイッチはデータセンターネットワークのまさに周縁に位置し、サーバを相互に、およびネットワークインフラに接続する。例示の主要なイーサネットスイッチに基づき、予測可能な未来のＴｏＲの一般的な構成は、ＱＳＦＰ＋１０Ｇｂｐｓ４×送受信機（ＱＳＦＰ１０またはＱＳＦＴ＋）をサポートし、単ラックユニット構成においてＱＳＦＰ２８Ｇｂｐｓ４×送受信機（ＱＳＦＰ２８）へと進化する３２ポートのクアッド・スモール・フォームファクタ・プラガブル（ＱＳＦＰ）インタフェースを利用する。低コストであるため、スケールアウト設計でスパインスイッチとして使用することができる。ＱＳＦＰ＋（ＱＳＦＰ１０）インタフェースでは、ＴｏＲポート毎に４対の１０Ｇｂｐｓの二重レーンが可能になり、並列レーンプラガブル光学素子およびブレイクアウトケーブルを用いて計４０Ｇｂｐｓの３２ポートまたは１０Ｇｂｐｓの１２８ポートとなる。ＱＳＦＰ２８インタフェースでは、ＴｏＲポート毎に４対の２５Ｇｂｐｓの二重レーンが可能になり、並列レーンＱＳＦＰ＋プラガブル光学素子およびブレイクアウトケーブルを用いて計１００Ｇｂｐｓの３２ポート、５０Ｇｂｐｓの６４ポート、または２５Ｇｂｐｓの１２８ポートとなる。

図３に示すモジュール式光切替（ＭＯＳ）基準ネットワークアーキテクチャ（ＲＮＡ）は、ＴｏＲが並列レーンプラガブル光学素子を使用することができるという事実を利用する。これらのＴｏＲはサーバの全ラックに接続するのに十分なインタフェースを備えるだけでなく、データセンターリーフ−スパインのイーサネットスパインスイッチとＭＯＳ ＲＮＡのモジュール式光スイッチの両方に必要な接続を提供するのに十分なインタフェースも備える。図３に示すＭＯＳ ＲＮＡでは、各スパインスイッチ１５０は１６ＴｏＲリーフスイッチ１４０との接続をサポートし、一対のスパインスイッチ１５０と対応する３２ＴｏＲリーフスイッチ１４０との間には、３２の相互接続されたモジュールＭＯＳ＃１〜ＭＯＳ＃３２を備え、６１０（１）〜６１０（３２）と表示されるＭＯＳ６５０が配置される。例示のＭＯＳ ＲＮＡでは、発明者らは３２ポートＱＳＦＰ＋ＴｏＲのポートが以下のように割り当てられることを提案している。
・４０Ｇｂｐｓの１６ＱＳＦＰ＋ポートをラック内の１６サーバ１３０へ、または並列レーンプラガブル光学素子およびブレイクアウトケーブルを介して、１０Ｇｂｐｓの６４ポートをラック内の６４サーバポートへ（設計に応じて最大６４サーバ１３０までサポート）；
・４０Ｇｂｐｓの８ＱＳＦＰ＋ポートを８イーサネットスパインスイッチ１５０へ、または並列レーンプラガブル光学素子およびブレイクアウトケーブルを介して１０Ｇｂｐｓの３２ポートを最大３２スパインスイッチ１５０へ（あるいは、４０Ｇｂｐｓを隣接スパインスイッチ１５０へ、２０Ｇｂｐｓを次の一対の最近スパインスイッチ１３０、１０Ｇｂｐｓを次の８つのスプラインスイッチ１５０などのその他の組み合わせ）
・４０Ｇｂｐｓの８ＱＳＦＰ＋ポートを並列レーンプラガブル光学素子およびブレイクアウトケーブルでＭＯＳ６５０に接続

ＭＯＳ ＲＮＡ６５０では、ネットワークのこの部分が既存の２：１オーバースクリプションリーフ−スパインのように挙動するため、イーサネットスパインスイッチに接続されるＴｏＲリーフスイッチ１４０のポートに対してフォーカスしていない。ＭＯＳネットワークアーキテクチャの新規性は、３２の相互接続モジュールＭＯＳ＃１ ６１０（１）〜ＭＯＳ＃３２ ６１０（３２）内のモジュール式光スイッチに接続されるＴｏＲリーフスイッチ１４０のポートにある。ＴｏＲリーフスイッチ１４０の８ＱＳＦＰ＋ポートがいったん単一のＭＯＳモジュール６１０（Ｘ）モジュール式光スイッチに接続されれば、並列レーンプラガブル光学素子（４０ＧＢａｓｅＰＳＭ４）の個々の３２対のレーンは個々の１：３２平面状光スイッチに接続されて、ＭＯＳ６５０ネットワークに接続される各ＴｏＲリーフスイッチ１４０に関してＭＯＳモジュールＭＯＳ＃１ ６１０（１）〜ＭＯＳ＃３２ ６１０（３２）を介した最大１０２４度の相互接続をサポートする。

ＭＯＳ ＲＮＡ６５０では、３２ＴｏＲリーフスイッチ１４０はそれぞれ別個のＭＯＳモジュール６１０（Ｘ）に接続される。次に、ファイバシャッフル全体でＭＯＳモジュール６１０を相互接続することによって、１０Ｇｂｐｓの最大２，０４８サーバインタフェースで３２ラック／３２ＴｏＲリーフスイッチ１４０のフルスケールロー／ポッド構成を前提として、ＭＯＳ ＲＮＡ６５０のスケールアウトを実行することができる。イーサネットスイッチリーフ−スパインネットワーク全体の総容量１０．２４Ｔｂｐｓに加えて、スケールアウトされたＭＯＳ ＲＮＡ６５０の以下の追加帯域幅が利用可能である。
・８ＱＳＦＰ＋インタフェース全体の任意の２つのＴｏＲリーフスイッチ１４０間のポイントツーポイント帯域幅：３２０Ｇｂｐｓ；
・それぞれ８ＱＳＦＰ＋インタフェースを有する１列の３２ＴｏＲリーフスイッチ１４０の二分帯域幅：２．６４Ｔｂｐｓ；
・それぞれ８ＱＳＦＰ＋インタフェースを有する１列の３２ＴｏＲのアドレス可能な帯域幅：３２７．６８Ｔｂｐｓ

ＭＯＳ６５０内の光スイッチは、ＴｏＲリーフスイッチ１４０の３２ポートＱＳＦＰ１０インタフェースを３２ポートＱＳＦＰ２８インタフェースに置き換えて、ＱＳＦＰ２８インタフェースを有するスパインスイッチ１５０にアップグレードすることによってプロトコルに依存しないため、２５Ｇｂｐｓの２，０４８サーバインタフェースをそれぞれ相互接続できるフルスケール構成の３２ラックを実現することができる。イーサネットスイッチリーフ−スパイン全体の総容量２５．６Ｔｂｐｓに加えて、モジュール式光スイッチネットワーク全体で以下の追加帯域幅が達成される。
・８ＱＳＦＰ＋インタフェース全体の任意の２つのＴｏＲリーフスイッチ１４０間のポイントツーポイント帯域幅：８００Ｇｂｐｓ；
・それぞれ８ＱＳＦＰ＋インタフェースを有する１列の３２ＴｏＲリーフスイッチ１４０の二分帯域幅：６．６Ｔｂｐｓ
・それぞれ８ＱＳＦＰ＋インタフェースを有する１列の３２ＴｏＲのアドレス可能な帯域幅：８１９．２Ｔｂｐｓ

上記の大きな東西間帯域幅容量は、ＴｏＲに同時に搭載することができる個々の３２ＭＯＳモジュール６１０を相互接続することによって、まさにスケールアウトとして非常に柔軟に実現可能である。ＭＯＳ ＲＮＡ６５０では、これは、３２モジュール式光スイッチを均等に分散した２，０４８の個々の１：３２平面状光スイッチインスタンスを相互接続することによって可能である。単一のリーフ−スパイン内および／または複数のリーフ−スパインアレイ間で直接ＴｏＲリーフスイッチ１４０を相互接続するＭＯＳ ＲＮＡ６５０は、接続されたＴｏＲリーフスイッチ１４０間の待ち時間を低減することは明らかであろう。

図３に示すＭＯＳ ＲＮＡ６５０は本発明の範囲を逸脱せずに変更することができるのは自明である。たとえば、１：３２平面状光スイッチは、１：４８、１：１６、または１：６４平面状光スイッチあるいはその他のポートカウントと置き換えて、各リーフ−スパインアレイ内で異なる数のＴｏＲリーフスイッチ１４０および／またはＴｏＲリーフスイッチ１４０を相互接続することができる。任意で、ＭＯＳ ＲＮＡ６５０は、ＴｏＲリーフスイッチ１４０を相互接続するＷＤＭリングネットワークと協働で、あるいは別々に動作をサポートすることができる。同様に、ＭＯＳ ＲＮＡは、スパインスイッチ１５０を相互接続するＷＤＭリングネットワークと協働で、あるいは別々に動作をサポートすることができる。任意で、ＭＯＳ ＲＮＡ６５０はさらに上位に実装することができ、たとえば、図４に示すように、ＭＯＳ ＲＮＡ６５０はリーフスイッチ１４０に加えてスパインスイッチ１５０にも接続される。

図５Ａおよび５Ｂは、ＭＯＳ ＲＮＡ６５０の４Ｕラックユニット７１０および１Ｕラックユニット７２０の実施例を示す。４Ｕラックユニット７１０を参照し、図３のＭＯＳ ＲＮＡ６５０を検討すると、左上に表示されるＱ１〜Ｑ８の８つのコネクタはそれぞれＴｏＲリーフスイッチ１４０のＱＳＦＰ＋（ＱＳＦＰ１０）ポートに接続されるため、４Ｕラックユニット７１０は各コネクタで４×１０Ｇｂｐｓ送信チャネルを収容し、ＴｏＲリーフスイッチ１４０に４×１０Ｇｂｐｓ受信チャネルを供給する。４Ｕラックユニット７１０では、これらのチャネルは４つのモジュール７３０Ａ〜７３０Ｄのうちの１つに結合されて、それぞれＱ１／Ｑ２、Ｑ３／Ｑ４、Ｑ５／Ｑ６、Ｑ７／Ｑ８の信号を受信／供給する。したがって、各モジュール内では、受信された８つの送信信号が８つの１：３２送信（Ｔｘ）光スイッチ（ＯＳ）７４０に結合される一方、８つの受信機チャネルが８つの３２：１受信（Ｒｘ）光スイッチ７７０に結合される。したがって、モジュール内の各ＴｘＯＳ７４０は、それ自体マルチウェイコネクタであるＣ１〜Ｃ３２と表示される３２出力ポート７６０のうちの１つにルーティングすることができ、３２個の出力ポート７６０Ｃ１〜Ｃ３２から受信した信号はＲｘＯＳ７７０に結合される。このように、図示される４Ｕラックユニット７１０は８つのコネクタＱ１〜Ｑ８ ８×（４×１０Ｇｂｐｓ）で受信し、これらの３２個の１０Ｇｂｐｓチャネルを、Ｃ１〜Ｃ３２から８つの出力コネクタ７６０へ８×（４×１０Ｇｂｐｓ）、すべての出力コネクタ７６０Ｃ１〜Ｃ３２へ３２×（１×１０Ｇｂｐｓ）、またはＣ１〜Ｃ３２から１６個の出力コネクタ７６０へ１６×（２×１０Ｇｂｐｓ）、またはその他の組み合わせとしてルーティングする。

図示するように、モジュールＷ、モジュールＸ、モジュールＹ、モジュールＺとして特定される４つのモジュール７３０Ａ〜７３０Ｄはそれぞれ、Ｑ１／Ｑ２、Ｑ３／Ｑ４、Ｑ５／Ｑ６、Ｑ７／Ｑ８の送信信号をＴｘＯＳ７４０を介して単独の４Ｕラックユニット７１０内の出力コネクタ７６０Ｃ１〜Ｃ３２のランクＷ、Ｘ、Ｙ、Ｚに供給する。同時に、各モジュール内のＲｘＯＳ７７０は、出力コネクタ７６０Ｃ１〜Ｃ３２のランクＷ、Ｘ、Ｙ、Ｚで受信された信号をＱ１／Ｑ２、Ｑ３／Ｑ４、Ｑ５／Ｑ６、Ｑ７／Ｑ８コネクタにルーティングする。もしくは、単独モジュール、たとえばモジュールＷ７３０Ａを単一１Ｕラックユニット７２０に収容することができる。任意で、４Ｕラックユニット７１０内のすべての機能を１Ｕラックユニット７２０内に収容することができる。任意で、より上位のカウントコネクタ、たとえばＭＰＯ１２・１２ファイバコネクタではなくＭＰＯ２４・２４ファイバコネクタを使用することによって、４Ｕラックユニット７１０または１Ｕラックユニット７２０のいずれか内のＭＯＳユニット間を相互接続するコネクタのカウントを低減することができる。

したがって、４Ｕラックユニット７１０または１Ｕラックユニット７２０は、Ｃ１〜Ｃ３２コネクタを通じて相互に、および各自のリーフスイッチまたは複数のリーフスイッチに接続できることは自明であろう。例示の相互接続を相互接続マッピング７００で図６Ａおよび６Ｂに示し、その一部を拡大図７５０で拡大して示す。

２Ｂ：ウェブスケールデータセンター用のスケールアウト光スイッチ（ＳＯＯＳ）ネットワークアーキテクチャ

上述したように、クラウドベースのサービスの需要拡大がきっかけとなって、データセンター内の帯域幅は急上昇し、実際のインターネットトラフィック量の３００倍に相当する。さらに、上述したように、ウェブスケールデータセンター（ＷＳＤＣ）では、持続的な「エレファントフロー」と短時間の遅延に敏感な「マウス」フローなどを含むがそれらに限定されない様々なトラフィックパターンをサポートしなければならない。上述したように、東西トラフィックの帯域幅の８０％超はフローの数の１０％未満を占める「エレファントフロー」で表すことができる一方、フローの数の９０％を占める「マウスフロー」は帯域幅の２０％未満を表す。当業界では、光スイッチング技術は、「エレファントフロー」をＷＳＤＣパケットスイッチネットワークからオフロードする解決策を提供すると広く認識されている。しかしながら、従来技術の設計は、コスト的に実行可能で拡張性のあるアーキテクチャ内での高帯域幅の可用性を実現できていない。

したがって、発明者らは従来技術とは異なるアーキテクチャと、セクション２Ａで上述した本発明のＭＯＳを確立した。発明者らは、それをＷＳＤＣ用のスケールアウト光スイッチ（ＳＯＯＳ）ネットワークアーキテクチャと称する。このアーキテクチャは、シリコン光平面状光スイッチの複数のインスタンス、たとえば１×４８を含み、クアッド並列レーン光学素子をサポートするように並列化されて各レーンでのスイッチングを可能にする光スイッチに基づく。大型の１×Ｎスイッチを使用することで、バタフライ構成における小型スイッチのカスケードを防止する。さらに、３つ以上の光スイッチステージが回路の経路上に発生しないように確保することによって、外部増幅を必要とせずに低電力単モードシリコン光送受信機を使用することができる。

図７は、ＳＯＯＳデータセンターネットワークアーキテクチャを示し、ＷＳＤＣが４８ポッド（ポッド１ ８１０（１）〜ポッド４８ ８１０（４８））を備え、各ポッドｎ８１０（ｎ）が４８ラック（Ｒ１〜Ｒ４８）を備え、ラック毎に４８コンピュータサーバ（Ｃ１〜Ｃ４８）を有する結果、コンピュータサーバは１１０，５９２（４８Ｐ×４８Ｒ×４８Ｃ＝１１０，５９２Ｃ）に達する。図８に示すように、計４８Ｐ×４８Ｒ×４８Ｃ＝１１０，５９２Ｃのスケールアウトとなる。光スイッチングによるスケールアウトは４８プレーンを介して達成され、プレーン１ ８２０（１）〜プレーン４８ ８２０（４８）はそれぞれ、各ポッドＰの各ラックＲ間のスイッチングのために１２光スイッチＳ＃１〜Ｓ＃１２を含む。プレーンの選択は、各ポッドＰ内の１２光スイッチ（ＯＳ＃１〜ＯＳ＃１２）を介して達成される。

４０Ｇｂｐｓ ＱＳＦＰ＋または１００Ｇｂｐｓ ＱＳＦＰ２８などのクアッド並列レーンプラガブル光学素子（Ｑ）は、８位置マルチプッシュオン（ＭＰＯ）単モードコネクタを通じて個々の光ファイバに８レーン（Ｌ）（４送信レーンと４受信レーン）をそれぞれ露出させる。単独Ｑは、１／４ラインレートで４つの個々のフルデュプレックス送受信機（すなわち、ＱＳＦＰ＋の場合４０／４＝１０Ｇｂｐｓ、ＱＳＦＰ２８の場合１００／４＝２５Ｇｂｐｓ）として構成することができる。１×４８スイッチを用いて８Ｌを含む送受信機でスケールアウトネットワークアーキテクチャをサポートするため（単一ポッド（Ｐ）内の４８トップオブラックスイッチＴ（１）〜Ｔ（４）と単独ＷＳＤＣ内の４８ポッド（Ｐ）をサポート）、光スイッチ（ＯＳ＃ｎ）の効率的構成は４８の８位置（８レーン（Ｌ）の場合）単モードコネクタを有するクアッドフルデュプレックス設計である。ＯＳ＃ｎ内では、３８４インスタンスの１×４８平面状光スイッチが、２３０４×２３０４位置の４ファイバシャッフルによって相互接続される。

各ラック（Ｒ）は、同一のポッド（Ｐ）内に１２光スイッチ（ＯＳ＃１〜ＯＳ＃１２）に接続されるトップオブラックスイッチ（Ｔ（１）〜Ｔ（４８））を含む。したがって、ポッド（ポッド１ ８１０（１）〜ポッド４８ ８１０（４８））内では、１２光スイッチ（ＯＳ＃１〜ＯＳ＃１２）が、従来技術の２層リーフ−スパイン折返しＣｌｏｓネットワークトポロジ内のスパインスイッチと同じ階層レベルでイントラポッド（イントラＰ）分散光ファブリックの機能を実行する。トップオブラックスイッチ（Ｔ）毎に１２ＱＰＬＰＯを切り換えるのに十分なリソースを有し、１２ＱＰＬＰＯ＊４レーン＝４８レーンを考慮に入れて、各トップオブラックスイッチ（Ｔ）がＱＰＬＰＯの１／４ラインレートで同一のポッド内の他のすべてのトップオブラックスイッチとの同時接続性を備えるため、１２スイッチ（ＯＳ＃１〜ＯＳ＃１２）が各ポッドｎ８１０（ｎ）内に必要とされる。通常、所与のポッドｎ８１０（ｎ）では、１２光スイッチはポッドの真ん中のラック内に配置することができ、ＭＰＯ８ファイバジャンパを介して４８トップオブラック（Ｔ）スイッチ全体に均等に分散される５７６ＱＰＬＰＯに接続される。

別の実施形態を図８の画像８００に示す。光スイッチはイーサネットトップオブラック（ＴｏＲ）スイッチ内にモジュールとして組み込むことによって、同一のポッドまたはローカル環境内の他のＴｏＲのために電子パケットスイッチリーフ機能と光スイッチスパイン機能の両方を実行することができる。

ＷＳＤＣ全体の４８ポッド（ポッド１ ８１０（１）〜ポッド４８ ８１０（４８）には、４８Ｐ×１２Ｓ＝５７６イントラＰＳが含まれる。ＳＯＯＳアーキテクチャを利用して、ＷＳＤＣの４８ポッド全部がインターＰ光スイッチングの４８プレーンであるプレーン１ ８２０（１）〜プレーン４８ ８２０（４８）によって相互接続され、各プレーンは、計４８Ｐ×１２Ｓ＝５７６インターＰＳ用に１２光スイッチ（Ｓ＃１〜Ｓ＃１２）をさらに備える。イントラＰＳスイッチングを使用して、任意の２つのポッド間のプレーンを選択することによって、所与のポッドＰｎの所与のラックＲ内の任意のトップオブラックスイッチを別のＰ内の別のラックＲ内のトップオブラックスイッチに光学的に切り換えることができる。ＷＳＤＣ全体の配備は最終的には、５７６イントラＰＳ＋５７６インターＰＳ＝１１５２光スイッチを含むことになる。

別の実施形態では、当業者にとっては、光プレーンの数は、データセンターのトポロジに合致するように光スイッチｒａｄｉｘの関数として増減させることができることは自明であろう（すなわち、ラック毎に６４サーバである６４ラックの６４ポッド全体の６４プレーンのＷＳＤＣの場合は６４ｒａｄｉｘ、あるいはラック毎に３２サーバである３２ラックの３２ポッド全体の３２プレーンのＷＳＤＣの場合は３２ｒａｄｉｘ）。

光スイッチングは低待ち時間「マウス」フローにとっては遅すぎる場合があるので、ＳＯＯＳは、ＷＳＤＣのすべてのマウスフローにとって十分に大きいトップオブラック（Ｔ）毎の１ＱＰＬＰＯに基づく最小限の３層リーフ−ファブリック−スパイン非閉塞イーサネットパケットスイッチ（ＥＰＳ）８３０を提供する。ＳＯＯＳでは、９６ＱＰＬＰＯの４８イーサネットイントラＰファブリックＥＰＳ８３０と、４８ＱＰＬＰＯの追加の４８イーサネットインターＰスパインＥＰＳとが２３０４トップオブラックＥＰＳに追加されて、計２３０４＋４８＋９６＝２４００イーサネットＥＰＳとなる。したがって、ＳＯＯＳ内でマウスフローを扱うには、イーサネットＥＰＳファブリック−スパイン層に（４８×９６Ｑ）＋（４８×４８Ｑ）＝６９１２ＱのＥＰＳポートが設けられる。それと比較して、３＋１ポスト４８Ｒ×４８Ｐの従来技術のＦａｃｅｂｏｏｋのアーキテクチャ（たとえば、ｈｔｔｐｓ：／／ｃｏｄｅ．ｆａｃｅｂｏｏｋ．ｃｏｍ／ｐｏｓｔｓ／３６０３４６２７４１４５９４３／ｉｎｔｒｏｄｕｃｉｎｇ−ｄａｔａ−ｃｅｎｔｅｒ−ｆａｂｒｉｃ−ｔｈｅ−ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎーｆａｃｅｂｏｏｋ−ｄａｔａ−ｃｅｎｔｅｒ−ｎｅｔｗｏｒｋ／を参照）は、９６ＱＳＦＰ＋の最大６４ファブリックスイッチと６４ＱＳＦＰ＋の最大１９２ファブリックスイッチを含み、ファブリック−スパイン層で計（６４×９６Ｑ）＋（１９２×６４Ｑ＝１８，４３２Ｑ ＥＰＳポートとなるように設計される。よって、この従来技術の設計は、本発明の一実施形態によるＳＯＯＳＥＰＳファブリック−スパイン層よりも１８４３２／６９１２＝２．７倍多いＥＰＳポートを必要とする。

本発明の一実施形態によるＳＯＯＳでは、どのポッド（ｎ）８１０（ｎ）でも、各トップオブラックＴは、１２の異なるイントラＰＳに１２Ｑ、１２インターＰＳに１２Ｑ、４８の異なるイーサネットファブリックＥＰＳそれぞれに１Ｑと計２５Ｑのアップリンクポートが割り当てられる。よって、３２Ｑの各トップオブラックＴは３２Ｑ−２５Ｑ＝７Ｑの残りのサーバを有し、これはラック毎に１／４ラインレートでは７×４＝２８コンピュータサーバＣにとって十分である。同様に、４８ＱのトップオブラックＴ （ＳＯＯＳではスパインＥＰＳと同サイズ）は、Ｑラインレートで２３サーバにとっては４８−２５＝２３Ｑ、１／４ラインレートで最大２３×４＝９２コンピュータサーバＣを有することになる。ＳＯＯＳでは、光スイッチを通る３Ｔホップのみが任意の２つのポッドＰの任意の２つのコンピュータサーバＣで分離されるが、３層リーフ−ファブリック−スパインでは、任意の２つのポッドＰの２つのコンピュータサーバＣには２Ｔホップに加えて、２ファブリックホップと１スパインホップの計５ホップが存在する。したがって、従来技術の３層リーフ−ファブリック−スパインアーキテクチャを超える本発明のＳＯＯＳでは、ＥＰＳによる待ち時間が低減される。

図８に示す例示のＳＯＯＳアーキテクチャの任意の所与のポッドｎ８１０（ｎ）内で、ＱＳＦＰ＋ラインレートでは、全トップオブラックスイッチ間の総光スイッチ帯域幅は４８ｒａｄｉｘで４８Ｔ×１２Ｑ×４０Ｇｂｐｓ＝２３，０４０Ｇｂｐｓであるため、光アドレス可能容量は２３，０４０Ｇｂｐｓ×４８ｒａｄｉｘ＝１．１Ｐｂｐｓ（１秒当たり１．１ペタビット）である。しかしながら、ＱＳＦＰ２８ラインレートでは、帯域幅は４８ｒａｄｉｘで４８Ｔ×１２Ｑ×１００Ｇｂｐｓ＝５７，６００Ｇｂｐｓである。したがって、アドレス可能容量は５７，６００Ｇｂｐｓ×４８ｒａｄｉｘ＝２．７６Ｐｂｐｓである。ＷＳＤＣ内で、イントラＰＳおよびインターＰＳに接続されるトップオブラックＴ内の送受信機の総数は２４×２３０４Ｔ（２４ＱｐｅｒＴ）＝５５，２９６Ｑである。各回路は各端部で１Ｑを有するので、ＱＳＦＰ２８ラインレートでは、光スイッチング前の利用可能な層帯域幅は（５５２９６Ｑ／２）×１００Ｇｂｐ２．７６Ｐｂｐｓとなる。この帯域幅はまず全５７６イントラＰＳ光スイッチによって４８ｒａｄｉｘで光学的に切り換えられ、次に全５７６インターＰＳ光スイッチによって追加の４８ｒａｄｉｘで光学的に切り換えられる。その結果、ＷＳＤＣ全体の総アドレス可能帯域幅は２．７６Ｐｂｐｓ×４８×４８＝６，３５９Ｐｂｐｓ（イントラＰ＋インターＰ）である。よって、ＷＳＤＣ全体は、同時帯域幅として光学的に切り換えられた帯域幅は６，３５９Ｐｂｐｓ／２．７６Ｐｂｐｓ＝２，３０４倍となる。図８は、スケールアウトの機能として、ＳＯＯＳＷＳＤＣ全体のＥＰＳポートおよび光スイッチングポートの成長を示す。図示するように、ＳＯＯＳポートの総数は、ＳＯＯＳで説明したのと同じ持続帯域幅での３層Ｃｌｏｓに基づく別の従来技術のＷＳＤＣ設計の数よりも大幅に少ない。

３．光スイッチ用の大規模シリコンフォトニクスＭＯＥＭＳ集積化

３Ａ：光スイッチの概念

図６〜８に示す各ＭＯＳ ＲＮＡ６５０では、複数の１：３２フォトニックスイッチング装置が、送信機側ルーティングＴｘＯＳ７４０光エンジンおよび受信機側ルーティングＲｘＯＳ７７０光エンジンに使用される。これらは、発明者らによって開発された新規のＭＯＥＭＳに基づく微小光調整可能スイッチ（ＭＯＴＵＳ）コアを利用している。図９は、前面と後面にミラーを有する回転ＭＥＭＳミラーを介して単独導波路とＮ出力導波路との間のルーティングを行う調整可能ＭＯＥＭＳを利用する第１および第２の光エンジン９００Ａおよび９００Ｂを示す。光学顕微鏡写真９００Ｃおよび第１の顕微鏡写真９００Ｄに示すように、調整可能ＭＥＭＳは、湾曲ＭＥＭＳミラー９３０Ａがチャネル導波路に結合される平面状導波路領域９３０Ｂに対して回転するミラー部９３０を備える。湾曲ＭＥＭＳミラー９３０Ａは、静電始動下で湾曲ＭＥＭＳミラー９３０Ａを回転させるＭＥＭＳアクチュエータ９２０に結合される。消費電力を低減するため、湾曲ＭＥＭＳミラー９３０Ａは、第２の顕微鏡写真９００Ｅに詳細に示すラッチングアクチュエータ９１０を用いて適所にラッチングすることができる。ラッチロックは、第２の顕微鏡写真９００Ｅに示すように、ラッチが下方に移動する間に係止位置へと移動する可動部をラッチングの両側に備える。ロックのアクチュエータによって、ラッチは自由に上下移動できる。

ＭＯＴＵＳ内にミラー素子を設けない１×Ｎ光スイッチの別の実施形態を図示し、図２０Ａおよび２０Ｂを参照して説明する。同一のシリコンダイに複数の光スイッチを備える回路の結合ステージで第２の光スイッチではなく方向性結合器、またはその他の光結合器、ネットワークを使用する別の実施形態は図１３Ｂを参照して説明する。

３Ｂ：光導波路技術

ＭＯＥＭＳ、特に、ＭＥＭＳミラーおよびその他のＭＥＭＳアクチュエータは通常、標準なＭＥＭＳ製造工程、試作品製造施設、製造作業、たとえばＭＥＭＳＣＡＰからのＭＵＭＰ（マルチユーザＭＥＭＳプロセス）、サンディア国立研究所のＳＵＭＭｉＴ Ｖプロセス、Ｔｅｌｅｄｉｎｅ ＤＡＬＳＡのマルチプロジェクトウェハ「Ｓｈｕｔｔｌｅ」実行製造施設、ＳＴマイクロエレクトニクスの大容量ＭＥＭＳ製造施設の可用性により、選択基板としてシリコンを用いて製造される。

３Ｂ．１：窒化ケイ素導波路プラットフォーム

シリコン上の１３００ｎｍおよび／または１５５０ｎｍでの遠距離通信ウィンドウ内の光導波路の技術オプションを挙げてみると、二酸化ケイ素（ＳｉＯ２）クラッドを備えるシリコン上の窒化ケイ素（Ｓｉ３Ｎ４）コア導波路である。上記導波路形状の１例を図１０の第１の導波路断面図１０００Ａに示す。したがって、光導波路１０００は、下側二酸化ケイ素１３０クラッド、窒化ケイ素（Ｓｉ３Ｎ４）１４０コア、上側二酸化ケイ素（ＳｉＯ２）１３０クラッドを備える。導波路断面図１０００Ａでは、光導波路１０００がエアギャップを介して、平面状導波路領域９３０Ｂに対して調整可能な湾曲ＭＥＭＳミラー９３０ＡなどのＭＥＭＳ素子内のＭＥＭＳミラー（ＭＥＭＳＭ）１１００に結合される。光導波路はエアギャップでは〜１０μｍ厚のＭＥＭＳＭ１１００であるため、インタフェースは、Ｓｉ基板内に形成される作動シリコン（Ｓｉ）ＭＥＭＳ構造と同じ材料構造を有することができる。光導波路１０００はＳｉ基板の下に、エッチバックされてＭＥＭＳＭ１１００のための回転軸の一部を形成するポリイミド層を有する。光導波路１０００の垂直端壁とＭＥＭＳＭ１１００の壁には反射防止コーティングが蒸着される。

Ｓｉ３Ｎ４導波路型ＭＥＭＳＭ波長調整可能ＰＩＣ回路の設計ガイドラインを検討し、ＭＥＭＳミラー径が１．００ｍｍであり、ブラッグ反射器に結合される光導波路がＭＥＭＳＭの縁部から２００μｍ間隔をおいて配置され、各インスタンスにおいて、ＭＥＭＳＭの旋回軸から光導波路までの距離がＭＥＭＳＭの径に等しいと考える。その結果、ＭＥＭＳＭの幅は９５０μｍであり、ＭＥＭＳＭの最大角回転が±３度と考えると、上端導波路と下端導波路間の水平間隔は１０５μｍである。０．７５μｍ間隔の導波路を前提とすると、アクセス可能なチャネルの最大数は１．００ｍｍ径では７４（中心から±３７チャネル）であり、より小さな０．５μｍチャネル間隔では、８０チャネル（中心から±４０チャネル）となる。したがって、Ｓｉ３Ｎ４導波路技術では、チャネルの数が重要となり得ることは自明であろう。異なる設計パラメータでは、たとえば、チャネル数が１２、１６、１８、２４、３２、４０などの小径のＭＥＭＳミラーなどの装置を、±３度のＭＥＭＳミラー回転で小さなダイ設置面積に実装することができる。したがって、高チャネル数のコンパクトな静電型ＭＥＭＳ１：ＮおよびＮ：１光スイッチを、小設置面積および低消費電力で、集積ＣＭＯＳ電子機器および大容量低コスト基準プロセスをサポートする製造プラットフォームに基づき実現することができる。

３Ｂ．２：絶縁層上シリコン導波路プラットフォーム

シリコン上の１３００ｎｍおよび１５５０ｎｍでの遠距離通信ウィンドウ内の光導波路の技術オプションを挙げてみると、上部にエアクラッド、下部に二酸化ケイ素（ＳｉＯ２）クラッドを有する絶縁層上シリコン導波路である。このようなプラットフォームは図１０の第２の導波路断面図１０００Ｂに示され、導波路１２００は下側二酸化ケイ素（ＳｉＯ２）１３０クラッドと、シリコン１２０コアを備え、空気またはその他の材料の屈折率に応じて上側クラッドを形成する。導波路断面図１０００Ｂでは、同様に、光導波路１２００がエアギャップを介して平面状導波路領域９３０Ｂに対する湾曲ＭＥＭＳミラー９３０ＡなどのＭＥＭＳＭ１３００に結合される。

しかしながら、Ｓｉ１２０の高屈折率により、単モード導波路のシリコン（Ｓｉ）の厚さ限度は２２０ｎｍであり、通常、ＭＥＭＳ装置にとっては薄すぎる。ただし、１μｍのモーダルインデックスを有するシリコン平面状導波路に５モードの厚さが存在し、基本モードを選択するためにリブ状導波路を採用することができる。したがって、１μｍのＳｉのＭＥＭＳＭ１３００を同じ材料で形成することができる。屈折率のため、光導波路１２００とＭＥＭＳＭ１３００のエアギャップ上の反射防止（ＡＲ）層は、屈折率が１．６６のパリレンを用いて形成することができる。ＡＲコーティングの厚さは約２３３ｎｍとなる。

絶縁層上シリコン導波路型ＭＥＭＳＭ波長調整可能ＰＩＣ回路のガイドラインを検討し、ＭＥＭＳミラーの設計径が２．００ｍｍであり、光導波路がＭＥＭＳＭの縁部から２００μｍ間隔をおいて配置され、ＭＥＭＳＭの旋回軸から光導波路までの距離がＭＥＭＳＭの半径に等しいと考える。その結果、ＭＥＭＳＭの幅は６８０μｍであり、ＭＥＭＳＭの最大角回転を±３°と考えると、上端導波路と下端導波路との間の水平間隔は２０９μｍである。図１１は、４．５μｍと５．５μｍの間隔を有する光導波路にとってアクセス可能なチャネルの数を示す。したがって、５．５μｍ間隔の導波路の場合、アクセス可能なチャネルの最大数は２．００ｍｍ径の設計では７４（中心から±３７チャネル）であり、４．５０μｍチャネル間隔の場合、この設計径でアクセス可能な対応するチャネルの最大数は９０チャネル（中心から±４５チャネル）である。

したがって、絶縁層上シリコン導波路技術を用いて多数のチャネルが可能であることは自明であろう。異なる設計パラメータでは、チャネル数が１２、１６、１８、２４、３２、４０、６４などの小径のＭＥＭＳミラーなどの装置を、±３°のＭＥＭＳミラー回転で小さなダイ設置面積に実装することができる。したがって、高チャネル数のコンパクトな静電型ＭＥＭＳ１：ＮおよびＮ：１光スイッチを、小設置面積および低消費電力で、集積ＣＭＯＳ電子機器および大容量低コスト基準プロセスをサポートする製造プラットフォームに基づき実現することができる。

３Ｃ：ＭＯＴＵＳ型ＭＯＳ光スイッチモジュール

新規のシリコン光型ＭＯＴＵＳ１：Ｎ（たとえば、Ｎ＝３２）の大きさでは、パッケージ化される素子は回路の設置面積によってではなく、Ｎ＋１、たとえば３３の、チップに装着される光ファイバのストランドによって限定される。平面状光回路チップはＮ＋１高品質Ｖ溝を有して設計することで、低損失でＮ＋１光ファイバの大型アレイを装着することができる。大量の光ファイバが同一のチップに装着される結果、同一チップ上に複数、たとえば４インスタンスの高Ｎ１：Ｎ平面状光スイッチをパッケージ化する際に実際的な制限があることが分かっている。４つの１：３２平面状ＭＯＴＵＳ光スイッチを含む完全シリコンパッケージチップは、１５０ｍｍ２未満を測定し、必要な４×（３２＋１）＝１３２の光ファイバのストランドを装着するのに十分な空間を提供する。対照的に、ＭＯＴＵＳ４×（１：３２）ダイ自体は十分に小さいため、単独の８インチウェハから２００超のチップを製造することができる。光スイッチのウェハスケールテストにより、集積回路などの他の種類のシリコンチップのマイクロエレクトニクス産業において可能なチップ毎のコストを達成することができる。

したがって、上記１：ＮのＭＯＴＵＳ光エンジンは、３Ｕラックユニット７１０モジュール７３０Ａ〜７３０Ｄまたは１Ｕラックユニット７２０内の１：３２ＴｘＯＳ７４０および３２：１ＲｘＯＳ７７０の基板を形成できることは自明であろう。しかしながら、さらに、４つの１：３２ＭＯＴＵＳスイッチインスタンスで１６「チップ」を用いて集積化することで、単一プリント回路板にＴｏＲＱＳＦＰ＋インタフェースに面する６４ファイバと他のモジュール式光スイッチに面する２０４８ファイバとをパッケージ化することができる。その結果、６４×２０４８モジュール式光スイッチは十分コンパクトであり、低電力で単独のデータセンターラックユニット構造をサポートする。モジュール式光スイッチの積層は、内部ファイバシャッフルをまとめる高密度光ファイバジャンパを用いて行うことができる。光スイッチのモジュール性により、新たなラックの注文時、追加のＴｏＲと同時に配備することができる。さらに、これらのＭＯＴＵＳ光スイッチは低電力、低コスト、プロトコル非依存、ペイロード非依存、波長分割多重非依存であり、一点故障を回避するため、ＴＤＭおよびＷＤＭによるデータレート向上をサポートする。

３Ｄ：ＭＯＴＵＳ型リーフおよびスパイン光スイッチモジュール

高Ｎ１：ＮおよびＮ：１光スイッチに関して説明したＭＯＴＵＳ光エンジンは、４−ａｒｙ−２−ｆｌｙスイッチング方法を用いて、たとえば４×４非閉塞ビルディングブロックなどの小型のＮ個のＮ×Ｎ光スイッチにも適用することができる。Ｎ＝４では、よりコンパクトな回転ＭＥＭＳ素子をＭＯＴＵＳ光エンジン内で採用して、図１２に示すように完全集積４×４マトリックスを４ｍｍ２ダイに組み込むことができ、レイアウト１３００Ａは完全接続光インターコネクトで概略図１３００Ｂに示すような完全接続スイッチマトリックスの４つの１：４光スイッチと４つの４：１光スイッチを備える。したがって、４×４の４ｍｍ２ダイは８しか光ファイバ接続部を有していない。このような４×４は、リーフスイッチ内の光スイッチモジュールの基盤を形成することができる。完全接続スイッチマトリックスが、リーフスイッチ内で厳密非閉塞ルーティングおよび再構成を提供することは自明であろう。アーキテクチャは１：ＮおよびＮ：１光スイッチを用いてＮ×Ｎに一般化することができるが、Ｎが増加すれば、導波路インターコネクトはＮ２クロスコネクトのルーティングの複雑度により、オフチップに移動させることができる。

したがって、６４×（１×６４）入力スイッチの入力アレイが６４×６４＝４，０９６ファイバ相互接続ネットワークを介して６４×（６４×１）出力スイッチに結合される光スパインスイッチを検討することができる。このような光インターコネクトは、光ファイバおよび／またはポリマー可撓平面状相互接続方法を利用する、あるいは、入力Ｖ溝のスイッチの６４出力と６４Ｖ溝アセンブリの出力Ｖ溝アレイとを直角に結合させたコンパクトな６４×６４クロスコネクトのためのＶ溝を利用することができる。

本発明の実施形態による光スイッチングアプリケーションでは、ノード内の送信機が対応付けられる受信機へと戻るようにルーティングされる可能性は低く、図１２の第２の概略図１３００Ｃは、本発明の一実施形態による複雑度の低減した（ＲＣ）Ｎ×Ｎ光スイッチ（ＲＣＯＳ）を示す。図示するように、ＲＣＯＳは（Ｎ−１）×（Ｎ−１）クロスコネクトを有するＮ１：（Ｎ−１）および（Ｎ−１）：１スイッチマトリックスを採用する。したがって、各入力Ｉｎ＃Ｘ（Ｘ＝１、２、３、４）は、複雑度の低減したスイッチングおよび光インターコネクトで出力Ｏｕｔ＃Ｙ（Ｙ＝１、２、３、４）（Ｙ≠Ｘ）にルーティングすることができる。

図１３を参照すると、本発明の実施形態による第１および第２の画像１３００Ｄおよび１３００Ｅ内の４×４および８×８光スイッチマトリックスは、方向性結合器ベースの光受信機へのルーティングと併せて、ＭＯＴＵＳ光エンジンを採用している。第１の画像１３００Ｄは、明瞭化のために図示しないデータソースに結合される第１〜第４のＭＯＴＵＳ光エンジン１３１０Ａ〜１３１０Ｄを備え、明瞭化のため図示しないコントローラの制御下で第１〜第４の光受信機１３２０Ａ〜１３２０Ｄのうちの選択された受信機への送信用の出力ポートを選択する４×４光スイッチを示す。ＭＯＴＵＳ光エンジン１３１０Ａ〜１３１０Ｄからの各出力ポートは、１以上の方向性結合器を介して、選択された受信機に結合される。交差マトリックスの設計により、各光路は光路間の光交差が高クロストークおよび低損失のために９０度となるように、方向性結合器との間の水平および垂直リンクから成る。しかしながら、このアーキテクチャは、従来の完全接続アーキテクチャと比較して、クロスコネクトの数を低減させる。

対照的に、第２の画像１３００Ｅは、第１〜第８のプラガブル送受信機１３３０Ａ〜１３３０Ｈがそれぞれ第１〜第８のＭＯＴＵＳ光スイッチ１３４０Ａ〜１３４０Ｈと第１〜第８の受信機１３５０Ａ〜１３５０Ｈに結合される８×８スイッチマトリックス用の設計拡張方法を示す。第１〜第８のＭＯＴＵＳ光スイッチ１３４０Ａ〜１３４０Ｈのそれぞれの光出力は、方向性結合器ベースのルーティングマトリックスと、第１〜第８の受信機１３５０Ａ〜１３５０Ｈの適切な受信機に結合される。この構成はループバックを提供するが、この特徴が不要な場合、マトリックスは複数のファイバインターコネクトの数を低減することができる。ここでも、交差マトリックスの設計により、各光路は、経路間の光交差が高クロストークおよび低損失のために９０度となるように、方向性結合器を介した各ＭＯＴＵＳ光スイッチから受信機への水平および垂直リンクから成る。ここでも、アーキテクチャは、従来の完全接続アーキテクチャと比較してクロスコネクトの数を低減する。

図１３は、図１３Ｂの第１および第２の画像１３００Ｄおよび１３００Ｅにおいて４×４および８×８光スイッチマトリックス内で実現されるような本発明の一実施形態による交差１３００Ｆを示す。交差１３００Ｆでは、各光導波路１３６０は、光線を拡張させることで交差１３００Ｆの性能を向上させる先細部１３７０を有する。先細部１３７０内では、サブ波長のナノ構造を形成して、拡張ビームへのモード変換を向上させることによって交差の性能をさらに向上させることができる。これにより、挿入ロスを低減することができる。

上述の４×４および８×８光スイッチマトリックスはオンチップ導波路交差を採用しているにもかかわらず、当業者にとっては、交差の追加を犠牲にして大型スイッチマトリックスを設計できることは明らかであろう。たとえば、４８×４８設計は、どのスイッチ位置でも約９５の垂直交差を必要とし、０．０１ｄＢ／交差の場合、交差のために約１ｄＢの追加のオンチップ損失が生じる。

４．時間膨張空間スイッチマトリックス

図４〜８、図１３に示す本発明の実施形態では、ＭＯＥＭＳ型ＭＯＴＵＳ光スイッチングエンジンは、データセンター内のリーフ−スパインルーティング構造内のフォトニックスイッチングファブリックを提供するためのコンパクトで、低電力、低コスト、プロトコル非依存、ペイロード非依存、波長分割多重非依存の技術を提供する。また、このようなＭＯＥＭＳ型ＭＯＴＵＳ光スイッチングエンジンは、ルータ、波長アドドロップマルチプレクサ、保護スイッチングなどの他のフォトニックスイッチングファブリック内でも採用することができる。しかしながら、回転ミラーを採用するこれらのＭＯＥＭＳ型装置のスイッチング速度は約１０μｓ〜１００μｓであるが、多数の用途では、光リンクがスイッチングプロセス中にイナクティブになるように再構成されるという要件により、この速度が低速すぎる場合がある。したがって、発明者らは、時間膨張空間スイッチマトリックスまたは時間空間スイッチマトリックスを構築した。図１４は、第１および第２のマトリックス１４２０および１４３０を備える中心空間スイッチングステージと併せて、第１および第２の時間スイッチングステージ１４１０および１４４０を採用する時間空間Ｎ×Ｎスイッチ１４００Ａを示す。第１および第２の時間スイッチングステージＦ１ １４１０およびＦ２ １４４０はＮ×（１×２）およびＮ×（２×１）スイッチングアレイを備え、第１および第２のマトリックスＳＦＭ１ １４２０およびＳＦＭ２ １４３０ はＮ×Ｎスイッチングマトリックスを備える。

したがって、タイミング図１４００Ｂに示すように、光トラフィックはまず時点Ｔ１まで第１のマトリックスＳＦＭ１ １４２０を通じてルーティングされ、そこで第２のマトリックスＳＦＭ２ １４３０は新たな所望の構成にトリガされる。したがって、ＴＭＥＭＳがＭＯＥＭＳスイッチのスイッチング時間であるＴ２＝Ｔｘ＋ＴＭＥＭＳでは、第２のマトリックスＳＦＭ２ １４３０が設定され、バッファ期間ＴＢＵＦＦＥＲ後、Ｔ３＝Ｔ２＋ＴＢＵＦＦＥＲ＝Ｔ１＋ＴＭＥＭＳ＋ＴＢＵＦＦＥＲでは、第１および第２の時間スイッチングステージＦ１ １４１０およびＦ２ １４４０がトリガされるため、Ｔ４＝Ｔ３＋ＴＦＡＳＴ＝Ｔ１＋ＴＭＥＭＳ＋ＴＢＵＦＦＥＲ＋ＴＦＡＳＴでは、ＴＦＡＳＴが第１および第２の時間スイッチングステージＦ１ １４１０およびＦ２ １４４０のスイッチング速度であり、新たなスイッチング構成が確立されて、ライブトラフィックのためにアクティブになる。１：２および２：１スイッチのアレイとして図示される第１および第２の時間スイッチングステージＦ１ １４１０およびＦ２ １４４０がニオブ酸リチウムフォトニック回路を用いて実現される場合、ナノ秒以下のスイッチング速度を容易に達成することができる。第１および第２の時間スイッチングステージＦ１ １４１０およびＦ２ １４４０のフォトニック回路技術によると、マイクロ秒〜ナノ秒以下のスイッチング速度を達成することができる。このように、ＭＯＥＭＳスイッチング時間ＴＭＦＭＳは、ＴＭＥＭＳ≦ＴＥＬＡＰＳＥ＋ＴＦＡＳＴを前提とすると、時間空間Ｎ×Ｎスイッチ１４００Ａの再構成の最大レートを定義する一方、第１および第２の時間スイッチングステージＦ１ １４１０とＦ２ １４４０は時間空間Ｎ×Ｎスイッチ１４００Ａのスイッチング速度を定義する。

図１５は、第１〜第４の入力１×２時間スイッチ１５１０Ａ〜１５１０Ｄと第１〜第４の出力１×２時間スイッチ１５３０Ａ〜１５３０Ｄと共に第１および第２の４×４空間マトリックス１５２０Ａおよび１５２０Ｂを備える例示の時間空間Ｎ×Ｎスイッチ１５００を示す。フォトニック回路技術を利用して、すべての８時間スイッチは単一ダイに集積させることができ、４×４空間マトリックスのどちらも単一ダイに集積化して共同パッケージ化することができる。もしくは、集積型光増幅を伴う、あるいは伴わない化合物半導体ＩｎＧａＡｓＰスイッチは、時間スイッチとして採用することができる。もしくは、シリコンフォトニクスの進化につれて、時間スイッチと空間スイッチを同一のシリコンダイ内に形成することができる。

時間空間Ｎ×Ｎスイッチは図１５では時間空間Ｎ×Ｎスイッチ１５５０で一般化され、Ｍ個のＮ×Ｎ空間スイッチ１５７０（１）〜１５７０（Ｍ）が１：ＭスイッチングのＮチャネルを提供する入力時間スイッチ１５６０と、Ｍ：１スイッチングのＮチャネルを提供する出力時間スイッチ１５８０との間に配置されるように図示されている。２つの空間スイッチングマトリックスのみを有する時間空間Ｎ×Ｎスイッチ１４００Ａとは対照的に、Ｍ個の空間スイッチングマトリックスにより、時間空間Ｎ×Ｎスイッチ１５５０をＴＭＥＭＳよりも高速で再構成することができる。たとえば、いったん第２の空間Ｎ×Ｎスイッチが再構成されアクティブになっていれば、時間空間Ｎ×Ｎスイッチは第１の空間Ｎ×Ｎスイッチが再構成され、ライブトラフィックのために切り換えられるのを待つのではなく、第３のＮ×Ｎスイッチは既に再構成を始めることができる。したがって、Ｍの規模は空間マトリックスの最高再構成速度とスイッチング時間に応じて設定し、ＴＥＬＡＰＳＥや時間スイッチング時間ＴＦＡＳＴなどのバッファ遅延を無視することができる。

本発明の実施形態による時間空間Ｎ×Ｎスイッチ（ＴＳＮ２Ｓ）方法は、図１６に示すような再構成型非閉塞スイッチファブリックと厳密非閉塞スイッチファブリックにも適用することができ、第１および第２のＴＳＮ２Ｓマトリックス１６００および１６５０は、２×２スイッチング素子を採用する共通３２×３２再構成型Ｂｅｎｅｓネットワークを採用している。第１のＴＳＮ２Ｓ１６００は、複雑度１６×（２×２）の入力および出力時間マトリックス１６１０および１６４０と共に第１および第２の１６×１６空間マトリックス１６２０および１６３０を採用する次数２ １６×１６ＴＳＮ２Ｓとみなすことができる。もしくは、第２のＴＳＮ２Ｓ１６５０は、第１および第２の入力時間１６×（２×２）マトリックス１６６０および１６６５と第１および第２の出力時間１６×（２×２）マトリックス１６７０および１６７５との間に配置される第１〜第４の８×８空間マトリックス１６７０Ａ〜１６７０Ｄを採用する次数４８×８ＴＳＮ２Ｓとみなすことができる。第１および第２の入力時間１６×（２×２）マトリックス１６６０および１６６５と第１および第２の入力時間１６×（２×２）マトリックス１６７０および１６７５は完全シャッフルを介して結合され、第２の出力時間１６×（２×２）マトリックス１６６５と第２の出力時間１６×（２×２）マトリックス１６７５は、上側８２×２スイッチを第１および第２の８×８空間マトリックス１６７０Ａおよび１６７０Ｂに、下側８２×２スイッチを第３および第４の８８空間マトリックス１６７０Ｃおよび１６７０Ｄに接続する２完全シャッフルネットワークを介して第１〜第４の８×８空間マトリックス１６７０Ａ〜１６７０Ｄに結合される。

したがって、３２×３２再構成型Ｂｅｎｅｓネットワークが第１、第２、第６、第７ランクの高速スイッチと第３〜第５ランクの低速スイッチで構成される場合、次数２ １６×１６ＴＳＮ２Ｓまたは次数４８×８ＴＳＮ２Ｓとして配備することができる。これらの構成は、別のスイッチングプレーンとして図１７の第１および第２の概略図１７００および１７５０に示す。もしくは、第１および第２の入力時間１６×（２×２）マトリックス１６６０および１６６５と第１および第２の出力時間１６×（２×２）マトリックス１６７０および１６７５はそれぞれ、８×（１×４）と８×（４×１）入力および出力時間マトリックスで置き換えることができる。

上記３２×（１×４）および３２×（４×１）入力および出力時間マトリックスを採用する次数４３２×３２時間空間スイッチングファブリックを図１８の第１の概略図１８００に示す。しかしながら、厳密非閉塞または再構成型非閉塞マトリックスが、すべて一緒に動作する時間スイッチに基づき個別に切り換えられるように明示的または暗示的に説明されている図１４〜１７を参照して説明した時間空間スイッチングファブリックとは全く異なる。これらのシナリオでは、次の再構成のために確立される空間マトリックスは、時間スイッチのスイッチングの前に完全に構成しなければならない。しかしながら、必ずしもこのように動作させる必要はない。もしくは、４の３２×３２時間空間スイッチングファブリック１８２０Ｙ（Ｙ＝Ａ、Ｂ、Ｃ、Ｄ）内の経路は、相互に独立して動作する時間入力および出力スイッチ１８１０Ｘと並列に設定することができる。したがって、第１〜第４の３２×３２時間空間スイッチングファブリック１８２０Ａ〜１８２０Ｄで示すように、経路は３２×３２時間空間スイッチングファブリック内に同時に確立することができ、経路を再構成するための次の構成は別の３２×３２時間空間スイッチングファブリック内に確立することができる。したがって、再構成する経路のみが再構成のために送信を停止しなければならない一方で、単独の時間空間スイッチングファブリックを通るすべての経路のルーティングの際には、全経路が送信を停止しなければならない。

図１８に示すような時間空間スイッチングファブリックは、制御アルゴリズム内の複雑度を高めることによって経路の定期的なリパッキングを実行して、複数のプレーンが最小数のスイッチング素子を採用することで、１以上の既存の経路を同時に再構成させる必要なく、新たな光路を確立する柔軟性を高めることができるのは自明であろう。別のリパッキングは、たとえば、特定の空間スイッチプレーンにすべてのルートを分配する、あるいはサブセットの入力ポートを別々の所定の空間スイッチプレーンにリパックすることを試みることができる。図１８に示すような時間空間スイッチングファブリックは、厳密非閉塞空間スイッチファブリック、広義非閉塞空間スイッチファブリック、再構成型非閉塞空間スイッチファブリック、閉塞空間スイッチファブリックでも採用できることは自明であろう。任意で、複数の空間スイッチングファブリックはすべて同じであってもよいし、あるいは本発明の他の実施形態では、異なる閉塞レベルの空間スイッチングファブリックを採用することができる。任意で、入力および出力時間スイッチアレイは、特定のポートが特定波長に関連付けられるように波長範囲で構成可能である。任意で、ある空間スイッチングファブリックは時間空間スイッチングファブリック内の別のスイッチングファブリックと異なる大きさを有することができる、あるいは、複数の空間スイッチングファブリックのプレーンが異なるレートでルーティングされるように他の技術を利用することができる。たとえば、回転角度を減らしたＭＯＥＭＳ１：４ＭＯＴＵＳ光エンジンを設計して、同じ方法でＭＯＥＭＳ１：３２ＭＯＴＵＳ光エンジンよりも高速に切り換えることができる。このように、短バースト「エレファント」トラフィックは、他よりも高速にプレーンを再構成できるために、上記の空間スイッチングファブリックを通じてルーティングすることができる。任意で、このプレーンにルーティングされるトラフィックは、リンクが所定期間を超過する場合に空間スイッチングファブリックの別のプレーンにルーティングすることができる。本発明の範囲を逸脱せずに、ある範囲の構成を採用できることは自明であろう。

図１４〜１８を参照して上述したように、入力ポートを出力ポートにマッピングする際の時間空間スイッチングファブリックの構成は、コントローラによって暗黙的に決定される。本発明の実施形態では、コントローラは、時間空間スイッチングファブリックに接続される装置（たとえば、リーフスイッチ）からの信号に基づき、あるいは、トラフィックローディングによって影響を受ける装置（たとえば、時間空間スイッチングファブリックがリーフスイッチに接続される場合のスパインスイッチ）からの信号に基づき、たとえばデータセンターのリモートコントローラからのマッピングによって提供することができることは自明であろう。もしくは、時間空間スイッチングファブリックに必要な制御情報は、受信した信号、たとえばヘッダ／プリアンブルデータの解析によってローカルに取得することができる。

本発明の他の実施形態では、時間空間スイッチングファブリックは、パケットスイッチング層が大きな負荷がかかっている場合にネットワークパイプラインをオフロードする際に採用することができる。したがって、時間空間スイッチングファブリックは、光学的にルーティングされる光スイッチポートとパケットスイッチポートの両方を有するハイブリッドスイッチであってもよいが、パケットスイッチポートは構内／遠隔光インタフェース機器／ネットワークではなくパケットスイッチにルーティングされる。したがって、スイッチパイプラインディープバッファ内のパケットヘッダを調査し、ペイロードが時間空間スイッチングファブリックに達する前に、第１のパケットが転送されている間に次のパケットに必要な構成をヘッダから特定することによって、送信の際の待ち時間を低減することができる。任意で、時間空間スイッチングファブリック内の空間スイッチングのいくつかのプレーンを、パケットデータによって優先的に採用することができる。

図１９は、一対の光回路スイッチ１９１０と１９２０との間の帯域外同期機構を示す。図示するように、第１の光スイッチ１９１０の各出力は、対応する第１、第２、第３のタップ１９３０、１９６０、１９７０を介して第２の光スイッチに接続される。第１のタップ１９３０はＸ％、たとえばＸ＝２を第１の光検出器１９４０に結合する。第２のタップ１９６０はそれぞれ光源１９５０に結合されて、光源１９５０の出力のＹ％、たとえばＹ＝２が光ファイバに結合され、光信号は第１の光回路スイッチ１９１０から第２の光回路スイッチ１９２０に流れる。次に、これらの信号はそれぞれ、出力に結合されるフィルタ１９７０を通って光源１９５０から第２の光検出器１９８０に流れるが、ネットワーク信号は直接第２の光回路スイッチ１９２０に送られる。したがって、明瞭化のため図示しない制御回路は第１の光検出器１９４０から出力を受信し、どの光源１９５０がイネーブルであり、第２の光検出器１９８０に信号を供給するかを判定する。

したがって、たとえば、第１の光回路スイッチから切り換えられたチャネルに光信号が存在すれば、アクティブなチャネルと対応付けられる光源以外のすべての光源１９５０がトリガされるため、たとえば送信帯域ＬＥＤ外とすることができるこれらの光源１９５０がアクティブとなり、フィルタを通じて第２の光検出器１９８０に結合され、明瞭化のため図示しない第２の制御回路が受信信号から切り換えられるポートとして「アクティブなもの以外すべて」を判定する。このように、第２の光回路スイッチ１９２０は、送信された光信号内のプリアンブル信号に基づき切り換えることができる。通常、第１のタップ１９３０および第１の光検出器１９４０は取り除かれ、光源１９５０が制御回路に基づきトリガされて、第１の光スイッチ回路１９１０を把握する。このように、光学層での帯域外信号を採用して、地理的に相互に離れた第１および第２の光スイッチ回路１９１０および１９２０を同期化することができる。図１９に示す例は単純であるが、このアプローチは、各イナクティブな経路が帯域外信号を搬送して、信号が他のスイッチと組み合わせて複数の遠隔スイッチで受信されてアクティブな経路を判定する一般的なスイッチングファブリックにも適用されることが自明であろう。もしくは、アクティブな経路のみが帯域外信号で照らされる。

任意で、第２のタップ１９６０は、粗いＷＤＭを通じて送信信号と帯域外光源１９５０信号とを組み合わせるマルチプレクサであってもよい。上記マルチプレクサは、第１のタップ１９３０が実装される場合のように、ＭＯＴＵＳ光エンジンと統合させることができる。同様に、フィルタ１９７０、デマルチプレクサは、第２の光回路スイッチＭＯＴＵＳ光エンジンと統合することができる。したがって、低ビット速度／連続波と光スイッチ間の超短待ち時間の同期化を、安価なＬＥＤと低コストのフォトダイオードを用いて実現することができる。マルチプレクサとデマルチプレクサをシリコンＭＯＥＭＳと一体化させることができるだけでなく、モノリシックおよび／またはハイブリッド集積技術を用いて、光検出器とＬＥＤもシリコンダイに集積化することができる。

５．高度ＭＯＥＭＳ光スイッチング装置

上述のセクションでは、微小光電気機械システム（ＭＯＥＭＳ）を利用する光スイッチングファブリックは、小型スイッチングファブリック、すなわち４×４分散スイッチング素子と、たとえば１×４８の大型スイッチングファブリックとの両方に関して説明した。発明者らは、過去の特許出願において、これらのＭＯＥＭＳ光スイッチの多数のビルディングブロックを確認した。該特許出願は以下を含む。
−２０１４年３月７日に提出された米国仮特許出願第６１／９４９，４７４号の「ミラー型微小電気機械システムおよび方法」
−２０１５年３月９日に提出された世界知的所有権機関特許協力条約出願の「ミラー型微小電気機械システムおよび方法」
−２０１４年３月１０日に提出された米国仮特許出願第６１／９５０，２３８号の「光ネットワークに関連するシステムおよび方法」
−２０１５年３月１０日に提出された世界知的所有権機関特許協力条約出願の「光ネットワークに関連するシステムおよび方法」
−２０１４年３月７日に提出された米国仮特許出願第６１／９４９，４８４号の「波長調整可能光コンポーネントおよびサブシステム用の方法およびシステム」
−２０１５年３月９日に提出された世界知的所有権機関特許協力条約出願の「波長調整可能光コンポーネントおよびサブシステム用の方法およびシステム」。

以下のセクション５．１〜５．３では、ＭＯＥＭＳ技術を利用する変形光スイッチは、１×Ｎ光スイッチに関して上述したようなＭＯＴＵＳ光エンジンで採用される反射ミラーを使用せずに提示する。

５．１フルおよびハーフ位置ラッチングを有する直接ＭＯＥＭＳＭ×Ｎ光スイッチ

図２０Ａは、回転導波路とデュアル水平ラッチングアクチュエータとを有する直接導波路−導波路１×ＮＭＯＥＭＳ光スイッチを示す。図示するように、入力導波路２０１０は、従来技術の既知の構成では基板上に設けられた光導波路と共に、シリコン基板と介在層とを備える基板の上側領域に形成され、発明者らはこれを非懸架導波路と称する。次に、この導波路は導波路部２０２０および２０２５に移行し、これらの懸架導波路部では、基板が完全にエッチングされている、あるいは導波路構造の下に薄層を残している。導波路部２０２０および２０２５は、図２２の第３の断面図２２７５に示すように、基板を通じてエッチングされた導波路構造に連結される支柱である回転軸２０４５の前後に位置する。第１および第２の回転アクチュエータ２０４０および２０５０は、光導波路部２０２０および２０２５を支持するビームに横方向に連結される。第１および第２の回転アクチュエータ２０４０および２０５０に対して適切なＤＣ電圧を印加することによって生成される静電力下で導波路ビームが回転軸２０４５を中心に支柱上で回転する結果、光導波路の端部をＭＯＥＭＳ構造の第２の非懸架部に配置される光導波路２０７０の所望の光導波路に位置合わせすることができる。

いったん回転させれば、第１および第２のアクチュエータ２０４０および２０５０は第１および第２のラッチングアクチュエータ２０３０および２０６０によって適所にラッチすることによって、ＤＣ電圧を第１および第２の回転アクチュエータ２０４０および２０５０に継続的に印加せずに、スイッチを選択した構成で維持することができる。たとえば、第１のラッチングアクチュエータ２０３０のステップの半分に第２のラッチングアクチュエータ２０６０のラッチング角度をオフセットすることによって、ラッチされた位置での角度分解能を増大させて、設定可能な位置を２倍にすることで、導波路の数を増やす、および／または回転角範囲を減らすことができる。したがって、図２０ＡのＭＯＥＭＳ光スイッチはラッチ可能な１×Ｎ光スイッチとして機能する。ただし、Ｎは光導波路２０７０のアレイ内でアドレス可能である／アレイに設けられる導波路の数である。もしくは、光スイッチは、入力および出力としての導波路の関連付けを反転させることによってラッチ可能なＮ×１光スイッチとして機能することは自明であろう。

図２０Ｂは図２０に示すのと略同じ機械的構造を示すが、異なる点として、非懸架入力導波路部２０８０が懸架導波路部２０９０と２０９５のようにＭ個の光導波路を有するため、第１および第２の回転アクチュエータ２０４０および２０５０の作用下でビームが回転すると、Ｍ個の光導波路は光導波路２０７０のアレイ内のサブセットのＮ個の出力導波路に並ぶ、あるいは、異なるピッチの場合、選択された１またはサブセットのＭ個の光導波路がサブセットのＮ個の出力導波路に並ぶ。たとえば、一方の方向に回転させると、Ｍ個の光導波路は１サブセットのＮ個の出力導波路と並び（ただし、Ｎ＝２×Ｍ）、他方の方向に回転させると、Ｍ個の光導波路は別のサブセットのＮ個の出力導波路と並ぶ（ただし、Ｎ＝２×Ｍ）。このように、図２０Ｂに示す光スイッチは、Ｍ個の連結１×２光スイッチまたはＭ個の２×１光スイッチとして機能する。連結１×４または１×８スイッチのような他の構造も実行できることは自明であろう。

導波路を有する懸架ビームを光導波路２０７０のアレイに対して回転させるため、エアギャップが設けられる。しかしながら、当業者にとっては自明であるように、エアギャップは１〜３μｍの大きさでさえ光損失を増大させる。したがって、図２０Ｃは、図２０Ａおよび２０Ｂに示す１×ＮまたはＭ：Ｎ光スイッチの変形を示す。回転軸２０４５と導波路２０７０のアレイとの間の懸架光導波路２０００Ａは、湾曲設計内の応力によって構造が応力を低減し伸張しようとすることによって、回転導波路を出力導波路２０７０のアレイと接触させるため、ギャップ損失を最小化させることができる可撓ギャップ閉鎖構造として形成される。任意で、可撓ギャップ閉鎖構造は、加熱により応力が増大して追加の屈曲を生じさせ、ＭＯＥＭＳを移動させた後に解放させる前に間隙を生成できるように金属化することができる。懸架ビームの分離性のため、熱質量は低い。もしくは、ＭＯＥＭＳは、導波路を引いて回転させた後、間隙を再閉鎖する線形アクチュエータを含むことができ、可撓ギャップ閉鎖構造が線形アクチュエータでのオーバーランを吸収する。

５．２無交差クロスバートポロジ用のＭＯＥＭＳ２×２光スイッチ

上で図示し記載したアーキテクチャでは、重要な部分はたとえば図４〜８Ｂ、１３、１５に示すように１×ＮおよびＮ×１光スイッチを利用するが、その他の部分は図１６〜１８に示すように２×２スイッチング素子を使用する。２×２スイッチング素子は受動相互接続で４つの１×２スイッチング素子を用いて実現できるが、大型スイッチファブリックの場合は長いビルディングブロックとなる可能性があるため、通常、１×２スイッチング素子を採用するアーキテクチャは、図２１Ａに示すようなクロスバーアーキテクチャではなく図１３に示すような完全接続アーキテクチャを選ぶ傾向がある。図２１Ａに示す厳密非閉塞４×４クロスバーは、２×２ビルディングブロックとして実現される場合は１６個の２×２光スイッチまたは６４個の１×２光スイッチを採用する。対照的に、完全接続は２４個の１×２スイッチのみを必要とするが、実際には、クロスバーアーキテクチャとは異なり相当数の導波路交差点を必要とする。さらに、図２１Ｂは、４×４マトリックス２１００Ｄ、８×８マトリックス２１００Ｅ、６４×６４クロスバーマトリックス２１００Ｆを示し、どれも図２２Ａ〜２６Ｂを参照して後述するような本発明の実施形態による２×２ＭＯＥＭＳスイッチング素子２１００Ｂを採用している。図２１Ｂから明らかなように、１６の２×２ＭＯＥＭＳスイッチング素子２１００Ｂを採用する４×４マトリックス２１００Ｄは、８×８マトリックス２１００Ｅ内に「ビルディングブロック」を形成して、計６４の２×２ＭＯＥＭＳスイッチング素子２１００Ｂから成る４の４×４マトリックス２１００Ｄが採用される。次に、各８×８マトリックス２１００Ｅが「ビルディングブロック」となって、６４の８×８マトリックス２１００Ｅが６４×６４クロスバーマトリックス２１００Ｆを形成することによって１，２９６の２×２ＭＯＥＭＳスイッチング素子２１００Ｂを採用する。

したがって、発明者らは、図２２の第１の画像２２００では、１×２エバネッセント結合光素子（ＥＣＯＥ）を設けることでＭＯＥＭＳ２×２を設定した。第１〜第５の断面図２２６０〜２２９０に示すように、１×２ＥＣＯＥが様々な領域で採用されている。
−固定ＭＥＭＳ構造（第１の断面図２２６）。上側シリコン（Ｓｉ）２２２０が、中間二酸化ケイ素（ＳｉＯ２）２２３０犠牲層を介してシリコン（Ｓｉ）２２２０基板に固定される。
−非固定ＭＥＭＳ構造（第２の断面図２２７０）。ＳｉＯ２２２３０およびＳｉ２２２０基板がエッチングされて除去され、ＳｉＭＥＭＳ素子が独立して残っている。
−回転懸架導波路（第３の断面図２２７５）。ＳｉＯ２２２３０クラッドと窒化ケイ素（Ｓｉ３Ｎ４）コア光導波路が、基板から隔離された支柱（回転軸）を有するＳｉ２２２０ビーム上に位置する。
−懸架導波路（第４の断面図２２８０）。ＳｉＯ２２２３０クラッドと窒化ケイ素（Ｓｉ３Ｎ４）コア光導波路がＳｉ２２２０ビーム上に位置する。
−非懸架導波路（第５の断面図２２９０）。ＳｉＯ２２２３０クラッドと窒化ケイ素（Ｓｉ３Ｎ４）コア光導波路が中間二酸化ケイ素（ＳｉＯ２）２２３０犠牲層を介してシリコン（Ｓｉ）２２２０基板に固定される。

変更に依存しない動作を必要としない場合、たとえば７０ｎｍ≦ｔ≦２２０μｍの薄Ｓｉ３Ｎ４コア層を採用することができるが、本発明の他の実施形態では、変更に依存しない動作を必要とするため、ｔ＝１μｍなどのより厚いＳｉ３Ｎ４コア層を採用することができる。図２３Ａおよび２３Ｂは「デフォルト」、「バー」、「クロス」状態における１×２ＥＣＯＥの動作を示す。しかしながら、図２２Ｂは、光スイッチの上述の実施形態に関して、一般的にバット結合と称される類似の導波路−導波路結合を利用する２×２バット結合光学素子（ＢＣＯＥ）２２００Ａを示す。原則的に、本発明の一実施形態によるＭＯＥＭＳ素子を採用する２×２ＢＣＯＥスイッチング素子は、２×２ＥＣＯＥと同じように動作したが、エバネッセント結合ではなくエンド−エンド導波路である。まず図２３Ａの第１の画像２３００Ａは、非懸架導波路構造２３５０と並んで懸架導波路構造２３６０を示す。各非懸架導波路構造２３５０は、入力導波路対または出力導波路対を表す一対の導波路を有する。懸架導波路構造２３６０は、一方の端部から他方の端部に延びる１〜４と表示される４つの光導波路を備え、１つの導波路は隔離され、他の３つの導波路は所定のパターンで交差する。懸架導波路構造２３６０は、各端で可撓アンカー２３３０によって線形くし形アクチュエータであるＭＥＭＳ２３４０に結合され、ＶＤＤ２２３１０およびＶＤＤ１２３２０に結合される第１および第２の固定コーム間に配置される。図２３Ａの第１の画像２３００Ａに示すように、ＭＥＭＳ２３４が「中立」デフォルト状態をとるように、２つの電圧ＶＤＤ１およびＶＤＤ２は印加されない。

図２３Ｂの第２の画像２３００Ｂを参照すると、適切な電圧ＶＤＤ１およびＶＤＤ２が印加される結果、ＭＥＭＳ２３４０と懸架導波路２３６０が移動して、導波路１および４が非懸架導波路構造２３５０の入力導波路および出力導波路の突出懸架部と物理的に接触することによって、導波路１および４が入力および出力導波路とエバネッセント結合している。したがって、入力導波路と出力導波路は「バー」状態で導波路１および４を介して結合される。図２３Ｃの第３の画像２３００Ｃでは、適切な電圧ＶＤＤ１およびＶＤＤ２が印加される結果、ＭＥＭＳ２３４０および懸架導波路２３６０が移動して、導波路２および３が非懸架導波路構造２３５０の入力導波路および出力導波路の突出懸架部と物理的に接触することによって、導波路２および３が入力および出力導波路とエバネッセント結合している。したがって、入力および出力導波路は「クロス」状態で導波路２および３を介して結合される。このように、２×２スイッチング素子は、バー状態とクロス状態の両方だけでなく、入力からの出力をブロックする未切替状態もサポートする。

図２４は、ＭＯＥＭＳ素子とエバネッセント光結合を利用する本発明の一実施形態による別の２×２スイッチング素子を第１および第２の状態の２４００Ａおよび２４００Ｂを示す。第１の状態２４００Ａでは、２×２スイッチング素子は、第１および第２の懸架導波路部２４３０および２４４０の移動を制御する一対のＭＥＭＳアクチュエータを備え、第１および第２のＭＥＭＳ位置２４１０Ａおよび２４２０Ａでは、装置の中間で交差する第１および第２の導波路２４５０および２４６０から分離している。したがって、第１および第２の懸架導波路部２４３０および２４４０では、分離した２×２スイッチング素子がデフォルトクロス状態にある。第２の画像２３００Ｂでは、ＭＥＭＳアクチュエータは第１および第２のＭＥＭＳ位置２４１０Ｂおよび２４２０Ｂへ始動されているため、第１および第２の懸架導波路部２４３０および２４４０は第１および第２の導波路２４５０および２４６０に結合されて、２×２スイッチング素子に結合された光信号は第１および第２の懸架導波路部２４３０および２４４０にエバネッセント結合し、内部を伝播した後に再度結合する。このように、第１および第２の懸架導波路部２４３０および２４４０内の光信号は、装置の中間の交差を迂回することによって、２×２スイッチング素子をバー状態とする。任意で、導波路交差と構造との光導波路結合とを有する設計の非懸架導波路部の中央部は、第１および第２の懸架導波路部２４３０および２４４０がゼロギャップ方向性結合器または所定ギャップ方向性結合器を形成するように設計することができ、この設計では、非懸架導波路部上の導波路が中央部内を移行して、交差前に再結合することによってクロストークが増大する可能性を排除する。

５．３無交差クロスバートポロジ用のラッチングＭＯＥＭＳ２×２光スイッチ

図２５Ａおよび２５Ｂは、図２４を参照して説明したような「クロス」および「バー」状態におけるＭＯＥＭＳ素子と光エバネッセント結合を利用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す。したがって、２×２スイッチング素子のデフォルトクロス状態は、非懸架導波路部２５１０内の導波路交差によって設定される。懸架導波路部２５３０は、線形アクチュエータの制御下で、アクチュエータ２５１０から移動させて、懸架導波路部２５３０を非懸架導波路部２５１０に対して所定の間隔をとらせることによってバー状態にする、あるいは、懸架導波路部２５３０を非懸架導波路部２５１０から分離させることによってクロス状態に戻すように２×２スイッチング素子を移動させることができるが、いずれの状態でも、第１〜第４のラッチ２５４０Ａ〜２５４０Ｄはバネ２５２０と組み合わされて、懸架導波路部２５３０を各スイッチ状態で適所にラッチングすることによってスイッチを所定状態に維持する。バネ２５２０は、ラッチ２５４０Ａ〜２５４０Ｄに対して懸架導波路部２５３０を引っ張るように動作する。スイッチがバー状態に置かれたときに懸架導波路部の移動を制限するリミッタ２５６０も図示される。これらのリミッタ２５６０は、「結合」領域から再分離するまでに、懸架導波路部２５３０と非懸架導波路部１３１０との間の導波路間隔を、導波路間の１００％パワー結合のために結合モード理論で確立された間隔に設定する。

図２５Ｃおよび２５Ｄは、図２４、図２５Ａ、２５Ｂを参照して説明したような「クロス」および「バー」状態におけるＭＯＥＭＳ素子と光エバネッセント結合を利用する本発明の一実施形態によるラッチング２×２スイッチング素子を示す。したがって、２×２スイッチング素子のデフォルトクロス状態は、接地電位に保持される非懸架導波路部２５１０内の導波路交差によって設定される。懸架導波路部２５３０は、線形アクチュエータの制御下で、アクチュエータ２５１０から移動させて、懸架導波路部２５３０を非懸架導波路部２５１０に対して所定の間隔をとらせることによってバー状態にする、あるいは、懸架導波路部２５３０を非懸架導波路部２５１０から分離させることによってクロス状態に戻すように２×２スイッチング素子を移動させることができるが、いずれの状態でも、第１〜第４のラッチ２５４０Ａ〜２５４０Ｄはバネ２５２０と組み合わされて、懸架導波路部２５３０を各スイッチ状態で適所にラッチングすることによってスイッチを所定状態に維持する。バネ２５２０は、図２５Ｄに示すバー状態ではラッチ２５４０Ａ〜２５４０Ｄに対して懸架導波路部２５３０を引っ張り、図２５Ｃに示すクロス状態ではラッチ２５４０Ａ〜２５４０Ｄに対して懸架導波路部２５３０を押しつけるように動作する。図示するように、懸架導波路部２５３０はＭＥＭＳアクチュエータの固定部に印加されるＶＤＤ１を介して始動され、ラッチ２５４０Ａ〜２５４０ＤはＭＥＭＳアクチュエータの固定部に印加されるＶＤＤ２を介して始動される。

５．４無交差クロスバートポロジ用のラッチングアクチュエータレスＭＯＥＭＳ２×２光スイッチ

上述の構造では、ＭＥＭＳアクチュエータは、光スイッチをあるスイッチ状態から別のスイッチ状態に移行させるためにＭＯＥＭＳ光スイッチの１以上の素子を移動させた。しかしながら、図２６Ａおよび２６Ｂは、非懸架導波路部１３３０と懸架導波路部１３５０との間に生じる電磁力を利用する別のＭＥＭＳ光スイッチを示す。したがって、図２６Ａでは、２×２スイッチング素子のデフォルトクロス状態は、バネ１３４０の作用下で分離され、第１〜第４のラッチ２５４０Ａ〜２５４０Ｄを用いてラッチされたとき、非懸架導波路部１３３０内の導波路交差によって再度設定される。しかしながら、第１〜第４のラッチ２５４０Ａ〜２５４０Ｄが解放されると、非懸架導波路部１３３０と懸架導波路部１３５０との間の電磁引力が生じて、それらを非懸架導波路部１３３０に向けて引っ張る。ここでも、リミッタ２６６０が懸架導波路部１３５０の移動を制限するように動作するため、「結合」領域から再分離するまでに、導波路のギャップを、導波路間の１００％パワー結合のために結合モード理論で確立されたギャップに設定する。懸架導波路部１３５０の電磁引力は、非懸架導波路部１３３０に対して懸架導波路部１３５０を適切に付勢することによって生成することができる。

５．５受動層をスペーサとして使用する無交差クロスバートポロジ用のラッチングアクチュエータレスＭＯＥＭＳ２×２光スイッチ

図２７は、本発明の一実施形態によるラッチングアクチュエータレスＭＯＥＭＳ２×２光スイッチ２７００の実施形態の第１の断面図２７００Ｃと第２の断面図２７００Ｄを示す。ラッチングアクチュエータレスＭＯＥＭＳ２×２光スイッチ２７００は、図２６Ａおよび２６Ｂに示す非懸架導波路と懸架導波路部との間の電磁力を利用するＭＯＥＭＳ光スイッチと類似する設計と構造を有する。しかしながら、ラッチングアクチュエータレスＭＯＥＭＳ２×２光スイッチ２７００は、懸架導波路部１３５０と非懸架導波路部１３３０の直接の物理的接触に頼っていないためリミッタ構造２６６０を採用しない。図２７では、上側領域２７００Ａは、懸架導波路１３３０がバネのみ、または隔離された懸架シリコンの極性変更による反発と組み合わせることで非懸架導波路１３５０から引き離された「非係合」状態で示され、下側領域２７００Ｂは、懸架導波路１３３０がバネ力に対抗する静電引力によって非懸架導波路１３５０と係合している「係合」状態で示される。

第１の断面図２７００Ｃでは、シリコン２２２０上のＳｉ３Ｎ４コア−ＳｉＯ２クラッドが懸架導波路１３３０と非懸架導波路１３５０のそれぞれから張り出している。第２の断面図２７００Ｄでは、シリコン２２２０上のＳｉ３Ｎ４コア−ＳｉＯ２クラッドは、懸架導波路１３３０から張り出しているが、非懸架導波路１３５０からは張り出していない。本発明の範囲から逸脱せずに他の変形も実行可能であることは自明であろう。

図２２Ａ〜２７では、導波路交差は２つの導波路間の単純な線形接合として示されている。しかしながら、本発明の実施形態では、これらの交差領域は、成形導波路の移行によるビーム形成、サブは超構造を介したモード結合などを利用して、交差のクロストークおよび損失性能を向上させることができる。ゼロギャップまたは固定ギャップのいずれかの方向性結合器の性能は、光スイッチングネットワークの波長範囲への調整を必要とすることも自明であろう。

６．垂直方向性結合器型ＭＯＥＭＳ光スイッチング素子

図２１Ｂ〜２７Ｂを参照した説明では、ＭＯＥＭＳ始動水平方向性結合器素子を利用する光スイッチング素子について記載し図示した。しかしながら、発明者らは、水平方向性結合器ではなく垂直方向性結合器を用いて線形ＭＯＥＭＳ移動を利用する方向性結合器素子も確認している。たとえば、図２８Ａは、本発明の実施形態による線形運動ＭＯＥＭＳ型垂直光結合素子の第１〜第４の断面図２８００Ａ〜２８００Ｄを示す。
・第１の断面図２８００Ａ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の線形運動により、光信号は固定光導波路とＭＯＥＭＳ光導波路をエバネッセント結合することができ、縦方向の直線並進移動のみ、または垂直並進と組み合わせて、エバネッセント結合を調節／停止する。
・第２の断面図２８００Ｂ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の線形運動により、光信号は固定光導波路とＭＯＥＭＳ光導波路をエバネッセント結合することができ、直線水平運動のみ、または垂直並進と組み合わせて、エバネッセント結合を調節／停止する。
・第３の断面図２８００Ｃ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の線形運動により、光信号は固定光導波路とＭＯＥＭＳ素子のいずれかの端部をエバネッセント結合することができる。
・第４の断面図２８００Ｄ。光導波路が形成された懸架並進ＭＯＥＭＳ素子の線形運動により、光信号は固定光導波路をバット結合することができる。

別の本発明の実施形態では、並進素子は第１〜第３の断面図２８００Ａ〜２８００Ｄに示されるように上側導波路ではなく垂直方向性結合器の下側導波路であってもよいことは自明であろう。第３の断面図２８００Ｃでは、中心導波路が並進することで、中心導波路が固定され、入力および／または出力導波路が共にまたは個々に移動するスイッチング機能の構成と異なる構成を提供する。図２８Ｂは、本発明の実施形態による回転運動ＭＯＥＭＳ型垂直光結合素子の第１〜第３の断面図２８５０Ａ〜２８５０Ｃを示す。
・第１の断面図２８５０Ａ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の回転運動により、光信号は固定光導波路とＭＯＥＭＳ光導波路をエバネッセント結合することができ、回転運動のみ、または垂直並進と組み合わせて、結合を調節／停止する。
・第２の断面図２８５０Ｂ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の回転運動により、光信号は固定光導波路とＭＯＥＭＳ光導波路とのバッド結合を通じて結合することができ、回転運動のみ、または垂直並進と組み合わせて、結合を調節／停止する。
・第３の断面図２８００Ｃ。光導波路が形成され張り出した懸架並進ＭＯＥＭＳ素子の回転運動により、光信号は並んだ構成内の固定光導波路をエバネッセント結合することができるが、上側導波路の回転の結果、結合が停止される。

本発明の別の実施形態では、回転素子は、第１の断面図２８５０Ａ〜第３の断面図２８５０Ｃに示すような上側導波路ではなく、垂直方向性結合器の下側導波路であってもよいことは自明であろう。

７．閉塞２×２ユニットセルとそれを利用するスイッチマトリックス

図２９Ａは、第１の概略図２９００Ａにおいて、入力２／１から出力４／３への第１の状態および入力２から出力３への第２の状態における結合をサポートする光スイッチを採用する本発明の一実施形態による１×２光スイッチング素子を示す。次に、このような１×２素子は、第２および第３の概略図２９００Ｂおよび２９００Ｃに示す４×４および３×４光スイッチマトリックスのような、ある範囲のＭ×Ｎ光スイッチマトリックスの基盤を形成することができる。図２９Ｂは、本発明の一実施形態による１×２スイッチング素子に関して図２９Ａに示すトポロジを利用する線形運動ＭＯＥＭＳ型１×２光スイッチング素子を示す。図示するように、第１および第２のＭＥＭＳアクチュエータ２９４０および２９６０は湾曲導波路２９２０と交差２９１０とを含む懸架ＭＯＥＭＳプラットフォームの水平移動（Ｘ軸）を提供する一方、第３のＭＥＭＳアクチュエータ２９５０は懸架ＭＯＥＭＳプラットフォームのＹ軸に沿った移動を提供する。

したがって、導波路２９７０および２９８０は、湾曲導波路２９２０または直線導波路と交差２９１０に結合される。したがって、ＭＥＭＳアクチュエータにより、ＭＯＥＭＳ型１×２光スイッチング素子は状態１および状態２において図２９Ａの第１の概略図２９００Ａに示すように構成することができる。これらの状態は第１および第２の概略図３０００Ａおよび３０００Ｂに概略的に示され、図２９Ｂに示す本発明の一実施形態による線形運動ＭＯＥＭＳ型１×２光スイッチング素子は、図２８Ａの第４の概略図２８００Ｄに示すように導波路が明瞭化のためにギャップを有して図示されるバー状態とクロス状態での線形バット結合、あるいは、図２８Ａの第１の概略図２８００Ａに示す垂直結合を利用することができる。

図３１は、図２９Ｂおよび３０の線形運動ＭＯＥＭＳ型１×２光スイッチング素子を採用する本発明の一実施形態による２×２および３×３光スイッチング回路３１００Ａおよび３１００Ｂを示す。２×２光スイッチング回路３１００Ａの１×２光スイッチング素子対３０１０Ａ／３０１０Ｂおよび３０１０Ｃ／３０１０Ｄの外側導波路は、導波路ミラー３０３０を介して結合される。同様に、３×３光スイッチング回路３１００Ｂでは、１×２光スイッチング素子対３０２０Ａ／３０２０Ｂ；３０２０Ｂ／３０２０Ｃ；３０２０Ｇ／３０２０Ｈ；３０２０Ｈ／３０２０Ｉは導波路ミラー３０３０によって同様に結合される。しかしながら、図３２は、図２９Ｂおよび３０に示すような本発明の一実施形態による線形運動ＭＯＥＭＳ型第１および第２の１×２光スイッチング素子３２１０および３２２０を採用する８×８光スイッチングマトリックスを示し、第２の１×２光スイッチング素子３２２０は第１の１×２光スイッチング素子３２１０の逆の設計である。したがって、任意の入力で入力される光信号は、単独のＭＯＥＭＳ始動によって対応する出力ポートに結合され、光スイッチマトリックスはパス・インディペンデント・ロス（ＰＩＬＯＳＳ）構造で動作する。

図３３は、図２９Ｂに示すものと同様のルーティングを実行する本発明の一実施形態による回転運動ＭＯＥＭＳ型２×２閉塞光スイッチング素子を示す。したがって、回転ＭＯＥＭＳ素子３３１０は、円形部が回転中心の周囲を回転して、その上の導波路と入力Ｉ／Ｐ１およびＩ／Ｐ２、出力Ｏ／Ｐ１およびＯ／Ｐ２とを結合するように回転する。回転ＭＯＥＭＳ素子３３１０には第１〜第３の導波路ＷＧ１、ＷＧ２、ＷＧ３が配置される。したがって、回転運動ＭＯＥＭＳ型２×２光スイッチング素子の接続を下記表２に示す。

図３４および３５は、本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子の概略図である。図３４に示すように、以下がＭＯＥＭＳに電気的に接続される。
・ラッチロックパッド３４１０；
・ラッチパッド３４２０；
・時計回りパッド３４３０；
・ギャップ閉鎖パッド３４４０；
・反時計回りパッド３４５０；
・アース３４６０。

図３５は、第１および第２の概略図３５００Ａおよび３５００Ｂにおいて第１および第３の導波路に結合される回転運動ＭＯＥＭＳ型１×５光スイッチング素子を示す。図３６は、他の回転運動ＭＯＥＭＳ型光スイッチング素子および回路と互換可能な本発明の一実施形態による回転運動ＭＯＥＭＳ型１×５光スイッチング素子内の第１および第２の静電ギャップ閉鎖を示す。第１の概略図３６００Ａでは、懸架回転ＭＯＥＭＳ素子と固定ＭＯＥＭＳ素子は、回転ＭＯＥＭＳ素子が固定ＭＯＥＭＳ素子に対して移動できるときはチャージされない（あるいは同様にチャージしてもよい）。対照的に、第２の概略図３６００Ｂでは、回転および固定ＭＯＥＭＳ素子は、相互に引き合うように逆にチャージされる。

図３７は、本発明の一実施形態による線形または回転運動ＭＯＥＭＳ型光スイッチング素子と互換可能な静電ギャップ閉鎖の変形を示す。図３６に示す構造とは対照的に、固定素子シリコンはシリコンの外形が傾斜するようにエッチングされているため、回転／線形素子が並進するにつれて、光導波路構造が降下している場合は、固定素子上の光導波路と同じ高度まで上昇する。

実施形態を完全に理解してもらうために、具体的な詳細を上述した。しかしながら、実施形態はこれらの具体的な詳細がなくても実行できると理解される。たとえば、回路は、実施形態を不要に曖昧にしないようにブロック図で示す。他の例では、既知の回路、プロセス、アルゴリズム、構造、技術は、実施形態を曖昧にするのを防ぐために不要な詳細なしで示すことができる。

本発明の例示的実施形態は、例示と説明のために開示した。これは、包括的である、あるいは本発明を開示する正確な形式に限定することを目的としていない。本明細書に記載される実施形態の多くの変形および変更は、上述の開示に鑑み、当業者にとって自明となるであろう。本発明の範囲は、本明細書に添付される請求項とその等価物によってのみ定義されるべきである。

さらに、本発明の代表的な実施形態を記載する際、本明細書は、本発明の方法および／またはプロセスを特定のシーケンスのステップとして提示している場合がある。しかしながら、方法またはプロセスが本明細書に記載される特定の順序のプロセスに依存しないという点で、方法またはプロセスは記載する特定のシーケンスのステップに限定されるべきではない。当業者が理解するように、他のシーケンスのステップも可能である。したがって、本明細書に記載する特定の順序のステップは請求項の限定と解釈すべきではない。また、本発明の方法および／またはプロセスに関する請求項は、記載される順番でステップを実行することに限定されず、当業者であれば、シーケンスは本発明の精神と範囲を逸脱せずに変更できることが容易に認識されるであろう。

Claims (17)

1. 光学装置であって、
   基板上に形成された一対の光入力導波路を含む基板に取り付けられた入力部と、
   前記基板上に形成された一対の光出力導波路を含む前記基板に取り付けられた出力部と、
   光導波路のセットを含む、前記入力部と前記出力部との間に配置された微小電気機械システム（ＭＥＭＳ）アクチュエータに結合された前記基板に対して移動可能な懸架導波路部と、を含み、前記光導波路のセットの各光導波路は、前記入力部に向かって配置された第１の端部と、前記出力部に向かって配置された第２の遠位端部とを有し、
   前記懸架導波路部上の前記光導波路のセットの第１のサブセットは、前記懸架導波路部上の前記光導波路のセットの別の光導波路を交差することなく、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、
   前記懸架導波路部上の前記光導波路のセットの第２のサブセットは、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、前記懸架導波路部上の前記光導波路のセット内の１または複数の他の光導波路をそれぞれ交差させ、
   第１の位置にある前記ＭＥＭＳアクチュエータは、前記一対の光入力導波路と前記一対の光出力導波路を結合するように、懸架導波路部を位置決めし、前記光学装置を第１のスイッチ状態にし、
   第２の位置にある前記ＭＥＭＳアクチュエータは、前記一対の光入力導波路と前記一対の光出力導波路を結合するように、懸架導波路部を位置決めし、前記光学装置を第２のスイッチ状態にし、
   前記懸架導波路部上の前記光導波路のセットは、４つの光導波路を含み、
   前記懸架導波路部上の前記光導波路のセットの前記第１のサブセットは、単一の光導波路であり、
   前記懸架導波路部上の前記光導波路のセットの前記第２のサブセットは、３つの導波路を含む、光学装置。
2. 光学装置であって、
   基板上に形成された一対の光入力導波路を含む基板に取り付けられた入力部と、
   前記基板上に形成された一対の光出力導波路を含む前記基板に取り付けられた出力部と、
   光導波路のセットを含む、前記入力部と前記出力部との間に配置された微小電気機械システム（ＭＥＭＳ）アクチュエータに結合された前記基板に対して移動可能な懸架導波路部と、を含み、前記光導波路のセットの各光導波路は、前記入力部に向かって配置された第１の端部と、前記出力部に向かって配置された第２の遠位端部とを有し、
   前記懸架導波路部上の前記光導波路のセットの第１のサブセットは、前記懸架導波路部上の前記光導波路のセットの別の光導波路を交差することなく、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、
   前記懸架導波路部上の前記光導波路のセットの第２のサブセットは、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、前記懸架導波路部上の前記光導波路のセット内の１または複数の他の光導波路をそれぞれ交差させ、
   第１の位置にある前記ＭＥＭＳアクチュエータは、前記一対の光入力導波路と前記一対の光出力導波路を結合するように、懸架導波路部を位置決めし、前記光学装置を第１のスイッチ状態にし、
   第２の位置にある前記ＭＥＭＳアクチュエータは、前記一対の光入力導波路と前記一対の光出力導波路を結合するように、懸架導波路部を位置決めし、前記光学装置を第２のスイッチ状態にし、
   前記懸架導波路部上の前記光導波路のセットの各光導波路の前記第１の端部は、前記懸架導波路部を水平方向にわたって配置され、
   前記懸架導波路部上の前記光導波路のセットは、第１の光導波路、第２の光導波路、第３の光導波路、および第４の光導波路を含み、
   前記光導波路のセットの前記第１のサブセットは、前記第１の光導波路を含み、
   前記第４の光導波路は、前記第４の光導波路の第２の遠位端が前記第１の光導波路の第２の遠位端に隣接して配置されるように、前記第３の光導波路と前記第２の光導波路とを交差させ、
   前記第３の光導波路は、前記第３の光導波路の第２の遠位端が前記第１の光導波路の第２の遠位端とは反対側で前記第４の光導波路の第２の遠位端に隣接して配置されるように、前記第４の光導波路および前記第２の光導波路とを交差させ、
   前記第２の光導波路は、前記第２の光導波路の第２の遠位端が、前記第４の光導波路の第２の遠位端とは反対側で前記第３の光導波路の第２の遠位端に隣接して配置されるように、前記第３の光導波路および前記第４の光導波路のそれぞれを交差させる、光学装置。
3. 前記ＭＥＭＳアクチュエータは、前記一対の光入力導波路からの光信号が、前記懸架導波路部上の前記光導波路のセットのいずれかを介して前記一対の光出力導波路に結合されないように、前記懸架導波路部が前記第１の位置または前記第２の位置のいずれにも位置しないように、前記懸架導波路部を位置決めする第３の位置をサポートし得る、請求項１または２に記載の光学装置。
4. 前記懸架導波路部は、前記第１の位置および前記第２の位置のうちの少なくとも１つ内にあるときに、１または複数の他のＭＥＭＳアクチュエータによってラッチされ得、
   前記懸架導波路部上の前記光導波路のセットは、前記一対の光入力導波路と前記一対の光出力導波路とをバット結合を介して光学的に結合する、請求項１または２に記載の光学装置。
5. 前記懸架導波路部は、前記第１の位置および前記第２の位置のうちの少なくとも１つ内にあるときに、１または複数の他のＭＥＭＳアクチュエータによってラッチされ得、
   前記懸架導波路部上の前記光導波路のセットは、前記一対の光入力導波路と前記一対の光出力導波路とを水平エバネッセント結合および垂直エバネッセント結合のうちの１つを介して光学的に結合する、請求項１または２に記載の光学装置。
6. 第１の端部で前記基板に、かつ前記第２の遠位端部で前記懸架導波路部に機械的に結合された１または複数のバネ要素と、
   前記懸架導波路部を前記第１の位置にラッチするための１または複数のラッチと、をさらに含み、
   前記１または複数のラッチが解放されると、前記懸架導波路部は、前記１または複数のバネ要素の作用によって前記第２の位置に移動し、
   前記ＭＥＭＳアクチュエータは、前記懸架導波路部を前記第２の位置から前記第１の位置に移動させる、請求項１または２に記載の光学装置。
7. 第１の端部で前記基板に、かつ前記第２の遠位端部で前記懸架導波路部に機械的に結合された１または複数のバネ要素と、
   前記懸架導波路部を前記第２の位置にラッチするための１または複数のラッチと、をさらに含み、
   前記１または複数のラッチが解放されると、前記懸架導波路部は、前記１または複数のバネ要素の作用によって前記第１の位置に移動し、
   前記ＭＥＭＳアクチュエータは、前記懸架導波路部を前記第１の位置から前記第２の位置に移動させる、請求項１または２に記載の光学装置。
8. 前記入力部および前記出力部のうちの少なくとも１つに取り付けられた１または複数のリミッタをさらに含み、
   前記１または複数のリミッタは、前記入力部および前記出力部に対する前記懸架導波路部の動きを制限する、請求項１または２に記載の光学装置。
9. 光学装置であって、
   前記光学装置上に形成された光入力導波路のセットを備える第１の非懸架部と、
   前記光学装置上に形成された光出力導波路のセットを備える第２の非懸架部と、
   前記光学装置上に形成された前記光導波路のセットを備える微小電気機械システム（ＭＥＭＳ）アクチュエータのセットに結合された、前記第１の非懸架部および前記第２の非懸架部に対して移動可能な懸架導波路部と、を含み、
   前記懸架導波路部は、前記第１の非懸架部および前記第２の非懸架部の間に配置され、
   前記懸架導波路部上の前記光導波路のセットの各光導波路は、前記第１の非懸架部に向かって配置された第１の端部と前記第２の非懸架部に向かって配置された第２の遠位端とを有し、
   第１の位置にあるＭＥＭＳアクチュエータは、前記懸架導波路部が、前記懸架導波路部上の前記光導波路のセットの第１の所定のサブセットを介して前記光入力導波路のセットの第１の所定のサブセットを前記光出力導波路のセットの第１の所定のサブセットに結合させて前記光学装置を第１のスイッチ状態にするように、前記懸架導波路部を位置決めし、
   第２の位置にあるＭＥＭＳアクチュエータは、前記懸架導波路部が、前記懸架導波路部上の前記光導波路のセットの第２の所定のサブセットを介して前記光入力導波路のセットの第２の所定のサブセットを前記光出力導波路のセットの第２の所定のサブセットに結合させて前記光学装置を第２のスイッチ状態にするように、前記懸架導波路部を位置決めし、
   前記懸架導波路部上の前記光導波路のセットは、４つの光導波路を含み、
   前記懸架導波路部上の前記光導波路のセットの各光導波路の前記第１の端部は、前記懸架導波路部を水平方向にわたって配置され、
   前記懸架導波路部上の前記光導波路のセットは、第１の光導波路、第２の光導波路、第３の光導波路、および第４の光導波路を含み、
   前記懸架導波路部上の前記光導波路のセットの第１のサブセットは、前記第１の光導波路を含み、
   前記懸架導波路部上の前記光導波路のセットの第２のサブセットは、前記第２の光導波路、前記第３の光導波路、および前記第４の光導波路を含み、
   前記第４の光導波路は、前記第４の光導波路の第２の遠位端が前記第１の光導波路の第２の遠位端に隣接して配置されるように、前記第３の光導波路と前記第２の光導波路とを交差させ、
   前記第３の光導波路は、前記第３の光導波路の第２の遠位端が前記第１の光導波路の第２の遠位端とは反対側で前記第４の光導波路の第２の遠位端に隣接して配置されるように、前記第４の光導波路および前記第２の光導波路とを交差させ、
   前記第２の光導波路は、前記第２の光導波路の第２の遠位端が、前記第４の光導波路の第２の遠位端とは反対側で前記第３の光導波路の第２の遠位端に隣接して配置されるように、前記第３の光導波路および前記第４の光導波路のそれぞれを交差させる、光学装置。
10. 光学装置であって、
    前記光学装置上に形成された光入力導波路のセットを備える第１の非懸架部と、
    前記光学装置上に形成された光出力導波路のセットを備える第２の非懸架部と、
    前記光学装置上に形成された前記光導波路のセットを備える微小電気機械システム（ＭＥＭＳ）アクチュエータのセットに結合された、前記第１の非懸架部および前記第２の非懸架部に対して移動可能な懸架導波路部と、を含み、
    前記懸架導波路部は、前記第１の非懸架部および前記第２の非懸架部の間に配置され、
    前記懸架導波路部上の前記光導波路のセットの各光導波路は、前記第１の非懸架部に向かって配置された第１の端部と前記第２の非懸架部に向かって配置された第２の遠位端とを有し、
    第１の位置にあるＭＥＭＳアクチュエータは、前記懸架導波路部が、前記懸架導波路部上の前記光導波路のセットの第１の所定のサブセットを介して前記光入力導波路のセットの第１の所定のサブセットを前記光出力導波路のセットの第１の所定のサブセットに結合させて前記光学装置を第１のスイッチ状態にするように、前記懸架導波路部を位置決めし、
    第２の位置にあるＭＥＭＳアクチュエータは、前記懸架導波路部が、前記懸架導波路部上の前記光導波路のセットの第２の所定のサブセットを介して前記光入力導波路のセットの第２の所定のサブセットを前記光出力導波路のセットの第２の所定のサブセットに結合させて前記光学装置を第２のスイッチ状態にするように、前記懸架導波路部を位置決めし、
    前記懸架導波路部上の前記光導波路のセットは、４つの光導波路を含み、
    前記懸架導波路部上の前記光導波路のセットの第１のサブセットは、単一の光導波路であり、
    前記懸架導波路部上の前記光導波路のセットの第２のサブセットは、３つの導波路を含む、光学装置。
11. 前記ＭＥＭＳアクチュエータは、一対の光入力導波路からの光信号が、前記懸架導波路部上の前記光導波路のセットのいずれかを介して一対の光出力導波路に結合されないように、前記懸架導波路部が前記第１の位置または前記第２の位置のいずれにも位置しないように、前記懸架導波路部を位置決めする第３の位置をサポートし得る、請求項９または１０に記載の光学装置。
12. 前記懸架導波路部は、前記第１の位置および前記第２の位置のうちの少なくとも１つ内にあるときに、１または複数の他のＭＥＭＳアクチュエータによってラッチされ得、
    前記懸架導波路部上の前記光導波路のセットは、前記光入力導波路のセットと前記光出力導波路のセットとをバット結合を介して光学的に結合する、請求項９または１０に記載の光学装置。
13. 前記懸架導波路部は、前記第１の位置および前記第２の位置のうちの少なくとも１つ内にあるときに、１または複数の他のＭＥＭＳアクチュエータによってラッチされ得、
    前記懸架導波路部上の前記光導波路のセットは、前記光入力導波路のセットと前記光出力導波路のセットとを水平エバネッセント結合および垂直エバネッセント結合のうちの１つを介して光学的に結合する、請求項９または１０に記載の光学装置。
14. 第１の端部で基板に、かつ第２の遠位端部で前記懸架導波路部に機械的に結合された１または複数のバネ要素と、
    前記懸架導波路部を前記第１の位置にラッチするための１または複数のラッチと、さらに含み、
    前記１または複数のラッチが解放されると、前記懸架導波路部は、前記１または複数のバネ要素の作用によって前記第２の位置に移動し、
    前記ＭＥＭＳアクチュエータは、前記懸架導波路部を前記第２の位置から前記第１の位置に移動させる、請求項９または１０に記載の光学装置。
15. 第１の端部で基板に、かつ第２の遠位端部で前記懸架導波路部に機械的に結合された１または複数のバネ要素と、
    前記懸架導波路部を前記第２の位置にラッチするための１または複数のラッチと、さらに含み、
    前記１または複数のラッチが解放されると、前記懸架導波路部は、前記１または複数のバネ要素の作用によって前記第１の位置に移動し、
    前記ＭＥＭＳアクチュエータは、前記懸架導波路部を前記第１の位置から前記第２の位置に移動させる、請求項９または１０に記載の光学装置。
16. 前記第１の非懸架部および前記第２の非懸架部のうちの少なくとも１つに取り付けられた１または複数のリミッタをさらに含み、
    前記１または複数のリミッタは、前記第１の非懸架部および前記第２の非懸架部に対する前記懸架導波路部の動きを制限する、請求項９または１０に記載の光学装置。
17. 前記懸架導波路部上の前記光導波路のセットの前記第１のサブセットは、前記懸架導波路部上の前記光導波路のセットの別の光導波路を交差することなく、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、
    前記懸架導波路部上の前記光導波路のセットの前記第２のサブセットは、前記懸架導波路部の第１の端部から前記懸架導波路部の第２の遠位端部まで実行され、前記懸架導波路部の前記光導波路のセットのうちの１または複数の他の光導波路をそれぞれ交差させる、請求項９または１０に記載の光学装置。
    

Images